Nothing Special   »   [go: up one dir, main page]

JP2012523697A - エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 - Google Patents

エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 Download PDF

Info

Publication number
JP2012523697A
JP2012523697A JP2012504798A JP2012504798A JP2012523697A JP 2012523697 A JP2012523697 A JP 2012523697A JP 2012504798 A JP2012504798 A JP 2012504798A JP 2012504798 A JP2012504798 A JP 2012504798A JP 2012523697 A JP2012523697 A JP 2012523697A
Authority
JP
Japan
Prior art keywords
gate
layer
metal
contact
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012504798A
Other languages
English (en)
Other versions
JP5689869B2 (ja
Inventor
リドウ，アレキサンダー
ビーチ，ロバート
ナカタ，アラナ
カオ，ジャンジュン
ザオ，ガング，ユアン
Original Assignee
エフィシエント パワー コンヴァーション コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42933675&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012523697(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by エフィシエント パワー コンヴァーション コーポレーション filed Critical エフィシエント パワー コンヴァーション コーポレーション
Publication of JP2012523697A publication Critical patent/JP2012523697A/ja
Application granted granted Critical
Publication of JP5689869B2 publication Critical patent/JP5689869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

エンハンスメントモードＧａＮトランジスタ、及びその製造方法を提供する。エンハンスメントモードＧａＮトランジスタは、基板と、遷移層と、ＩＩＩ族窒化物材料を有するバッファ層と、ＩＩＩ族窒化物材料を有するバリア層と、ドレインコンタクト及びソースコンタクトと、アクセプタ型ドーパント元素を含有するゲートＩＩＩ−Ｖ族化合物と、ゲートメタルとを含み、ゲートＩＩＩ−Ｖ族化合物とゲートメタルとが、セルフアラインされるように単一のフォトマスクプロセスで形成され、ゲートメタルの底部とゲート化合物の頂部とが同じ寸法を有する。エンハンスメントモードＧａＮトランジスタはまた、オーミック金属からなるフィールドプレートを含んでいてもよく、ドレインのオーミック金属と、ソースのオーミック金属と、フィールドプレートとが、単一のフォトマスクプロセスによって形成され得る。

Description

本発明は、エンハンスメントモード窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）デバイスの分野に関する。特に、本発明は、エンハンスメント型のＨＥＭＴデバイスを提供する方法及び装置に関する。
窒化ガリウム（ガリウムナイトライド；ＧａＮ）半導体デバイスは、大電流を担持し且つ高電圧に対応することができることにより、パワー半導体デバイスにとってますます望ましいものとなっている。これらのデバイスの開発は、概して、大電力／高周波用途に狙いを定めてきた。このような用途のために製造されるデバイスは、高電子移動度を示す一般的なデバイス構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、又は変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）のように様々に呼ばれている。
ＧａＮ ＨＥＭＴデバイスは、少なくとも２つの窒化物層を備えた窒化物半導体を含んでいる。半導体上あるいはバッファ層上に形成された異なる複数の材料により、これらの層は異なるバンドギャップを有するようにされる。隣接する窒化物層内の異なる材料はまた、分極を生じさせ、これが、２つの層のジャンクション（接合）付近の、具体的には、狭い方のバンドギャップを有する層内の、導電性の２次元電子ガス（２ＤＥＧ）領域に寄与する。
分極を生じさせる窒化物層は典型的に、電荷がデバイス中を流れることを可能にする２ＤＥＧを含むＧａＮの層に隣接してＡｌＧａＮのバリア層を含む。このバリア層は、ドープされることもあるし、ドープされないこともある。２ＤＥＧ領域がゼロゲートバイアスでゲート下に延在するため、大抵の窒化物デバイスはノーマリーオンデバイスすなわちデプレッションモードデバイスである。ゲートの下でゼロの印加ゲートバイスで２ＤＥＧ領域が空乏化すなわち除去される場合には、デバイスはエンハンスメントモードデバイスとなることができる。エンハンスメントモードデバイスは、ノーマリーオフであり、それにより安全性が付加されるため、また、単純な低コストの駆動回路で制御することが容易であるため、望ましいものである。エンハンスメントモードデバイスは、電流を導通するために、ゲートに正バイアスが印加されることを必要とする。
従来のエンハンスメントモードＧａＮトランジスタにおいては、ゲートの金属（メタル）及びｐ型ＧａＮ材料若しくはｐ型ＡｌＧａＮ材料が、別々のフォトマスクを用いて画成される。例えば、図１（従来技術）は、ゲートメタル及びゲートｐＧａＮが２つの異なるフォトマスクを用いて処理されたことを示している。図１は従来のエンハンスメントモードＧａＮトランジスタデバイス１００を示しており、該デバイス１００は、サファイア又はシリコンの何れかとし得る基板１０１と、複数の遷移層１０２と、アンドープのＧａＮ材料１０３と、アンドープのＡｌＧａＮ１０４と、ソースオーミックコンタクトメタル１０９と、ドレインオーミックコンタクトメタル１１０と、ｐ型ＡｌＧａＮ材料又はｐ型ＧａＮ材料１０５と、高濃度ドープされたｐ型ＧａＮ材料１０６と、ゲートメタル１１１とを含んでいる。
図１に示すように、ゲートメタル、ｐ型ＧａＮ材料又はｐ型ＡｌＧａＮ材料は、２つの別々のフォトマスクによって画成されている。第１のマスクは、ハードマスクをパターニングし且つｐ型ＧａＮを選択的に成長させることによって、あるいはｐ型ＧａＮのパターニング及びエッチングを行うことによって、の何れかでｐ型ＧａＮ又はｐ型ＡｌＧａＮを形成するために使用される。第２のマスクは、ゲートメタルのパターニング及びリフトオフを行うことによって、あるいはゲートメタルのパターニング及びエッチングを行うことによって、の何れかでゲートメタルを形成するために使用される。これら２つのマスクプロセスは、フォト／エッチの最小ＣＤより幅広のゲート長をもたらす。これは、高いゲート電荷、より広いセルピッチ、及びより高いＲｄｓｏｎ（“オン抵抗”）を生じさせる。従来の製造方法はまた、製造コストを増加させる。別の１つの欠点は、最も高い電界が、ドレインオーミックコンタクトメタルの方の、ｐ型ＧａＮ材料又はｐ型ＡｌＧａＮ材料のゲートコーナー部に位置することである。この高電界は、大きなゲートリーク電流と高いゲート信頼性リスクとをもたらす。
従来技術の上述の欠点を回避するセルフアライン（自己整合）ゲートを備えたエンハンスメントモードＧａＮトランジスタ構造を提供することが望まれる。また、ｐ型ＧａＮ又はＡｌＧａＮのゲートコーナーにおける高電界を緩和する機能を提供することが望まれる。
一実施形態によれば、エンハンスメントモードＧａＮトランジスタは、基板と、遷移層と、ＩＩＩ族窒化物材料を有するバッファ層と、ＩＩＩ族窒化物材料を有するバリア層と、ドレインコンタクト及びソースコンタクトと、アクセプタ型ドーパント元素を含有するゲートＩＩＩ−Ｖ族化合物と、ゲートメタルとを含み、ゲートＩＩＩ−Ｖ族化合物とゲートメタルとが、セルフアラインされるように単一のフォトマスクプロセスで形成される。
従来のエンハンスメントモードＧａＮトランジスタを例示する断面図である。 ここに記載する本発明の第１実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第１実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第１実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第１実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第１実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第１実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第２実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第２実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第２実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第２実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第２実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第２実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第３実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第３実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第３実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第３実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第３実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第３実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第３実施形態に従ったエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成法を模式的に示す図である。 本発明の第４実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第５実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第６実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第７実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。 本発明の第８実施形態に従って形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイスを例示する図である。
以下の詳細な説明においては、特定の実施形態を参照する。これらの実施形態は、当業者がこれらの実施形態を実施することができるよう、十分に詳細に説明される。理解されるように、その他の実施形態も用いられることができ、また、様々な構造的、論理的及び電気的な変更が為され得る。
本発明は、自己整合されたゲートメタル材料とドープトＧａＮ又はＡｌＧａＮ材料とを有するエンハンスメントモードＧａＮ ＨＥＭＴデバイス、及びそのようなデバイスを製造する方法に関する。これらの材料は単一のフォトマスクを用いてパターニング及びエッチングされ、それにより製造コストが低減される。また、ソース電位にあるフィールドプレートが、ドレイン及びソースのオーミックコンタクトメタルと一緒にパターニング及びエッチングされる。フィールドプレートは、このエンハンスメントモードＧａＮ ＨＥＭＴデバイスのゲートコーナーにおける電界を低減する。
図２及び３Ａ−３Ｅを参照して、自己整合されたゲートを有するエンハンスメントモードＧａＮ ＨＥＭＴデバイスの形成に関して第１実施形態を説明する。図面全体を通して、一貫して、同様の部分には似通った参照符号を使用する。図２は、図３Ａ−３Ｅに関して後述する方法によって形成される、自己整合されたゲートメタル１７及びｐ型ＧａＮ材料１５を有するエンハンスメントモードＧａＮ ＨＥＭＴデバイス２００を示している。デバイス２００は、シリコン基板１１、遷移層１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、ｐ型ＧａＮゲート層１５、ゲートメタル１７、誘電体材料１８、ドレインオーミックコンタクト１９、及びソースオーミックコンタクト２０を含んでいる。ソースメタル２０はまた、ドレインコンタクトに向かってゲートの上方を延在するフィールドプレートとしても作用する。層１３、１４及び１５は、ＩＩＩ族窒化物材料からなる。ＩＩＩ族窒化物材料は、ｘ＋ｙ≦１として、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮからなり得る。
図３Ａは、ＧａＮ ＨＥＭＴデバイス２００ａのＥＰＩ（エピ）構造を示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、遷移層１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、及びｐ型ＧａＮゲート層１５を含んでいる。アンドープのＧａＮバッファ材料１３は好ましくは、約０．５μｍから約５μｍの厚さを有する。アンドープのＡｌＧａＮバリア層１４は好ましくは、約５０Åから約３００Åの厚さを有する。アンドープのＡｌＧａＮバリア層１４は、ＡｌＧａＮ材料の金属含有物のうちの約１２％から１００％だけＡｌを含む。ｐ型ＧａＮゲート層は、約１０１８原子／ｃｍ３から約１０２１原子／ｃｍ３の間のドーピング濃度を有し得る。
図３Ｂに示すように、図３Ａに示したＥＰＩ構造上にゲートメタル１７が堆積される。ゲートメタル１７は、代替的に、ＥＰＩ成長の最後に成長されてもよい。ゲートメタル１７は、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）といった、高融点金属又はその化合物からなり得る。
その後、単一のフォトマスクを用いて、ゲートメタル１７及びｐ型ＧａＮゲート層１５がパターニング及びエッチングされ、図３Ｃに示す構造が得られる。ゲートメタル１７及びｐ型ＧａＮゲート層１５は、例えばプラズマエッチングといった既知の技術によってエッチングされ、その後、フォトレジストの剥離が行われる。ｐ型ＧａＮゲート層１５は、ゲート領域の外側で約０から約１０ｎｍだけゲート材料を残すようにアンダーエッチングされてもよい。ゲート層１５はまた、ゲート領域の外側で約０から約３ｎｍだけバリア層１４を除去するようにオーバーエッチングされてもよい。オーバーエッチングの場合、バリア層１４は、ゲート領域の外側で、ゲート領域内より約０から約３ｎｍだけ薄くなる。
続いて図３Ｄを参照するに、例えば窒化シリコン（Ｓｉ３Ｎ４）などの誘電体材料１８が堆積される。誘電体材料１８の堆積後、コンタクト用フォトマスクを用いて誘電体材料１８がパターニング及びエッチングされ、そしてフォトレジストの剥離が行われて、図３Ｄに示す構造が得られる。
続いて図３Ｅを参照するに、オーミックコンタクトメタルが堆積される。オーミックコンタクトメタルは、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びキャップメタルのスタック（積層体）からなり得る。オーミックメタルの堆積後、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図３Ｅに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。ソースオーミックコンタクトメタル２０は、ゲートの上方にも設けられ、フィールドプレートとして機能する。これは、ドレインオーミックコンタクト１９に近い側のｐ型ＧａＮ材料ゲート１５のコーナー部における電界を低減する。
上述の方法によれば、ゲートメタル１７及びｐ型ＧａＮ材料１５は、単一のフォトマスクを用いてパターニング及びエッチングされ、故に、自動的にセルフアラインされる。これにより製造コストが低減される。最小ゲート長はフォト／エッチの最小ＣＤと同じにされることができ、それによりゲート電荷が最小化される。セルピッチが縮小され、それによって、より低いＲｄｓＯＮが達成される。ソースオーミックコンタクトメタル２０が、ドレインオーミックコンタクト１９に近い側のｐ型ＧａＮ材料ゲートのコーナー部における電界を緩和するフィールドプレートとして使用されるので、より低いゲートリーク電流と向上されたゲート信頼性とが達成される。さらに、ソース電位にあるフィールドプレートがゲートをドレインバイアスから遮蔽するので、ゲート−ドレイン電荷（Ｑｇｄ）が低減される。
次に、図４及び５Ａ−５Ｅを参照して、本発明の第２実施形態を説明する。図４は、図５Ａ−５Ｅに示す方法によって形成されるエンハンスメントモードＧａＮ ＨＥＭＴデバイス２００を示しており、該方法により、自己整合されたゲートメタル１７、ｐ型ＧａＮゲート層１５及びｐ型ＡｌＧａＮ材料２１がもたらされる。図４のデバイス２００は、ｐ型ＡｌＧａＮ材料２１で形成される層である更なる層を含む点で、図２及び３Ａ−３Ｅのデバイス２００と異なる。
図５Ａは、ＥＰＩ構造を示しており、該ＥＰＩ構造は、下から上に、シリコン基板１１、遷移層１２、アンドープのＧａＮバッファ材料１３、アンドープのＡｌＧａＮバリア材料１４、ｐ型ＡｌＧａＮ材料２１、及びｐ型ＧａＮ材料１５を含んでいる。これら様々な層の寸法及び組成は、第１実施形態のそれらと同様である。ｐ型ＡｌＧａＮ材料２１である更なる層は、好ましくは、約２０Åから約３００Åの厚さを有し、ＡｌＧａＮ材料の約１２％から約１００％までのＡｌを含む。
図５Ｂに示すように、第１実施形態においてのように、図５Ａに示したＥＰＩ構造上にゲートメタル１７が堆積あるいは成長される。
その後、単一のフォトマスクを用いて、ゲートメタル１７及びｐ型ＧａＮ材料１５と、そしてこの場合にはｐ型ＡｌＧａＮ材料２１とがパターニング及びエッチングされ、図５Ｃに示す構造が得られる。
図５Ｄを参照するに、先と同様に、誘電体の窒化シリコン（Ｓｉ３Ｎ４）が堆積され、コンタクト用フォトマスクを用いて誘電体材料１８がパターニング及びエッチングされ、そしてフォトレジストの剥離が行われて、図５Ｄに示す構造が得られる。
図５Ｅにおいて、先と同様に、オーミックコンタクトメタルが堆積され、メタル用マスクを用いてオーミックコンタクトメタルがパターニング及びエッチングされて、図５Ｅに示すようなドレインオーミックコンタクト１９及びソースオーミックコンタクト２０が得られる。ＡｌＧａＮ／ＧａＮ ２ＤＥＧへのオーミックコンタクトを形成するために、高速熱アニール（ＲＴＡ）が実行される。
この方法によれば、ゲートメタル１７、ｐ型ＧａＮ材料１５及びｐ型ＡｌＧａＮ材料２１は、単一のフォトマスクを用いてパターニング及びエッチングされ、故に、セルフアラインされ、第１実施形態と同じ利点を有する。
次に、図６及び７Ａ−７Ｆを参照して、本発明の第３実施形態を説明する。本発明のこの実施形態は上述の第２実施形態と同様であるが、この実施形態においては、ｐ型ＡｌＧａＮ材料２１がゲートからドレインオーミックコンタクト１９に向けて延在している。ゲートからドレインオーミックコンタクト１９に向けて延在するｐ型ＡｌＧａＮ材料２１の存在は、低減された２ＤＥＧ密度を有する領域を形成する。これにより、ゲートコーナーにおける電界及びフィールドプレートのコーナーにおける電界が更に低減され、より高いブレイクダウン電圧と低減されたゲート−ドレイン電荷（Ｑｇｄ）とがもたらされる。
図７Ａ−７Ｃは、上述の図５Ａ−５Ｃと同様である。しかしながら、図７Ｃにおいては、フォトマスクを用いてゲートメタル１７及びｐ型ＧａＮ材料１５のみ（ｐ型ＡｌＧａＮ材料２１は含まない）がパターニング及びエッチングされ、図７Ｃに示すセルフアライン構造が得られる。その後、フォトマスクを用いて、ｐ型ＡｌＧａＮ材料２１が図７Ｄに示すパターンにパターニング及びエッチングされ、その結果、ｐ−ＡｌＧａＮ材料２１はゲートから外側まで（ドレインコンタクトが形成されることになる方向に）延在する。
続いて、図７Ｅを参照するに、先と同様に、窒化シリコン（Ｓｉ３Ｎ４）の誘電体材料１８がパターニング及びエッチングされる。そして、図７Ｆにおいて、先と同様に、オーミックコンタクトメタルが形成される。
この方法によれば、ゲートメタル１７とｐ型ＧａＮ材料１５とがセルフアラインされる。さらに、この実施形態においては、ゲートからドレインコンタクトに向けてのｐ型ＡｌＧａＮ材料の延在部の存在により、ゲートコーナーにおける電界及びフィールドプレートのコーナーにおける電界が更に低減され、より高いブレイクダウン電圧と低減されたゲート−ドレイン電荷（Ｑｇｄ）とがもたらされる。
次に、図８を参照して、本発明の第４実施形態を説明する。本発明のこの実施形態は、ｐ型ＧａＮ材料１５が、傾斜したエッジをもたらすように該材料の底部が該材料の頂部より１０％以上広くなるようにエッチングされていることを除いて、上述の第１実施形態と同様である。
ｐ型ＧａＮ材料１５の傾斜したエッジを達成するため、エッチングの化学的性質が変更される。好適な一実施形態において、プラズマエッチングが用いられ、ｐ型ＧａＮ材料の傾きを制御するためにパワー（電力）設定が変更される。故に、この方法によれば、ｐ型ＧａＮは、頂部より１０％以上広い底部を有する。より広い底部は、ゲートメタル１７と２ＤＥＧとの間でｐＧａＮの側壁に沿って電子が進行する経路を長くする。この一層長い経路は、より低いゲートリークをもたらす。
次に、図９を参照して、本発明の第５実施形態を説明する。本発明のこの実施形態は、階段状のゲートを作り出すようにデバイスがエッチングされていることを除いて、上述の第１実施形態と同様である。
この実施形態の方法は図３Ａ−３Ｃのプロセスに従う。図３Ｃに示した工程に続いて、デバイスのその他の部分をエッチングすることなくゲートメタル層１７のみをエッチングするエッチング機構内にウェハが置かれる。結果として得られる構造は、図９に示すように、段差のある形状を有し、ｐ型ＧａＮのエッジに沿ってゲートメタル１７から２ＤＥＧへと流れようとする電子に対して一層長い抵抗経路を作り出す。これにより、セルフアライン構造の所望の特徴の全てを保持しながら、不所望のゲートリーク電流が低減される。
次に、図１０を参照して、本発明の第６実施形態を説明する。この実施形態は、基本的に上述の第４及び第５の実施形態の組み合わせであり、段差のあるゲート形状と、傾斜したエッジを有するｐ型ＧａＮ材料との双方を含んでいる。この構造を作り出すために使用される方法は、第４及び第５の実施形態に関して説明したものと同様である。この実施形態は、ゲートエッジに沿ったゲート電流経路を長くし、それによりゲートリーク電流を低減する。
次に、図１１を参照して、本発明の第７実施形態を説明する。この実施形態は、ｐ型ＧａＮ材料１５がＡｌＧａＮバリアに隣接して対称的な台座部（レッジ）を有していることを除いて、上述の第１実施形態と同様である。この方法は図３Ａ−３Ｂのプロセスに従う。図３Ｂに示した工程に続いて、エッチングプロセス中にエッチング条件が変更されるようにセルフアラインゲートエッチングが行われる。これを行う一手法は、ウェハが上に置かれるチャックの温度をエッチングプロセス中に変化させるものである。より高いチャック温度は、プラズマがフォトレジストと反応する結果として、より多くのポリマーを形成させる。これらのポリマーは、ゲートメタルの側壁の近傍でエッチングを実効的に低速化し、ひいては、台座部を作り出す。低いチャック温度は有意な台座部を生成しないが、より高い温度は幅広の台座部を生成する。第７実施形態はまた、第３実施形態の利点を有する。ｐ型ＧａＮの台座部は、第３実施形態におけるｐ型ＡｌＧａＮのように作用し、２ＤＥＧ密度を低減し、ゲートコーナーにおける電界を低減し、そしてデバイスのブレイクダウン電圧を高める。
次に、図１２を参照して、本発明の第８実施形態を説明する。この実施形態は、基本的に上述の第５及び第７の実施形態の組み合わせであり、段差のあるゲート形状と対称的な台座部との双方を含んでいる。この構造を作り出すために使用される方法は、第５及び第７の実施形態に関して説明したものと同様である。この実施形態は、第５及び第７の実施形態の双方の利点を有し、それによりゲートリーク電流を低減する構造を提供する。
第９実施形態において、ｐ−ＧａＮ材料１５は、例えば図３Ａにおいて、最上層のＥＰＩ層の成長中にマグネシウム（Ｍｇ）不純物を導入することによって形成される。マグネシウムは、アクセプタリッチな（ｐ型の）ＧａＮを作り出すために使用される最も一般的な不純物原子である。
第１０実施形態において、マグネシウム不純物が水素で補償され、導電層の代わりに、半絶縁性のｐ型ＧａＮ層が生成される。半絶縁性のゲートを有することには幾つかの利点が存在する。それらの利点の１つは、ゲートとソース又はドレインとの間のリーク電流が低減されることである。別の１つの利点は、半絶縁性のＧａＮとＡｌＧａＮとの間に形成されるダイオードは、ｐ型ＧａＮとＡｌＧａＮとの間に形成されるダイオードより高い順方向降下を有することである。この実施形態のデバイスにおいては、ダイオードの順方向降下が、２ＤＥＧが完全にエンハンス（増進）される（１Ｖと５Ｖとの間）まで該ダイオードが有意に導通しない程度に高くなる。
第１１実施形態において、ＧａＮゲート層１５の成長中に炭素不純物が導入され、マグネシウムは使用されない。炭素不純物は、ＧａＮゲート層の電気特性に対して、水素で補償されたマグネシウムと同様の効果を有する。
第１２実施形態において、炭素不純物とともに、水素で補償されたマグネシウム不純物が使用される。これは、向上された電気特性を有する半絶縁性ＧａＮゲートをもたらす。
以上の説明及び図面は単に、ここで説明した特徴及び利点を達成する特定の実施形態の例示と見なされるべきものである。具体的なプロセス条件には変更及び代用が為され得る。従って、本発明の実施形態は、以上の説明及び図面によって限定されるものとして見なされるものではない。

Claims (23)

  1. 基板と、
    遷移層と、
    ＩＩＩ族窒化物材料を有するバッファ層と、
    ＩＩＩ族窒化物材料を有するバリア層と、
    ドレインコンタクト及びソースコンタクトと、
    アクセプタ型ドーパント元素を含有するゲートＩＩＩ−Ｖ族化合物と、
    ゲートメタルであり、前記ゲートＩＩＩ−Ｖ族化合物及び該ゲートメタルは、セルフアラインされるように単一のフォトマスクプロセスで形成される、ゲートメタルと、
    を有するエンハンスメントモードＧａＮトランジスタ。
  2. 前記バッファ層はＩｎＡｌＧａＮを有する、請求項１に記載のトランジスタ。
  3. 前記バリア層は、前記バッファ層より広いバンドギャップを有するＩｎＡｌＧａＮを有する、請求項１に記載のトランジスタ。
  4. 前記ゲートメタルの底部と前記ゲートＩＩＩ−Ｖ族化合物の頂部とが同じ寸法を有し、前記ゲートＩＩＩ−Ｖ族化合物の側壁は約８０°から約９０°の角度を有する、請求項１に記載のトランジスタ。
  5. 前記ゲートＩＩＩ−Ｖ族化合物の側壁は約３０°から約８０°の角度を有する、請求項１に記載のトランジスタ。
  6. 前記ゲートＩＩＩ−Ｖ族化合物及び前記ゲートメタルは、セルフアラインされるように単一のフォトマスクプロセスで形成され、前記ゲートメタルは、前記ゲートＩＩＩ−Ｖ族化合物の頂部に対称的な出っ張りが存在するよう、前記ゲートＩＩＩ−Ｖ族化合物より幅狭にされている、請求項１に記載のトランジスタ。
  7. 前記ゲートＩＩＩ−Ｖ族化合物の側壁は約８０°から約９０°の角度を有する、請求項６に記載のトランジスタ。
  8. 前記ゲートＩＩＩ−Ｖ族化合物の側壁は、約３０°から約８０°の角度を有するように傾斜されている、請求項６に記載のトランジスタ。
  9. 前記ゲートＩＩＩ−Ｖ族化合物及び前記ゲートメタルは、セルフアラインされるように単一のフォトマスクプロセスで形成され、前記ゲートメタルの底部と前記ゲートＩＩＩ−Ｖ族化合物の頂部とが略同じ寸法を有し、前記ゲートＩＩＩ−Ｖ族化合物の底部は、前記バリア層の直上に対称的な台座部を含んでいる、請求項１に記載のトランジスタ。
  10. 前記ゲートＩＩＩ−Ｖ族化合物及び前記ゲートメタルは、セルフアラインされるように単一のフォトマスクプロセスで形成され、前記ゲートメタルは、前記ゲートＩＩＩ−Ｖ族化合物の頂部に対称的な出っ張りが存在するよう、前記ゲートＩＩＩ−Ｖ族化合物より幅狭にされており、前記ゲートＩＩＩ−Ｖ族化合物の底部は、前記バリア層の直上に対称的な台座部を含んでいる、請求項１に記載のトランジスタ。
  11. 前記ゲートＩＩＩ−Ｖ族化合物は、Ｍｇ、Ｃ、Ｚｎ、Ｃａなどのアクセプタ型ドーパントでドーピングされたＧａＮであり、該アクセプタ型ドーパントは活性化されている、請求項１に記載のトランジスタ。
  12. 前記ゲートＩＩＩ−Ｖ族化合物は、Ｍｇ、Ｃ、Ｚｎ、Ｃａなどのアクセプタ型ドーパントでドーピングされたＧａＮであり、該アクセプタ型ドーパントは水素で補償されている、請求項１に記載のトランジスタ。
  13. 前記ゲートＩＩＩ−Ｖ族化合物は、ＡｌＧａＮ層と、Ｍｇ、Ｃ、Ｚｎ、Ｃａなどのアクセプタ型ドーパントでドーピングされたＧａＮ層とを含んでいる、請求項１に記載のトランジスタ。
  14. 前記ゲートＩＩＩ−Ｖ族化合物はＡｌＧａＮ層及びＧａＮ層を含み、前記ゲートメタル及び該ＧａＮ層は単一のフォトマスクプロセスでエッチングされ、該ＡｌＧａＮ層は第２のフォトマスクプロセスによって前記ドレインの方に延在される、請求項１に記載のトランジスタ。
  15. 前記ゲートメタルはＴｉＮである、請求項１に記載のトランジスタ。
  16. 前記ゲートメタルは、Ｔａ、Ｗ、ＴａＮ、ＴｉＮ、ＷＮ、ＷＳｉなどの、１つ以上の高融点金属、金属化合物及び合金を含む、請求項１に記載のトランジスタ。
  17. 基板と、
    遷移層と、
    ＩＩＩ族窒化物材料を有するバッファ層と、
    ＩＩＩ族窒化物材料を有するバリア層と、
    ドレインコンタクト及びソースコンタクトと、
    アクセプタ型ドーパント元素を含有するゲートＩＩＩ−Ｖ族化合物と、
    ゲートメタルと、
    オーミック金属からなるフィールドプレートであり、ドレインのオーミック金属と、ソースのオーミック金属と、該フィールドプレートとが単一のフォトマスクプロセスによって形成されている、フィールドプレートと、
    を有するエンハンスメントモードＧａＮトランジスタ。
  18. エンハンスメントモードＧａＮトランジスタを製造する方法であって：
    基板上で遷移層の核生成及び成長を行う工程と、
    前記遷移層上にＩＩＩ族窒化物ＥＰＩ層を成長する工程と、
    前記ＥＰＩ層上にＩＩＩ族窒化物バリア層を成長する工程と、
    前記バリア層上に、アクセプタ型ドーパントを有するＧａＮ層を成長する工程と、
    前記ドープされたＧａＮ層上にゲートコンタクト層を堆積する工程と、
    ゲート用フォトレジストパターンを設ける工程と、
    ゲート領域の外側の前記ゲートコンタクト層をエッチング除去する工程と、
    前記ドープされたＧａＮ層の、ゲートコンタクトの下の部分を除いて、前記ドープされたＧａＮ層をエッチング除去する工程と、
    前記ゲート用フォトレジストパターンを除去する工程と、
    誘電体層を堆積する工程と、
    コンタクト用フォトレジストパターンを設ける工程と、
    ドレイン及びソースのコンタクト領域を開口するよう、前記誘電体層をエッチングする工程と、
    前記コンタクト用フォトレジストパターンを除去する工程と、
    オーミックコンタクト金属を堆積する工程と、
    メタル用フォトレジストパターンを設ける工程と、
    前記オーミックコンタクト金属をエッチングする工程と、
    前記メタル用フォトレジストパターンを除去する工程と、
    オーミックドレインコンタクト及びオーミックソースコンタクトを形成するよう、高速熱アニールを実行する工程と、
    を有する方法。
  19. 前記ＥＰＩ層はＩｎＡｌＧａＮを有する、請求項１８に記載の方法。
  20. 前記バリア層は、前記ＥＰＩ層より広いバンドギャップを有するＩｎＡｌＧａＮを有する、請求項１８に記載の方法。
  21. エンハンスメントモードＧａＮトランジスタを製造する方法であって：
    基板上で遷移層の核生成及び成長を行う工程と、
    前記遷移層上にＩｎＡｌＧａＮ ＥＰＩ層を成長する工程と、
    前記ＩｎＡｌＧａＮ ＥＰＩ層上にＩｎＡｌＧａＮバリア層を成長する工程と、
    前記ＩｎＡｌＧａＮバリア層上に、アクセプタ型ドーパントを有するＩｎＡｌＧａＮ層を成長する工程と、
    前記ドープされたＩｎＡｌＧａＮ層上に、アクセプタ型ドーパントを有するＧａＮ層を成長する工程と、
    前記ドープされたＧａＮ層上にゲートコンタクト層を堆積する工程と、
    ゲート用フォトレジストパターンを設ける工程と、
    ゲート領域の外側の前記ゲートコンタクト層をエッチング除去する工程と、
    前記ドープされたＧａＮ層及び前記ドープされたＩｎＡｌＧａＮ層の、ゲートコンタクトの下の部分を除いて、前記ドープされたＧａＮ層及び前記ドープされたＩｎＡｌＧａＮ層をエッチング除去する工程と、
    前記ゲート用フォトレジストパターンを除去する工程と、
    誘電体層を堆積する工程と、
    コンタクト用フォトレジストパターンを設ける工程と、
    ドレイン及びソースのコンタクト領域を開口するよう、前記誘電体層をエッチングする工程と、
    前記コンタクト用フォトレジストパターンを除去する工程と、
    オーミックコンタクト金属を堆積する工程と、
    メタル用フォトレジストパターンを設ける工程と、
    前記オーミックコンタクト金属をエッチングする工程と、
    前記メタル用フォトレジストパターンを除去する工程と、
    オーミックドレインコンタクト及びオーミックソースコンタクトを形成するよう、高速熱アニールを実行する工程と、
    を有する方法。
  22. エンハンスメントモードＧａＮトランジスタを製造する方法であって：
    基板上で遷移層の核生成及び成長を行う工程と、
    前記遷移層上にＩｎＡｌＧａＮ ＥＰＩ層を成長する工程と、
    前記ＩｎＡｌＧａＮ ＥＰＩ層上にＡｌＧａＮバリア層を成長する工程と、
    前記ＡｌＧａＮバリア層上に、アクセプタ型ドーパントを有するＡｌＧａＮ層を成長する工程と、
    前記ドープされたＡｌＧａＮ層上に、アクセプタ型ドーパントを有するＧａＮ層を成長する工程と、
    前記ドープされたＧａＮ層上にゲートコンタクト層を堆積する工程と、
    ゲート用フォトレジストパターンを設ける工程と、
    ゲート領域の外側の前記ゲートコンタクト層をエッチング除去する工程と、
    前記ドープされたＧａＮ層及び前記ドープされたＡｌＧａＮ層の、ゲートコンタクトの下の部分を除いて、前記ドープされたＧａＮ層をエッチング除去する工程と、
    前記ゲート用フォトレジストパターンを除去する工程と、
    別のフォトレジストパターンを設ける工程と、
    前記ドープされたＡｌＧａＮ層がドレインに向けて前記ゲート領域の外側まで延在するよう、前記ドープされたＡｌＧａＮ層をエッチングする工程と、
    前記フォトレジストパターンを除去する工程と、
    誘電体層を堆積する工程と、
    コンタクト用フォトレジストパターンを設ける工程と、
    ドレイン及びソースのコンタクト領域を開口するよう、前記誘電体層をエッチングする工程と、
    前記コンタクト用フォトレジストパターンを除去する工程と、
    オーミックコンタクト金属を堆積する工程と、
    第４のフォトレジストパターンを設ける工程と、
    前記オーミックコンタクト金属をエッチングする工程と、
    前記第４のフォトレジストパターンを除去する工程と、
    オーミックドレインコンタクト及びオーミックソースコンタクトを形成するよう、高速熱アニールを実行する工程と、
    を有する方法。
  23. 基板と、
    遷移層と、
    ＩＩＩ族窒化物材料を有するバッファ層と、
    ＩＩＩ族窒化物材料を有するバリア層と、
    オーミック金属を有するドレインコンタクト及びソースコンタクトと、
    アクセプタ型ドーパント元素を含有するゲートＩＩＩ−Ｖ族化合物と、
    ゲートメタルと、
    オーミック金属を有するフィールドプレートと、
    を有し、
    前記ゲートＩＩＩ−Ｖ族化合物と前記ゲートメタルとが、セルフアラインされるように単一のフォトマスクプロセスで形成され、且つ、前記フィールドプレートと、ドレインのオーミック金属と、ソースのオーミック金属とが、単一のフォトマスクプロセスによって形成されている、
    エンハンスメントモードＧａＮトランジスタ。
JP2012504798A 2009-04-08 2010-04-07 エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 Active JP5689869B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16777709P 2009-04-08 2009-04-08
US61/167,777 2009-04-08
PCT/US2010/030173 WO2010118087A1 (en) 2009-04-08 2010-04-07 Enhancement mode gan hemt device and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2012523697A true JP2012523697A (ja) 2012-10-04
JP5689869B2 JP5689869B2 (ja) 2015-03-25

Family

ID=42933675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012504798A Active JP5689869B2 (ja) 2009-04-08 2010-04-07 エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法

Country Status (7)

Country Link
US (2) US8404508B2 (ja)
JP (1) JP5689869B2 (ja)
KR (1) KR101666910B1 (ja)
CN (1) CN102388441B (ja)
DE (1) DE112010001555B4 (ja)
TW (1) TWI514568B (ja)
WO (1) WO2010118087A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098374A (ja) * 2011-11-01 2013-05-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014507803A (ja) * 2011-01-31 2014-03-27 エフィシエント パワー コンヴァーション コーポレーション ＧａＮトランジスタのイオン注入されたセルフアラインゲート構造
JP2014146744A (ja) * 2013-01-30 2014-08-14 Renesas Electronics Corp 半導体装置
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
WO2021153266A1 (ja) * 2020-01-28 2021-08-05 ローム株式会社 窒化物半導体装置
WO2023008308A1 (ja) * 2021-07-27 2023-02-02 ヌヴォトンテクノロジージャパン株式会社 半導体装置
US12142677B2 (en) 2021-07-27 2024-11-12 Nuvoton Technology Corporation Japan Semiconductor device

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823012B2 (en) 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
DE112010001555B4 (de) * 2009-04-08 2021-10-07 Efficient Power Conversion Corporation GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9064947B2 (en) 2009-08-04 2015-06-23 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
WO2011127568A1 (en) 2010-04-13 2011-10-20 Gan Systems Inc. High density gallium nitride devices using island topology
CN102576727B (zh) 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US8536931B2 (en) 2011-06-17 2013-09-17 Rf Micro Devices, Inc. BI-FET cascode power switch
WO2013032906A1 (en) 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
TWI481025B (zh) * 2011-09-30 2015-04-11 Win Semiconductors Corp 高電子遷移率電晶體改良結構及其製程方法
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US8884308B2 (en) 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
TWI566402B (zh) * 2012-02-23 2017-01-11 高效電源轉換公司 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
EP2662884B1 (en) 2012-05-09 2015-04-01 Nxp B.V. Group 13 nitride semiconductor device and method of its manufacture
CN104051514B (zh) * 2013-03-13 2017-01-11 中央大学 半导体装置与其制造方法
CN103219379B (zh) * 2013-03-25 2015-10-28 复旦大学 一种采用先栅工艺的高电子迁移率器件及其制备方法
CN103219369B (zh) * 2013-03-25 2015-10-28 复旦大学 一种低寄生电阻高电子迁移率器件及其制备方法
WO2014154120A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种采用先栅工艺的高电子迁移率器件及其制造方法
US8916427B2 (en) 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement
TW201513341A (zh) * 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
KR102163725B1 (ko) 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102153041B1 (ko) 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
CN103715255B (zh) * 2013-12-04 2016-09-21 中国电子科技集团公司第五十五研究所 一种自对准栅GaN HEMT器件及其制备方法
FR3018629B1 (fr) * 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
CN103928511A (zh) * 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触系统
JP2015222912A (ja) * 2014-05-23 2015-12-10 三菱電機株式会社 リニアライザ
CN104538302B (zh) * 2014-12-09 2017-05-31 电子科技大学 一种增强型hemt器件的制备方法
CN104701363B (zh) * 2015-02-04 2018-08-24 厦门市三安集成电路有限公司 一种基于增强型栅极结构的晶体管及其制备方法
CN104701364B (zh) * 2015-02-04 2017-12-05 厦门市三安集成电路有限公司 一种氮化镓基场效应晶体管及其制备方法
US10504811B2 (en) 2015-03-27 2019-12-10 University Of Florida Research Foundation, Incorporated Self-healing semiconductor transistors
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
US10038085B2 (en) 2016-01-08 2018-07-31 Infineon Technologies Austria Ag High electron mobility transistor with carrier injection mitigation gate structure
WO2017210235A1 (en) * 2016-06-01 2017-12-07 Efficient Power Conversion Corporation Multi-step surface passivation structures and methods for fabricating same
DE102017210711A1 (de) 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement
US10658475B2 (en) * 2016-09-30 2020-05-19 Intel Corporation Transistors with vertically opposed source and drain metal interconnect layers
TWI613814B (zh) * 2016-11-29 2018-02-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
DE102016123931A1 (de) 2016-12-09 2018-06-14 United Monolithic Semiconductors Gmbh Transistor
DE102016123934A1 (de) 2016-12-09 2018-06-14 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Transistors
KR20180068172A (ko) * 2016-12-13 2018-06-21 (주)웨이비스 고전자이동도 트랜지스터 및 그 제조방법
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
JP7348842B2 (ja) 2017-06-15 2023-09-21 エフィシエント パワー コンヴァーション コーポレーション ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US10332876B2 (en) 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
KR102549176B1 (ko) * 2017-11-06 2023-07-03 한국전자통신연구원 질화물 반도체 소자의 제조 방법
TWI677092B (zh) 2017-12-20 2019-11-11 新唐科技股份有限公司 半導體裝置及半導體結構
CN108807509A (zh) * 2018-06-13 2018-11-13 中山大学 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
US10971615B2 (en) 2018-08-08 2021-04-06 Qualcomm Incorporated High power performance gallium nitride high electron mobility transistor with ledges and field plates
US10680092B2 (en) 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
TWI685968B (zh) 2018-11-23 2020-02-21 財團法人工業技術研究院 增強型氮化鎵電晶體元件及其製造方法
TWI680503B (zh) * 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法
TWI679770B (zh) 2018-12-26 2019-12-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體及其閘極結構
US11121245B2 (en) 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
US10818787B1 (en) 2019-04-18 2020-10-27 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film
US20220199820A1 (en) * 2019-04-25 2022-06-23 Rohm Co., Ltd. Nitride semiconductor device
CN110071173B (zh) 2019-04-30 2023-04-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN110459472B (zh) * 2019-08-05 2022-12-09 中国电子科技集团公司第十三研究所 增强型GaN场效应晶体管及其制造方法
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
CN110600548A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113224154B (zh) 2020-02-06 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113257907B (zh) * 2020-02-12 2024-07-02 苏州晶界半导体有限公司 一种基于氮化物的双面结构场效应晶体管
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN111682066A (zh) 2020-06-19 2020-09-18 英诺赛科（珠海）科技有限公司 具有改善栅极漏电流的半导体器件
KR20220006402A (ko) 2020-07-08 2022-01-17 삼성전자주식회사 고전자 이동도 트랜지스터
EP4012782A1 (en) * 2020-12-08 2022-06-15 Imec VZW Method of manufacturing a iii-n enhancement mode hemt device
US11942326B2 (en) * 2020-12-16 2024-03-26 Semiconductor Components Industries, Llc Process of forming an electronic device including a doped gate electrode
US12068406B2 (en) 2021-02-16 2024-08-20 Semiconductor Components Industries, Llc HEMT devices with reduced size and high alignment tolerance
US11929406B2 (en) 2021-02-19 2024-03-12 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113054002B (zh) * 2021-03-22 2022-11-08 华南师范大学 一种增强型高迁移率氮化镓半导体器件及其制备方法
TWI798728B (zh) * 2021-06-23 2023-04-11 新唐科技股份有限公司 半導體結構及其製造方法
CN114664938A (zh) * 2022-02-17 2022-06-24 广东中科半导体微纳制造技术研究院 一种GaN基HEMT器件及其制备方法和应用
WO2024168170A1 (en) 2023-02-09 2024-08-15 Efficient Power Conversion Corporation Enhancement mode gan device with hole elimination electrode
CN116613192B (zh) * 2023-07-17 2023-10-03 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315081A (en) * 1976-07-27 1978-02-10 Nec Corp Junction type field effect transistor and its production
JPS58173869A (ja) * 1982-04-05 1983-10-12 Oki Electric Ind Co Ltd 化合物半導体電界効果トランジスタの製造方法
JPS6240782A (ja) * 1985-08-15 1987-02-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001077038A (ja) * 1999-06-30 2001-03-23 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の成長方法および気相成長装置
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置
JP2006253559A (ja) * 2005-03-14 2006-09-21 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2008091392A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2008159681A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd トランジスタおよびその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007666B1 (ko) * 1990-12-26 1994-08-22 재단법인 한국전자통신연구소 이중층의 내열성 게이트를 사용한 자기정렬형 GaAs 전계효과 트랜지스터의 제조방법
US5474946A (en) * 1995-02-17 1995-12-12 International Rectifier Corporation Reduced mask process for manufacture of MOS gated devices
TW471049B (en) * 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
TW200305283A (en) * 2001-12-06 2003-10-16 Hrl Lab Llc High power-low noise microwave GaN heterojunction field effet transistor
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
US6933544B2 (en) 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP4206086B2 (ja) * 2004-08-03 2009-01-07 住友電気工業株式会社 窒化物半導体発光素子および窒化物半導体発光素子を製造する方法
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
EP1803789A1 (de) * 2005-12-28 2007-07-04 Novaled AG Verwendung von Metallkomplexen als Emitter in einem elektronischen Bauelement und elektronisches Bauelement
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US7728355B2 (en) 2005-12-30 2010-06-01 International Rectifier Corporation Nitrogen polar III-nitride heterojunction JFET
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2007220895A (ja) 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP5183975B2 (ja) * 2006-06-07 2013-04-17 アイメック エンハンスモード電界効果デバイスおよびその製造方法
JP5126733B2 (ja) * 2006-09-29 2013-01-23 独立行政法人産業技術総合研究所 電界効果トランジスタ及びその製造方法
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8823012B2 (en) * 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
DE112010001555B4 (de) * 2009-04-08 2021-10-07 Efficient Power Conversion Corporation GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
US8344421B2 (en) * 2010-05-11 2013-01-01 Iqe Rf, Llc Group III-nitride enhancement mode field effect devices and fabrication methods

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315081A (en) * 1976-07-27 1978-02-10 Nec Corp Junction type field effect transistor and its production
JPS58173869A (ja) * 1982-04-05 1983-10-12 Oki Electric Ind Co Ltd 化合物半導体電界効果トランジスタの製造方法
JPS6240782A (ja) * 1985-08-15 1987-02-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001077038A (ja) * 1999-06-30 2001-03-23 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の成長方法および気相成長装置
JP2002016087A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2005093864A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 電力用半導体装置
JP2006253559A (ja) * 2005-03-14 2006-09-21 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2008091392A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2008159681A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd トランジスタおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014507803A (ja) * 2011-01-31 2014-03-27 エフィシエント パワー コンヴァーション コーポレーション ＧａＮトランジスタのイオン注入されたセルフアラインゲート構造
JP2013098374A (ja) * 2011-11-01 2013-05-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014146744A (ja) * 2013-01-30 2014-08-14 Renesas Electronics Corp 半導体装置
US9768257B2 (en) 2013-01-30 2017-09-19 Renesas Electronics Corporation Semiconductor device
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US10074740B2 (en) 2014-07-15 2018-09-11 Renesas Electronics Corporation Semiconductor device
WO2021153266A1 (ja) * 2020-01-28 2021-08-05 ローム株式会社 窒化物半導体装置
WO2023008308A1 (ja) * 2021-07-27 2023-02-02 ヌヴォトンテクノロジージャパン株式会社 半導体装置
JP7448728B2 (ja) 2021-07-27 2024-03-12 ヌヴォトンテクノロジージャパン株式会社 半導体装置
US12142677B2 (en) 2021-07-27 2024-11-12 Nuvoton Technology Corporation Japan Semiconductor device

Also Published As

Publication number Publication date
KR101666910B1 (ko) 2016-10-17
TW201044576A (en) 2010-12-16
US20130234153A1 (en) 2013-09-12
KR20110137809A (ko) 2011-12-23
DE112010001555T5 (de) 2012-09-20
US20100258843A1 (en) 2010-10-14
US8890168B2 (en) 2014-11-18
TWI514568B (zh) 2015-12-21
DE112010001555B4 (de) 2021-10-07
JP5689869B2 (ja) 2015-03-25
CN102388441B (zh) 2014-05-07
CN102388441A (zh) 2012-03-21
US8404508B2 (en) 2013-03-26
WO2010118087A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
JP5689869B2 (ja) エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
JP6251071B2 (ja) 半導体装置
US8823012B2 (en) Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
CN104218079B (zh) 半导体器件以及制造半导体器件的方法
US9281204B2 (en) Method for improving E-beam lithography gate metal profile for enhanced field control
JP6066933B2 (ja) 半導体デバイスの電極構造
CN113016074B (zh) 半导体器件
WO2011010418A1 (ja) 窒化物半導体装置及びその製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
WO2011148443A1 (ja) 電界効果トランジスタ
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
US20120193688A1 (en) ION IMPLANTED AND SELF ALIGNED GATE STRUCTURE FOR GaN TRANSISTORS
JP6649208B2 (ja) 半導体装置
JP6147018B2 (ja) ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
CN114175267A (zh) 半导体器件及其制造方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
US12132103B2 (en) High electron mobility transistor and fabrication method thereof
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法
JP2018093239A (ja) 半導体装置
JP2016225426A (ja) 半導体装置およびその製造方法
JP2015079806A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
CN222015392U (zh) Hemt晶体管及装置
EP4120364A1 (en) Semiconductor device and manufacturing method thereof
US20230352557A1 (en) Semiconductor device and manufacturing method thereof
US20240047554A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150129

R150 Certificate of patent or registration of utility model

Ref document number: 5689869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250