Nothing Special   »   [go: up one dir, main page]

JP2010199377A - トランジスタ実装体及びその製造方法 - Google Patents

トランジスタ実装体及びその製造方法 Download PDF

Info

Publication number
JP2010199377A
JP2010199377A JP2009043783A JP2009043783A JP2010199377A JP 2010199377 A JP2010199377 A JP 2010199377A JP 2009043783 A JP2009043783 A JP 2009043783A JP 2009043783 A JP2009043783 A JP 2009043783A JP 2010199377 A JP2010199377 A JP 2010199377A
Authority
JP
Japan
Prior art keywords
substrate
transistor
semiconductor layer
stress
formation substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009043783A
Other languages
English (en)
Inventor
Kenichiro Tanaka
健一郎 田中
Tetsuzo Ueda
哲三 上田
Hisayoshi Matsuo
尚慶 松尾
Masahiro Hikita
正洋 引田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009043783A priority Critical patent/JP2010199377A/ja
Priority to PCT/JP2009/005404 priority patent/WO2010097859A1/ja
Priority to CN200980157498XA priority patent/CN102334181A/zh
Publication of JP2010199377A publication Critical patent/JP2010199377A/ja
Priority to US13/213,967 priority patent/US8450146B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Die Bonding (AREA)

Abstract

【課題】チャネル抵抗を大幅に低減した電界効果トランジスタ実装体を実現できるようにする。
【解決手段】トランジスタ実装体の製造方法は、トランジスタ１００を形成する工程（ａ）と、形成基板１０１を研磨する工程（ｂ）と、形成基板１０１を研磨したトランジスタ１００を保持基板２００に固定する工程（ｃ）とを備えている。工程（ａ）は、形成基板１０１の主面上に第１の半導体層及び該第１の半導体層よりもバンドギャップが大きい第２の半導体層を順次形成する。工程（ｂ）は、形成基板１０１における主面と反対側の面を研磨する。工程（ｃ）は、形成基板１０１の反りが小さくなる方向の応力を形成基板１０１に印加した状態でトランジスタ１００を保持基板２００の上に固定する。
【選択図】図９

Description

本発明は、トランジスタ実装体及びその製造方法に関し、特に窒化物半導体を用いたパワートランジスタ等の実装体及びその製造方法に関する。
窒化ガリウム（ＧａＮ）等の窒化物半導体はシリコン（Ｓｉ）及び砒化ガリウム（ＧａＡｓ）等と比べ、バンドギャップ、絶縁破壊電界及び電子の飽和ドリフト速度が大きい。また、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ構造においては、自発分極及びピエゾ分極によりヘテロ界面に２次元電子ガス（２ＤＥＧ）が生じ、不純物のドープを行うことなく１×１０13ｃｍ-2以上のシートキャリア濃度が得られる。この高濃度の２次元電子ガスをキャリアとして用いた高電子移動度トランジスタ（ＨＥＭＴ）が近年注目を集めており、種々の構造のＨＥＭＴが提案されている（例えば、非特許文献１を参照。）。
S. Arulkumaran, 他, "Enhancement of breakdown voltage by AlN buffer layer thickness in AlGaN/GaN high-electron-mobility transistors on 4 in. diameter silicon", APPLIED PHYSICS LETTERS, 2005年, 86巻, P.123503
このような窒化物半導体を用いたＨＥＭＴをスイッチング素子等に用いる場合には、チャネル抵抗と電流コラプスの特性が非常に重要となる。チャネル抵抗が大きいＨＥＭＴをスイッチング素子として用いると、熱損失による発熱が大きくなり、デバイスの動作が不安定となる。また、発熱によりチャネル抵抗がさらに増大し、最終的にはデバイスが破壊されるおそれがある。
電流コラプスとは、一旦スイッチをオフ状態とし、再びオン状態とする際に一定時間電流が流れなくなる現象である。電流コラプスの特性が悪いと高速なスイッチングが困難となり、デバイスの動作に極めて深刻な問題が生じる。
本願発明者らは、ＨＥＭＴを実装する際にチャネル抵抗を大幅に低減する方法を見出した。また、チャネル抵抗を低減することにより電流コラプスの特性も改善できることが明らかとなった。
本発明は、本願発明者らが見出したＨＥＭＴのチャネル抵抗を低減する方法を用い、チャネル抵抗を大幅に低減したトランジスタ実装体を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明はトランジスタ実装体の製造方法を、トランジスタに応力を加えた状態でトランジスタを保持基板の上に固定する構成とする。
具体的に、本発明に係るトランジスタ実装体の製造方法は、形成基板の主面上に順次積層された第１の半導体層及び該第１の半導体層よりもバンドギャップが大きい第２の半導体層を有するトランジスタを形成する工程（ａ）と、工程（ａ）よりも後に、形成基板における主面と反対側の面を研磨する工程（ｂ）と、工程（ｂ）よりも後に、形成基板の反りが小さくなる方向の応力を形成基板に印加した状態でトランジスタを保持基板の上に固定する工程（ｃ）とを備え、形成基板は、第１の半導体層及び第２の半導体層とは異なる材料からなることを特徴とする。
本発明のトランジスタ実装体の製造方法は、形成基板の反りが小さくなる方向の応力を形成基板に印加した状態でトランジスタを保持基板の上に固定する工程を備えている。このため、保持基板に固定されたトランジスタの形成基板は反りが小さくなっている。これにより、第１の半導体層の歪みが緩和され、第１の半導体層における格子定数がバルクの場合の理論値に近づく。従って、第１の半導体層と第２の半導体層との格子定数の差を大きく保つことができ、第２の半導体層に大きな引っ張り応力が加わる。第２の半導体層に加わる引っ張り応力が大きくなることにより、第２の半導体層のピエゾ分極が大きくなり、２次元電子ガス層のシートキャリア濃度が高くなる。その結果、チャネル抵抗が低いトランジスタ実装体を実現できる。また、チャネル抵抗が小さくなることにより、電流コラプスの特性も向上する。
本発明のトランジスタ実装体の製造方法において、工程（ｃ）では、応力を形成基板に印加した後、応力を保持した状態において形成基板と保持基板とを接着すればよい。
本発明のトランジスタ実装体の製造方法において、応力は押圧パッドを用いてトランジスタを押圧することにより印加すればよい。また、応力は応力印加治具を用いてトランジスタを押圧することにより印加してもよい。この場合において、応力印加治具は、トランジスタを挟んで保持基板と対向する押圧パッドと、押圧パッドを保持基板側に押圧する押圧部とを有している構成とすればよい。
本発明のトランジスタ実装体の製造方法において、工程（ｃ）は、保持基板の上にはんだ層を形成する工程と、はんだ層が溶融した状態において、トランジスタを保持基板の上に載置する工程と、はんだ層が溶融した状態において、トランジスタを押圧する工程と、トランジスタを押圧した状態において、はんだ層を固化する工程とを含む構成とすればよい。
本発明のトランジスタ実装体の製造方法において、工程（ｃ）では、第１の半導体層におけるｃ軸の格子定数の値が、第１の半導体層を構成する材料におけるｃ軸の格子定数の理論値の９９．９％以上且つ１００．１％以下となるように固定を行えばよい。
本発明のトランジスタ実装体の製造方法において、工程（ｃ）では、形成基板の曲率半径が、１２０００ｍ以上となるように固定を行えばよい。
本発明のトランジスタ実装体の製造方法は、工程（ｃ）よりも前に、形成基板に応力を印加する応力印加膜を第２の半導体層の上に形成する工程（ｄ）をさらに備えていてもよい。また、工程（ｃ）よりも前に、形成基板に応力を印加する応力印加膜を形成基板の主面と反対側の面の上に形成する工程（ｄ）をさらに備えていてもよい。
本発明のトランジスタ実装体の製造方法において、形成基板はシリコン基板であり、第１の半導体層は窒化ガリウムとすればよい。
本発明に係る第１のトランジスタ実装体は、保持基板と、保持基板の上に固定されたトランジスタとを備え、トランジスタは、形成基板の主面上に順次積層された第１の半導体層及び第１の半導体層と比べてバンドギャップが大きい第２の半導体層を有し、形成基板は、第１の半導体層及び第２の半導体層とは異なる材料からなり、第１の半導体層におけるｃ軸の格子定数の値が、第１の半導体層を構成する材料におけるｃ軸の格子定数の理論値の９９．９％以上且つ１００．１％以下であることを特徴とする。
第１のトランジスタ実装体は、第１の半導体層におけるｃ軸の格子定数の値が、第１の半導体層を構成する材料におけるｃ軸の格子定数の理論値の９９．９％以上且つ１００．１％以下である。このため、第１の半導体層と第２の半導体層との格子定数の差を大きく保つことができ、第２の半導体層に大きな引っ張り応力を印加することができる。従って、第２の半導体層のピエゾ分極が大きくなり、２次元電子ガス層のシートキャリア濃度が高くなる。その結果、チャネル抵抗を低減することができる。また、電流コラプスの特性も向上する。
本発明に係る第２のトランジスタ実装体は、保持基板と、保持基板の上に固定されたトランジスタとを備え、トランジスタは、形成基板の主面上に順次積層された第１の半導体層及び第１の半導体層と比べてバンドギャップが大きい第２の半導体層を有し、形成基板は、第１の半導体層及び第２の半導体層とは異なる材料からなり、形成基板の曲率半径は、１２０００ｍ以上であることを特徴とする。
第２のトランジスタ実装体は、形成基板の曲率半径は、１２０００ｍ以上である。このため、第１の半導体層に生じる歪みを緩和することができる。これにより、第１の半導体層の格子定数がバルクの場合の理論値に近づき、第１の半導体層と第２の半導体層との格子定数の差を大きく保つことができる。従って、第２の半導体層のピエゾ分極が大きくなり、２次元電子ガス層のシートキャリア濃度が高くなる。その結果、チャネル抵抗を低減することができる。また、電流コラプスの特性も向上する。
本発明のトランジスタ実装体において、形成基板に応力を印加する応力印加治具をさらに有していてもよい。
本発明のトランジスタ実装体において、応力印加治具は、トランジスタを挟むように保持基板と対向して設けられた押圧パッドと、保持基板と押圧パッドとの間に設けられ、押圧パッドを保持基板側に引っ張るばねとを有している構成とすればよい。また、応力印加治具は、トランジスタを挟むように保持基板と対向して設けられた押圧パッドと、保持基板に固定された枠体と、枠体と押圧パッドとの間に設けられ、押圧パッドを保持基板側に押圧するばねとを有している構成としてもよい。
本発明のトランジスタ実装体は、第２の半導体層の上に形成され、形成基板の反りが小さくなる方向に応力を印加する応力印加膜をさらに備えていてもよい。
本発明のトランジスタ実装体は、形成基板の主面と反対側の面の上に形成され、形成基板の反りが小さくなる方向に応力を印加する応力印加膜をさらに備えていてもよい。
本発明のトランジスタ実装体において、形成基板はシリコン基板であり、第１の半導体層は窒化ガリウムとすればよい。
本発明に係るトランジスタ実装体及びその製造方法によれば、チャネル抵抗を大幅に低減した電界効果トランジスタ実装体を実現できる。
まず、本願発明者らが見出した高電子移動度トランジスタ（ＨＥＭＴ）のチャネル抵抗を低減する方法の原理について説明する。
本願発明者らは、厚さが５２５μｍのシリコン（Ｓｉ）基板上に形成したＨＥＭＴについてチャネル抵抗を測定した後、基板を約２００μｍ研磨して再度チャネル抵抗を測定すると、チャネル抵抗が大きく低下することを見出した。図１は、基板を研磨する前後においてＨＥＭＴのチャネル抵抗Ｒbfを測定した結果を示し、縦軸は基板の研磨後における測定値であり、横軸は基板の研磨前の測定値である。図１に示すように、基板を研磨することによりチャネル抵抗Ｒbfの値が約２分の１となった。チャネル抵抗Ｒbfの値は、基板、ソース電極及びゲート電極に０Ｖの電圧を印加し、ドレイン電極に２Ｖの電圧を印加した状態で、ソース−ドレイン間の抵抗値を測定することにより求めた。
ＨＥＭＴの基板を研磨することによりチャネル抵抗が低下する原因を、本願発明者らは以下のように考察した。チップ状態のＨＥＭＴについてチャネル抵抗を測定する際には、ＨＥＭＴを真空チャックに固定して測定を行う。基板が厚い場合にはＨＥＭＴを真空チャックに固定しても基板の形状は大きく変化しない。しかし、基板が薄い場合には真空チャックに固定した際に基板が平坦となる。例えば、基板の厚さが５２５μｍの場合には、図２（ａ）に示すように真空チャック４０１に固定する前の基板４０２Ａの曲率半径Ｒ１は１８４０ｍであった。また、図２（ｂ）に示すように真空チャック４０１に固定した後の基板４０２Ａの曲率半径Ｒ２は３３２５ｍであった。一方、図２（ｃ）に示すように、２００μｍ程度研磨した基板４０２Ｂの場合には、真空チャック４０１に固定する前の曲率半径Ｒ３は７１６ｍとなり、研磨する前の基板４０２Ａの曲率半径Ｒ１よりも小さくなった。しかし、図２（ｄ）に示すように研磨後の基板４０２Ｂを、真空チャック４０１に固定した場合には、曲率半径Ｒ４が測定限界である１２０００ｍ以上となった。
このように、基板を研磨した場合には、基板の反りが小さい状態においてチャネル抵抗の測定が行われていた。基板を研磨することにより曲率半径が小さくなる原因は、基板が薄くなったため、基板による応力が緩和されたためであると考えられる。一方、基板が薄くなったことにより基板が変形しやすくなり、真空チャックに固定した場合には基板を研磨する前よりも曲率半径が大きくなり平坦性が向上したと考えられる。このことから、チャネル抵抗の低減は基板を研磨したこと自体によるのではなく、真空チャックに固定したことにより基板の曲率半径が大きくなったこと、つまり基板の反りが小さくなったことによると考えられる。
Ｓｉ基板の上にＨＥＭＴを形成した場合に、基板の反りが大きくなり、曲率半径が１０００ｍ〜２０００ｍ程度に小さくなる原因は、Ｓｉと窒化物半導体との格子定数の違い及び熱膨張係数の違い等であると考えられる。このように、基板に反りが生じている状態においては、基板上に形成された窒化物半導体層にも反りが生じ、窒化物半導体層には歪みが生じていると考えられる。
図３はＳｉ基板上に形成したＨＥＭＴのＧａＮ層のｃ軸方向の格子定数と、チャネル抵抗との関係を示している。格子定数はθ−２θ法によって測定したＸ線回折強度を元に算出した。Ｘ線回折測定の際には、ＨＥＭＴは真空チャックされているため、基板の曲率半径は基板を研磨していない場合には３０００ｍ程度であり、基板を研磨した場合には１２０００ｍ以上となっていると考えられる。図３に示すように、基板を研磨していない場合には、０．５２０５ｎｍ以上あったｃ軸の格子定数が、基板を研磨した場合には０．５１８０ｎｍ程度となった。バルクのＧａＮ単結晶のｃ軸の格子定数の理論値は０．５１８５ｎｍであり、基板を研磨した場合には理論値からのずれは０．１％以内であった。また、ＧａＮ層のｃ軸の格子定数が理論値に近い場合にはチャネル抵抗が小さくなっている。
ＧａＮ層のｃ軸の格子定数が理論値よりも大きくなっているということは、ＧａＮの結晶がｃ軸方向に引き延ばされ、歪んでいるということを意味する。ｃ軸方向に引き延ばされた結晶はａ軸方向には縮むため、ａ軸の格子定数は理論値よりも小さくなる。このため、図４（ａ）に示すように、ＧａＮ層とＡｌＧａＮ層とのａ軸の格子定数との差が小さくなる。従って、ＡｌＧａＮ層に加わる引っ張り応力が小さくなり、ピエゾ分極が生じにくくなる。その結果、２ＤＥＧのキャリア濃度が低下し、ＨＥＭＴのチャネル抵抗が上昇すると考えられる。基板を研磨して真空チャックを行った場合には、ｃ軸の格子定数は理論値とほぼ等しく、ａ軸の格子定数も理論値とほぼ等しいと考えられる。このため、図４（ｂ）に示すように、ＧａＮ層とＡｌＧａＮ層とのａ軸の格子定数の差は、基板を研磨する前と比べて大きくなる。従って、ＡｌＧａＮ層に加わる引っ張り応力が大きくなり、ＡｌＧａＮ層内のピエゾ分極が大きくなる。その結果、２ＤＥＧのキャリア濃度が上昇し、ＨＥＭＴのチャネル抵抗が基板を研磨する前と比べて小さくなると考えられる。
Ｓｉ基板上に窒化物半導体層を形成する場合には、窒化物半導体の格子定数がＳｉと比べて小さいため、窒化物半導体層が形成された表面側が凹型に反ることが一般的である。特に、成長基板の格子定数が、その上に成長する半導体材料の格子定数よりも大きい場合に、半導体層が形成された表面側が凹型に反りやすい。図１において測定に用いたＨＥＭＴは、すべて表面側が凹型に反っていた。しかし、窒化物半導体の結晶成長条件によっては、表面側が凸型に反ることもあり得る。例えば、バッファ層として用いたＡｌＮ層の上にＡｌＧａＮ層を成長させ、その上にアンドープのＧａＮ層を成長させると、表面側が凸型に反る傾向がある。具体的に、５２５μｍの厚さのＳｉ基板上に厚さが３００ｎｍのＡｌＮ、厚さが６００ｎｍのＡｌ0.5Ｇａ0.5Ｎ層及び厚さが４００ｎｍのＡｌ0.2Ｇａ0.8Ｎ層を順次形成したのち、アンドープのＧａＮ層を３μｍ成長したところ表面側が凸型に反った。
図５は、表面側が凸型に反ったＨＥＭＴについて、基板を研磨する前後のチャネル抵抗を測定した結果を示している。主面側が凸型に反ったＨＥＭＴにおいても、基板を研磨して測定を行うと、チャネル抵抗が基板を研磨する前の８０％〜６０％に低下した。従って、主面側が凸型に反った場合においても基板の曲率半径を大きくする、つまり基板の反りを小さくし、ＧａＮ層に生じた歪みを小さくすることによりチャネル抵抗を低減できることが明らかである。
この場合には、基板の厚さが５２５μｍのＨＥＭＴを真空チャックに固定する前の曲率半径は４６０ｍであり、真空チャックに固定した場合の曲率半径は測定限界である１２０００ｍ以上であった。一方、基板を２００μｍ研磨すると、真空チャックに固定する前の曲率半径は２３０ｍとなり、真空チャックに固定した場合の曲率半径は１２０００ｍ以上となった。基板の主面側が凸型に反っている場合には、凹型に反っている場合よりも真空チャックに密着しやすく大きな力が基板に加わるため、基板の厚さが厚い場合にも真空チャックに固定した際の曲率半径が大きくなったと考えられる。しかし、この場合にも、基板を研磨して薄くした方がより曲率半径が大きくなり、基板の反りが小さくなっていると推測される。また、チャネル抵抗の測定結果もこの推測を支持している。
次に、電流コラプスについて検討した結果について説明する。図６は、図１に示したチャネル抵抗の測定に用いたＨＥＭＴについて、電流コラプス度を測定した結果を示している。電流コラプスとは、ＨＥＭＴを一旦オフ状態とした後、再びオン状態とした場合に、一定時間電流が流れにくくなる現象である。本以下においては、通常のチャネル抵抗Ｒbfと、オフ状態からオン状態にした直後のチャネル抵抗Ｒafとの比Ｒaf／Ｒbfを電流コラプス度とし、電流コラプスの大きさを評価した。ソース電極、ゲート電極及び基板に０Ｖを印加し、ドレイン電極に２００Ｖを印加した状態を３０秒間保持した直後、ドレイン電極に印加する電圧を２Ｖとした際のソース−ドレイン間の抵抗をＲafとした。
図６に示すように、基板を研磨することにより電流コラプス度が基板を研磨する前よりも遙かに小さくなり、ばらつきも小さくなった。図７はωスキャンモードを用いてＧａＮ層の(１０１２)線に対するＸ線回折を行うことにより得られたロッキングカーブの半値全幅と、電流コラプス度Ｒaf／Ｒbfとの関係を示している。基板の研磨を行う前には、電流コラプス度Ｒaf／Ｒbfが大きくばらついており、半値全幅が小さくなる程、電流コラプス度Ｒaf／Ｒbfが急激に悪化している。一方、基板の研磨を行うと、基板を研磨する前と比べて電流コラプス度Ｒaf／Ｒbfが大きく改善した。特に、半値全幅の値が８００arcsec程度のサンプルにおいては、電流コラプス度Ｒaf／Ｒbfが７桁程度改善した。また、電流コラプス度のばらつきも小さくなっている。電流コラプス度は、１０００よりも小さいことが好ましいが、基板を研磨した場合には十分この値を満足している。
このような現象がなぜ生じるのかは明確ではない。しかし、基板の研磨前後において、半値全幅はほとんど変化していないため、ＧａＮ層の結晶性が改善し、これにより電流コラプス度が改善したという可能性は低い。このため、電流コラプス度が改善した理由は以下のように推測される。電流コラプスは、ＨＥＭＴをオフ状態とした際に、高い電界が印加されている領域に電子トラップが生じ、再度ＨＥＭＴをオン状態とした際にトラップされた電子が負のゲート電圧と同様の働きをするため、チャネルが狭窄されることにより生じると考えられている。このため、電子トラップの密度ＮTが２ＤＥＧの電子密度ＮSよりも十分に小さければ電流コラプスは生じにくくなる。基板を研磨して反りを小さくした場合には、電子トラップの密度ＮTは変化しないと考えられるが、２ＤＥＧの電子密度ＮSが大きくなる。このため、２ＤＥＧの電子密度ＮSに対する電子トラップの密度ＮTの比ＮT/ＮSが相対的に小さくなり、電流コラプス度が改善したと考えられる。
電流コラプスが改善する代わりに、オフ状態におけるリーク電流が増大するおそれがある。しかし、図８に示すように、基板の研磨前後においてリーク電流の値にはほとんど差が認められなかった。
以上説明したように、Ｓｉ基板等の異種基板の上に形成した窒化物半導体を用いたＨＥＭＴは、基板の反りを小さくすることによりチャネル抵抗を低減できる。また、チャネル抵抗の低減に伴い電流コラプスも改善できる。以下に、ＨＥＭＴの基板の反りを小さくしチャネル抵抗を低減することができるＨＥＭＴの実装方法について具体例をあげて説明する。
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図９は、本実施形態に係るトランジスタ実装体の断面構成を示している。図９に示すように本実施形態のトランジスタ実装体は、保持基板２００の上に窒化物半導体を用いたＨＥＭＴ１００がはんだ層２０２により固定されている。ＨＥＭＴ１００は、形成基板１０１の曲率半径が１２０００ｍ以上となった状態で、保持基板の上に固定されている。
ＨＥＭＴ１００は、Ｓｉ基板等の形成基板１０１の主面の上に形成されている。形成基板１０１は、主面と反対側の面（裏面）側から研磨され膜厚が薄くなっている。形成基板１０１の主面の上には、窒化アルミニウム（ＡｌＮ）からなる低温バッファ層１０３が形成されている。低温バッファ層１０３の上には、窒化物半導体層が形成されている。窒化物半導体層は、アンドープのＧａＮからなる第１の半導体層１０５と、第１の半導体層１０５の上に形成されたアンドープのＡｌＧａＮからなる第２の半導体層１０７とを有している。第２の半導体層１０７の上には、ソース電極１１１、ゲート電極１１５及びドレイン電極１１３が形成されている。ソース電極１１１及びドレイン電極１１３は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されたオーミック電極である。ゲート電極１１５は、例えば白金（Ｐｔ）と金（Ａｕ）とが積層されたショットキー電極である。
次に、本実施形態に係るＨＥＭＴ１００の実装方法について図１０を参照して説明する。まず、図１０（ａ）に示すように既知の方法を用いてＨＥＭＴ１００を形成する。
次に、図１０（ｂ）に示すように、ＨＥＭＴ１００の形成基板１０１を窒化物半導体層が形成された面と反対側の面（裏面）側から研磨して膜厚を薄くする。形成基板１０１の研磨量は、形成基板１０１の反りの大きさ及び研磨前の形成基板の厚さ等に応じて決定すればよい。例えば、厚さが５２５μｍのＳｉ基板の場合には、２００μｍ程度研磨することが好ましい。
次に、図１０（ｃ）に示すように、保持基板２００の上に置いたはんだを溶融させ溶融はんだ層２０２Ａとする。続いて、ＨＥＭＴ１００を溶融はんだ層２０２Ａの上に載置する。
次に、図１１（ａ）に示すように、保持基板２００の上に載置したＨＥＭＴ１００に押圧パッド２１０を用いて応力を加え、形成基板１０１の反りを小さくする。
次に、図１１（ｂ）に示すように、ＨＥＭＴ１００に応力を加えた状態のまま冷却し、はんだ層２０２を固化する。
これにより、図１１（ｃ）に示すように形成基板１０１の反りが小さくなった状態を保持したまま、ＨＥＭＴ１００を保持基板２００の上に固定できる。
このようにすれば、形成基板１０１の表面側が凹型に反っている場合だけでなく、凸型に反っている場合にも形成基板１０１の反りを小さくした状態で、ＨＥＭＴ１００を保持基板２００の上に固定できる。また、はんだ以外の他の接着材を用いた場合にも、同様の方法により形成基板１０１の反りが小さい状態を保持したまま、ＨＥＭＴ１００を保持基板２００の上に固定することができる。押圧パッド２１０を用いてＨＥＭＴ１００に応力を加える例を示したが、ＨＥＭＴ１００に損傷を与えなければどのような方法を用いてもよい。
形成基板１０１の反りをどの程度とするかは、必要とするチャネル抵抗の値又は電流コラプス度の値によって決定すればよい。先に述べたように、実装後の形成基板１０１の曲率半径を１２０００ｍ以上とすれば、チャネル抵抗の値を実装する前の２分の１程度まで小さくすることが可能となる。また、電流コラプス度は７桁〜８桁程度低くなる。一方、反りを小さくすることにより、第１の半導体層１０５を構成する窒化物半導体の格子定数を理論値に近づけることができる。第１の半導体層１０５を構成する窒化物半導体の格子定数を理論値の９９．９％以上且つ１００．１％以下とすることにより、チャネル抵抗の値を実装する前の２分の１程度まで小さくし、電流コラプス度を７桁〜８桁程度低くすることができる。
ＨＥＭＴを電力制御等の用途に用いる場合には、高い耐圧が要求される。ＨＥＭＴの耐圧を向上するには、ソース−ドレイン間の耐圧だけでなく、ソース−基板間及びドレイン−基板間の耐圧を高くすることが重要である。これは、ソース−ドレイン間に強い電圧が印加されると、導電性の形成基板を通してソース−ドレイン間にブレイクダウンが生じるためである。ソース−基板間及びドレイン−基板間の耐圧を高くするには、第１の半導体層１０５の膜厚を厚くする必要がある。例えば、第１の半導体層１０５が膜厚１μｍのＧａＮである場合には、ソース−基板間及びドレイン−基板間の耐圧は４００Ｖ以下となる。ＨＥＭＴの耐圧を６００Ｖ以上とするためには、第１の半導体層１０５の膜厚を３μｍ以上とし、８００Ｖ以上の耐圧を必要とする場合には第１の半導体層１０５の膜厚を４μｍ以上とすることが好ましい。
ＨＥＭＴの耐圧を高くするために、第１の半導体層１０５の膜厚を厚くすると、形成基板に加わる応力が大きくなり、形成基板の反りが大きくなり、曲率半径が１２０００ｍを越えることはまず有り得ない。このため、形成基板の反りを小さくし、曲率半径を１２０００ｍ以上にするためには、外部から応力を印加することが必要である。図１２は、第１の半導体層１０５の膜厚を３μｍとした場合における、形成基板の曲率半径の分布を示している。図１２（ａ）は、図１２（ｃ）に示すように窒化物半導体層が形成された表面側が凸型に反っている場合の頻度を示している。図１２（ｂ）は、図１２（ｄ）に示すように窒化物半導体層が形成された表面側が凹型に反っている場合の頻度を示している。図１２に示すように、形成基板の表面側が凹型に反る場合が凸型に反る場合よりも多く、曲率半径の平均は約１５０ｍであった。図１２から明らかなように、Ｓｉ基板上にＧａＮを成長しただけでは曲率半径が１２０００ｍを越えるような反りが小さいＨＥＭＴを実現することは非常に困難である。
このように、ＨＥＭＴの耐圧を高くするために、第１の半導体層１０５の膜厚を厚くすると、形成基板の反りが大きくなり曲率半径が小さくなる。このため、本実施形態に示す形成基板に応力を加え反りを小さくした状態で保持基板の上に固定する方法は、特に有用である。
（一実施形態の変形例）
一実施形態の変形例について図面を参照して説明する。図１３は本変形例に係るトランジスタ実装体の断面構成を示している。図１３において図９と同一の構成要素には同一の符号を附すことにより説明を省略する。図１３に示すように、本変形例のトランジスタ実装体は、形成基板１０１への応力印加を応力印加治具３００により行っている。
応力印加治具３００は、形成基板１０１に応力を印加でき、印加した応力を保持できればよい。例えば、ＨＥＭＴ１００を挟むように保持基板２００と対向して配置された押圧パッド３０１と、押圧パッド３０１を保持基板２００側に引っ張るばねである押圧部３０３と、押圧パッド３０１とＨＥＭＴ１００との間に配置された押圧支柱３０５とを有している。押圧パッド３０１と保持基板２００との間を接続する押圧部３０３のばねの強さを調節することにより、ＨＥＭＴ１００に最適な応力を印加できる。応力が印加され形成基板１０１の反りが小さくなった状態において、はんだ層２０２を冷却して固化すれば、形成基板１０１の反りが小さくなった状態を保持して、ＨＥＭＴ１００を保持基板２００の上に固定できる。押圧部３０３は、押圧パッド３０１に必要な応力が印加できればばねに限らず他の弾性体を用いてもよい。
応力印加治具３００は、ＨＥＭＴ１００を保持基板２００側に押圧できればよい。このため、押圧パッド３０１を保持基板２００側に引っ張るのではなく、図１４に示すように押圧パッド３０１を保持基板２００側に押圧する構成としてもよい。この場合には、保持基板２００に固定された枠体３１１と、枠体３１１と押圧パッド３０１との間に設けられたばね等の弾性体３１３とを有する押圧部を用いればよい。また、ばね等の弾性体に代えてねじ等を用いたクランプ機構を用いて押圧パッド３０１を押圧してもよい。
なお、応力印加治具３００はＨＥＭＴ１００を保持基板２００に実装する際に、ＨＥＭＴ１００に応力を印加し、形成基板１０１の反りを小さくするために用いる。従って、ＨＥＭＴ１００を保持基板２００に実装した後、応力印加治具３００を取り外してもよい。この場合には、応力印加治具３００は保持基板２００に固定されている必要はない。図１５に示すように保持基板２００を載置した平板３１５に枠体３１１を固定すればよい。また、上下を逆にして、保持基板２００側から押圧を行ってもよい。
図１３〜図１５においては、押圧支柱３０５を用いてＨＥＭＴ１００を押圧しているが、押圧パッド３０１により直接ＨＥＭＴ１００を押圧してもよい。この場合には、図１６に示すようにＨＥＭＴ１００の表面を保護するために、第２の半導体層１０７の上に保護膜１０９を形成してもよい。また、図１７及び図１８に示すように、形成基板１０１側から押圧してもよい。
図１３〜１８において、応力印加治具３００は押圧パッド３０１と保持基板２００とを用いてＨＥＭＴ１００に圧力を印加している。しかし、押圧パッド３０１と保持基板２００とは異なる押圧用の基板とを用いてＨＥＭＴ１００に圧力を印加してもよい。この場合には、押圧用の基板ごと保持基板２００の上に固定すればよい。
また、保護膜１０９をＨＥＭＴ１００に応力を加える応力印加膜としてもよい。このようにすれば、応力印加膜により形成基板１０１に応力が印加されるため、押圧をすることなく形成基板１０１の反りを低減することが可能となる。この場合には、応力印加治具又はパッド等を用いてＨＥＭＴ１００を押圧することなく直接保持基板２００の上に固定することができる。応力印加膜を形成した場合にも、押圧を併用すれば形成基板の反りをさらに低減できる。応力印加膜には、ポリメチルメタクリレート（ＰＭＭＡ）膜等のポリマーからなる膜等を用いればよい。また、応力印加膜１２０は、第２の半導体層１０７の上に代えて図１９に示すように形成基板１０１の裏面側に設けてもよい。
実施形態及び変形例において、形成基板をＳｉ基板とする例を説明した。しかし、本開示において示した内容は、窒化物半導体と格子定数及び熱膨張係数等が異なるため窒化物半導体層を製膜した後に反りが生じる基板であれば、同様に成り立つ。従って、窒化物半導体以外材料からなる基板を用いた場合に同様効果を得ることができる。このため、Ｓｉ基板に代えてサファイア基板、炭化珪素（ＳｉＣ）基板又はシリコンオンインシュレータ（ＳＯＩ）基板等を用いてもよい。
第１の半導体層１０５にＧａＮを用い、第２の半導体層１０７にＡｌＧａＮを用いる例を示したが、第２の半導体層１０７のバンドギャップを第１の半導体層１０５のバンドギャップよりも大きくすることができれば、どのような組成の窒化物半導体層を用いてもよい。例えば、Ｉｎ、Ｇａ及びＡｌのうちの少なくとも１つとＮとを構成元素に含む任意の組成の窒化物半導体層を用いることができる。また、２元や３元の化合物半導体に限られず、４元以上の化合物半導体としてもよい。また、ヘテロ接合界面を有する窒化物半導体層を有するＨＥＭＴであれば、電極の構成等は適宜変更してかまわない。
さらに、実施形態及び変形例において窒化物半導体を用いたＨＥＭＴを例として説明したが、本開示の内容はピエゾ効果により２ＤＥＧが生じる系であれば同様に成り立つことは明らかである。従って、実施形態及び変形例において示した構成は、窒化物半導体以外の材料を用いた場合にも適用できる。例えば、第１の半導体層１０５にＺｎＯを用い、第２の半導体層１０７にＺｎＭｇＯを用い、ＺｎＯとＺｎＭｇＯの界面に生じる２ＤＥＧを利用する半導体装置に適用することが可能である。
実施形態及び変形例において、ＨＥＭＴと保持基板を接着する方法としてはんだを用いたが、これに限られない。例えば、Ｓｉ基板上に形成したＨＥＭＴのＳｉ基板側を２００μｍ研磨し、厚さが５ｍｍのＳｉからなる保持基板の上に載置した後、実施形態及び変形例に示した方法で加圧しながら水素雰囲気においてアニール処理をすれば、反りが軽減された状態でＨＥＭＴを保持基板に接着することができる。
本発明に係るトランジスタ実装体及びその製造方法は、チャネル抵抗を大幅に低減した電界効果トランジスタ実装体を実現でき、特に窒化物半導体を用いたパワートランジスタ等の電界効果トランジスタの実装体及びその製造方法等として有用である。
トランジスタの基板を研磨する前後のチャネル抵抗の関係を示すグラフである。 （ａ）〜（ｄ）はチャネル抵抗を測定する際のトランジスタの状態を示す断面図である。 ＧａＮ結晶のｃ軸の格子定数とチャネル抵抗との関係を示すグラフである。 （ａ）及び（ｂ）は基板の反りによるＧａＮ層とＡｌＧａＮ層との状態を示し、（ａ）は基板の反りが大きい場合であり、（ｂ）は基板の反りが小さい場合である。 表面が凸型に反ったトランジスタにおいて、基板を研磨する前後のチャネル抵抗の値を示すグラフである。 トランジスタの基板を研磨する前後の電流コラプス度の関係を示すグラフである。 ＧａＮ層の半値全幅と電流コラプス度との関係を示すグラフである。 トランジスタの基板を研磨する前後のリーク電流の関係を示すグラフである。 本発明の一実施形態に係るトランジスタ実装体を示す断面図である。 本発明の一実施形態に係るトランジスタ実装体の製造方法を工程順に示す断面図である。 本発明の一実施形態に係るトランジスタ実装体の製造方法を工程順に示す断面図である。 第１の半導体層の膜厚を３μｍとした場合における基板の曲率半径の分布を示すグラフである。 本発明の一実施形態の変形例に係るトランジスタ実装体の一例を示す断面図である。 本発明の一実施形態の変形例に係るトランジスタ実装体の一例を示す断面図である。 本発明の一実施形態の変形例に係るトランジスタ実装体の一例を示す断面図である。 本発明の一実施形態の変形例に係るトランジスタ実装体の一例を示す断面図である。 本発明の一実施形態の変形例に係るトランジスタ実装体の一例を示す断面図である。 本発明の一実施形態の変形例に係るトランジスタ実装体の一例を示す断面図である。 本発明の一実施形態の変形例に係るトランジスタ実装体に用いるトランジスタの一例を示す断面図である。
１００ ＨＥＭＴ
１０１ 形成基板
１０３ 低温バッファ層
１０５ 第１の半導体層
１０７ 第２の半導体層
１０９ 保護膜
１１１ ソース電極
１１３ ドレイン電極
１１５ ゲート電極
１２０ 応力印加膜
２００ 保持基板
２０２ はんだ層
２０２Ａ 溶融はんだ層
２１０ 押圧パッド
３００ 応力印加治具
３０１ 押圧パッド
３０３ 押圧部
３０５ 押圧支柱
３１１ 枠体
３１３ 弾性体
３１５ 平板
４０１ 真空チャック
４０２Ａ 基板
４０２Ｂ 基板

Claims (19)

  1. 形成基板の主面上に順次積層された第１の半導体層及び該第１の半導体層よりもバンドギャップが大きい第２の半導体層を有するトランジスタを形成する工程（ａ）と、
    前記工程（ａ）よりも後に、前記形成基板における前記主面と反対側の面を研磨する工程（ｂ）と、
    前記工程（ｂ）よりも後に、前記形成基板の反りが小さくなる方向の応力を前記形成基板に印加した状態で前記トランジスタを保持基板の上に固定する工程（ｃ）とを備えて、
    前記形成基板は、前記第１の半導体層及び第２の半導体層とは異なる材料からなることを特徴とするトランジスタ実装体の製造方法。
  2. 前記工程（ｃ）では、前記応力を前記形成基板に印加した後、前記応力を保持した状態において前記形成基板と前記保持基板とを接着することを特徴とする請求項１に記載のトランジスタ実装体の製造方法。
  3. 前記応力は押圧パッドを用いて前記トランジスタを押圧することにより印加することを特徴とする請求項２に記載のトランジスタ実装体の製造方法。
  4. 前記応力は応力印加治具を用いて前記トランジスタを押圧することにより印加することを特徴とする請求項２に記載のトランジスタ実装体の製造方法。
  5. 前記応力印加治具は、
    前記トランジスタを挟んで前記保持基板と対向する押圧パッドと、
    前記押圧パッドを前記保持基板側に押圧する押圧部とを有していることを特徴とする請求項４に記載のトランジスタ実装体の製造方法。
  6. 前記工程（ｃ）は、
    前記保持基板の上にはんだ層を形成する工程と、
    前記はんだ層が溶融した状態において、前記トランジスタを前記保持基板の上に載置する工程と、
    前記はんだ層が溶融した状態において、前記トランジスタを押圧する工程と、
    前記トランジスタを押圧した状態において、前記はんだ層を固化する工程とを含むことを特徴とする請求項１〜５のいずれか１項に記載のトランジスタ実装体の製造方法。
  7. 前記工程（ｃ）では、前記第１の半導体層におけるｃ軸の格子定数の値が、前記第１の半導体層を構成する材料におけるｃ軸の格子定数の理論値の９９．９％以上且つ１００．１％以下となるように固定を行うことを特徴とする請求項１〜６のいずれか１項に記載のトランジスタ実装体の製造方法。
  8. 前記工程（ｃ）では、前記形成基板の曲率半径が、１２０００ｍ以上となるように固定を行うことを特徴とする請求項１〜７のいずれか１項に記載のトランジスタ実装体の製造方法。
  9. 前記工程（ｃ）よりも前に、前記形成基板に応力を印加する応力印加膜を前記第２の半導体層の上に形成する工程（ｄ）をさらに備えていることを特徴とする請求項１〜８のいずれか１項に記載のトランジスタ実装体の製造方法。
  10. 前記工程（ｃ）よりも前に、前記形成基板に応力を印加する応力印加膜を前記形成基板の前記主面と反対側の面の上に形成する工程（ｄ）をさらに備えていることを特徴とする請求項１〜８のいずれか１項に記載のトランジスタ実装体の製造方法。
  11. 前記形成基板はシリコン基板であり、
    前記第１の半導体層は窒化ガリウムからなることを特徴とする請求項１〜１０のいずれか１項に記載のトランジスタ実装体の製造方法。
  12. 保持基板と、
    前記保持基板の上に固定されたトランジスタとを備え、
    前記トランジスタは、
    形成基板の主面上に順次積層された第１の半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の半導体層を有し、
    前記形成基板は、前記第１の半導体層及び第２の半導体層とは異なる材料からなり、
    前記第１の半導体層におけるｃ軸の格子定数の値が、前記第１の半導体層を構成する材料におけるｃ軸の格子定数の理論値の９９．９％以上且つ１００．１％以下であることを特徴とするトランジスタ実装体。
  13. 保持基板と、
    前記保持基板の上に固定されたトランジスタとを備え、
    前記トランジスタは、
    形成基板の主面上に順次積層された第１の半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の半導体層を有し、
    前記形成基板は、前記第１の半導体層及び第２の半導体層とは異なる材料からなり、
    前記形成基板の曲率半径は、１２０００ｍ以上であることを特徴とするトランジスタ実装体。
  14. 前記形成基板に応力を印加する応力印加治具をさらに備えていることを特徴とする請求項１２又は１３に記載のトランジスタ実装体。
  15. 前記応力印加治具は、
    前記トランジスタを挟むように前記保持基板と対向して設けられた押圧パッドと、
    前記保持基板と前記押圧パッドとの間に設けられ、前記押圧パッドを前記保持基板側に引っ張るばねとを有していることを特徴とする請求項１４に記載のトランジスタ実装体。
  16. 前記応力印加治具は、
    前記トランジスタを挟むように前記保持基板と対向して設けられた押圧パッドと、
    前記保持基板に固定された枠体と、
    前記枠体と前記押圧パッドとの間に設けられ、前記押圧パッドを前記保持基板側に押圧するばねとを有していることを特徴とする請求項１４に記載のトランジスタ実装体。
  17. 前記第２の半導体層の上に形成され、前記形成基板の反りが小さくなる方向に応力を印加する応力印加膜をさらに備えていることを特徴とする請求項１２〜１６のいずれか１項に記載のトランジスタ実装体。
  18. 前記形成基板の前記主面と反対側の面の上に形成され、前記形成基板の反りが小さくなる方向に応力を印加する応力印加膜をさらに備えていることを特徴とする請求項１２〜１６のいずれか１項に記載のトランジスタ実装体。
  19. 前記形成基板はシリコン基板であり、
    前記第１の半導体層は窒化ガリウムからなることを特徴とする請求項１２〜１８のいずれか１項に記載のトランジスタ実装体。
JP2009043783A 2009-02-26 2009-02-26 トランジスタ実装体及びその製造方法 Pending JP2010199377A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009043783A JP2010199377A (ja) 2009-02-26 2009-02-26 トランジスタ実装体及びその製造方法
PCT/JP2009/005404 WO2010097859A1 (ja) 2009-02-26 2009-10-16 トランジスタ実装体及びその製造方法
CN200980157498XA CN102334181A (zh) 2009-02-26 2009-10-16 晶体管安装体及其制造方法
US13/213,967 US8450146B2 (en) 2009-02-26 2011-08-19 Transistor assembly and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009043783A JP2010199377A (ja) 2009-02-26 2009-02-26 トランジスタ実装体及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010199377A true JP2010199377A (ja) 2010-09-09

Family

ID=42665086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009043783A Pending JP2010199377A (ja) 2009-02-26 2009-02-26 トランジスタ実装体及びその製造方法

Country Status (4)

Country Link
US (1) US8450146B2 (ja)
JP (1) JP2010199377A (ja)
CN (1) CN102334181A (ja)
WO (1) WO2010097859A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175696A (ja) * 2012-01-25 2013-09-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ
JP2014116389A (ja) * 2012-12-07 2014-06-26 Hitachi Metals Ltd 窒化物半導体エピタキシャルウェハ
US11156654B2 (en) 2017-08-23 2021-10-26 Kabushiki Kaisha Toshiba Semiconductor device inspection apparatus, semiconductor device inspection method, program thereof, semiconductor apparatus, and manufacturing method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163725B1 (ko) * 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176553A (ja) * 1993-12-17 1995-07-14 Matsushita Electric Ind Co Ltd チップの実装装置および実装方法
JP2713200B2 (ja) * 1995-01-17 1998-02-16 日本電気株式会社 半導体装置およびその製造方法
US6765232B2 (en) * 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP4146736B2 (ja) * 2003-02-06 2008-09-10 三菱電機株式会社 半導体装置の製造方法
JP2005044959A (ja) * 2003-07-28 2005-02-17 Toshiba Corp 半導体装置
WO2005024955A1 (ja) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. 半導体装置
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
US7928426B2 (en) * 2007-03-27 2011-04-19 Intel Corporation Forming a non-planar transistor having a quantum well channel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175696A (ja) * 2012-01-25 2013-09-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ
JP2014116389A (ja) * 2012-12-07 2014-06-26 Hitachi Metals Ltd 窒化物半導体エピタキシャルウェハ
US11156654B2 (en) 2017-08-23 2021-10-26 Kabushiki Kaisha Toshiba Semiconductor device inspection apparatus, semiconductor device inspection method, program thereof, semiconductor apparatus, and manufacturing method therefor

Also Published As

Publication number Publication date
US8450146B2 (en) 2013-05-28
US20110297960A1 (en) 2011-12-08
CN102334181A (zh) 2012-01-25
WO2010097859A1 (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
US10269903B2 (en) Semiconductor structure having graded transition bodies
JP4220683B2 (ja) 半導体装置
Srivastava et al. Record Breakdown Voltage (2200 V) of GaN DHFETs on Si With 2-$\mu\hbox {m} $ Buffer Thickness by Local Substrate Removal
JP5107911B2 (ja) 転位の無い歪んだ結晶を作成するための方法
US20070194342A1 (en) GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
TW200301016A (en) Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
WO2011027871A1 (ja) 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
JP2008539587A (ja) ２元のｉｉｉ族窒化物をベースとする高電子移動度トランジスタおよびその製造方法
WO2002021601A1 (fr) Dispositif a semi-conducteur
TWI574325B (zh) 常關型氮化鎵基半導體裝置
TW201413948A (zh) 半導體裝置
JP2004335960A (ja) 電界効果型トランジスタ
JP6771706B1 (ja) 窒化物半導体装置およびその製造方法
WO2010097859A1 (ja) トランジスタ実装体及びその製造方法
JP7052503B2 (ja) トランジスタの製造方法
Ryu et al. Thin-body N-face GaN transistor fabricated by direct wafer bonding
JP2008053436A (ja) 半導体素子
WO2010095188A1 (ja) トランジスタ及びトランジスタ制御システム
TWI572036B (zh) Nitride crystal structure
JP5732228B2 (ja) 窒化物半導体装置の製造方法
JP4381666B2 (ja) 半導体装置の製造方法
JP2010087376A (ja) 半導体積層体を含む半導体装置の製造方法
WO2010119239A1 (en) Uniaxial tensile strain in semiconductor devices
JP2005116858A (ja) 半導体電子デバイス及び半導体電子デバイスの製造方法
JP2017085014A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法