Nothing Special   »   [go: up one dir, main page]

JP2013175696A - 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ - Google Patents

窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ Download PDF

Info

Publication number
JP2013175696A
JP2013175696A JP2012078469A JP2012078469A JP2013175696A JP 2013175696 A JP2013175696 A JP 2013175696A JP 2012078469 A JP2012078469 A JP 2012078469A JP 2012078469 A JP2012078469 A JP 2012078469A JP 2013175696 A JP2013175696 A JP 2013175696A
Authority
JP
Japan
Prior art keywords
layer
gan layer
gan
substrate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012078469A
Other languages
English (en)
Other versions
JP5883331B2 (ja
Inventor
Takeshi Tanaka
丈士 田中
Naoki Kaneda
直樹 金田
Yoshinobu Narita
好伸 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2012078469A priority Critical patent/JP5883331B2/ja
Priority to US13/722,457 priority patent/US9780175B2/en
Priority to CN201711288594.0A priority patent/CN107946187B/zh
Priority to CN201310027953.2A priority patent/CN103227191B/zh
Publication of JP2013175696A publication Critical patent/JP2013175696A/ja
Application granted granted Critical
Publication of JP5883331B2 publication Critical patent/JP5883331B2/ja
Priority to US15/691,224 priority patent/US10340345B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】電流コラプスを抑制することができる窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタを提供する。
【解決手段】窒化物半導体エピタキシャルウェハ２００は、ＳｉＣ基板１０１と、ＳｉＣ基板１０１上に形成されたＧａＮ層１０３と、ＧａＮ層１０３上に形成されたＡｌＧａＮ層１０４とを備え、ＧａＮ層１０３は、ウルツ鉱型の結晶構造を有し、ＧａＮ層１０３のｃ軸方向の格子定数ｃとＧａＮ層１０３のａ軸方向の格子定数ａとの比ｃ／ａが１．６２６６以下である。
【選択図】図１

Description

本発明は、窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタに関する。
従来の技術として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、窒素（Ｎ）等を含む窒化物半導体は、それらのIII族元素の組成比を制御することにより、紫外から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。
また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、高周波領域で高効率・高出力を実現する電子デバイス用材料としても実用化されている。
特許文献１には、ＧａＮをチャネル層とする窒化物半導体トランジスタにおいて、ヘテロ接合構造に形成されたチャンネル内の電子が加速された場合に、容易に表面準位にトラップされないようにするため、格子定数がＧａＮよりも大きいキャップ層を有する窒化物半導体トランジスタが開示されている。
特許文献２には、バッファ層の均一性が向上し、バッファ層上に形成されるIII族窒化物半導体の結晶性を向上させるため、バッファ層のａ軸の格子定数がバルク状におけるＡｌＮのａ軸の格子定数よりも小さいIII族窒化物半導体素子が開示されている。
特開２００９−３２７１３号公報 特開２０１０−２７２８８７号公報
電界効果型窒化物トランジスタでは、電流コラプス（current collapse）が問題となる。電流コラプスとは、電界効果型窒化物トランジスタで顕著に見られ、高電圧動作時にドレイン電流が大幅に減少する現象である。この電流コラプスは、トランジスタをバイアスすることによってキャリアがデバイス構造中のトラップ準位に捕獲され、このトラップされたキャリアが負の電界を形成することによりフリーキャリアのフローが阻害され、結果としてデバイスのドレイン電流の減少あるいはオン抵抗の増加が起こるものとして理解されている。
電流コラプスにおけるトラップ準位の起源としては、ＡｌＧａＮバリア層が想定されており、ＡｌＧａＮバリア層の下地であり実質的な電子走行部であるＧａＮ層に起因する成分の重要性も指摘されている（例えば、特表２００４−５１７４６１号公報参照）。
一般に、自然に存在する結晶の室温における格子定数は、自然法則に基づいた一定の値である。ウルツ鉱型のＧａＮのｃ軸方向の格子定数は、例えば文献Bougrov等(Bougrov V., Levinshtein M.E., Rumyantsev S.L., Zubrilov A., in Properties of Advanced Semi conductorMaterials GaN, AlN, InN, BN, SiC, SiGe . Eds. Levinshtein M.E., Rumyant sev S.L., Shur M.S., John Wiley & Sons, Inc., New York, 2001, 1-30.)によれば、５．１８６［Å］であるとされている。このとき、ＧａＮのｃ軸方向の格子定数ｃとａ軸方向の格子定数ａとの比ｃ／ａは、１．６２７１となる。一方、バルクのヘテロ基板上に形成された薄層のＧａＮは、基板との格子不整合による応力あるいは多層膜構造における層間の応力などの影響を受ける。このため、その格子定数の比ｃ／ａは、必ずしも自然法則に基づいた規定値と一致しない。
例えば、ウルツ鉱型のＧａＮであって極性を持つＧａ面が最表面に現れるような薄層のＧａＮを、ａ軸の格子定数がＧａＮよりも小さい基板上に特別な配慮を行わずに形成した場合、ＧａＮはａ軸方向に対して、あるいは別の言い方をすると、横方向から圧縮応力を受ける可能性があることは容易に理解できる。この横方向から圧縮を受けたＧａＮの格子は、歪むことによりｃ軸方向に対して伸びることがある。すなわちＧａＮのｃ軸方向の格子定数は、自然法則に基づいた値である５．１８６［Å］よりも長くなり、例えば５．１８８［Å］や５．１８９［Å］というように、前述の値よりも大きい値を示す可能性が高い。
図３は、ＧａＮのｃ軸方向の格子定数と、ＧａＮ層のｃ軸方向の格子定数ｃとａ軸方向の格子定数ａとの比ｃ／ａとの関係を示すグラフである。同図に示すように、ｃ軸の格子定数が大きくなるにつれて、比ｃ／ａも大きくなる。結晶が応力を受けた場合、ＧａＮ、ＡｌＮ、ＡｌＧａＮなどの六方晶結晶は、極性面の両端面間でピエゾ効果によるチャージを誘起させることが知られている。例えば、上述したＧａＮ層は横方向から圧縮応力を受けており、層上下の極性面端にチャージを有している。
図４は、従来の窒化物半導体エピタキシャルウェハの深さ方向のバンドプロファイルを示す図である。典型的な電界効果型窒化物トランジスタ用のエピタキシャル構造においては、ＧａＮ層上に更に歪んだＡｌＧａＮ層を有する。このＧａＮ層上のＡｌＧａＮ層は、ＧａＮ層との間の格子不整合に起因して横方向から引っ張り応力を受けている。ＧａＮ層については、表面側にプラスのチャージ５１ａを有し、基板側にマイナスのチャージ５１ｂを有する。ＡｌＧａＮ層については、ＧａＮ層との界面側にプラスのチャージ５２ａを有し、表面側にマイナスのチャージ５２ｂを有する。ＡｌＧａＮ層のＧａＮ層との界面側に存在するプラスのチャージ５２ａは、電子親和力がＡｌＧａＮよりも大きいＧａＮ層側の界面付近に高濃度の電子を誘導し、ここに二次元電子ガス５４を形成させることが知られている。なお、図４中、５１ｃはＧａＮ層のコンダクションバンド、５１ｄはＧａＮ層のバレンスバンド、５２ｃはＡｌＧａＮ層のコンダクションバンド、５２ｄはＡｌＧａＮ層のバレンスバンドである。
ＧａＮ側のプラスのチャージ５１ａ、及びＡｌＧａＮ側のプラスのチャージ５２ａは共に界面のポテンシャルを下げ、フェルミ面５３下に高濃度の電子、すなわち二次元電子ガス５４を誘導する。この観点からすれば、これらの効果は同じである。その一方、ＡｌＧａＮ側とＧａＮ側の違いについても注目する必要がある。すなわち、ＡｌＧａＮ側のチャージ５２ａ、５２ｂは、二次元電子ガス５４と空間的に分離されているために電子の運動への影響が少ない。これに対し、ＧａＮ側のチャージ５１ａ、５１ｂは、二次元電子ガス５４と空間が重なり合うため、電子トラップとして機能する可能性が考えられる。別な言い方とすると、ＡｌＧａＮ層の引っ張り歪に起因したピエゾ効果による界面付近のプラスのチャージ５２ａは、高濃度の２次元電子ガス５４を誘起した上でその運動が阻害しないという好ましい効果を与える。一方、ＧａＮ層の圧縮歪に起因したピエゾ効果による界面付近のプラスのチャージ５１ａは、電子をトラッピングしトランジスタの動作に悪影響を与えると言える。これが電流コラプスの原因の一つと考えられる。
このような電流コラプスの発生は、デバイスの出力を劣化させるために電界効果型窒化物トランジスタの動作上の問題となっている。しかしながら、従来の電界効果トランジスタでは、ＧａＮ層の表面側にＧａＮ層の圧縮歪に起因したプラスのチャージを有しているために電流コラプスの発生を抑制するには十分とは言えない。
したがって、本発明の目的は、電流コラプスを抑制することができる窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタを提供することにある。
本発明は、上記目的を達成するため、以下の窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタを提供する。
［１］基板と、前記基板上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌＧａＮ層とを備え、前記ＧａＮ層は、ウルツ鉱型の結晶構造を有し、前記ＧａＮ層のｃ軸方向の格子定数ｃと前記ＧａＮ層のａ軸方向の格子定数ａとの比ｃ／ａが１．６２６６以下である窒化物半導体エピタキシャルウェハ。
［２］前記基板と、前記ＧａＮ層との間に、単層又は複数層の緩衝層が形成された前記［１］に記載の窒化物半導体エピタキシャルウェハ。
［３］前記緩衝層は、ＡｌＮ層である前記［２］に記載の窒化物半導体エピタキシャルウェハ。
［４］前記基板は、ポリタイプ４Ｈ又はポリタイプ６Ｈの炭化ケイ素で形成された前記［１］乃至［３］のいずれかに記載の窒化物半導体エピタキシャルウェハ。
［５］基板と、前記基板上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌＧａＮ層と、前記ＡｌＧａＮ層上に直接又は中間層を介して形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極との間に形成されたゲート電極とを備える電界効果型窒化物トランジスタであって、前記ＧａＮ層は、ウルツ鉱型の結晶構造を有し、前記ＧａＮ層のｃ軸方向の格子定数ｃと前記ＧａＮ層のａ軸方向の格子定数ａとの比ｃ／ａが１．６２６６以下である電界効果型窒化物トランジスタ。
［６］前記基板と、前記ＧａＮ層との間に、単層又は複数層からなる緩衝層が形成された前記［５］に記載の電界効果型窒化物トランジスタ。
［７］前記緩衝層は、ＡｌＮ層である前記［６］に記載の電界効果型窒化物トランジスタ。
［８］前記基板は、ポリタイプ４Ｈ又はポリタイプ６Ｈの炭化ケイ素で形成される前記［５］乃至［７］のいずれかに記載の電界効果型窒化物トランジスタ。
本発明によれば、電流コラプスを抑制することができる窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタを提供することができる。
図１は、本発明の実施の形態に係る電界効果型窒化物トランジスタの概略の構成例を示す断面図である。 図２は、本発明の実施例に係る電界効果型窒化物トランジスタの、ＧａＮ層のｃ軸方向の格子定数ｃとａ軸方向の格子定数ａとの比ｃ／ａと電流コラプスの関係を示すグラフである。 図３は、ＧａＮのｃ軸方向の格子定数と、ＧａＮ層のｃ軸方向の格子定数ｃとａ軸方向の格子定数ａとの比ｃ／ａとの関係を示すグラフである。 図４は、従来の窒化物半導体エピタキシャルウェハの深さ方向バンドプロファイルを示す図である。
［実施の形態の要約］
本実施の形態の窒化物半導体エピタキシャルウェハは、基板と、前記基板上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌＧａＮバリア層とを備えた窒化物半導体エピタキシャルウェハにおいて、前記ＧａＮ層は、ウルツ鉱型の結晶構造を有し、前記ＧａＮ層のｃ軸方向の格子定数ｃと前記ＧａＮ層のａ軸方向の格子定数ａとの比ｃ／ａが１．６２６６以下である。
ＧａＮ層のｃ軸方向の格子定数ｃとａ軸方向の格子定数ａとの比ｃ／ａを１．６２６６以下とすることにより、ＧａＮ層の表面側にプラスのチャージが発生しないか、あるいはマイナスのチャージが発生することで、電子のトラップが低減し、電流コラプスが抑制される。
［実施の形態］
図１は、本発明の実施の形態に係る電界効果型窒化物トランジスタの概略の構成例を示す断面図である。
この電界効果型窒化物トランジスタ１００は、ＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）であり、基板として例えば炭化ケイ素（ＳｉＣ）基板１０１を有し、このＳｉＣ基板１０１上に、窒化アルミニウム（ＡｌＮ）層１０２、窒化ガリウム（ＧａＮ）層１０３及び窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４を、この順序でエピタキシャル成長させ、窒化物半導体エピタキシャルウェハ２００を形成し、ＡｌＧａＮ層１０４上にソース電極１０６、ドレイン電極１０７及びゲート電極１０８を形成したものである。
ＳｉＣ基板１０１としては、ポリタイプ４Ｈ又はポリタイプ６Ｈの半絶縁性ＳｉＣ基板を用いてもよい。ここで、４Ｈ、６Ｈの数字はｃ軸方向の繰返し周期を示し、Ｈは六方晶を示す。なお、基板として、寄生容量を低減し、良好な高周波特性が得るためには、半絶縁性ＳｉＣ基板が好ましいが、導電性ＳｉＣ基板、サファイア基板、シリコン基板、ＧａＮ基板等でもよい。
ＡｌＮ層１０２は、スキューネスＲｓｋが正となる表面１０２ａの形状を有し、核生成層として機能を有するとともに、ＳｉＣ基板１０１とＧａＮ層１０３との格子定数差を緩衝する緩衝層としての機能を有する。スキューネスＲｓｋは、表面粗さ曲線を示すものであり、基準長さにおける高さ偏差Ｚ（ｘ）の三乗平均を二乗平均平方根の３乗で割った物理量（無名数）である。スキューネスＲｓｋが正である表面１０２ａの形状は、上に鋭く隆起した凸部が存在することを示し、スキューネスＲｓｋが負である表面１０２ａの形状は、下に鋭く陥没する凹部が存在することを示している。電流コラプスを抑制するためには、スキューネスＲｓｋは、正が好ましく、０．５以上がより好ましい。
ＧａＮ層１０３は、ウルツ鉱型の結晶構造を有し、電子走行層として機能する。ＧａＮ層１０３のＡｌＧａＮ層１０４側には、ＧａＮ層１０３とＡｌＧａＮ層１０４の格子定数差に起因したＡｌＧａＮ層１０４内のピエゾ効果（結晶が歪むことで電界が生じる効果）によって発生した二次元電子ガス１０５が存在する。
（ＧａＮ層の比ｃ／ａ）
また、ＧａＮ層１０３のｃ軸方向の格子定数ｃとａ軸方向の格子定数ａとの比ｃ／ａを１．６２６６以下とすることで、電流コラプスの発生を１．２以下に抑制することができる。さらに、安定性の面から、１．６２６０がより好ましい。また、後述する製造方法によって、容易にＧａＮ層１０３の格子定数の比ｃ／ａを１．６２５６以上１．６２６６以下とすることが可能である。比ｃ／ａが１．６２６６以下の範囲にある窒化物半導体エピタキシャルウェハ２００を用いた電界効果型窒化物トランジスタ１００は、二次元電子ガス１０５が空間的に誘起される場所であるＧａＮ層１０３の表面側でプラスのチャージが発生しないか、あるいはマイナスのチャージが発生するため、電流コラプスを抑制することができる。
ＡｌＧａＮ層１０４は、電子供給層として機能し、ＧａＮ層１０３内にピエゾ効果を誘起する。
ソース電極１０６は、例えば、チタンとアルミニウムの複層構造からなる。ドレイン電極１０７は、例えばチタンとアルミニウムの複層構造からなる。ゲート電極１０８は、例えばニッケルと金の複層構造からなる。また、ＡｌＧａＮ層１０４とソース電極１０６との間、及びＡｌＧａＮ層１０４とドレイン電極１０７及びＡｌＧａＮ層１０４とゲート電極１０８との間には、中間層を形成してもよい。この中間層としては、例えばＧａＮ等が挙げられる。
（ＡｌＮ層表面のスキューネスの制御）
ＡｌＮ層１０２の表面のスキューネスの制御にはＶ族原料とIII族原料の供給量モル比（Ｖ／III比）が関係すると考えられる。スキューネスＲｓｋを正とするためには、Ｖ／III比は１０００〜８０００が好ましい。
成長面又は基板表面（以下「成長面」という。）に供給されたトリメチルアルミニウム（ＴＭＡ：Tri Methyl Aluminum）から分解したＡｌ原子は、成長面においてＮ原子と反応しＡｌＮを形成する。また、ＡｌＮ層１０２の成長初期段階には、ＳｉＣ基板１０１の表面にＡｌＮ結晶が成長する。Ｖ／III比が１０００〜８０００の範囲であれば、成長面に供給されたＴＭＡから分解したＡｌ原子は、成長面の表面において移動しやすい状態にある。成長面を移動しやすいということは、成長の起点となるＡｌＮ結晶にたどり着き、成長が進みやすい状態であると考えられる。この場合、成長初期に形成されたＡｌＮ結晶を起点として、その起点から凸状にＡｌＮ結晶が大きくなるよう成長が進むため、形成されるＡｌＮ層１０２のスキューネスが正となる。
Ｖ／III比を１００００と高くしてＡｌＮ層１０２の成長を行った場合、成長初期段階に成長面にＡｌＮ結晶が形成されるまでは、上記と同様に進むものと考えられるが、Ｖ／III比を１００００と高くしているため、Ａｌ原子の成長面での動きが抑制される。その結果、成長面の表面においてＡｌＮ結晶が均一に形成され成長が進むと、成長面にはＡｌＮ結晶からなる複数の山が形成されることになる。そしてＡｌＮ層１０２の成長途中に発生する粒界（boundary：ＡｌＮからなる複数の平坦な山が結合されるときに発生）や欠陥部分（結晶の成長が阻害された部分）が残り、その結果、ＡｌＮ層１０２のスキューネスが負になるものと考えられる。
（実施の形態の製造方法）
次に、窒化物半導体エピタキシャルウェハ２００及び電界効果型窒化物トランジスタ１００の製造方法の一例を説明する。
本実施の形態では、ＳｉＣ基板１０１上での薄層ＧａＮ層１０３のアイランド型成長を促し、アイランド間での結合時に形成されるダングリングボンド間の引っ張り合いから、薄層ＧａＮ層１０３全体に引っ張り応力を発生させるような製造方法を用いる。
まず、ＳｉＣ基板１０１を、アンモニア（ＮＨ3）を含まない水素（Ｈ2）雰囲気で高温処理する。ＳｉＣ基板１０１を所定の時間（例えば３０秒以内）だけＮＨ3ガス雰囲気で処理する。表面スキューネスＲｓｋが正となるようなラフネスのＡｌＮ層１０２を、所定の膜厚（例えばＧａＮ層１０３の膜厚の１／２０以下）になるように形成する。
そして、ＡｌＮ層１０２を形成後、Ｈ2／ＮＨ3ガス混合雰囲気、かつ、Ｈ2／ＮＨ3比≦４となる条件でＳｉＣ基板１０１を所定の温度（例えば、ＡｌＮ層１０２の形成温度（例えば１１５０〜１２００℃）よりも５０℃以上低い温度（例えば１１００〜１１５０℃）で冷却し、温度を安定化させる。その後、ＡｌＮ層１０２の膜厚よりも２０倍以上となるような厚さのＧａＮ層１０３を形成する。ＧａＮ層１０３の上に、適切な膜厚のＡｌＧａＮ層１０４を積層し、窒化物半導体エピタキシャルウェハ２００を形成する。
次に、ＡｌＧａＮ層１０４上にソース電極１０６、ドレイン電極１０７及びゲート電極１０８を形成する。ドライエッチングでＨＥＭＴ素子周辺に素子分離溝を形成する。なお、イオン注入で絶縁領域を設けて素子分離を行ってもよい。以上の工程を経て電界効果型窒化物トランジスタ１００を形成する。
次に、本発明の実施例に係る電界効果型窒化物トランジスタの製造方法の一例を説明する。
まず、基板としてポリタイプ４Ｈ又はポリタイプ６Ｈの半絶縁性ＳｉＣ基板１０１を用意する。次に、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）装置にＳｉＣ基板１０１を導入し、ＮＨ3を含まないＨ2／Ｎ2混合ガスフロー雰囲気中で１１７５℃の設定温度により５分間加熱処理する。この加熱によりＳｉＣ基板１０１の表面が清浄化される。
次に、ＭＯＶＰＥ装置の反応炉であるリアクターにアンモニアガスを、温度を１１７５℃に保ったままＨ2／ＮＨ3混合ガスを２５秒間導入する。このアンモニアガスフローにより、引き続くＡｌＮ形成ステップにおいて窒素原子の脱離を防ぎ、ＡｌＮの高品質化を行う。
次に、温度を１１７５℃に保ったまま原料としてアンモニアガスとトリメチルアルミニウム（ＴＭＡ）を用いて膜厚１２ｎｍのＡｌＮ層１０２を形成する。
次に、ＭＯＶＰＥ装置のリアクター内に、Ｈ2／ＮＨ3比が３となるようにガスを供給し、Ｈ2／ＮＨ3ガス混合雰囲気で１０００℃の設定温度まで冷却する（ＳｉＣ基板冷却工程）。
次に、ＡｌＮ層１０２上に原料としてアンモニアガスとトリメチルガリウム（ＴＭＧ：Tri Methyl Gallium）を用いて、温度１０００℃の下、膜厚４８０ｎｍのＧａＮ層１０３を形成する。
引き続いて、同一のＭＯＶＰＥ装置を用い、ＧａＮ層１０３上に、アンモニアガスとＴＭＡ、及びＴＭＧを用いて温度１０００℃の下、膜厚３０ｎｍのＡｌＧａＮ層１０４を形成する。以上の工程を経て窒化物半導体エピタキシャルウェハ２００を形成する。
この窒化物半導体エピタキシャルウェハ２００について格子定数の比ｃ／ａを求めるため、PANalytical社製の多目的Ｘ線回折装置Ｘ'Pert機を使用し、Ｘ線源としては波長が１．５４０５６２オングストロームである銅のＫα１線を用い、Ｆｅｗｓｔｅｒ法にて精密格子定数測定を行った。この結果、ＧａＮ層１０３の（−１−１４）面に対する２シグマ値は９９．９７３度であり、同ＧａＮ層１０３の（００６）面に対する２シグマ値は１２６．０６８度であった。この結果から形成した窒化物半導体エピタキシャルウェハ２００の中のＧａＮ層１０３の（１１４）面間隔は１．００５７３Åであり、また（００６）面間隔は０．８６４２４Åであって、これらの数値からＧａＮ層１０３のａ軸方向の格子定数は３．１８７９Å、ｃ軸方向の格子定数は５．１８５５Åであると求まる。このことから、形成した窒化物半導体エピタキシャルウェハ２００の中のＧａＮ層１０３の格子定数の比ｃ／ａが１．６２６６であることが確認できた。
フォトリソグラフィー技術を用いてソース電極１０６、ドレイン電極１０７及びゲート電極１０８を、それぞれＡｌＧａＮ層１０４上に形成する。以上の工程を経て電界効果型窒化物トランジスタ１００を形成した。
（電流コラプスの測定方法）
実施例１は、電流コラプスを例えばパルスＩ−Ｖにより測定した。他の実施例及び比較例も同じ。実施例１の電流コラプスの測定結果を図２に示す。
（実施例２〜５）
実施例２〜５は、ＡｌＮ層形成後のＳｉＣ基板冷却工程において、Ｈ2／ＮＨ3混合ガスのＨ2／ＮＨ3比を、≦４の範囲内で変更したことを除き、実施例１と同様の方法で電界効果型窒化物トランジスタを製造した。ＡｌＮ層形成後のＳｉＣ基板冷却工程における、Ｈ2／ＮＨ3混合ガスを、実施例２ではＨ2／ＮＨ3比を４、実施例３ではＨ2／ＮＨ3比を２．５、実施例４ではＨ2／ＮＨ3比を１、実施例５ではＨ2／ＮＨ3比を２となるように調整し、供給した。実施例２〜５で形成されたＧａＮ層の格子定数の比ｃ／ａは、それぞれ１．６２５６〜１．６２６３であった。電流コラプスの測定結果を図２に示す。
（比較例１〜５）
比較例１〜５は、ＡｌＮ層形成後のＳｉＣ基板冷却工程において、Ｈ2／ＮＨ3混合ガスのＨ2／ＮＨ3比を、＞４としたことを除き、実施例１と同様の方法で電界効果型窒化物トランジスタを製造した。ＡｌＮ層形成後のＳｉＣ基板冷却工程における、Ｈ2／ＮＨ3混合ガスを、比較例１ではＨ2／ＮＨ3比を８、比較例２ではＨ2／ＮＨ3比を９、比較例３ではＨ2／ＮＨ3比を７、比較例４ではＨ2／ＮＨ3比を６、比較例５ではＨ2／ＮＨ3比を５、となるように調整し、供給した。比較例１〜５で形成されたＧａＮ層の格子定数の比ｃ／ａは、それぞれ１．６２６８〜１．６２９９であった。電流コラプスの測定結果を図２に示す。
図２より、実施例１〜５で形成されたＧａＮ層の格子定数の比ｃ／ａは、１．６２５６以上１．６２６６以下の範囲Ｅ内の値を示し、電流コラプスの値がいずれも１．２以下を示した。一方、比較例１〜５で形成されたＧａＮ層の格子定数の比ｃ／ａは、１．６２６６より大きく、電流コラプスが１．４以上と大きい値を示した。以上より、ＧａＮ層の格子定数の比ｃ／ａを１．６２６６以下とすることにより、電流コラプスの発生が抑制されることが分かる。なお、本実施例においては、ＡｌＮ層形成後のＳｉＣ基板冷却時の混合ガス導入比Ｈ2／ＮＨ3を最適化することで、ＧａＮ層の格子定数の比ｃ／ａを１．６２５６以上１．６２６６以下の範囲となるように形成し、電流コラプスの発生を１．２以下に抑制したが、他の製造条件を適宜調整し、ＧａＮ層の格子定数の比ｃ／ａをさらに低くすることも可能である。ＧａＮ層の格子定数の比ｃ／ａが小さいほど、電流コラプスの発生が抑制されることは、前述の実施例の結果から容易に推考できることである。
なお、本発明は、上記実施の形態及び上記実施例に限定されず、発明の要旨を変更しない範囲内で変形実施が可能である。例えば、上述した製造方法は、発明の要旨を変更しない範囲内で工程の削除、追加、変更を行って窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタを製造してもよい。
５１ａ…ＧａＮ層のプラスのチャージ、５１ｂ…ＧａＮ層のマイナスのチャージ、５１ｃ…ＧａＮ層のコンダクションバンド、５１ｄ…ＧａＮ層のバレンスバンド、５２ａ…ＡｌＧａＮ層のプラスのチャージ、５２ｂ…ＡｌＧａＮ層のマイナスのチャージ、５２ｃ…ＡｌＧａＮ層のコンダクションバンド、５２ｄ…ＡｌＧａＮ層のバレンスバンド、５３…フェルミ面、５４…二次元電子ガス、１００…電界効果型窒化物トランジスタ、１０１…ＳｉＣ基板、１０２…ＡｌＮ層、１０２ａ…ＡｌＮ層の表面、１０３…ＧａＮ層、１０４…ＡｌＧａＮ層、１０５…二次元電子ガス、１０６…ソース電極、１０７…ドレイン電極、１０８…ゲート電極、２００…窒化物半導体エピタキシャルウェハ

Claims (8)

  1. 基板と、
    前記基板上に形成されたＧａＮ層と、
    前記ＧａＮ層上に形成されたＡｌＧａＮ層とを備え、
    前記ＧａＮ層は、ウルツ鉱型の結晶構造を有し、前記ＧａＮ層のｃ軸方向の格子定数ｃと前記ＧａＮ層のａ軸方向の格子定数ａとの比ｃ／ａが１．６２６６以下である窒化物半導体エピタキシャルウェハ。
  2. 前記基板と、前記ＧａＮ層との間に、単層又は複数層の緩衝層が形成された請求項１に記載の窒化物半導体エピタキシャルウェハ。
  3. 前記緩衝層は、ＡｌＮ層である請求項２に記載の窒化物半導体エピタキシャルウェハ。
  4. 前記基板は、ポリタイプ４Ｈ又はポリタイプ６Ｈの炭化ケイ素で形成された請求項１乃至３のいずれか１項に記載の窒化物半導体エピタキシャルウェハ。
  5. 基板と、前記基板上に形成されたＧａＮ層と、前記ＧａＮ層上に形成されたＡｌＧａＮ層と、前記ＡｌＧａＮ層上に直接又は中間層を介して形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極との間に形成されたゲート電極とを備える電界効果型窒化物トランジスタであって、
    前記ＧａＮ層は、ウルツ鉱型の結晶構造を有し、前記ＧａＮ層のｃ軸方向の格子定数ｃと前記ＧａＮ層のａ軸方向の格子定数ａとの比ｃ／ａが１．６２６６以下である電界効果型窒化物トランジスタ。
  6. 前記基板と、前記ＧａＮ層との間に、単層又は複数層からなる緩衝層が形成された請求項５に記載の電界効果型窒化物トランジスタ。
  7. 前記緩衝層は、ＡｌＮ層である請求項６に記載の電界効果型窒化物トランジスタ。
  8. 前記基板は、ポリタイプ４Ｈ又はポリタイプ６Ｈの炭化ケイ素で形成される請求項５乃至７のいずれか１項に記載の電界効果型窒化物トランジスタ。
JP2012078469A 2012-01-25 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法 Expired - Fee Related JP5883331B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012078469A JP5883331B2 (ja) 2012-01-25 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US13/722,457 US9780175B2 (en) 2012-01-25 2012-12-20 Nitride semiconductor epitaxial wafer and field effect nitride transistor
CN201711288594.0A CN107946187B (zh) 2012-01-25 2013-01-24 氮化物半导体外延晶片以及场效应型氮化物晶体管
CN201310027953.2A CN103227191B (zh) 2012-01-25 2013-01-24 氮化物半导体外延晶片以及场效应型氮化物晶体管
US15/691,224 US10340345B2 (en) 2012-01-25 2017-08-30 Nitride semiconductor epitaxial wafer and field effect nitride transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012012920 2012-01-25
JP2012012920 2012-01-25
JP2012078469A JP5883331B2 (ja) 2012-01-25 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2013175696A true JP2013175696A (ja) 2013-09-05
JP5883331B2 JP5883331B2 (ja) 2016-03-15

Family

ID=48796519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012078469A Expired - Fee Related JP5883331B2 (ja) 2012-01-25 2012-03-30 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法

Country Status (3)

Country Link
US (2) US9780175B2 (ja)
JP (1) JP5883331B2 (ja)
CN (2) CN103227191B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107970A (ja) * 2015-12-09 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法
EP3419056A1 (en) 2017-06-20 2018-12-26 Sciocs Company Limited Nitride semiconductor epitaxial substrate and semiconductor device
EP3598504A1 (en) 2018-07-19 2020-01-22 Sciocs Company Limited Nitride semiconductor epitaxial substrate and semiconductor device
JP7503193B2 (ja) 2019-06-24 2024-06-19 住友化学株式会社 Ｉｉｉ族窒化物積層体

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
CN112216739B (zh) * 2020-08-25 2022-08-12 西安电子科技大学 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520880A (ja) * 1998-06-12 2002-07-09 クリー インコーポレイテッド 半絶縁性炭化ケイ素基板上の窒化物系トランジスタ
JP2010199377A (ja) * 2009-02-26 2010-09-09 Panasonic Corp トランジスタ実装体及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299325A (ja) * 1999-04-16 2000-10-24 Hitachi Cable Ltd 窒化ガリウム系化合物半導体を用いた電界効果トランジスタ用エピタキシャルウェハ
JP3857467B2 (ja) * 1999-07-05 2006-12-13 独立行政法人科学技術振興機構 窒化ガリウム系化合物半導体とその製造方法
JP3620821B2 (ja) 1999-09-22 2005-02-16 東京特殊電線株式会社 同軸混在フレキシブルフラットケーブル
WO2003063215A1 (fr) 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures
US7034330B2 (en) * 2002-10-22 2006-04-25 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor device, production method thereof and light-emitting diode
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5400266B2 (ja) * 2006-04-17 2014-01-29 パナソニック株式会社 電界効果トランジスタ
CN101611471B (zh) * 2007-02-16 2012-10-31 住友化学株式会社 场效应晶体管用外延基板
WO2008105378A1 (ja) * 2007-02-28 2008-09-04 Nec Corporation Iii族窒化物半導体電界効果トランジスタ
JP5095253B2 (ja) * 2007-03-30 2012-12-12 富士通株式会社 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP5190923B2 (ja) 2007-07-24 2013-04-24 独立行政法人産業技術総合研究所 ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
CN101971308B (zh) * 2008-03-12 2012-12-12 日本电气株式会社 半导体器件
US8569794B2 (en) 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
JP4572963B2 (ja) * 2008-07-09 2010-11-04 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子、及びエピタキシャルウエハ
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP4786730B2 (ja) * 2009-05-28 2011-10-05 シャープ株式会社 電界効果型トランジスタおよびその製造方法
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP5577681B2 (ja) * 2009-11-30 2014-08-27 住友電気工業株式会社 半導体装置
JP2012119429A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520880A (ja) * 1998-06-12 2002-07-09 クリー インコーポレイテッド 半絶縁性炭化ケイ素基板上の窒化物系トランジスタ
JP2010199377A (ja) * 2009-02-26 2010-09-09 Panasonic Corp トランジスタ実装体及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107970A (ja) * 2015-12-09 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法
US10392724B2 (en) 2017-03-24 2019-08-27 Sumitomo Electric Industries, Ltd. Process of forming epitaxial wafer
EP3419056A1 (en) 2017-06-20 2018-12-26 Sciocs Company Limited Nitride semiconductor epitaxial substrate and semiconductor device
US10483388B2 (en) 2017-06-20 2019-11-19 SCIOCS COMPANY LlMITED Nitride semiconductor epitaxial substrate and semiconductor device
EP3598504A1 (en) 2018-07-19 2020-01-22 Sciocs Company Limited Nitride semiconductor epitaxial substrate and semiconductor device
JP7503193B2 (ja) 2019-06-24 2024-06-19 住友化学株式会社 Ｉｉｉ族窒化物積層体

Also Published As

Publication number Publication date
US10340345B2 (en) 2019-07-02
JP5883331B2 (ja) 2016-03-15
CN103227191A (zh) 2013-07-31
US20130187172A1 (en) 2013-07-25
CN103227191B (zh) 2018-01-12
CN107946187B (zh) 2022-01-11
US9780175B2 (en) 2017-10-03
CN107946187A (zh) 2018-04-20
US20170365666A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
JP5883331B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US9431526B2 (en) Heterostructure with carrier concentration enhanced by single crystal REO induced strains
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
WO2019106843A1 (ja) 半導体装置の製造方法、半導体装置
JP5136867B2 (ja) 半導体基板、半導体装置、および半導体基板の製造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP6233476B2 (ja) 化合物半導体装置
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
US10879063B2 (en) Method for fabricating high-quality and high-uniformity III-nitride epi structure
JP6815278B2 (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP6917798B2 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2015207771A (ja) 化合物半導体基板
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
JP7535399B2 (ja) Ｉｉｉ族窒化物積層物、半導体素子およびｉｉｉ族窒化物積層物の製造方法
JP7054730B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
WO2019069364A1 (ja) 窒化物系電界効果トランジスタ
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
JP2014027231A (ja) トランジスタ用窒化物半導体エピタキシャルウエハ、窒化物半導体電界効果トランジスタ、及びトランジスタ用窒化物半導体エピタキシャルウエハの製造方法
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP6486510B2 (ja) 窒化物半導体積層物及び窒化物半導体装置
JP7037801B2 (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150515

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160205

R150 Certificate of patent or registration of utility model

Ref document number: 5883331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees