JP2010086057A - 基準電圧発生回路 - Google Patents

Abstract

【課題】 バンドギャップ回路の起動回路の消費電流および回路面積を同時に抑える。
【解決手段】 ダイオード接続されたトランジスタＱ１と、トランジスタＱ１と第１のカレントミラー回路を構成するトランジスタＱ２と、トランジスタＱ１およびＱ２からそれぞれ電流が供給されるトランジスタＱ３およびＱ４と、を含み、トランジスタＱ３およびＱ４のｐｎ接合のバンドギャップ電圧に応じた所定の基準電圧を出力するバンドギャップ回路と、トランジスタＱ１と第２のカレントミラー回路を構成するトランジスタＱ５と、トランジスタＱ５に電流が流れることによってオンとなるトランジスタＱ６と、トランジスタＱ６がオフの間トランジスタＱ１からトランジスタＱ３への電流経路に前記バンドギャップ回路を起動するための起動電流を供給するトランジスタＱ７と、を含む起動回路と、を有する。
【選択図】 図１

Description

本発明は、基準電圧発生回路に関する。

半導体集積回路などに用いられる基準電圧発生回路として、ダイオードやバイポーラトランジスタのｐｎ接合のバンドギャップ電圧を利用するバンドギャップ回路を含むものが一般に知られている。例えば、特許文献１の図４では、エミッタ面積が異なる一対のバイポーラトランジスタにカレントミラー回路（特許文献１においては電流ミラー回路）から電流を供給することによって生じる、それぞれのバイポーラトランジスタのベース・エミッタ間電圧の差を利用して基準電圧を出力する基準電圧発生回路が開示されている。

このようにして、エミッタ面積が異なる一対のバイポーラトランジスタに電流を供給することによって、バイポーラトランジスタのｐｎ接合のバンドギャップ電圧に応じた基準電圧を出力することができる。
特開平６−７５６４９号公報

バンドギャップ回路を含む基準電圧発生回路においては、電源投入時にカレントミラー回路およびバイポーラトランジスタのバイアスが不確定となり、回路が起動できない場合もあるため、例えば図４の２ｃに示すような起動回路が用いられる。起動回路２ｃは、電源投入時には、トランジスタＱ７およびＱ８がオンとなることによって、トランジスタＱ３のベースにバンドギャップ回路１ａを起動するための起動電流を供給する。また、バンドギャップ回路１ａが起動した後には、トランジスタＱ５およびＱ６がオンとなることによって、トランジスタＱ７およびＱ８をオフする。

しかしながら、起動回路２ｃの消費電流を抑えるためには、抵抗Ｒ１、Ｒ２、およびＲ３の抵抗値を大きくする必要がある。そのため、消費電流と回路面積とのトレードオフが問題となる。また、当該トレードオフの問題は、特に基準電圧発生回路を集積回路として構成する場合に顕著となる。

前述した課題を解決する主たる本発明は、ダイオード接続された第１導電型の第１のトランジスタと、前記第１のトランジスタと第１のカレントミラー回路を構成する第１導電型の第２のトランジスタと、前記第１および第２のトランジスタからそれぞれ電流が供給される第２導電型の第３および第４のトランジスタと、を含み、前記第３および第４のトランジスタのｐｎ接合のバンドギャップ電圧に応じた所定の基準電圧を出力するバンドギャップ回路と、前記第１のトランジスタと第２のカレントミラー回路を構成する第１導電型の第５のトランジスタと、前記第５のトランジスタに電流が流れることによってオンとなる第２導電型の第６のトランジスタと、前記第６のトランジスタがオフの間前記第１のトランジスタから前記第３のトランジスタへの電流経路に前記バンドギャップ回路を起動するための起動電流を供給する第２導電型の第７のトランジスタと、を含む起動回路と、を有することを特徴とする基準電圧発生回路である。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、バンドギャップ回路の起動回路の消費電流および回路面積を同時に抑えることができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＜第１実施形態＞
以下、図１を参照して、本発明の第１の実施形態における基準電圧発生回路の構成について説明する。
図１に示されている基準電圧発生回路は、バンドギャップ回路１ａおよび起動回路２ａで構成されている。

バンドギャップ回路１ａは、例えば、ＰＮＰバイポーラトランジスタであるトランジスタＱ１、Ｑ２、Ｑ９、ＮＰＮバイポーラトランジスタであるトランジスタＱ３、Ｑ４、Ｑ１０、および抵抗Ｒ４、Ｒ５を含んで構成されている。ダイオード接続された第１のトランジスタＱ１、および第３のトランジスタＱ３は、コレクタ同士が接続され、それぞれのエミッタが電源電位ＶＣＣ（第２の電位）およびグランド電位（第１の電位）に接続されている。また、トランジスタＱ１とカレントミラー回路を構成する第２のトランジスタＱ２、および第４のトランジスタＱ４は、コレクタ同士が抵抗Ｒ４を介して接続され、それぞれのエミッタが電源電位ＶＣＣおよびグランド電位に接続されている。さらに、トランジスタＱ１とカレントミラー回路を構成するトランジスタＱ９、およびダイオード接続されたトランジスタＱ１０は、コレクタ同士が接続され、トランジスタＱ９のエミッタが電源電位ＶＣＣに、トランジスタＱ１０のエミッタが抵抗Ｒ５を介してグランド電位に、それぞれ接続されている。そして、トランジスタＱ２のコレクタおよび抵抗Ｒ４の接続点には、トランジスタＱ４のベースが接続され、抵抗Ｒ４およびトランジスタＱ４のコレクタの接続点には、トランジスタＱ３のベースが接続され、トランジスタＱ９およびＱ１０のコレクタ同士の接続点の電圧は、基準電圧Ｖｒｅｆとしてバンドギャップ回路１ａから出力されている。なお、トランジスタＱ３は、例えば、トランジスタＱ４と同一サイズのＮ個のトランジスタのコレクタ同士、エミッタ同士、およびベース同士をそれぞれ接続することにより、エミッタ面積がトランジスタＱ４のＮ倍となっている。

起動回路２ａは、本実施形態では、例えば、ＰＮＰバイポーラトランジスタであるトランジスタＱ５、ＮＰＮバイポーラトランジスタであるトランジスタＱ６、Ｑ７、および抵抗Ｒ１、Ｒ２で構成されている。バンドギャップ回路１ａのトランジスタＱ１とカレントミラー回路を構成する第５のトランジスタＱ５は、エミッタが電源電位ＶＣＣに、コレクタが第１の抵抗Ｒ１を介してグランド電位に、それぞれ接続されている。また、第６のトランジスタＱ６は、コレクタが第２の抵抗Ｒ２を介して電源電位ＶＣＣに、エミッタがグランド電位に、それぞれ接続されている。さらに、第７のトランジスタＱ７は、コレクタがバンドギャップ回路１ａのトランジスタＱ１およびＱ３のコレクタ同士の接続点に、エミッタがグランド電位に、それぞれ接続されている。そして、トランジスタＱ５のコレクタおよび抵抗Ｒ１の接続点には、トランジスタＱ６のベースが接続され、抵抗Ｒ２およびトランジスタＱ６のコレクタの接続点には、トランジスタＱ７のベースが接続されている。

次に、本実施形態における基準電圧発生回路の動作について説明する。
まず、正常に起動した後のバンドギャップ回路１ａの動作について説明する。以下、バンドギャップ回路１ａが正常に起動した後の定常状態において、カレントミラー回路を構成するトランジスタＱ１、Ｑ２、およびＱ９のコレクタ電流をＩとする。

バンドギャップ回路１ａにおいて、トランジスタＱ３およびＱ４の直流電流増幅率を十分に大きくすると、コレクタ電流に対してベース電流を無視することができ、トランジスタＱ２のコレクタ電流Ｉは、抵抗Ｒ４を介して略すべてトランジスタＱ４のコレクタに供給される。ここで、トランジスタＱ３およびＱ４のベース・エミッタ間電圧をそれぞれＶｂｅ３およびＶｂｅ４とすると、抵抗Ｒ４の両端に印加される電圧はＶｂｅ４−Ｖｂｅ３となるため、上記電流Ｉは、
Ｉ＝（Ｖｂｅ４−Ｖｂｅ３）／Ｒ４
と表すことができる。また、トランジスタＱ３およびＱ４のエミッタ電流をそれぞれＩｅ３およびＩｅ４とすると、上記ベース・エミッタ間電圧Ｖｂｅ３およびＶｂｅ４は、それぞれ
Ｖｂｅ３＝（ｋ・Ｔ／ｑ）・ｌｎ（Ｉｅ３／Ｉｓ）、
Ｖｂｅ４＝（ｋ・Ｔ／ｑ）・ｌｎ（Ｉｅ４／Ｉｓ）
で与えられることが知られている。なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷（電気素量）、ＩｓはトランジスタＱ３およびＱ４の飽和電流である。さらに、前述したように、トランジスタＱ３のエミッタ面積はトランジスタＱ４のＮ倍であるので、上記エミッタ電流Ｉｅ３およびＩｅ４の関係は、
Ｉｅ４＝Ｎ・Ｉｅ３
となる。したがって、ダイオード接続されたトランジスタＱ１０の順方向電圧降下をＶＦとすると、バンドギャップ回路１ａから出力される基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝Ｉ・Ｒ５＋ＶＦ
＝（Ｒ５／Ｒ４）・（ｋ・Ｔ／ｑ）・ｌｎ（Ｎ）＋ＶＦ
となり、電源電圧ＶＣＣには依存しない。ここで、一例として、ＶＦの温度係数が−２ｍＶ／℃である場合、同じ温度特性を持つ抵抗Ｒ４およびＲ５を用いて、
（Ｒ５／Ｒ４）・（ｋ／ｑ）・ｌｎ（Ｎ）＝＋２ｍＶ／℃
となるように各抵抗値を設定することによって、基準電圧Ｖｒｅｆの温度係数を相殺することができる。

このようにして、バンドギャップ回路１ａは、正常に起動した後の定常状態において、電源電圧および温度によらず一定の基準電圧Ｖｒｅｆを出力することができる。

バンドギャップ回路１ａは、トランジスタＱ１ないしＱ４がループ状に接続されており、各トランジスタのベースがいずれも当該ループ内で接続されている。そのため、電源投入時の各トランジスタのバイアスは不確定であり、電源の投入方法によってはいずれのトランジスタにも電流が流れず、バンドギャップ回路１ａが起動しない場合もあり得る。本実施形態の基準電圧発生回路では、起動回路２ａからバンドギャップ回路１ａを起動するための起動電流を供給している。以下、電源投入時のバンドギャップ回路１ａおよび起動回路２ａ動作について説明する。

バンドギャップ回路１ａのトランジスタＱ１および起動回路２ａのトランジスタＱ５はカレントミラー回路を構成しているため、電源電圧ＶＣＣが供給されてもバンドギャップ回路１ａが起動せず、トランジスタＱ１のコレクタ電流が流れない場合、トランジスタＱ５のコレクタ電流も流れない。この場合、起動回路２ａのトランジスタＱ６は、プルダウン抵抗Ｒ１によってオフとなっている。また、トランジスタＱ７は、抵抗Ｒ２を介して電源電位ＶＣＣからベース電流が流入し、オンとなる。さらに、トランジスタＱ７がオンとなると、トランジスタＱ７のコレクタには、バンドギャップ回路１ａのトランジスタＱ１、Ｑ２、およびＱ９のベースからシンク電流（吸い込み電流）が流入する。そして、当該シンク電流が起動電流として機能し、トランジスタＱ１、Ｑ２、およびＱ９のコレクタ電流が流れ始め、バンドギャップ回路１ａが起動する。

バンドギャップ回路１ａが起動し、トランジスタＱ１のコレクタ電流が流れ始めると、起動回路２ａのトランジスタＱ５のコレクタ電流も流れ始める。この場合、起動回路２ａのトランジスタＱ６は、トランジスタＱ５のコレクタからベース電流が流入し、オンとなる。また、トランジスタＱ７は、トランジスタＱ６のコレクタに向かってベース電流が流出し、オフとなる。そして、トランジスタＱ７がオフとなると、バンドギャップ回路１ａのトランジスタＱ１のコレクタ電流は、トランジスタＱ７のコレクタには流入しなくなり、すべてトランジスタＱ３のコレクタに供給されるようになる。

このようにして、電源投入時には、起動回路２ａのトランジスタＱ７をオンし、バンドギャップ回路１ａを起動するための起動電流を供給し、バンドギャップ回路１ａのトランジスタＱ１のコレクタ電流が流れ始めると、トランジスタＱ７をオフすることによって、バンドギャップ回路１ａは正常に起動し、定常状態となる。

＜第２実施形態＞
以下、図２を参照して、本発明の第２の実施形態における基準電圧発生回路の構成について説明する。

図２に示されている基準電圧発生回路は、第１実施形態のバンドギャップ回路１ａおよび起動回路２ａが、それぞれバンドギャップ回路１ｂおよび起動回路２ｂとなっている。また、バンドギャップ回路１ｂは、第１実施形態のＰＮＰバイポーラトランジスタであるトランジスタＱ１、Ｑ２、およびＱ９が、それぞれＰチャネルＭＯＳ（Metal-Oxide Semiconductor：金属酸化膜半導体）トランジスタであるトランジスタＭ１、Ｍ２、およびＭ９となっている以外は、第１実施形態のバンドギャップ回路１ａと同様の構成となっている。さらに、起動回路２ｂは、第１実施形態のＰＮＰバイポーラトランジスタであるトランジスタＱ５が、ＰチャネルＭＯＳトランジスタであるトランジスタＭ５となっており、第１実施形態のＮＰＮバイポーラトランジスタであるトランジスタＱ６およびＱ７が、それぞれＮチャネルＭＯＳトランジスタであるトランジスタＭ６およびＭ７となっている以外は、第１実施形態の起動回路２ａと同様の構成となっている。

第１実施形態の基準電圧発生回路は、各トランジスタがいずれもバイポーラトランジスタであるため、集積回路として構成する場合にはバイポーラプロセスを用いることとなる。一方、本実施形態の基準電圧発生回路は、トランジスタＱ３、Ｑ４、およびＱ１０がＮＰＮバイポーラトランジスタであり、それ以外のトランジスタがいずれもＭＯＳトランジスタであるため、集積回路として構成する場合にＣＭＯＳ（Complementary MOS：相補形金属酸化膜半導体）プロセスを用いることが可能となる。この場合、ＣＭＯＳプロセスにおいて、Ｐチャネル型およびＮチャネル型のＭＯＳトランジスタとともに、例えば、ｎ型半導体基板をコレクタとし、ｎ型半導体基板に形成されるｐ型ウェル層およびｐ型ウェル層にさらに形成されるｐ型拡散層をベースとし、ｐ型ウェル層に形成されるｎ型拡散層をエミッタとした、サブストレート型のＮＰＮバイポーラトランジスタを同時に形成することができる。

本実施形態では、電源投入時に起動回路２ｂの第７のトランジスタＭ７がオンとなり、バンドギャップ回路１ｂの起動後にトランジスタＭ７がオフとなるという特徴は第１実施形態の場合と同様であり、本実施形態の基準電圧発生回路の動作は、ＭＯＳトランジスタのオン・オフがゲート電位によって制御される点を除いて、第１実施形態の基準電圧発生回路の動作と同様である。

前述したように、図１に示した基準電圧発生回路において、起動回路２ａは、トランジスタＱ６がオフの間、トランジスタＱ７からバンドギャップ回路１ａを起動するための起動電流をトランジスタＱ１およびＱ３間の電流経路に供給し、トランジスタＱ１とカレントミラー回路を構成するトランジスタＱ５に電流が流れると、トランジスタＱ６がオンとなることにより、電源投入時にはバンドギャップ回路１ａを正常に起動し、起動後にはバンドギャップ回路１ａを定常状態とすることができる。

また、トランジスタＱ５および抵抗Ｒ１の直列接続と、抵抗Ｒ２およびトランジスタＱ６の直列接続を電源電位ＶＣＣおよびグランド電位間に接続し、トランジスタＱ６のベースをトランジスタＱ５および抵抗Ｒ１の接続点に、トランジスタＱ７のベースを抵抗Ｒ２およびトランジスタＱ６の接続点に、トランジスタＱ７のエミッタをグランド電位に、それぞれ接続することにより、起動回路２ａの素子数を抑制し、消費電流および回路面積を同時に抑えることができる。

また、トランジスタＱ１、Ｑ２、Ｑ５、およびＱ９をＰＮＰバイポーラトランジスタとし、トランジスタＱ３、Ｑ４、Ｑ６、Ｑ７、およびＱ１０をＮＰＮバイポーラトランジスタとすることにより、バンドギャップ回路１ａおよび起動回路２ａを集積回路として構成する場合にバイポーラプロセスを用いることができる。

また、図２に示したように、トランジスタＭ１、Ｍ２、Ｍ５、およびＭ９をＰチャネルＭＯＳトランジスタとし、トランジスタＭ６およびＭ７をＮチャネルＭＯＳトランジスタとし、トランジスタＱ３、Ｑ４、およびＱ１０をＮＰＮバイポーラトランジスタとすることにより、バンドギャップ回路１ｂおよび起動回路２ｂを集積回路として構成する場合にＣＭＯＳプロセスを用いることができる。

なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るととともに、本発明にはその等価物も含まれる。

上記実施形態では、図１および図２に示したように、バイポーラトランジスタＱ３およびＱ４にカレントミラー回路から等しく流れる電流Ｉを、さらに別のカレントミラー回路を用いてバイポーラトランジスタＱ１０および抵抗Ｒ５の直列接続に供給することによって、基準電圧Ｖｒｅｆを出力しているが、これに限定されるものではない。本発明の基準電圧発生回路に用いられるバンドギャップ回路は、一対のバイポーラトランジスタにカレントミラー回路から電流が供給され、当該カレントミラー回路のダイオード接続されたトランジスタから一方のバイポーラトランジスタへの電流経路に起動電流が供給されればよく、例えば図３のバンドギャップ回路１ｃのような構成としてもよい。この場合、バンドギャップ回路１ｃから出力される基準電圧Ｖｒｅｆは、バンドギャップ回路１ａの場合と同様に計算すると、
Ｖｒｅｆ＝Ｖｂｅ４＋Ｉ・Ｒ６
＝Ｖｂｅ４＋（Ｒ６／Ｒ４）・（ｋ・Ｔ／ｑ）・ｌｎ（Ｎ）
となり、電源電圧ＶＤＤには依存しない。また、一例として、Ｖｂｅ４の温度係数が−２ｍＶ／℃である場合、同じ温度特性を持つ抵抗Ｒ４およびＲ６を用いて、
（Ｒ６／Ｒ４）・（ｋ／ｑ）・ｌｎ（Ｎ）＝＋２ｍＶ／℃
となるように各抵抗値を設定することによって、基準電圧Ｖｒｅｆの温度係数を相殺することができる。

上記実施形態では、図１および図２に示したように、第７のトランジスタ（Ｑ７またはＭ７）に流入するシンク電流が、バンドギャップ回路を起動するための起動電流として機能するが、これに限定されるものではない。上記実施形態とは反対に、バンドギャップ回路のカレントミラー回路が低電位側に、当該カレントミラー回路から電流が供給される一対のバイポーラトランジスタが高電位側に接続される場合には、各トランジスタは反対の導電性のものが用いられ、第７のトランジスタから流出するソース電流（吐き出し電流）が、バンドギャップ回路を起動するための起動電流として機能する。

本発明の第１実施形態における基準電圧発生回路の構成を示す回路ブロック図である。 本発明の第２実施形態における基準電圧発生回路の構成を示す回路ブロック図である。 本発明の基準電圧発生回路の他の構成例を示す回路ブロック図である。 一般的なバンドギャップ回路および起動回路を有する基準電圧発生回路の構成の一例を示す回路ブロック図である。

符号の説明

１ａ、１ｂ、１ｃ バンドギャップ回路
２ａ、２ｂ、２ｃ 起動回路
Ｑ１、Ｑ２、Ｑ５、Ｑ８、Ｑ９ ＰＮＰバイポーラトランジスタ
Ｑ３、Ｑ４、Ｑ６、Ｑ７、Ｑ１０ ＮＰＮバイポーラトランジスタ
Ｍ１、Ｍ２、Ｍ５、Ｍ９ ＰチャネルＭＯＳ（金属酸化膜半導体）トランジスタ
Ｍ６、Ｍ７ ＮチャネルＭＯＳ（金属酸化膜半導体）トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６ 抵抗

Claims (4)

1. ダイオード接続された第１導電型の第１のトランジスタと、前記第１のトランジスタと第１のカレントミラー回路を構成する第１導電型の第２のトランジスタと、前記第１および第２のトランジスタからそれぞれ電流が供給される第２導電型の第３および第４のトランジスタと、を含み、前記第３および第４のトランジスタのｐｎ接合のバンドギャップ電圧に応じた所定の基準電圧を出力するバンドギャップ回路と、
   前記第１のトランジスタと第２のカレントミラー回路を構成する第１導電型の第５のトランジスタと、前記第５のトランジスタに電流が流れることによってオンとなる第２導電型の第６のトランジスタと、前記第６のトランジスタがオフの間前記第１のトランジスタから前記第３のトランジスタへの電流経路に前記バンドギャップ回路を起動するための起動電流を供給する第２導電型の第７のトランジスタと、を含む起動回路と、
   を有することを特徴とする基準電圧発生回路。
2. 前記第５のトランジスタは、一端が第１の電位に接続された第１の抵抗と直列に接続され、前記第１の抵抗と接続されていない側が第２の電位に接続され、
   前記第６のトランジスタは、一端が前記第２の電位に接続された第２の抵抗と直列に接続され、前記第２の抵抗と接続されていない側が前記第１の電位に接続され、制御電極が前記第５のトランジスタおよび前記第１の抵抗の接続点に接続され、
   前記第７のトランジスタは、前記第１のトランジスタから前記第３のトランジスタへの電流経路に接続されていない側が前記第１の電位に接続され、制御電極が前記第６のトランジスタおよび前記第２の抵抗の接続点に接続されることを特徴とする請求項１に記載の基準電圧発生回路。
3. 前記第１、第２、および第５のトランジスタはＰＮＰバイポーラトランジスタであり、
   前記第３、第４、第６、および第７のトランジスタはＮＰＮバイポーラトランジスタであることを特徴とする請求項２に記載の基準電圧発生回路。
4. 前記第１、第２、および第５のトランジスタはＰチャネルＭＯＳトランジスタであり、
   前記第６および第７のトランジスタはＮチャネルＭＯＳトランジスタであり、
   前記第３および第４のトランジスタはＮＰＮバイポーラトランジスタであることを特徴とする請求項２に記載の基準電圧発生回路。

Images