JP2006262348A

JP2006262348A - 半導体回路

Info

Publication number: JP2006262348A
Application number: JP2005079947A
Authority: JP
Inventors: Atsushi Matsuda; 篤松田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-03-18
Filing date: 2005-03-18
Publication date: 2006-09-28
Also published as: TWI270248B; CN1835391A; TW200635209A; US7511566B2; US20060208761A1

Abstract

【課題】回路規模の増大を抑制し、かつ電源電圧の低電圧化が可能な回路構成で、温度依存の小さい一定の出力電流を生成できるようにする。
【解決手段】バンドギャップリファレンス回路にて、ベース及びコレクタが接地されたトランジスタＱ１１のエミッタを内部回路１１に接続し、ベース及びコレクタが接地されたトランジスタＱ１２のエミッタを絶対温度に対して正の温度依存性を有する抵抗Ｒ１１を介して内部回路１１に接続するようにして、電圧電流変換回路を設けたり、一定の出力電圧を生成したりすることなく、回路規模の増大を抑制しかつ電源電圧の低電圧化が可能な回路構成で、温度依存の小さい一定の出力電流を生成できるようにする。
【選択図】図１

Description

本発明は、温度依存の小さい一定の出力電流を生成する半導体回路に関し、基準電流回路等に用いて好適なものである。

従来、温度環境に影響されない、すなわち温度に依存しない電流出力を得たい場合には、一般に「バンドギャップリファレンス回路」と呼ばれる回路と、電圧電流変換回路とを組み合わせることで一定の出力電流を得ることが可能である。バンドギャップリファレンス回路は、温度依存のない一定の出力電圧を生成可能な基準電圧回路であり、その一定の出力電圧を電圧電流変換回路で変換することにより一定の出力電流を生成できる。

図５は、バンドギャップリファレンス回路と電圧電流変換回路とを用いて構成した基準電流回路５０の構成を示す回路図である。基準電流回路５０は、図５に示すように、増幅器（アンプ）５１、５３と、ｐｎｐ型バイポーラトランジスタＱ５１〜Ｑ５３と、ｐ型ＭＯＳ（metal oxide semiconductor）トランジスタＭ５１〜Ｍ５５と、抵抗Ｒ５１〜Ｒ５３を有して構成されている。

トランジスタＱ５１〜Ｑ５３のベース及びコレクタは接地されている（グランドに対して接続されている）。トランジスタＱ５１のエミッタはトランジスタＭ５１のドレインに接続され、トランジスタＱ５２のエミッタは抵抗Ｒ５１を介してトランジスタＭ５２のドレインに接続される。また、トランジスタＱ５３のエミッタは抵抗Ｒ５２を介してトランジスタＭ５３のドレインに接続される。

トランジスタＭ５１〜５３のゲートは、増幅器５１の出力端に共通接続される。増幅器５１の一対の入力端は、トランジスタＱ５１のエミッタとトランジスタＭ５１のドレインとの相互接続点、及び抵抗Ｒ５１とトランジスタＭ５２のドレインとの相互接続点にそれぞれ接続される。また、トランジスタＭ５１〜Ｍ５５のソースは、電源回路５２に接続されており、電源電圧ＶＣＣが供給される。

トランジスタＭ５４のドレインは、抵抗Ｒ５３を介して接地されている。トランジスタＭ５４、Ｍ５５のゲートは、増幅器５３の出力端に共通接続される。増幅器５３の一対の入力端は、抵抗Ｒ５２とトランジスタＭ５３のドレインとの相互接続点、及び抵抗Ｒ５３とトランジスタＭ５４のドレインとの相互接続点に接続される。トランジスタＭ５５のドレインから一定の出力電流Ｉｏｕｔが出力される。

図５において、トランジスタＱ５１とトランジスタＱ５２とのサイズ比は１対Ｎ（Ｎ＞１）とされ、トランジスタＭ５１とトランジスタＭ５２とのサイズ比はｍ対１（ｍ＞１）とされる。また、抵抗Ｒ５１と抵抗Ｒ５２とのサイズ比は１対ｋ（ｋ＞１）とされる。例えば、トランジスタＱ５２はトランジスタＱ５１と同じサイズのトランジスタをＮ個用いて実現され、トランジスタＭ５１はトランジスタＭ５２と同じサイズのトランジスタをｍ個用いて実現される。同様に、例えば、抵抗Ｒ５２は抵抗Ｒ５１と同じサイズの抵抗をｋ個用いて実現される。

ここで、バイポーラトランジスタにおけるベース−エミッタ間電圧Ｖ_BEは、約（−２ｍＶ／℃）の負の温度特性を有することが知られている。また、トランジスタＱ５１、Ｑ５２のベース−エミッタ間電圧をそれぞれＶ_BE1、Ｖ_BE2とすると、その差ΔＶ_BE（＝Ｖ_BE1−Ｖ_BE2）は、正の温度特性を示すことが知られている。図５から明らかなように、トランジスタＱ５１のエミッタとトランジスタＭ５１のドレインとの相互接続点、及び抵抗Ｒ５１とトランジスタＭ５２のドレインとの相互接続点は同電位であることから、抵抗Ｒ５１に電位差ΔＶ_BEがかかるので、その電位差ΔＶ_BEで抵抗Ｒ５１を流れる電流も正の温度特性を示す。

したがって、図５に示すように、トランジスタＱ５３のベース−エミッタ間電圧Ｖ_BEと、抵抗Ｒ５２での（ΔＶ_BE×ｋ）との温度変化に対する変化量（絶対値）が等しくなるように（温度による影響を打ち消すように）ｋの値を適宜選択することにより、ノードＮ５１に温度依存のない、約１．２Ｖの出力電圧が得られる。そして、この温度依存のない一定の出力電圧を、増幅器５３、トランジスタＭ５４、Ｍ５５、及び抵抗Ｒ５３により構成される電圧電流変換回路により変換することで、一定の出力電流Ｉｏｕｔが出力される。

このようにしてバンドギャップリファレンス回路を利用し温度依存の小さい一定の出力電流が得られる回路を構成する場合、通常のバンドギャップリファレンス回路では出力電圧が一定の回路となるので、一定の出力電流を得るためには上述したような電圧電流変換回路を追加して設ける必要がある。

また、例えば特許文献１に示されるように低い電源電圧で動作可能なバンドギャップリファレンス回路も提案されている。しかしながら、一定の出力電圧を生成し、それを変換して一定の出力電流を得るように構成した場合、温度依存をなくすためには、物理的な諸条件により出力電圧が低くとも約１．２Ｖになるので、電源電圧を低電圧化することが困難である。

特開２０００−３２３９３９号公報

本発明は、このような事情に鑑みてなされたものであり、回路規模の増大を抑制し、かつ電源電圧の低電圧化が可能な回路構成で、温度依存の小さい一定の出力電流を生成できるようにすることを目的とする。

本発明の半導体回路は、ベース及びコレクタがともに接地された第１及び第２のトランジスタと、第２のトランジスタのエミッタに一端が接続された抵抗と、第１のトランジスタのエミッタと抵抗の他端とがそれぞれ接続され、それぞれの相互接続点の電位が内部での帰還作用により同電位に保たれる内部回路と、内部回路の出力が供給され、その出力に応じて外部に出力電流を出力する第３のトランジスタとを備え、上記抵抗は、絶対温度に対して正の温度依存性を有する抵抗であることを特徴とする。

本発明によれば、第１及び第２の２つのトランジスタ間のベース−エミッタ間電圧の電位差が有する正の温度依存性を打ち消すように、正の温度依存性を有する抵抗を接続することにより、電圧電流変換回路を新たに設けることなく、温度依存の小さい一定の出力電流を生成することができるとともに、一定の出力電圧を生成する必要もないので回路動作電圧を１．２Ｖ以下にすることもできる。したがって、回路規模の増大を抑制しながらも温度依存の小さい一定の出力電流を生成することができ、かつ電源電圧の低電圧化が可能になる。

以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の実施形態による半導体回路を適用した基準電流回路１０の構成例を示す回路図である。図１に示すように、基準電流回路１０は、バンドギャップリファレンス回路を用いたものであり、ベース及びコレクタが接地された（グランドに対して接続された）ｐｎｐ型バイポーラトランジスタＱ１１、Ｑ１２と、一端がトランジスタＱ１２のエミッタに直列に接続され、かつ絶対温度に対して正の温度依存性（温度特性）を有する抵抗Ｒ１１と、トランジスタＱ１１のエミッタ及び抵抗Ｒ１１の他端に接続された内部回路１１と、内部回路１１の出力に応じて出力電流Ｉｏｕｔを出力するｐ型ＭＯＳ（metal oxide semiconductor）トランジスタＭ１３とを有する。

内部回路１１は、ソースが電源電圧ＶＣＣを供給する電源回路１３に接続されたｐ型ＭＯＳトランジスタＭ１１、Ｍ１２と、一対の入力端がトランジスタＭ１１、Ｍ１２のドレインに接続され、出力端がトランジスタＭ１１、Ｍ１２のゲートに接続された増幅器（オペアンプ）１２とを有する。

すなわち、トランジスタＱ１１、Ｑ１２のベース及びコレクタは接地され、トランジスタＱ５１のエミッタはトランジスタＭ１１のドレインに接続され、トランジスタＱ１２のエミッタは抵抗Ｒ１１を介してトランジスタＭ１２のドレインに接続されている。また、増幅器１２の一対の入力端は、トランジスタＱ１１のエミッタとトランジスタＭ１１のドレインとの相互接続点、及び抵抗Ｒ１１とトランジスタＭ１２のドレインとの相互接続点にそれぞれ接続され、増幅器１２の出力端はトランジスタＭ１１〜Ｍ１３のゲートに接続されている。

トランジスタＭ１１〜Ｍ１３のソースは電源回路１３に接続されており、電源電圧ＶＣＣが供給される。トランジスタＭ１１〜Ｍ１３は、増幅器１２の出力に応じて電流を出力する電流源として機能する。第１の電流源の電流出力端としてのトランジスタＭ１１のドレインにトランジスタＱ１１のエミッタが接続され、第２の電流源の電流出力端としてのトランジスタＭ１２のドレインに抵抗Ｒ１１を介してトランジスタＱ１２のエミッタが接続される。また、第３の電流源の電流出力端としてのトランジスタＭ１３のドレインから出力電流Ｉｏｕｔが出力される。

本実施形態では、トランジスタＱ１１とトランジスタＱ１２とのサイズ比は１対Ｎ（Ｎ＞１）とし、トランジスタＭ１１とトランジスタＭ１２とのサイズ比はｍ対１（ｍ＞１）とする。例えば、トランジスタＱ１２はトランジスタＱ１１と同じサイズのトランジスタをＮ個用いて実現され、トランジスタＭ１１はトランジスタＭ１２と同じサイズのトランジスタをｍ個用いて実現される。これに限らず、エミッタ面積比やゲート幅／ゲート長の比を適宜制御することにより、トランジスタＱ１１、Ｑ１２、及びトランジスタＭ１１、Ｍ１２が上記所定のサイズ比を有するように構成しても良い。

ここで、トランジスタＱ１１、Ｑ１２におけるベース−エミッタ間電圧をそれぞれＶ_BE1、Ｖ_BE2とすると、その差ΔＶ_BEは、次のように表される。

上記式（１）において、ｍ、及びＮは、上述したトランジスタＭ１２に対するトランジスタＭ１１のサイズ比、及びトランジスタＱ１１に対するトランジスタＱ１２のサイズ比である。また、Ｖ_Tは熱電圧であり、Ｖ_T＝ｋＴ／ｑである。なお、ｋはボルツマン定数、Ｔは絶対温度、及びｑは電子の電荷量である。

また、正の温度依存性を有する抵抗Ｒ１１の抵抗値Ｒ（Ｔ）を、次のように定義する。

上記式（２）において、Ｔは絶対温度、αは抵抗Ｒ１１の温度係数、Ｒ_rはＴ＝２９８［Ｋ］での抵抗Ｒ１１の抵抗値である。上記式（２）によれば、抵抗Ｒ１１は、絶対零度のときその抵抗値が０となる。

ここで、トランジスタＱ１１のエミッタとトランジスタＭ１１のドレインとの相互接続点、及び抵抗Ｒ１１とトランジスタＭ１２のドレインとの相互接続点は、内部回路１１のフィードバック（帰還）作用により同電位であるので、抵抗Ｒ１１に式（１）に示される電位差ΔＶ_BEが印加される。また、図１から明らかなように、抵抗Ｒ１１を流れる電流と出力電流Ｉｏｕｔとは同等である。したがって、出力電流Ｉｏｕｔは、次のようになる。

さらに、上記式（３）をＴで微分すると、次のようになる。

したがって、温度係数α＝（１／２９８）になる材料を用いて抵抗Ｒ１１を構成すれば、出力電流Ｉｏｕｔの温度依存が０になり、温度依存のない出力電流を得ることができる。

図１に示した抵抗Ｒ１１を構成する適した材料の１つに、例えばコバルトシリサイドがあげられる。抵抗Ｒ１１にコバルトシリサイドを用いたポリ抵抗（コバルトシリサイド抵抗）を適用した場合、その温度係数αは、およそ3×10^-3となり、（1/298）＝3.36×10^-3に非常に近い値を示す。

コバルトシリサイド抵抗を抵抗Ｒ１１として用いた図１に示す基準電流回路において、温度Ｔ＝２９８［Ｋ］＝２５［℃］のときを考えると、そのときの（ｄＩ／ｄＴ）は、次のように表される。

上記式（４）を上記式（１）に示したＩで割ると、次のようになる。

したがって、抵抗Ｒ１１にコバルトシリサイド抵抗を用いた場合、出力電流Ｉｏｕｔは１度あたり０．０００３６％ドリフトすることになる。この変動量は、仮に１００度変動したとしても、出力電流Ｉｏｕｔの変動量が０．０３６％であり、十分に無視できる変動量である。なお、コバルトシリサイドは、ＬＳＩ等の半導体集積回路を構成するトランジスタのゲート電極に使用される材料であり、量産を考慮しても非常に適切な材料の１つである。なお、上記説明は、具体例の１つとしてコバルトシリサイド抵抗を用いた場合を示したに過ぎず、抵抗Ｒ１１を構成する材料を限定するものではない。

なお、図１に示した本実施形態における基準電流回路においては、抵抗Ｒ１１を１つの回路記号で図示しているが、抵抗Ｒ１１は、単一種類の抵抗、すなわち温度特性が同一の抵抗を用いたものに限定されるものではない。例えば、抵抗Ｒ１１にかえて、図２（Ａ）、（Ｂ）にそれぞれ示すような温度依存性の異なる種類の抵抗Ｒ２１、Ｒ２２を直列又は並列に接続して構成した抵抗Ｒ１１Ａ、Ｒ１１Ｂを用いても良い。なお、直列又は並列に接続する抵抗の種類は３種類以上であっても良く、直列接続と並列接続とを適宜組み合わせても良い。このようにすれば、それぞれの抵抗の温度係数αの値が（１／２９８）と異なっていて、それらを適宜組み合わせて合成抵抗の温度係数αの値が（１／２９８）となるように調整することで、出力電流Ｉｏｕｔの温度依存を小さくすることができる。

ここで、本実施形態による半導体回路を適用した基準電流回路の他の回路構成例について説明する。
図３は、本実施形態における基準電流回路の他の構成例を示す回路図である。この図３において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図３に示す基準電流回路３０は、図１に示した基準電流回路１０と内部回路の構成のみが異なる。

基準電流回路３０の内部回路３１は、ｐ型ＭＯＳトランジスタＭ３１とｎ型ＭＯＳトランジスタＭ３３からなるＣＭＯＳ構成が、電源回路１３（電源電圧ＶＣＣ）とトランジスタＱ１１のエミッタとの間に直列に接続されている。同様に、ｐ型ＭＯＳトランジスタＭ３２とｎ型ＭＯＳトランジスタＭ３４からなるＣＭＯＳ構成が、電源回路１３（電源電圧ＶＣＣ）と抵抗Ｒ１１との間に直列に接続されている。すなわち、２つのＣＭＯＳ構成が電源電圧ＶＣＣに並列に接続されている。

トランジスタＭ３１のドレインとトランジスタＭ３３のドレインとの相互接続点が、トランジスタＭ３３、Ｍ３４のゲートに接続され、トランジスタＭ３３のドレインとトランジスタＭ３４のドレインとの相互接続点が、トランジスタＭ３１、Ｍ３２のゲートに接続されている。また、トランジスタＭ３３のドレインとトランジスタＭ３４のドレインとの相互接続点が、ソースが電源回路１３（電源電圧ＶＣＣ）に接続され内部回路３１の出力に応じて出力電流Ｉｏｕｔを出力するｐ型ＭＯＳトランジスタＭ３５のゲートに接続されている。
なお、図３に示した基準電流回路３０の動作は、図１に示した基準電流回路１０の動作と同じであるので、説明は省略する。

図４は、本実施形態における基準電流回路のその他の構成例を示す回路図である。この図４において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図４に示す基準電流回路４０は、図１に示した基準電流回路１０におけるトランジスタＱ１１、Ｑ１２にかえてダイオードＤ１１、Ｄ１２を用いたものである。

基準電流回路４０において、ダイオードＤ１１のアノードはトランジスタＭ１１のドレインに接続され、ダイオードＤ１２のアノードは抵抗Ｒ１１を介してトランジスタＭ１２のドレインに接続されている。ダイオードＤ１１、Ｄ１２のカソードは接地されている。このように回路を構成しても、ダイオードＤ１１、Ｄ１２が、ベース及びコレクタが接地されたトランジスタＱ１１、Ｑ１２と同様に機能するので、図１に示した基準電流回路１０と同様の動作を実現することができる。
なお、上述した各例は一例であり、本発明はこれに限定されるものではなく、いわゆるバンドギャップリファレンス回路と呼ばれる回路構成に対して適用可能である。

以上、説明したように本実施形態によれば、バンドギャップリファレンス回路を用い、その回路にてベース及びコレクタが接地されたトランジスタＱ１１のエミッタを内部回路に接続し、ベース及びコレクタが接地されたトランジスタＱ１２のエミッタを絶対温度に対して正の温度依存性を有する抵抗Ｒ１１を介して内部回路に接続する。言い換えれば、バンドギャップリファレンス回路において、電位差ΔＶ_BEに対して正の温度依存性を有する抵抗Ｒ１１を接続する。

このようにして、正の温度依存性を有する抵抗Ｒ１１を設けることにより、言い換えれば抵抗Ｒ１１に正の温度依存性を持たせることにより、トランジスタＱ１１、Ｑ１２のベース−エミッタ間電圧Ｖ_BE1、Ｖ_BE2の電位差ΔＶ_BEの負の温度依存性を打ち消し、電圧電流変換回路を追加して設けずとも温度依存の小さい一定の出力電流を生成することができる。また、出力電流を直接得られるようにしたので、一定の出力電圧を生成する必要もなく出力電流の温度依存を小さくしながらも回路動作電圧を１．２Ｖ以下にすることができる。したがって、回路規模の増大を抑制しながらも温度依存の小さい一定の出力電流を生成することができ、かつ電源電圧の低電圧化も可能になる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態における基準電流回路の構成例を示す回路図である。図１に示した抵抗の他の構成例を示す図である。本実施形態における基準電流回路の他の構成例を示す回路図である。本実施形態における基準電流回路のその他の構成例を示す回路図である。電圧電流変換回路を用いた基準電流回路の構成を示す回路図である。

符号の説明

１１、３１内部回路
１２増幅器
１３電源回路
Ｑ１１、Ｑ１２バイポーラトランジスタ
Ｍ１１〜Ｍ１３、Ｍ３１〜Ｍ３５ＭＯＳトランジスタ
Ｒ１１抵抗
Ｉｏｕｔ出力電流
Ｄ１１、Ｄ１２ダイオード

Claims

ベース及びコレクタがともに接地された第１及び第２のトランジスタと、
上記第２のトランジスタのエミッタに一端が接続された抵抗と、
上記第１のトランジスタのエミッタと上記抵抗の他端とがそれぞれ接続され、それぞれの相互接続点の電位が内部での帰還作用により同電位に保たれる内部回路と、
上記内部回路の出力が供給され、当該出力に応じて外部に出力電流を出力する第３のトランジスタとを備え、
上記抵抗は、絶対温度に対して正の温度依存性を有する抵抗であることを特徴とする半導体回路。
上記抵抗は、上記第１のトランジスタにおけるベース−エミッタ間電圧と、上記第２のトランジスタにおけるベース−エミッタ間電圧との電位差が有する正の温度依存性を打ち消す正の温度依存性を有することを特徴とする請求項１記載の半導体回路。
上記第２のトランジスタのサイズが、上記第１のトランジスタのサイズのＮ倍（Ｎ＞１）であることを特徴とする請求項１記載の半導体回路。
上記抵抗は、コバルトシリサイドを用いて構成されていることを特徴とする請求項１記載の半導体回路。
上記抵抗は、温度依存性が異なる複数の抵抗を直列及び／又は並列に接続して構成されていることを特徴とする請求項１記載の半導体回路。
上記内部回路は、ソースに電源電圧が供給される第４及び第５のトランジスタと、
上記第４及び第５のトランジスタのドレインに一対の入力端が接続され、上記第３、第４、及び第５のトランジスタのゲートに出力端が接続された増幅器とを有することを特徴とする請求項１記載の半導体回路。
上記第４のトランジスタのサイズが、上記第５のトランジスタのサイズのｍ倍（ｍ＞１）であることを特徴とする請求項６記載の半導体回路。
上記内部回路は、ソースに電源電圧が供給される第４及び第５のトランジスタと、
上記第４及び第５のトランジスタのドレインにドレインが接続される第６及び第７のトランジスタとを備え、
上記第４と第６のトランジスタのドレインの相互接続点が上記第６及び第７のトランジスタのゲートに接続され、
上記第５と第７のトランジスタのドレインの相互接続点が上記第３、第４及び第５のトランジスタのゲートに接続され、
上記第６のトランジスタのソースが上記第１のトランジスタのエミッタに接続され、
上記第７のトランジスタのソースが上記抵抗の他端に接続されていることを特徴とする請求項１記載の半導体回路。
バンドギャップリファレンス回路を用いて一定電流を出力する半導体回路であって、
上記バンドギャップリファレンス回路でのベース−エミッタ間電圧の差であるΔＶ_BEの電位差に対して、当該電位差が有する負の温度依存性を打ち消す、絶対温度に対して正の温度依存性を有する抵抗を接続し、絶対温度に対して温度依存しない一定電流を出力するようにしたことを特徴とする半導体回路。
カソードが接地された第１及び第２のダイオードと、
上記第２のダイオードのアノードに一端が接続された抵抗と、
上記第１のダイオードのアノードと上記抵抗の他端とがそれぞれ接続され、それぞれの相互接続点の電位が内部での帰還作用により同電位に保たれる内部回路と、
上記内部回路の出力が供給され、当該出力に応じて外部に出力電流を出力するトランジスタとを備え、
上記抵抗は、絶対温度に対して正の温度依存性を有する抵抗であることを特徴とする半導体回路。