Nothing Special   »   [go: up one dir, main page]

JP2009231561A - 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 - Google Patents

窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009231561A
JP2009231561A JP2008075599A JP2008075599A JP2009231561A JP 2009231561 A JP2009231561 A JP 2009231561A JP 2008075599 A JP2008075599 A JP 2008075599A JP 2008075599 A JP2008075599 A JP 2008075599A JP 2009231561 A JP2009231561 A JP 2009231561A
Authority
JP
Japan
Prior art keywords
layer
boron
nitride semiconductor
added
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008075599A
Other languages
English (en)
Inventor
Noriyuki Watanabe
則之 渡邉
Yasuhiro Oda
康裕 小田
Takashi Kobayashi
小林  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008075599A priority Critical patent/JP2009231561A/ja
Publication of JP2009231561A publication Critical patent/JP2009231561A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】異種材料基板の上にそりを制御して窒化物半導体結晶の層が形成できるようにする。
【解決手段】シリコン基板101と、シリコン基板101の上にエピタキシャル成長されたAlN結晶からなる膜厚100nmの核形成層102と、核形成層102の上にエピタキシャル成長されたAlGaNからなる膜厚100nmの挿入層103と、挿入層103の上にエピタキシャル成長されたGaNからなるキャリア走行層104と、キャリア走行層104の上にエピタキシャル成長されたAl0.25Ga0.75Nからなる膜厚25nmのバリア層105とを備える。バリア層105は、キャリア走行層104に対してキャリアを供給するキャリア供給層として機能する。また、AlGaNからなる挿入層103にホウ素が添加されている。
【選択図】 図1

Description

本発明は、窒化物半導体の積層構造を用いた発光ダイオード(LED),レーザダイオード(LD),ヘテロ接合電界効果型トランジスタ(HFETあるいはHEMT),およびヘテロ接合バイポーラトランジスタ(HBT)などの電子デバイスが製造可能な窒化物半導体結晶薄膜およびその作製方法、また、この薄膜を用いた半導体装置およびその製造方法に関するものである。
窒化ガリウム(GaN)を始めとした窒化物半導体は、高い絶縁破壊電界強度,高い熱伝導率、および高い電子飽和速度などの特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、基板上に、窒化ガリウムバッファ層およびAlGaNバリア層を有するヘテロ接合構造においては、ヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる2次元電子ガス(2DEG)を形成している。この2次元電子ガスは、散乱要因となる導電性不純物が存在しないアンドープGaN層内に配置されるため、高い電子移動度を示す。このため、2次元電子ガスをチャネルとして用いたトランジスタは、高電子移動度トランジスタ(HEMT)として動作させることが可能である。
上述した例をはじめ、窒化物半導体から構成される積層構造を利用した光デバイスおよび電子デバイスを作製する場合、窒化物半導体の結晶(層)を基板の上に順次成長することにより所望とする積層構造を形成している。このように、窒化物半導体の層を成長させる基板として、通常用いられているものは、サファイア,SiC,あるいはシリコンなどの、いわゆる異種材料基板である。これは、窒化物半導体の基板の作製技術が非常に難しく、容易に入手できないためである。
異種材料基板を用いた結晶成長では、基板と基板上に形成する窒化物半導体との間には、格子不整合が存在し、いわゆる「metamorphic」な成長となる。基板とこの上に成長する半導体層との間の格子不整合は、貫通転移やミスフィット転移、クラックを発生させ、成長した半導体層の結晶品質を劣化させる原因となる。こうした結晶品質の劣化を抑制するために、格子不整合とこれに起因した転移を核形成層とバッファ層とで吸収させることが一般的に行われている。
また、III族窒化物半導体の結晶成長は、InPやGaAsなどのIII−V族半導体の結晶成長に比較して成長温度が高いため、基板と窒化物半導体層との熱膨張係数の差に起因した転移やクラックなども発生しやすい。特に、基板としてシリコンを用いた場合に、熱膨張係数の差に起因した結晶品質の劣化が顕著である。こうした熱膨張係数の差に起因した転移などを吸収できるバッファ層として、均一組成あるいは組成傾斜AlGaN層を挿入する技術が提案されている(例えば非特許文献1〜3参照)。
例えば、シリコン基板の上に高温あるいは低温成長AlN核形成層を形成した後、高Al組成から低Al組成へ連続的にあるいは段階的に変化させた組成傾斜AlGaN層を形成してGaN層を形成する構造では、窒化物半導体よりなる各層の格子定数をAlNからGaNへ連続的に変化させることで、ミスフィット転移の発生を抑制すると同時に、GaNが歪みを内包した状態で結晶成長することによって、熱膨張係数の違いにより生じる引っ張り応力を相殺させている。
このようにして得られたGaN層には、上述したように歪みを内包している。窒化物半導体では、ヘテロ接合界面に、層内の歪みに起因したピエゾ電界によって電荷が発生し、これによりデバイス特性が決定されている。例えば、AlGaN/GaN系のHEMTにおいては、GaNよりも格子定数の小さいAlGaNの層に引っ張り歪みが存在し、これによって誘起されたピエゾ電界により、ヘテロ接合界面に2次元電子ガスが発生する。
H.Ishikawa, et al.,"GaN on Si Substrate with AlGaN/AlN Intermediate Layer", Jpn. J. Appl. Phys., Vol.38, pp.L492-L494, 1999. H.Marchand, et al., "Metalorganic chemical vapor deposition of GaN on Si(111): Stress control and application to field-effect transistors", Journal of Applied Physics, Vol.89, No.12, pp.7846-7851, 2001. A.Able, et al., "Growth of crack-free GaN on Si(111) with graded AlGaN buffer layers", Journal of Crystal Growth, Vol.276, pp.415-418, 2005.
ここで、GaNの層にも歪みが内包されていると、ピエゾ電界が増幅あるいは相殺されて、設計通りの2次元電池ガス濃度が得られないという問題がある。
また、ハイパワーデバイスなど、特に高耐圧動作が求められるデバイスを作製するためには、GaN層の厚さを増加させることが求められるが、上述した手法では、AlGaN挿入層の厚さや組成プロファイルの僅かな違いで応力バランスが崩れ、クラックやミスフィット転移が発生し、高品質窒化物半導体の結晶を再現性よく得ることが困難であった。
これらの問題について、より詳細に説明する。まず、挿入層と反りとの関係について説明する。図8は、均一組成のAlGaN挿入層(Al組成0.25)の層厚の変化と、この挿入層を含めた窒化物半導体結晶の層が形成されているシリコン基板の反りとの関係を示す特性図である。図8において、負の値の反りは、各層が形成されているシリコン基板が基板側(下側)に凸になっている状態を示している。この方向に反りが大きくなるとシリコン基板が平坦に戻ろうとするために、形成されている各半導体結晶層に引っ張り応力が加わり、クラックが発生する原因となる。
一方、正の値の反りは、半導体結晶層が形成されているシリコン基板の反りが、各層が形成されている側(上側)に凸になっている状態を示している。この方向においても、反りが大きくなるとシリコン基板が戻ろうとするために、形成されている半導体結晶層に圧縮応力が加わる。圧縮応力の場合はクラックは発生しにくいが、半導体結晶層柱に強い圧縮歪みを内包することになる。このように圧縮歪みが内包すると、例えば、2次元電子ガス濃度が大きく変化し、デバイス特性を変化させる原因となる。
また、いずれの方向への反りであっても、この反りの大きな基板は、よく知られているように、半導体装置の製造を行う各装置において基板搬送や基板の固定において問題を起こしやすい。製造装置の稼働中に基板の搬送や固定でエラーが発生すれば、単位時間あたりの処理量の低下を招き、また、製品歩留まりの低下を招くことになり、大きな問題となる。
上述したような特定上の問題がなく高品質で、かつ製造上の問題を起こさない状態とするためには、反りの状態を図8において斜線で示した領域に制御することが重要となる。ここで、前述したように、AlGaNなどの3元系の混晶材料による挿入層を用いることで、反りの状態を適正な範囲にすることは可能ではあるが、この構造では、挿入層の層厚や組成が数%ずれただけで、適正な反りの範囲を外れてしまい、制御性が非常に悪いという問題がある。また、この上に形成するGaNの層を厚くするほど、適正な範囲がより狭くなり、制御性がより悪化してしまうという問題もある。
以上に説明したように、異種材料基板の上に窒化物半導体層を結晶成長させて素子を形成する場合、格子の不整合に起因する基板の反りが発生し、発生した反りの制御が容易ではないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、異種材料基板の上にそりを制御して窒化物半導体結晶の層が形成できるようにすることを目的とする。
本発明に係る窒化物半導体結晶薄膜は、基板の上に窒化物半導体からなる核形成層を介して形成された窒化物半導体からなる結晶の薄膜であって、薄膜はホウ素が添加されているようにしたものである。なお、薄膜の基板平面の法線方向の一部領域にホウ素が添加されているようにしてもよい。また、基板は、シリコンから構成されたものである。
本発明に係る半導体装置は、基板の上に窒化物半導体からなる核形成層を介して形成され、ホウ素が添加された窒化物半導体の結晶からなるホウ素添加層と、このホウ素添加層の上に形成された窒化物半導体からなる素子とを少なくとも備えるものである。なお、ホウ素添加層の基板平面の法線方向の一部領域にホウ素が添加されているようにしてもよい。
上記半導体装置において、素子は、ホウ素添加層の上に形成されたキャリア供給層と、このキャリア供給層の下のホウ素添加層の上に形成され、キャリア供給層より供給された電子によるチャネルが形成されるキャリア走行層と、キャリア供給層の上に形成されたゲート電極と、このゲート電極を挟むようにキャリア供給層の上に形成されたソース電極およびドレイン電極とを少なくとも備えるものである。なお、基板は、シリコンから構成されたものである。
本発明に係る窒化物半導体結晶薄膜の作製方法は、基板の上に窒化物半導体からなる核形成層を介してホウ素が添加された窒化物半導体の層をエピタキシャル成長させる工程を少なくとも備えるものである。なお、基板は、シリコンから構成されたものである。
また、本発明に係る半導体装置の製造方法は、基板の上に窒化物半導体からなる核形成層を形成する工程と、ホウ素が添加された窒化物半導体をエピタキシャル成長させることで核形成層の上にホウ素添加層が形成された状態とする工程と、ホウ素添加層の上に窒化物半導体からなる素子が形成された状態とする工程とを少なくとも備えるものである。例えば、基板は、シリコンから構成されたものである。
以上説明したように、本発明によれば、ホウ素が添加された窒化物半導体の結晶からなるホウ素添加層を備えるようにしたので、異種材料基板の上にそりを制御して窒化物半導体結晶の層が形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体装置の構成例を示す構成図である。この半導体装置は、シリコン基板101と、シリコン基板101の上にエピタキシャル成長されたAlN結晶からなる膜厚100nmの核形成層102と、核形成層102の上にエピタキシャル成長されたAlGaNからなる膜厚100nmの挿入層103と、挿入層103の上にエピタキシャル成長されたGaNからなるキャリア走行層104と、キャリア走行層104の上にエピタキシャル成長されたAl0.25Ga0.75Nからなる膜厚25nmのバリア層105とを備える。バリア層105は、キャリア走行層104に対してキャリアを供給するキャリア供給層として機能する。また、バリア層105の上には、例えばNi/Auからなるゲート電極106が形成され、ゲート電極106を挟むように、Ti/Al/Ni/Auからなるソース電極107およびドレイン電極108が形成されている。
ここで、本実施の形態では、AlGaNからなる挿入層103にホウ素が添加されているようにしたところに特徴がある。このように、本実施の形態では、核形成層102で表面が覆われているシリコン基板101の上に、ホウ素が添加されている窒化物半導体からなる結晶の薄膜を備えているので、添加するホウ素の量により基板のそりが制御できるようになり、この上に形成する窒化物半導体よりなる素子の特性を向上させることができる。
上述した各層は、後述するように、エピタキシャル成長により形成すればよく、また、エピタキシャル成長によりホウ素が添加されている窒化物半導体結晶の薄膜(挿入層103)を形成した後に、公知の電極形成工程などにより上述した素子を形成すればよい。なお、上述では、素子がいわゆる高電子移動度トランジスタの場合について示したが、これに限るものではない。窒化物半導体を用いた他の形態の素子についても同様である。
次に、ホウ素が添加された窒化物半導体結晶の層を用いることによるそりの制御について説明する。
[実施例1]
はじめに、素子を形成するために用いるGaN層の層厚を1000nm程度とした場合について説明する。まず、図2に示すような試料基板1を形成する。この試料基板1の形成について説明すると、シリコンからなる支持基板201の表面に、公知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法を用いてAlNをエピタキシャル成長させ、膜厚150nmの核形成層202が形成された状態とする。例えば、Alのソースガスとしてトリメチルアルミニウム(TMA)を用い、Nのソースガスとしてアンモニア(NH3)を用い、成長温度は1000℃程度とすればよい。
次に、核形成層202の上にホウ素を添加したAl0.27Ga0.73Nをエピタキシャル成長させ、膜厚100nmの挿入層203が形成された状態とする。例えば、AlのソースガスとしてTMAを用い、NのソースガスとしてNH3を用い、Gaのソースガスとしてトリメチルガリウム(TMG)を用い、加えて、ホウ素のソースガスとしてトリエチルボロン(TEB)を用い、成長温度は1000℃程度とすればよい。なお、ホウ素は、挿入層203に対して一様に添加する。
引き続いて、挿入層203の上にGaNをエピタキシャル成長させ、膜厚1000nmのGaN層204が形成された状態とする。例えば、GaのソースガスとしてTMGを用い、NのソースガスとしてNH3を用い、成長温度は1000℃程度とすればよい。
また、挿入層203に添加するホウ素の量を変化させ、各々ホウ素の添加量が異なる複数の試料基板1を作製する。
上述した各試料基板1の反りと添加したホウ素の量との関係を図3に示す。なお、反りは、例えば、レーザ干渉計などの測定器を用いてGaN層204の表面の平坦性を計測することで得られた数値である。図3において、負の値の反りは、支持基板201がこの裏面の側に凸になっている状態を示し、正の値の反りは、支持基板201がこの表面側に凸になっている状態を示している。また、ホウ素を添加しない場合の反りは、約20μmであり、挿入層203を用いない場合の反りは、約−80μmである。
図3に示すように、ホウ素の濃度が1017cm-3台半ばを過ぎて高くなると、試料基板1の反りは下に凸の状態に変化し始める。さらに、添加するホウ素の濃度が増加すると、試料基板1の反りは下へ大きく凸の状態となっていき、添加するホウ素の濃度が8×1019cm-3を超えると、挿入層を用いない状態の反りと同じ状態になる。この状態は、歪みが完全に緩和した状態である。
以上に示したように、挿入層に添加するホウ素の量により、基板のそりが制御できることがわかる。高品質でかつ製造上の問題が発生しない反りの範囲は、+40〜−20であるが、上述したように、GaN層204の膜厚が1000nm程度の場合は、挿入層に1×1019cm-3未満のホウ素を添加すればよいことがわかる。
[実施例2]
次に、素子を形成するために用いるGaN層の層厚を2000nm程度とした場合について説明する。まず、図4に示すような試料基板2を形成する。この試料基板2の形成について説明すると、シリコンからなる支持基板401の表面に、公知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法を用いてAlNをエピタキシャル成長させ、膜厚150nmの核形成層402が形成された状態とする。例えば、AlのソースガスとしてTMAを用い、NのソースガスとしてNH3を用い、成長温度は1000℃程度とすればよい。
次に、核形成層402の上にホウ素を添加したAl0.27Ga0.73Nをエピタキシャル成長させ、膜厚100nmの挿入層403が形成された状態とする。例えば、AlのソースガスとしてTMAを用い、NのソースガスとしてNH3を用い、GaのソースガスとしてTMGを用い、加えて、ホウ素のソースガスとしてTEBを用い、成長温度は1000℃程度とすればよい。なお、ホウ素は、挿入層403に対して一様に添加する。
引き続いて、挿入層403の上にGaNをエピタキシャル成長させ、膜厚2000nmのGaN層404が形成された状態とする。例えば、GaのソースガスとしてTMGを用い、NのソースガスとしてNH3を用い、成長温度は1000℃程度とすればよい。
また、挿入層403に添加するホウ素の量を変化させ、各々ホウ素の添加量が異なる複数の試料基板2を作製する。
上述した各試料基板2の反りと添加したホウ素の量との関係を図5に示す。図5においても、負の値の反りは、支持基板401がこの裏面の側に凸になっている状態を示し、正の値の反りは、支持基板401がこの表面側に凸になっている状態を示している。また、ホウ素を添加しない場合の反りは、約60μmであり、高品質でかつ製造上の問題が発生しない反りの範囲(+40〜−20)を超えている。
図5に示すように、ホウ素の濃度が1017cm-3台半ばを過ぎて高くなると、実施例1と同様に、試料基板2の反りは下に凸の状態に変化し始め、添加するホウ素の濃度が増加すると、試料基板2の反りは下へ大きく凸の状態となっていき、添加するホウ素の濃度が1×1018cm-3を超えると、反りが+40μmを下回る。さらに、添加するホウ素の濃度が8×1019cm-3を超えると、挿入層を用いない状態の反りと同じ状態になる。この状態は、歪みが完全に緩和した状態である。
以上に示したように、GaN層の厚さを2000nmと厚くしても、挿入層に添加するホウ素の量により、基板のそりが制御できることがわかる。高品質でかつ製造上の問題が発生しない反りの範囲は、+40〜−20であるが、上述したように、GaN層404の膜厚が2000nm程度の場合は、挿入層に1×1018cm-3以上1×1019cm-3未満のホウ素を添加すればよいことがわかる。このように、窒化物半導体結晶の薄膜の厚さにかかわらず、ホウ素の添加量で基板のそりが制御できる。
ところで、上述では、挿入層に対して一様にホウ素を添加するようにしたが、これに限るものではなく、挿入層において、基板平面の法線方向(厚み方向)の一部領域にホウ素が添加されている場合でも、上述同様の効果が得られる。この状態は、例えば、原子層程度の厚さのホウ素添加層が、挿入層(窒化物半導体結晶の薄膜)に設けられている状態である。いずれにおいても、平面方向においては、ホウ素が均一に分布していればよい。また、AlGaNからなる挿入層を、いわゆる組成が傾斜した状態としてもよい。
[実施例3]
次に、素子を形成するために用いるGaN層の層厚を2500nm程度とし、また、挿入層以外にホウ素を添加した場合について説明する。まず、図6に示すような試料基板3を形成する。この試料基板3の形成について説明すると、シリコンからなる支持基板601の表面に、公知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法を用いてAlNをエピタキシャル成長させ、膜厚150nmの核形成層602が形成された状態とする。例えば、AlのソースガスとしてTMAを用い、NのソースガスとしてNH3を用い、成長温度は1000℃程度とすればよい。
次に、核形成層602の上にAl0.27Ga0.73Nをエピタキシャル成長させ、膜厚100nmの挿入層603が形成された状態とする。例えば、AlのソースガスとしてTMAを用い、NのソースガスとしてNH3を用い、Gaのソースガスとしてトリメチルガリウム(TMG)を用い、成長温度は1000℃程度とすればよい。引き続いて、挿入層603の上にGaNをエピタキシャル成長させ、膜厚500nmの下部GaN層604が形成された状態とする。例えば、GaのソースガスとしてTMGを用い、NのソースガスとしてNH3を用い、成長温度は1000℃程度とすればよい。
続いて、下部GaN層604の上に、膜厚50nmのホウ素添加GaN層605が形成された状態とする。例えば、AlのソースガスとしてTMAを用い、NのソースガスとしてNH3を用い、GaのソースガスとしてTMGを用い、加えて、ホウ素のソースガスとしてTEBを用い、成長温度は1000℃程度とすればよい。なお、ホウ素は、ホウ素添加GaN層605に対して一様に添加する。引き続いて、ホウ素添加GaN層605の上にGaNをエピタキシャル成長させ、膜厚2500nmのGaN層606が形成された状態とする。例えば、GaのソースガスとしてTMGを用い、NのソースガスとしてNH3を用い、成長温度は1000℃程度とすればよい。
また、ホウ素添加GaN層605に添加するホウ素の量を変化させ、各々ホウ素の添加量が異なる複数の試料基板3を作製する。
上述した各試料基板3の反りと添加したホウ素の量との関係を図7に示す。図7においても、負の値の反りは、支持基板601がこの裏面の側に凸になっている状態を示し、正の値の反りは、支持基板601がこの表面側に凸になっている状態を示している。また、ホウ素を添加しない場合の反りは、100μmを超える大きな値を示し、高品質でかつ製造上の問題が発生しない反りの範囲(+40〜−20)を超えている。
図7に示すように、ホウ素の濃度が1017cm-3台半ばを過ぎて高くなると、実施例1,2と同様に、試料基板3の反りは下に凸の状態に変化し始め、添加するホウ素の濃度が増加すると、試料基板3の反りは下へ大きく凸の状態となっていき、添加するホウ素の濃度が3×1018cm-3を超えると、反りが+40μmを下回る。さらに、添加するホウ素の濃度が8×1019cm-3を超えると、そりは−20μm程度で飽和する。
以上に示したように、GaNの層にホウ素を添加しても、この添加量により基板のそりが制御できることがわかる。高品質でかつ製造上の問題が発生しない反りの範囲は、+40〜−20であるが、上述したように、GaN層の層厚が2500nmを超える(合計3050nm)場合は、3×1018cm-3以上のホウ素を添加すればよいことがわかる。このように、素子を形成する層の下であれば、いずれの層であっても、ホウ素の添加量で基板のそりが制御できる。これらの反りの制御においては、対象とする各層の構成および層厚に対し、上述したような試料基板を作製した上で、適宜最適なホウ素添加量を設定すればよい。なお、現状の結晶成長法では、ホウ素の添加量の上限は3×1020cm-3程度である。
ところで、上述では、例えば、1つのホウ素添加GaN層を用いるようにしたが、これに限るものではなく、複数のホウ素添加GaN層を用いるようにしてもよいことは、言うまでもない。
また、上述した各層の組成比以外の組成の窒化物半導体結晶の層の構造であっても、添加するホウ素の濃度が5×1017cm-3を超えていれば、適宜最適な濃度を設定することで同様の効果が得られることが確認されている。このホウ素の添加による上述したそり制御の効果は、ホウ素が添加された層が、ホウ素を添加していない状態に比較して格子定数が小さくなり、発生している歪みをある程度緩和させることに起因するものと考えられる。この格子定数の変化は、ホウ素の添加量に依存しているため、結果として、ホウ素の添加量により基板の反りが制御可能になるものと考えられる。
なお、上述では、シリコン基板の上に窒化物半導体結晶層を形成するために、歪みを発生させる層としてAlGaNからなる挿入層を用いるようにしたが、これに限るものではなく、InAlNからなる挿入層であってもよい。シリコン基板を用いるようにしたが、これに限るものではなく、サファイア基板およびSiC基板の場合であっても同様である。なお、これらの基板の場合、歪みを発生させるための挿入層を用いる必要はない。また、例えばサファイア基板の場合は、核形成層がGaNおよびAlGaNから構成されていてもよい。また、SiC基板の場合は、核形成層がAlGaNから構成されていてもよい。
また、上述では、ホウ素の添加にトリエチルボロンを用いるようにしたが、他のアルキルボロンを用いても同様である。また、エピタキシャル成長の方法としては、MOVPE法に限らず、MBE(Molecular Beam Epitaxy),HVPE(Hydride Vapor Phase Epitaxy)など、他の方法であってもよい。
本発明の実施の形態における半導体装置の構成例の断面を示す構成図である。 反りと添加したホウ素の量との関係を調べるために作製した試料基板1の構成を示す断面図である。 試料基板1における反りと添加したホウ素の量との関係を示す特性図である。 反りと添加したホウ素の量との関係を調べるために作製した試料基板2の構成を示す断面図である。 試料基板2における反りと添加したホウ素の量との関係を示す特性図である。 反りと添加したホウ素の量との関係を調べるために作製した試料基板3の構成を示す断面図である。 試料基板3における反りと添加したホウ素の量との関係を示す特性図である。 均一組成のAlGaN挿入層(Al組成0.25)の層厚の変化と、この挿入層を含めた窒化物半導体結晶の層が形成されているシリコン基板の反りとの関係を示す特性図である
符号の説明
101…シリコン基板、102…核形成層、103…挿入層、104…キャリア走行層、105…バリア層、106…ゲート電極、107…ソース電極、108…ドレイン電極。

Claims (11)

  1. 基板の上に窒化物半導体からなる核形成層を介して形成された窒化物半導体からなる結晶の薄膜であって、
    前記薄膜はホウ素が添加されていることを特徴とする窒化物半導体結晶薄膜。
  2. 請求項1記載の窒化物半導体結晶薄膜において、
    前記薄膜の前記基板平面の法線方向の一部領域にホウ素が添加されている
    ことを特徴とする窒化物半導体結晶薄膜。
  3. 請求項1または2記載の窒化物半導体結晶薄膜において、
    前記基板は、シリコンから構成されたものであることを特徴とする窒化物半導体結晶薄膜。
  4. 基板の上に窒化物半導体からなる核形成層を介して形成され、ホウ素が添加された窒化物半導体の結晶からなるホウ素添加層と、
    このホウ素添加層の上に形成された窒化物半導体からなる素子と
    を少なくとも備えることを特徴とする半導体装置。
  5. 請求項4記載の半導体装置において、
    前記ホウ素添加層の前記基板平面の法線方向の一部領域にホウ素が添加されている
    ことを特徴とする半導体装置。
  6. 請求項4または5記載の半導体装置において、
    前記素子は、
    前記ホウ素添加層の上に形成されたキャリア供給層と、
    このキャリア供給層の下の前記ホウ素添加層の上に形成され、前記キャリア供給層より供給された電子によるチャネルが形成されるキャリア走行層と、
    前記キャリア供給層の上に形成されたゲート電極と、
    このゲート電極を挟むように前記キャリア供給層の上に形成されたソース電極およびドレイン電極と
    を少なくとも備えることを特徴とする半導体装置。
  7. 請求項4〜6のいずれか1項に記載の半導体装置において、
    前記基板は、シリコンから構成されたものであることを特徴とする半導体装置。
  8. 基板の上に窒化物半導体からなる核形成層を介してホウ素が添加された窒化物半導体の層をエピタキシャル成長させる工程を少なくとも備えることを特徴とする窒化物半導体結晶薄膜の作製方法。
  9. 請求項8記載の窒化物半導体結晶薄膜の作製方法において、
    前記基板は、シリコンから構成されたものであることを特徴とする窒化物半導体結晶薄膜の作製方法。
  10. 基板の上に窒化物半導体からなる核形成層を形成する工程と、
    ホウ素が添加された窒化物半導体をエピタキシャル成長させることで前記核形成層の上にホウ素添加層が形成された状態とする工程と、
    前記ホウ素添加層の上に窒化物半導体からなる素子が形成された状態とする工程と
    を少なくとも備えることを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、
    前記基板は、シリコンから構成されたものであることを特徴とする半導体装置の製造方法。
JP2008075599A 2008-03-24 2008-03-24 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 Pending JP2009231561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008075599A JP2009231561A (ja) 2008-03-24 2008-03-24 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008075599A JP2009231561A (ja) 2008-03-24 2008-03-24 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009231561A true JP2009231561A (ja) 2009-10-08

Family

ID=41246629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075599A Pending JP2009231561A (ja) 2008-03-24 2008-03-24 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009231561A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807520A (zh) * 2010-03-17 2010-08-18 中国科学院半导体研究所 利用极化感应空穴实现p型金属极性宽禁带半导体的方法
JP2012054559A (ja) * 2010-09-02 2012-03-15 Natl Semiconductor Corp <Ns> 大面積シリコン基板及びその他の基板上の多層iii族窒化物バッファの成長
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012151234A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd 電界効果型トランジスタ
JP2012169452A (ja) * 2011-02-14 2012-09-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012222354A (ja) * 2011-04-05 2012-11-12 Imec 半導体デバイスおよび方法
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2013514661A (ja) * 2009-12-16 2013-04-25 ナショナル セミコンダクター コーポレーション 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償
JP2013084913A (ja) * 2012-08-15 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
CN110233105A (zh) * 2019-06-20 2019-09-13 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构
US10707338B2 (en) 2018-03-20 2020-07-07 Fujitsu Limited Semiconductor device and method of manufacturing the same
CN114744076A (zh) * 2022-03-21 2022-07-12 复旦大学 基于氮化镓异质结薄膜的双极型光电二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2004289005A (ja) * 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2007208036A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2004289005A (ja) * 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2007208036A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2013514661A (ja) * 2009-12-16 2013-04-25 ナショナル セミコンダクター コーポレーション 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償
CN101807520A (zh) * 2010-03-17 2010-08-18 中国科学院半导体研究所 利用极化感应空穴实现p型金属极性宽禁带半导体的方法
JP2012054559A (ja) * 2010-09-02 2012-03-15 Natl Semiconductor Corp <Ns> 大面積シリコン基板及びその他の基板上の多層iii族窒化物バッファの成長
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012151234A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd 電界効果型トランジスタ
JP2012169452A (ja) * 2011-02-14 2012-09-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012222354A (ja) * 2011-04-05 2012-11-12 Imec 半導体デバイスおよび方法
US8928000B2 (en) 2011-10-11 2015-01-06 Kabushiki Kaisha Toshiba Nitride semiconductor wafer including different lattice constants
JP2013084913A (ja) * 2012-08-15 2013-05-09 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US10707338B2 (en) 2018-03-20 2020-07-07 Fujitsu Limited Semiconductor device and method of manufacturing the same
CN110233105A (zh) * 2019-06-20 2019-09-13 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构
CN110233105B (zh) * 2019-06-20 2022-07-08 江苏能华微电子科技发展有限公司 一种翘曲可调的SiC基HEMT结构的制备方法及结构
CN114744076A (zh) * 2022-03-21 2022-07-12 复旦大学 基于氮化镓异质结薄膜的双极型光电二极管及其制备方法
CN114744076B (zh) * 2022-03-21 2023-12-08 复旦大学 基于氮化镓异质结薄膜的双极型光电二极管及其制备方法

Similar Documents

Publication Publication Date Title
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US10410859B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
WO2011055774A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP2007258406A (ja) 半導体装置
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
US8546813B2 (en) Semiconductor substrate and semiconductor device
JP2016171196A (ja) 半導体装置の製造方法
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP5460751B2 (ja) 半導体装置
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016154221A (ja) 半導体基板および半導体装置
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
US20240153766A1 (en) Method of manufacturing nitrogen-face nitride semiconductor and nitrogen-face nitride semiconductor device manufactured using the same
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US10535739B2 (en) Semiconductor structure and method of preparing semiconductor structure
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
US20190157394A1 (en) Semiconductor structure and method of preparing semiconductor structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100128

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111121

A977 Report on retrieval

Effective date: 20120126

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20120828

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129