Nothing Special   »   [go: up one dir, main page]

JP2006108690A - 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 - Google Patents

再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 Download PDF

Info

Publication number
JP2006108690A
JP2006108690A JP2005295103A JP2005295103A JP2006108690A JP 2006108690 A JP2006108690 A JP 2006108690A JP 2005295103 A JP2005295103 A JP 2005295103A JP 2005295103 A JP2005295103 A JP 2005295103A JP 2006108690 A JP2006108690 A JP 2006108690A
Authority
JP
Japan
Prior art keywords
wafer
manufacturing
scale package
chip scale
level chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005295103A
Other languages
English (en)
Other versions
JP4993893B2 (ja
Inventor
Jae-June Kim
金在俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Easetech Korea Co Ltd
Original Assignee
Easetech Korea Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Easetech Korea Co Ltd filed Critical Easetech Korea Co Ltd
Publication of JP2006108690A publication Critical patent/JP2006108690A/ja
Application granted granted Critical
Publication of JP4993893B2 publication Critical patent/JP4993893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】一般的なウェーハと同じ幅のスクライブ領域を有するウェーハを利用することによって、ウェーハ当たりチップの個数が減少しないようにするウェーハレベルチップスケールパッケージの製造方法を提供する。
【解決手段】再配線基板は、透明絶縁基板１１０に絶縁層をパターニングして形成されたパターン突起１１６と、その上に形成された再配線１１８とを含む。再配線基板は、ウェーハと別体に製造された後、ウェーハと接合される。パターン突起は、対をなし、一方は、ウェーハの活性面のチップパッド２１４に接触し、他方は、ウェーハのチップ領域に形成された貫通孔に対応する。貫通孔を介してウェーハの非活性面までに導電性配線２２３が形成され、導電性配線の一部に外部接続端子２３０が形成されている。すなわち、チップパッドは、再配線基板のパターン突起及び貫通孔内部の導電性配線により外部接続端子に電気的に連結されている。
【選択図】図４ｉ

Description

本発明は、半導体パッケージ技術に関し、より詳細には、ウェーハレベルチップスケールパッケージ（ＷＬ−ＣＬＰ）の製造方法に関する。
ウェーハ（wafer）上に設けられた半導体素子を実際電子製品に使用するためには、半導体素子を個別チップ（chip）の単位に切断し、ウェーハから分離した後、パッケージ（package）形態で製造しなければならない。パッケージは、半導体チップを機械的に支持、固定し、外部環境から保護するだけでなく、半導体チップに電気的接続経路と熱放出経路を提供する。
近年、マルチメディア及び情報通信産業が急激に発展することに伴って、小型、高集積、高性能の半導体製品に対する市場の要求が増大しつつある。これにより、チップサイズの縮小、電気的連結端子の増加などの傾向が続きながら、半導体チップよりはパッケージの物理的、電気的特性による制約がますます問題になっている。このように、現在のパッケージ技術は、半導体製品の価格、性能、信頼性などを左右するので、その重要性がだんだん大きくなっている。
パッケージ技術の主要発展状況を簡略に説明すれば、リードフレーム(lead frame)を用いた初期のパッケージ形態から、印刷回路基板及びソルダーボール(solder ball)を採用したボールグリッドアレイ（ball grid array；ＢＧＡ）パッケージが開発され、パッケージのサイズがチップサイズに近接したチップスケールパッケージ（chip scale package；ＣＳＰ）に発展した。さらに、最近、ウェーハ状態でパッケージ製造工程が進行されるウェーハレベルパッケージ（wafer level package；ＷＬＰ）技術が開発されるに至った。
図１ａ乃至図１ｋは、従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。図示のウェーハレベルパッケージは、イスラエルのシェルケース（Shellcase）社で開発した“ＳｈｅｌｌＢＧＡ”としてよく知られている。
図１ａは、シリコンウェーハ１にパッド拡張層（pad extension layer）１４を形成する段階を示している。シリコンウェーハ１には、多数の集積回路チップ１０ａ、１０ｂが形成されていて、各々のチップ１０ａ、１０ｂは、スクライブ領域（scribe region）１３によって区分される。各チップ１０ａ、１０ｂの活性面１１には、多数のチップパッド（chip pad）１２が形成されていて、活性面１１は、保護膜（passivation layer）１６で覆われている。チップパッド１２は、保護膜１６の外部に露出され、露出されたチップパッド１２に連結されるように、パッド拡張層１４が形成される。
図１ｂは、第１ガラス基板（first glass substrate）２０の取付段階を示している。第１ガラス基板２０は、保護膜１６及びパッド拡張層１４上に塗布されるエポキシ(epoxy)１８を介してシリコンウェーハ１に取り付けられる。
図１ｃは、ボールパッド（ball pad）２２の形成段階を示している。ボールパッド２２は、パッケージの外部接続端子として使われるソルダーボールが形成されるべき部位であり、第１ガラス基板２０上に所定の配列をなすように形成される。
図１ｄは、ノッチ(notch)２４の形成段階を示している。スクライブ領域１３に沿って第１ガラス基板２０からチップ１０ａ、１０ｂの縁部の上端まで除去してノッチ２４を形成すれば、パッド拡張層１４の側面が外部に露出される。
図１ｅは、リード層（lead layer）２６の形成段階を示している。リード層２６は、ノッチ２４の表面からボールパッド２２までに形成され、ノッチ２４に露出されたパッド拡張層１４に連結される。
図１ｆは、ソルダーマスク層（solder mask layer）３０の形成段階を示している。ソルダーマスク層３０は、ボールパッド２２上のリード層２６を除いた残りの領域を全て覆うように形成される。
図１ｇは、ソルダーボール（solder ball）３２の形成段階を示している。ソルダーボール３２は、格子型で配列されたソルダーパッド２２上に各々形成され、リード層２６に電気的に連結される。
図１ｈは、ウェーハ裏面研磨（wafer back grinding）段階を示している。この段階は、ウェーハ１の裏面を機械的に研磨して、各々のチップ１０ａ、１０ｂの厚みを薄く形成させる。
図１ｉは、スクライブ領域１３のエッチング（etching）段階を示している。ノッチ２４に対応してウェーハ１の裏面からスクライブ領域１３をエッチングする。
図１ｊは、第２ガラス基板３４（second glass substrate）の取付段階を示している。第２ガラス基板３４は、エポキシ３６を介してシリコンウェーハ１の裏面に取り付けられる。
図１ｋは、個別チップの分離（dicing）段階を示している。スクライブ領域１３に沿ってウェーハ１を切断することによって、各々のチップ１０ａ、１０ｂ単位で完成されたウェーハレベルパッケージを分離する。図面において、参照番号３８は、切断領域（dicing region）を示す。
以上説明したように、従来技術に係るウェーハレベルパッケージの製造方法は、チップパッドとソルダーボールを電気的に連結するために、スクライブ領域に沿ってノッチを形成し、ノッチ上にリード層を形成する。したがって、切断領域より幅がさらに広いスクライブ領域を必要とするため、一般的なウェーハに比べて１つのウェーハ当たり製作できるチップの個数が減少するという問題が発生する。
また、チップパッドとソルダーボールを電気的に連結するリード層がチップの外部に形成されるので、チップスケールパッケージを具現するにあたって、パッケージサイズの縮小に限界がある。しかも、リード層がチップ側面で直接チップパッドとソルダーボールを連結するので、リード層のパターン設計自由度（pattern design flexibility）に制約がある。
本発明は、前述のような従来技術の問題点を解決するためになされたもので、本発明の目的は、一般的なウェーハと同じ幅のスクライブ領域を有するウェーハを利用することによって、ウェーハ当たりチップの個数が減少しないようにするウェーハレベルチップスケールパッケージの製造方法を提供することにある。
また、本発明の他の目的は、チップスケールパッケージの具現に有利であり、且つパターン設計自由度に優れているウェーハレベルチップスケールパッケージの製造方法を提供することにある。
上記目的を達成するために、本発明は、チップパッドと外部接続端子を電気的に連結するために、別体の再配線基板を利用するウェーハレベルチップスケールパッケージの製造方法を提供する。
本発明に係るウェーハレベルチップスケールパッケージの製造方法は、（ａ）透明絶縁基板及び透明絶縁基板に形成された再配線を有する再配線基板を作製する工程と、（ｂ）活性面及び少なくとも一つの非活性面を有する半導体基板を有し、活性面にチップパッドが形成されたウェーハを用意する工程と、（ｃ）再配線の第１部分がチップパッドと接触するように、再配線基板をウェーハに接合する工程と、（ｄ）活性面から非活性面に延びる貫通孔をウェーハに、再配線の第２部分が貫通孔に露出するように形成する工程と、（ｅ）貫通孔及び非活性面に導電性配線を形成する工程と、（ｆ）非活性面に形成される導電性配線に外部接続端子を形成する工程と、（ｇ）再配線基板及びウェーハをスクライブ線にそって分離する工程と、を備えることを特徴とする。
本発明に係るウェーハレベルチップスケールパッケージの製造方法において、（ａ）工程は、（ａ−１）透明絶縁基板を用意する工程と、（ａ−２）透明絶縁基板に絶縁層を塗布する工程と、（ａ−３）絶縁層をパターニングしてパターン突起を形成する工程と、（ａ−４）パターン突起に再配線を形成する工程と、を備えることができる。
透明絶縁基板は、ガラス、石英、アクリル樹脂のうちいずれか１つからなることができる。（ａ−３）工程は、絶縁層をパターニングしてダムを形成する工程をさらに備えることができる。また、（ａ−３）工程は、チップパッドに接続する第１パターン突起と、貫通孔に露出する第２パターン突起とが対をなすように、パターン突起を形成することが好ましい。絶縁層は、ポリマーからなることができる。
再配線は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）及びそれらの組み合わせのうちいずれか１つからなることができる。また、（ａ−４）工程は、スパッタリング、電解メッキ、蒸着、無電解メッキ、スクリーンプリント、インクプリントのうちいずれか１つを用いて行われることができる。
ウェーハは、活性面に形成された受光部をさらに備えることができ、チップパッドに形成されたパッド金属層をさらに備えることができる。パッド金属層は、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）及びそれらの組み合わせのうちいずれか１つからなることができる。
（ｃ）工程における再配線基板とウェーハの間の接合は、感光性接着剤を用いて行われることができ、（ｃ）工程で、再配線とチップパッドとは、インジウム（Ｉｎ）材質の接着剤を用いて接触されることができる。また、（ｃ）工程における再配線基板とウェーハの間の接合は、異方性導電材またはナノ接続ペーストを用いて行われることができる。
本発明に係るウェーハレベルチップスケールパッケージの製造方法は、（ｃ）工程の後に、ウェーハの厚みを減少させるために、ウェーハの裏面を機械的に研磨する工程をさらに備えることができる。研磨工程によってウェーハの厚みを、５０μｍ乃至１５０μｍにすることが好ましい。
（ｄ）工程は、レーザドリル、機械的ドリル、プラズマドライエッチング、反応性イオンエッチングのうちいずれか１つを用いて行われることができる。
（ｅ）工程は、貫通孔及び非活性面に少なくとも一つの導電層を形成する工程と、導電層を選択的に除去して、導電性配線を形成する工程とを備えることができる。又は、（ｅ）工程は、非活性面に、導電性配線と対応して感光剤パターンを形成する工程と、感光剤パターンを介して選択的に電解メッキを実施して、導電性配線を形成する工程とを備えることができる。
導電性配線は、第１導電性配線と、この第１導電性配線上に形成される第２導電性配線とを備えることができる。第１導電性配線は、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、ニッケル（Ｎｉ）、インジウム錫化合物（ＩＴＯ）及びそれらの組み合わせのうちいずれか１つからなることができ、第２導電性配線は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、チタニウムタングステン（ＴｉＷ）及びそれらの組み合わせのうちいずれか１つからなることができる。
本発明に係るウェーハレベルチップスケールパッケージの製造方法は、（ｅ）工程の後に、導電性配線を保護し端子位置を定義するように導電性配線上に絶縁保護膜を形成する工程をさらに備えることができる。
また、（ｆ）工程の外部接続端子は、半導体基板の裏面、又は半導体基板の少なくとも一つの側面に形成されることができる。
本発明は、ウェーハの活性面のチップパッドと非活性面の外部接続端子とを電気的に連結するために、再配線基板を利用する。再配線基板は、ウェーハと別体に製作することができ、ウェーハと接合して、ウェーハレベルチップスケールパッケージの製造に使われるので、製造工程が簡単になり、生産性が向上するという効果がある。
また、本発明は、スクライブ領域でないチップ領域に位置する再配線基板と貫通孔により電気的連結を具現するので、幅が広いスクライブ領域を必要としない。したがって、一般的なウェーハと同じ幅のスクライブ領域を有するウェーハを利用することができ、ウェーハ当たりチップの個数が減少しない。
また、本発明は、チップの内部に位置する貫通孔を利用するので、チップスケールパッケージを具現するにあたって、パッケージサイズを縮小できるという長所がある。
さらに、本発明は、チップパッドと貫通孔内部の導電性配線とが再配線基板のパターン突起を用いて電気的に連結されるので、チップパッドや貫通孔の位置に大きく制約を受けなく、パターン突起を設計できる。したがって、パターン設計自由度が非常に優れたウェーハレベルチップスケールパッケージを具現できる。
以下、添付の図面を参照して、本発明に係る実施例を詳細に説明する。しかしながら、下記の実施例は、本発明の属する技術分野における当業者が本発明を十分に実施できるように例示されたもので、本発明の範囲を限定するものではない。実施例を説明するにあたって、構造の一部や製造工程の一部については、説明を省略したり、図面の図示を省略する。これは、本発明の特徴的な構成をより明確に示すためである。なお、図面に示された構成要素の一部は、説明の便宜上、誇張して、又は概略的に表現されている。各構成要素の大きさが実際大きさを反映するものではない。
（再配線基板の製造方法）
図２ａ乃至図２ｄは、本発明の実施例に係る再配線基板１００の製造方法を示す断面図である。
図２ａは、透明絶縁基板１１０が用意される段階を示している。透明絶縁基板１１０は、再配線基板を製作するための母材であって、厚みは、例えば３００μｍ乃至５００μｍである。透明絶縁基板１１０は、例えば、ガラス（glass）材質からなる。しかし、透明絶縁基板１１０の材質が必ずこれに限定されるものではなく、光透過率に優れたその他の物質、例えば、石英（quartz）、アクリル樹脂（acrylic acid resin）なども使用可能である。また、必要に応じて、透明絶縁基板１１０にインジウム錫酸化物（indium tin oxide；ＩＴＯ）をコートしてもよい。
図２ｂは、透明絶縁基板１１０の一方の面に絶縁層１１２を塗布する段階を示している。絶縁層１１２は、次の段階でパターン突起（pattern bump）とダム（dam）を形成するためのもので、厚みは、１０μｍ乃至１００μｍである。絶縁層１１２は、例えば、ポリイミド（polyimide）のようなポリマー（polymer）材質からなる。しかし、絶縁層１１２の材質が必ずこれらに限定されるものではなく、パターン突起とダムを形成できるものなら、その他の物質も使用可能である。
図２ｃは、パターン突起１１６とダム１１４を形成する段階を示している。パターン突起１１６とダム１１４は、透明絶縁基板１１０に塗布された絶縁層１１２を、通常のフォトエッチング（photo etching）技術でパターニング（patterning）して形成する。後述するが、パターン突起１１６は、再配線基板とウェーハとを接合した時、ウェーハのチップパッドと導電性配線に接触して電気的経路を提供するためのものである。したがって、パターン突起１１６は、チップパッドと導電性配線に各々接触するように、対をなして形成することが好ましい。
本発明に係るウェーハレベルチップスケールパッケージは、イメージセンサチップ（image sensor chip）のような光電子素子（photo-electronic device）に適用できる。この場合、チップの活性面には、ピクセルアレイ（pixel array）とマイクロレンズ（micro lens）とから構成される受光部が形成される。ダム１１４は、受光部を取り囲むように形成され、受光部に異物が侵入するのを防止する役目をする。
図２ｄは、再配線（redistribution line）１１８を形成する段階を示している。再配線１１８は、１対のパターン突起１１６を互いに連結する形態で形成され、場合によっては、ダム１１４上にも形成されることができる。再配線１１８は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）などの金属及びそれらの組み合わせからなる。例えば、クロム／銅／チタニウム（Ｃｒ／Ｃｕ／Ｔｉ）、チタニウム／銅／ニッケル（Ｔｉ／Ｃｕ／Ｎｉ）、クロム／銅／ニッケル（Ｃｒ／Ｃｕ／Ｎｉ）、チタニウム／タングステン／ニッケル（Ｔｉ／Ｗ／Ｎｉ）などの組み合わせが使用可能である。各々の金属層は、必要に応じて、５０Å乃至２５μｍの厚みで形成される。
再配線１１８を構成する金属層の形成方法は、例えば、スパッタリング（sputtering）又は電解メッキ（electroplating）を利用することができ、パターニングのために、感光剤マスク（photoresist mask）を利用することができる。しかし、再配線金属層の形成方法が必ずこれらに限定されるものではなく、蒸着（deposition）、無電解メッキ（electroless plating）、スクリーンプリント（screen printing）、又はインクプリント（ink printing）なども使用可能である。
以上説明した方法で製造された再配線基板１００は、後述するように、ウェーハと接合され、ウェーハレベルチップスケールパッケージの製造に用いられる。
（ウェーハ）
図３は、本発明の実施例に係るウェーハレベルチップスケールパッケージの製造方法に使われるウェーハ２００の断面図である。
ウェーハ２００は、単結晶シリコンのような半導体物質からなる厚み７００μｍ乃至８００μｍの薄い基板（以下、「半導体基板」という）２０１を母材にして製作される。半導体基板２０１は、活性面（active surface）２０２と非活性面２０４とを備えた基板であることができる。ここで、非活性面２０４は、半導体基板２０１の活性面の反対面または側面を指す意味として使われる。
半導体基板２０１の活性面２０２には、電気的連結端子として使われる多数のチップパッド（chip pad）２１４が形成される。また、チップパッド２１４を除いた活性面２０２の全体には、保護膜（passivation layer）２１６が形成される。チップパッド２１４は、例えば、アルミニウム（Ａｌ）からなる。しかし、チップパッド２１４の材質が必ずこれに限定されるものではなく、他の材質、例えば、アルミニウム（Ａｌ）と銅（Ｃｕ）の合金からなることができる。保護膜２１６は、例えば、酸化シリコン（silicon oxide）または窒化シリコン（silicon nitride）材質からなる。
チップパッド２１４には、所定の金属層（以下、「パッド金属層」という）２１８がさらに形成されることが好ましい。パッド金属層２１８は、前述した再配線（図２ｄの１１８）と同じ金属または異なる金属からなることができる。好ましくは、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）または銅（Ｃｕ）が、１μｍ乃至３μｍの厚みで蒸着されることができ、その上に金（Ａｕ）のような酸化抵抗力の強い金属、または錫（Ｓｎ）のような導電性酸化膜を形成する金属が１００Å乃至５μｍの厚みでさらに形成されることができる。パッド金属層２１８の形成方法は、例えば、気化蒸着（evaporation）またはスパッタリフト−オフ（sputter lift-off）を利用できるが、必ずこれらに限定されるものではない。
イメージセンサチップのような光電子素子を含むウェーハである場合、半導体基板２０１の活性面２０２には、ピクセルアレイとマイクロレンズとから構成される受光部２１２がさらに形成されることができる。
以上説明したウェーハ２００は、前述した再配線基板（図２ｄの１００）と接合され、ウェーハレベルチップスケールパッケージが製造される。
（ウェーハレベルチップスケールパッケージの製造方法）
図４ａ乃至図４ｉは、本発明の実施例に係る再配線基板１００を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
図４ａは、ウェーハ２００と再配線基板１００との接合段階を示している。再配線基板１００は、ウェーハ２００と整列された後、感光性接着剤（photosensitive adhesive）１２０を介して接合される。感光性接着剤１２０は、例えば、エポキシ（epoxy）であり、ウェーハ２００の受光部２１２を覆わないように、再配線基板１００またはウェーハ２００に選択的に塗布される。一方、ウェーハ２００のチップパッド２１４とそれに対応する再配線基板１００のパターン突起１１６とは、インジウム（Ｉｎ）材質の接着剤１２２を用いて接合される。インジウム接着剤１２２を利用する場合の接合は、レーザ溶接方法により行われる。
また、ウェーハ２００と再配線基板１００の接合段階は、異方性導電材（anisotropic conductive material）、ナノ接続ペースト（nano interconnection paste）のような公知のいろいろな接合手段を用いて行われることができる。
図４ｂは、ウェーハ裏面研磨段階を示している。ウェーハ２００に再配線基板１００を接合した後、必要に応じて、半導体基板２０１の裏面２０４を機械的に研磨して、ウェーハ２００の厚みを減少させることができる。ウェーハ裏面研磨により、ウェーハ２００の厚みは、５０μｍ乃至１５０μｍに減少することができる。
図４ｃは、ウェーハ２００に貫通孔２２０を形成する段階を示している。上述したように、再配線基板１００のパターン突起１１６はペアで形成される。さらに、ペアのパターン突起１１６のうち一方はウェーハ２００のチップパッド２１４に接触するようになる。貫通孔２２０は、再配線基板１００に形成されたパターン突起１１６のうち、チップパッド２１４と接触しないパターン突起１１６の位置に対応して形成する。貫通孔２２０の形成方法は、レーザドリル（laser drill）または機械的ドリル（mechanical drill）のようなドリル方法、プラズマを用いたドライエッチング（plasma dry etching）または反応性イオンエッチング（reactive ion etching）のようなエッチング方法、その他に当技術分野でよく知られた貫通孔形成技術を利用することができる。
エッチング方法を用いて貫通孔２２０を形成する場合の例が図５ａ乃至図５ｅに示されている。
図５ａ乃至図５ｅを参照すれば、まず、半導体基板２０１の裏面２０４に感光剤（photoresist）２４０を塗布する（図５ａ）。次いで、露光及び現像を進行して、感光剤パターン２４１を形成する（図５ｂ）。次いで、感光剤パターン２４１を介してプラズマエッチング工程を進行することによって、半導体基板２０１を選択的にエッチングする（図５ｃ）。この際、プラズマエッチング工程は、例えば、六フッ化硫黄（sulfur hexafluoride；ＳＦ６）ガスを用いて進行する。次いで、感光剤パターンを除去し、半導体基板２０１の裏面２０４に、エポキシのような熱硬化性樹脂２４２を塗布する（図５ｄ）。この時、熱硬化性樹脂２４２の塗布方法は、例えば、スピン−オン（spin-on）またはスプレイ（spray）方法を利用する。次いで、熱硬化性樹脂２４２を選択的にエッチングして、半導体基板２０１ではなく熱硬化性樹脂２４２に貫通孔２２０を形成する（図５ｅ）。
ウェーハ２００に貫通孔２２０を形成した後、導電層（conductive layer）２２２を形成する。図４ｄは、導電層２２２の形成段階を示している。導電層２２２は、貫通孔２２０の内部と半導体基板２０１の裏面２０４に形成される。導電層２２２の材質は、金属または導電性の高い非金属物質であることができる。例えば、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、ニッケル（Ｎｉ）、インジウム錫化合物（ＩＴＯ）の中から選択された物質又はそれらの組み合わせであることができる。好ましくは、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）の順にメッキを行って導電層２２２を形成される。
導電層（以下、「第１導電層」という）２２２を形成した後、必要に応じて、第２導電層２２４をさらに形成することができる。図４ｅは、第２導電層２２４の形成段階を示している。第２導電層２２４は、接着層（adhesive layer）、シード層（seed layer）、拡散防止層（diffusion barrier）、ソルダーウェット層（solder wetting layer）としての役目をする。第２導電層２２４の材質は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、チタニウムタングステン（ＴｉＷ）の中から選択された物質又はそれらの組み合わせからなることができる。例えば、チタニウム／銅／ニッケル／金（Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ）、クロム／銅／ニッケル／金（Ｃｒ／Ｃｕ／Ｎｉ／Ａｕ）、チタニウムタングステン／ニッケル（ＴｉＷ／Ｎｉ）などの組み合わせが使用可能である。なお、これらの第１及び第２導電層２２２及び２２４のリストは例示にすぎず、本発明を限定するものではない。
図４ｆは、第１導電性配線２２３と第２導電性配線２２５の形成段階を示している。第１導電性配線２２３と第２導電性配線２２５は、第２導電層２２４上に感光剤マスク２２６を形成し、第１導電層２２２と第２導電層２２４を選択的に除去することによって形成することができる。導電層２２２、２２４の選択的除去方法は、公知のエッチング方法またはレーザトリミング（laser trimming）方法を利用できる。
導電層２２２、２２４を形成した後、選択的にエッチングする方法の代りに、パターンメッキ（pattern plating）を用いて導電性配線２２３、２２５を形成することもできる。パターンメッキは、導電性配線と同じパターンを有する感光剤パターンを予め形成した後、選択的に電解メッキを実施する方法である。
次いで、図４ｇは、絶縁保護膜（dielectric protective layer）２２８の形成段階を示している。絶縁保護膜２２８は、例えば、公知のフォトソルダーレジスト（photo solder resist；ＰＳＲ）物質で形成することができる。絶縁保護膜２２８は、導電性配線２２３、２２５を保護し、その一部を露出させて外部接続端子が形成されるべき領域を形成する。
図４ｈは、外部接続端子（external connection terminal）２３０の形成段階を示している。外部接続端子２３０は、例えば、ソルダー（solder）または金（Ａｕ）からなるバンプ（bump）またはボール（ball）の形態を有する。外部接続端子２３０は、半導体基板２０１の非活性面に形成する。すなわち、図示のように、半導体基板２０１の裏面２０４に形成することができるが、半導体基板２０１の側面に形成してもよい。
最後に、図４ｉは、個別チップの分離（dicing）段階を示している。スクライブ領域２３２に沿って再配線基板１００とウェーハ２００を切断することによって、各々のチップ単位で完成されたウェーハレベルパッケージを分離する。この段階は、例えば、ダイアモンドホイール（wheel）またはレーザを用いて行うことができる。
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板の製造方法を示す断面図である。 本発明の実施例に係る再配線基板の製造方法を示す断面図である。 本発明の実施例に係る再配線基板の製造方法を示す断面図である。 本発明の実施例に係る再配線基板の製造方法を示す断面図である。 本発明の実施例に係るウェーハレベルチップスケールパッケージの製造方法に使われるウェーハの断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。 本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。 本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。 本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。 本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。 本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。
符号の説明
１００ 再配線基板
１１０ 透明絶縁基板
１１２ 絶縁層
１１４ ダム
１１６ パターン突起
１１８ 再配線
１２０ 感光性接着剤
１２２ 接着剤
２００ ウェーハ
２０１ 半導体基板
２０２ 活性面
２０４ 非活性面
２１４ チップパッド
２１６ 保護膜
２１８ 金属層
２２０ 貫通孔
２２２ 第１導電層
２２４ 第２導電層
２２３ 第１導電性配線
２２５ 第２導電性配線
２２６ 感光剤マスク
２２８ 絶縁保護膜
２３０ 外部接続端子
２３２ スクライブライン
２４０ 感光剤
２４１ 感光剤パターン
２４２ 熱硬化性樹脂

Claims (24)

  1. （ａ）透明絶縁基板及び前記透明絶縁基板に形成された再配線を有する再配線基板を作製する工程と、
    （ｂ）活性面及び少なくとも一つの非活性面を有する半導体基板を有し、前記活性面にチップパッドが形成されたウェーハを用意する工程と、
    （ｃ）前記再配線の第１部分が前記チップパッドと接触するように、前記再配線基板を前記ウェーハに接合する工程と、
    （ｄ）前記活性面から前記非活性面に延びる貫通孔を前記ウェーハに、前記再配線の第２部分が前記貫通孔に露出するように形成する工程と、
    （ｅ）前記貫通孔及び前記非活性面に導電性配線を形成する工程と、
    （ｆ）前記非活性面に形成される前記導電性配線に外部接続端子を形成する工程と、
    （ｇ）前記再配線基板及び前記ウェーハをスクライブ線にそって分離する工程と、
    を備えることを特徴とするウェーハレベルチップスケールパッケージの製造方法。
  2. 前記（ａ）工程は、
    （ａ−１）前記透明絶縁基板を用意する工程と、
    （ａ−２）前記透明絶縁基板に絶縁層を塗布する工程と、
    （ａ−３）前記絶縁層をパターニングしてパターン突起を形成する工程と、
    （ａ−４）前記パターン突起に前記再配線を形成する工程と、
    を備えることを特徴とする請求項１に記載のウェーハレベルチップスケールパッケージの製造方法。
  3. 前記透明絶縁基板は、ガラス、石英、アクリル樹脂のうちいずれか１つからなることを特徴とする請求項１又は２に記載のウェーハレベルチップスケールパッケージの製造方法。
  4. 前記（ａ−３）工程は、前記絶縁層をパターニングしてダムを形成する工程をさらに備えることを特徴とする請求項２に記載のウェーハレベルチップスケールパッケージの製造方法。
  5. 前記（ａ−３）工程は、前記チップパッドに接続する第１パターン突起と、前記貫通孔に露出する第２パターン突起とが対をなすように、前記パターン突起を形成する工程であることを特徴とする請求項２に記載のウェーハレベルチップスケールパッケージの製造方法。
  6. 前記絶縁層は、ポリマーからなることを特徴とする請求項２、４及び５のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  7. 前記再配線は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項１から６のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  8. 前記（ａ−４）工程は、スパッタリング、電解メッキ、蒸着、無電解メッキ、スクリーンプリント、インクプリントのうちいずれか１つを用いて行われることを特徴とする請求項２に記載のウェーハレベルチップスケールパッケージの製造方法。
  9. 前記ウェーハは、前記活性面に形成された受光部をさらに備えることを特徴とする請求項１から８のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  10. 前記ウェーハは、前記チップパッドに形成されたパッド金属層をさらに備えることを特徴とする請求項１から９のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  11. 前記パッド金属層は、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項１０に記載のウェーハレベルチップスケールパッケージの製造方法。
  12. 前記（ｃ）工程における前記再配線基板と前記ウェーハの間の接合は、感光性接着剤を用いて行われることを特徴とする請求項１から１１のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  13. 前記（ｃ）工程で、前記再配線と前記チップパッドとは、インジウム（Ｉｎ）材質の接着剤を用いて接触されることを特徴とする請求項１から１２のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  14. 前記（ｃ）工程における前記再配線基板と前記ウェーハの間の接合は、異方性導電材またはナノ接続ペーストを用いて行われることを特徴とする請求項１から１１のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  15. 前記（ｃ）工程の後に、前記ウェーハの厚みを減少させるために、前記ウェーハの裏面を機械的に研磨する工程をさらに備えることを特徴とする請求項１から１４のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  16. 前記研磨工程によって前記ウェーハの厚みを、５０μｍ乃至１５０μｍにすることを特徴とする請求項１５に記載のウェーハレベルチップスケールパッケージの製造方法。
  17. 前記（ｄ）工程は、レーザドリル、機械的ドリル、プラズマドライエッチング、反応性イオンエッチングのうちいずれか１つを用いて行われることを特徴とする請求項１から１０のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  18. 前記（ｅ）工程は、前記貫通孔及び前記非活性面に少なくとも一つの導電層を形成する工程と、前記導電層を選択的に除去して、前記導電性配線を形成する工程とを備えることを特徴とする請求項１から１７のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  19. 前記（ｅ）工程は、前記非活性面に、前記導電性配線と対応して感光剤パターンを形成する工程と、前記感光剤パターンを介して選択的に電解メッキを実施して、前記導電性配線を形成する工程とを備えることを特徴とする請求項１から１８のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  20. 前記導電性配線は、第１導電性配線と、前記第１導電性配線上に形成される第２導電性配線とを備えることを特徴とする請求項１から１９のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  21. 前記第１導電性配線は、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、ニッケル（Ｎｉ）、インジウム錫化合物（ＩＴＯ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項２０に記載のウェーハレベルチップスケールパッケージの製造方法。
  22. 前記第２導電性配線は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、チタニウムタングステン（ＴｉＷ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項２０又は２１に記載のウェーハレベルチップスケールパッケージの製造方法。
  23. 前記（ｅ）工程の後に、前記導電性配線を保護し端子位置を定義するように前記導電性配線上に絶縁保護膜を形成する工程をさらに備えることを特徴とする請求項１から２２のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
  24. 前記（ｆ）工程の前記外部接続端子は、前記半導体基板の裏面、又は前記半導体基板の少なくとも一つの側面に形成されることを特徴とする請求項１から２３のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
JP2005295103A 2004-10-08 2005-10-07 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 Expired - Fee Related JP4993893B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-080155 2004-10-08
KR20040080155 2004-10-08

Publications (2)

Publication Number Publication Date
JP2006108690A true JP2006108690A (ja) 2006-04-20
JP4993893B2 JP4993893B2 (ja) 2012-08-08

Family

ID=36145870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005295103A Expired - Fee Related JP4993893B2 (ja) 2004-10-08 2005-10-07 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法

Country Status (5)

Country Link
US (1) US7264995B2 (ja)
JP (1) JP4993893B2 (ja)
KR (1) KR100676493B1 (ja)
CN (1) CN100416785C (ja)
TW (1) TWI273682B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117771A (ja) * 2007-11-09 2009-05-28 Fujikura Ltd 半導体パッケージの製造方法
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
CN101562175B (zh) * 2008-04-18 2011-11-09 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构及其应用的成像装置
KR101099583B1 (ko) 2010-04-16 2011-12-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법
JP2012004601A (ja) * 2011-10-03 2012-01-05 Fujikura Ltd 半導体パッケージの製造方法
TWI457685B (zh) * 2006-09-29 2014-10-21 Lam Res Corp 用以定位及檢驗基底之補償校正方法及配置
TWI512851B (zh) * 2012-09-01 2015-12-11 Alpha & Omega Semiconductor 帶有厚底部基座的晶圓級封裝器件及其製備方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
US7618857B2 (en) * 2007-01-17 2009-11-17 International Business Machines Corporation Method of reducing detrimental STI-induced stress in MOSFET channels
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR101458538B1 (ko) 2007-07-27 2014-11-07 테세라, 인코포레이티드 적층형 마이크로 전자 유닛, 및 이의 제조방법
CN103178032B (zh) 2007-07-31 2017-06-20 英闻萨斯有限公司 使用穿透硅通道的半导体封装方法
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
KR20100039686A (ko) 2008-10-08 2010-04-16 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
TWI446498B (zh) 2009-03-13 2014-07-21 Tessera Inc 具有延伸穿越銲墊之通孔的堆疊微電子總成
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8232142B2 (en) * 2009-09-14 2012-07-31 Tyco Electronics Services Gmbh Self-aligned silicon carrier for optical device supporting wafer scale methods
US8148206B2 (en) * 2009-10-27 2012-04-03 Freescale Semiconductor, Inc. Package for high power integrated circuits and method for forming
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
KR101460271B1 (ko) 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
CN102592982B (zh) * 2011-01-17 2017-05-03 精材科技股份有限公司 晶片封装体的形成方法
CN102184903B (zh) * 2011-03-09 2013-06-19 格科微电子（上海）有限公司 一种封装的半导体芯片及其通孔的制造方法
CN102779800B (zh) * 2011-05-09 2015-10-07 精材科技股份有限公司 晶片封装体及其形成方法
TWI484597B (zh) * 2011-05-09 2015-05-11 Xintec Inc 晶片封裝體及其形成方法
CN102774805B (zh) * 2011-05-13 2015-10-28 精材科技股份有限公司 晶片封装体及其形成方法
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
CN102544040B (zh) * 2012-01-17 2014-06-25 中国科学院上海微系统与信息技术研究所 利用TSV技术实现GaAs图像传感器的圆片级封装方法
TWI488231B (zh) * 2012-01-18 2015-06-11 Xintec Inc 半導體封裝件及其製法與製作其系統
US8944309B2 (en) * 2012-10-25 2015-02-03 The Regents Of The University Of Michigan Organic vapor jet print head with solder joint
CN103441103B (zh) * 2013-08-29 2016-06-01 华进半导体封装先导技术研发中心有限公司 晶圆切割方法
US10042488B2 (en) * 2014-04-04 2018-08-07 Synaptics Incorporated Through silicon vias for backside connection
EP2966562A1 (en) * 2014-07-09 2016-01-13 Nexenta Systems, Inc. Method to optimize inline i/o processing in tiered distributed storage systems
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9831218B1 (en) 2017-04-05 2017-11-28 Xilinx, Inc. Wafer to wafer stacking
US10141259B1 (en) 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
CN110400787B (zh) * 2019-06-26 2023-04-28 中国电子科技集团公司第三十八研究所 一种硅基垂直互联结构及制备方法
US11064615B2 (en) 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
KR102578888B1 (ko) * 2020-07-22 2023-09-15 주식회사 네패스 반도체 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199626A (ja) * 1996-01-05 1997-07-31 Siemens Ag 半導体デバイス及びその製造方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP2002289633A (ja) * 2001-01-18 2002-10-04 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2002353402A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003163341A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP2004006835A (ja) * 2002-04-23 2004-01-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005501414A (ja) * 2001-08-24 2005-01-13 カール−ツアイス−シュティフツンク コンタクトを形成するための方法およびプリント回路パッケージ
JP2005286028A (ja) * 2004-03-29 2005-10-13 Sharp Corp 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP2005311117A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3850855T2 (de) * 1987-11-13 1994-11-10 Nissan Motor Halbleitervorrichtung.
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
CN100365781C (zh) * 2002-10-14 2008-01-30 矽品精密工业股份有限公司 球栅阵列式半导体芯片封装制程
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199626A (ja) * 1996-01-05 1997-07-31 Siemens Ag 半導体デバイス及びその製造方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP2002289633A (ja) * 2001-01-18 2002-10-04 Ibiden Co Ltd 半導体チップおよびその製造方法
JP2002353402A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005501414A (ja) * 2001-08-24 2005-01-13 カール−ツアイス−シュティフツンク コンタクトを形成するための方法およびプリント回路パッケージ
JP2003163341A (ja) * 2001-11-29 2003-06-06 Olympus Optical Co Ltd 固体撮像装置
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP2004006835A (ja) * 2002-04-23 2004-01-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005286028A (ja) * 2004-03-29 2005-10-13 Sharp Corp 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
JP2005311117A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI457685B (zh) * 2006-09-29 2014-10-21 Lam Res Corp 用以定位及檢驗基底之補償校正方法及配置
JP2009117771A (ja) * 2007-11-09 2009-05-28 Fujikura Ltd 半導体パッケージの製造方法
US8048804B2 (en) 2007-11-09 2011-11-01 Fujikura Ltd. Method of manufacturing semiconductor package
CN101562175B (zh) * 2008-04-18 2011-11-09 鸿富锦精密工业（深圳）有限公司 影像感测器封装结构及其应用的成像装置
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
KR101099583B1 (ko) 2010-04-16 2011-12-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법
JP2012004601A (ja) * 2011-10-03 2012-01-05 Fujikura Ltd 半導体パッケージの製造方法
TWI512851B (zh) * 2012-09-01 2015-12-11 Alpha & Omega Semiconductor 帶有厚底部基座的晶圓級封裝器件及其製備方法

Also Published As

Publication number Publication date
TWI273682B (en) 2007-02-11
KR20060052055A (ko) 2006-05-19
JP4993893B2 (ja) 2012-08-08
TW200625564A (en) 2006-07-16
US20060079019A1 (en) 2006-04-13
US7264995B2 (en) 2007-09-04
CN1779934A (zh) 2006-05-31
KR100676493B1 (ko) 2007-02-01
CN100416785C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
JP4993893B2 (ja) 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
KR100605314B1 (ko) 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
KR100884238B1 (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP2005045268A (ja) 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
KR20010083204A (ko) 반도체장치 및 그 제조방법
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP4828261B2 (ja) 半導体装置及びその製造方法
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP4324572B2 (ja) バンプの形成方法
JP5238985B2 (ja) 半導体装置の製造方法
JP2004080006A (ja) 半導体装置の製造方法
JP2007134735A (ja) 光素子及びその製造方法並びに電子機器
KR100775931B1 (ko) 리플로 솔더를 이용한 3차원 칩 적층 방법
US11869844B2 (en) Semiconductor device
JP3877700B2 (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2005150578A (ja) 半導体装置及びその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2006191152A (ja) 半導体装置及びその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP2007294690A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060802

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4993893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees