Nothing Special   »   [go: up one dir, main page]

JP2005516392A - 炭化珪素薄層の受け取り基板への最適移載方法 - Google Patents

炭化珪素薄層の受け取り基板への最適移載方法 Download PDF

Info

Publication number
JP2005516392A
JP2005516392A JP2003562980A JP2003562980A JP2005516392A JP 2005516392 A JP2005516392 A JP 2005516392A JP 2003562980 A JP2003562980 A JP 2003562980A JP 2003562980 A JP2003562980 A JP 2003562980A JP 2005516392 A JP2005516392 A JP 2005516392A
Authority
JP
Japan
Prior art keywords
substrate
raw material
thin layer
region
material substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003562980A
Other languages
English (en)
Other versions
JP2005516392A6 (ja
JP4549063B2 (ja
Inventor
ジゼレン、ブルーノ
ルテートル、ファブリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005516392A publication Critical patent/JP2005516392A/ja
Publication of JP2005516392A6 publication Critical patent/JP2005516392A6/ja
Application granted granted Critical
Publication of JP4549063B2 publication Critical patent/JP4549063B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本発明は、原材料基板(1)から派生した単結晶炭化珪素薄層(100)を受け取り基板(4)へ移載する方法に関し、この方法は、原材料基板の前面に主にＨ＋イオンによる衝撃を与えて脆化領域(5)を形成する工程と、脆化領域(5)に沿って薄層(100)を原材料基板(1)の残余部分(10)から分離する工程とを含み、注入量ＤをＨ＋イオン数/cm2で表し、keVで表した注入エネルギーＥを９５keV以上とするとき、下記の不等式
[(Ｅ×1・1014＋5・1016)／1.1]≦Ｄ≦[(Ｅ×1・1014＋5・1016)／0.9]
に従ってＨ＋イオンの注入を実行することと、結合工程の後に受け取り基板(4)へ移載されていない原材料基板(1)における薄層(100)の領域(12)を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする。

Description

本発明は、同一材料の原材料基板から派生した単結晶炭化珪素（SiC）の薄層を受け取り基板、即ち補強支持基板へ移載する最適化された方法に関し、この方法は特に係る薄層の移載後に原材料基板の再利用を可能にするものである。
冒頭に述べたような方法は商標「スマートカット（Smart Cut）」として知られており、例えば薄層を原材料基板から酸化シリコン又は多結晶炭化珪素型の受け取り基板へ移載することが可能である。この方法はまた、薄層を取り出した後の原材料基板の再利用も同様に可能にする。
しかしながら、毎回の薄層の移載操作後は、原材料基板の上部表面は或る程度の表面不規則性を有している。
これら表面不規則性の発生を添付の図１〜図５を参照して説明する。これらの図は「スマートカット」法を実行する具体的な工程の例を順に示している。この方法自体は当業者に公知であり、ここでは詳述しない。
図１は、上部平坦面２を有する原材料基板１を示しており、この平坦面は「前面」と称され、この前面に対して気体核種の注入が行われる。この注入工程は、イオン注入装置を使用して、例えばＨ＋イオン（図１の矢印Ｂ）などのイオン衝撃によって実行される。
この注入は、符号３で示す脆化領域をイオンの平均注入深度ｐの近傍位置に形成するように、特定のエネルギー強度、注入量及び温度において行われる。
この脆化領域３は、原材料基板１内に二つの部分を画定する。即ち、一つは前面２と脆化領域３との間にある上部薄層１００であり、もう一つは符号１０で示す残余の基板部分である。
図２に示すように、次いで補強材、即ち受け取り基板４が原材料基板１の前面２に設けられる。
この補強材は、想定される最終用途の関数として当業者によって選択される。補強材は公知の方法、例えば蒸発、噴霧、化学蒸着によって設けることができ、或いは接着による結合も可能であり、更には英語で「ウェハ・ボンディング（wafer bonding）」として知られている「分子付着による結合」によっても設けることができる。
次いで図３に示すように、基板１の残余部分１０から薄層１００を分離する工程が実行される。矢印Ｓで示すこの分離工程は、補強材４へ機械的応力を付与するか、補強材４と基板１との積層体へ熱エネルギーを付与することによって行われる。
分子付着に用いた原材料基板１を構成するウェハは、例えば製造工程中に行われた面取り処理に起因する陥没端縁を有している。その結果、補強材４と前面２との付着力は原材料基板１のほぼ環状の周縁領域において弱められる。
従って、この補強材４を剥離する工程では、補強材４と強固に付着している薄層１００の中央部分のみが原材料基板１から分離され、一方この薄層１００のほぼ環状の周縁部は原材料基板１の残余部分１０に一体化して残留する。
このように、原材料基板１はその中央部分において脆化領域４における破断に起因する粗面１１を呈し、同時にその周縁部において受け取り基板ないし補強材４へ移載されない領域に対応する隆起領域として過剰な厚み領域１２、即ち表面凹凸隆起を呈する。
この過剰厚み領域１２の深さは、移載される薄層１００の厚さに等しい。典型的には数十ｎｍから１μｍ以上まで変化する。この深さは、水素イオンの注入エネルギー強度によって決定される。
図中、過剰厚み領域１２は簡略化及び図式化のため意図的にその断面がほぼ直角に、且つ原材料基板の残余部分１０からの厚さが強調されて示されている。実際にはもっと不規則な形状をしており、厚さもそれに応じて小さい。
次の薄層の移載プロセスの前に、原材料基板の残余部分１０を再利用できるようにリサイクル処理することが肝要である。
このリサイクル処理は、一つには表面の平坦化（矢印Ｐ）、即ち過剰厚み領域１２及び陥没部分の除去であり、別の一つには粗面１１を除去して新たな前面２’を有する基板を得るための特有の仕上げ処理（矢印Ｆ）である。
このようなリサイクル処理工程は、一般的に機械研磨及び／又は機械化学研磨によって行われる。
原材料基板１が極度に硬い材料である炭化珪素である場合、これら研磨工程には極めて長時間を要し、コスト高になってしまう。
非特許文献１には、炭化珪素への水素イオン注入の条件を選択することによって、剥離領域の面積率、即ち基板の熱処理アニーリング中に自然に剥離する炭化珪素の自由表面の面積率を変化させうることが記載されている。
アール・ビー・グレゴリー（R.B. Gregory）著，「バルク炭化珪素からの水素注入誘起薄層分離における損傷効果（The effects of damage on hydrogen-implant-induced thin-film separation from bulk silicon carbide）」，マテリアル・リサーチ・ソサエティ・シンポジウム（Material Research Society Symp.），第572巻，1999年
非特許文献１において、剥離領域の面積率の関数としてのＨ＋イオン注入量を示す結果の曲線は、注入エネルギー６０keVにおいて、イオン注入量５．５×1016 Ｈ＋/cm2で剥離領域の面積率が最大値３３％を示すベル形である。この値から逸脱すると、即ちイオン注入量が増減すると、この剥離領域の面積率が減少する。
非特許文献２には、Ｈ＋及びＳ＋イオンの共注入によって炭化珪素基板表面の完全剥離を行うことが可能であることが記載されている。
ジェイ・エイ・ベネット（J.A. Bennett）著，「Ｈ＋及びＳ＋イオン共注入による4H-SiCの表面完全剥離（Complete surface exfoliation of 4H-SiC by H+ and Si+ co-implantation）」，アプライド・フィジクス・レタース（Applied Physics Letters），第76巻，第22号，3265-3267頁，2000年5月29日
より詳細には、非特許文献２には、エネルギー１９０keVにおいて各種注入量でＳ＋イオンを注入し、エネルギー６０keVにおいてイオン注入量６×1016 Ｈ＋/cm2でＨ＋イオンを注入することにより、4H-SiC炭化珪素上で行われた実験が記載されている。５×105 Si＋/cm2かそれ以上のＳ＋注入量によって炭化珪素表面が１００％剥離されている。
しかしながら、SiC層の全面除去に必要とされるＳｉイオン注入量は、炭化珪素をアモルファスにするに充分な多さである。従って、マイクロエレクトロニクス又はオプトエレクトロニクスにおいて使用されるデバイスを後で製造するためにこの薄膜を再生することは考え難いので、この方法は良好な結晶品質の炭化珪素薄膜の移載には適していない。
本発明の課題は、前述の諸欠点を克服し、特に炭化珪素原材料基板の再利用を容易にするように注入条件を最適化することにある。
本発明によれば、この課題は、同一材料の原材料基板から派生した単結晶炭化珪素薄層を受け取り基板へ移載する方法であって、原材料基板の残余部分の再利用を図るために、以下の工程、即ち、
原材料基板の前面である平坦面に主にＨ＋イオンによって注入エネルギーＥ及び注入量Ｄの衝撃を与えて該イオンの平均注入深さｐ近傍の深さ位置に前記薄層と前記基板の残余部分との間の境界を形成する脆化領域を形成する工程と、
前記受け取り基板を前記前面に結合させる工程と、
前記脆化領域に沿って前記薄層を前記原材料基板の残余部分から分離する工程とを含む方法において、
前記脆化領域を最適化された様式で脆化するため、注入量ＤをＨ＋イオン数/cm2の単位で表し、keVで表した注入エネルギーＥを９５keV以上とするとき、下記の不等式
[(Ｅ×1・1014＋5・1016)／1.1] ≦ Ｄ ≦ [(Ｅ×1・1014＋5・1016)／0.9]
に従ってＨ＋イオンの注入を実行し、且つ、
結合工程の後に、前記受け取り基板へ移載されていない原材料基板における薄層の領域を完全又は殆ど完全に剥離するに充分なサーマルバジェット(thermal budget)を付与することを特徴とする方法によって達成される。
本発明は更に、以下の有利であるが非限定的な特徴を単独或いは組み合わせで備えることができる。
・注入イオンを専らＨ＋イオンとする。
イオンビームに晒されている間、原材料基板を意図的に加熱することなくＨ＋イオンの注入を実行する。
原材料基板が無配向の単結晶炭化珪素からなる。
先ず外部機械的応力の付与により前記最適化された脆化領域に沿って分離を実行し、次いで受け取り基板へ移載されていない薄層の領域を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与する。
最適化された脆化領域に沿った分離と、受け取り基板へ移載されていない薄層の領域の完全又は殆ど完全な剥離とを、適切なサーマルバジェットの付与により同時に行う。
薄層から前記領域を完全又は殆ど完全に剥離するに必要なサーマルバジェットの付与を７００℃を超えた温度で行う。
イオン衝撃をランダムに実行する。
イオン衝撃工程の前に、原材料基板を約５０ｎｍ以下の厚さのアモルファス材料層で被覆しておく。
原材料基板の前面への受け取り基板の結合を分子付着によって行う。
前面と受け取り基板の接触面との少なくとも一方の面を中間結合層で被覆しておく。
アモルファス材料層及び／又は中間結合層を酸化珪素（SiO２）又は窒化珪素（Si３N４）から選択された材料で形成する。
受け取り基板を、シリコン、炭化珪素、窒化ガリウム、窒化アルミニウム、サファイア、リン化インジウム、ヒ化ガリウム又はゲルマニウムから選択する。
受け取り基板を低酸素含量のゾーン溶融法によって得たシリコン基板とする。
分離後に得られた原材料基板の残余部分の前面に対する仕上げ処理工程を更に含む。
純粋に例示のための添付図面に基づいて本発明の実施形態を詳述すれば以下の通りである。
以下、本発明による方法を図６〜図１８を参照して説明する。
図６〜図８は図１〜図５と極めて類似しており、同一要素には同一符号を付して示してある。
図６から明らかなように、本発明の目的は、イオン注入の平均深さｐの近傍に「最適化された脆化領域」と称する領域５を形成し、薄層１００を分離してから適当なサーマルバジェットを付与した後に、従来法において基板の残余部分１０と一体化して残留していた隆起過剰厚み領域１２（図３参照）の１００％又はほぼ１００％を剥離可能とするように単結晶炭化珪素からなる原材料基板１内の原子種の注入条件Ｂを最適化することにある。
ここで、「最適化された脆化」とは、使用する脆化メカニズムを最適な方法で活性化するために、正確に制御された状況で結晶内に原子種を導入することを意味する。
本発明の範疇において、原子種の注入はＨ＋イオンによる基板１の前面２のイオン衝撃を含み、これはまたＨ＋イオンとヘリウム若しくはホウ素イオンとの共衝撃としてもよいが、その場合はＨ＋イオンが依然として主要部を占めるものとする。
単結晶炭化珪素原材料基板１の表面へのこれらイオンの注入は、イオンビーム注入装置を用いて行う。
炭化珪素原材料基板１の表面における注入の種々の試験が最適条件を決定するために実行された。
炭化珪素の結晶構造を表す図７及び図８に示したように、イオン注入Ｂは原材料基板１の平坦な表面２に対して常に垂直に行う。
配向した炭化珪素結晶（英語表現で"on axis"として当業者に知られている）に対応する図７に示す例では、シリコン原子と炭素原子の積層が上部平坦面、即ち前面に対して平行な面内にある。従ってイオンはこの結晶の結晶成長軸Ｃに対して平行に侵入する。
これに対し、無配向の炭化珪素結晶（英語表現で"off axis"として当業者に知られている）に対応する図８に示す例では、シリコン原子と炭素原子の積層が前面２に対して平行ではなく角度αをなす傾斜面内にある。従ってイオンは前面２に垂直で結晶成長軸Ｃから角度αだけ外れた軸に沿って侵入する。
無配向結晶は、一般に結晶を切断する人工的な手法で得られる。角度αは種々の値とすることができる。現在市販の炭化珪素結晶では、３．５°、８°又は１５°である。
これら二つの場合において、イオン注入の結果としてマイクロキャビティ５０が主に結晶成長軸Ｃに垂直な面内に形成される。
従って、配向結晶におけるマイクロキャビティ５０は前面２に対し平行であり、前面２の平面に平行な最適化された脆化領域５を形成する。この脆化領域はほぼ連続的な破断線として生じるが、一方、無配向結晶ではマイクロキャビティ５０が前面２の平面に対して傾斜しており、連続破断線を形成しない。
所定のイオン注入量Ｄ及び注入エネルギーＥでは、無配向結晶に注入を施した方が領域５の脆化が進み、更には後工程での過剰厚み部分１２の剥離の面積率が向上することが経験的に確認されている。
本発明の方法における有利な実施形態においては、このイオン注入は「チャネリング」と称される現象を避けるためにランダムに実行される。
チャネリング現象は、特定チャネル又は結晶軸に沿ってイオンが注入されたときに発生する。そのように導入されたイオンは、その軌跡において僅かな数の原子としか遭遇することがなく、結果として僅かな相互作用しか起きず、イオンが破壊される確率が僅かである。従って、これらイオンはより深くに注入される。
本発明による方法においては、チャネリング注入は工業的に実現可能な方法ではないので、産業上の理由からこのチャネリング現象をむしろ避けることが求められる。
更に、解離工程において最終的に得られる剥離面積率を向上させ、ランダム注入モードで操作するためには、基板１の前面２に形成したアモルファス材料層２０を介してイオン注入を実行することが好ましい（必須ではない）。この変形実施形態は図９に示されている。
このアモルファス材料層２０は、酸化珪素（SiO２）又は窒化珪素（Si３N４）の被覆層であることが好ましい。但し、このアモルファス層は、以下に明確にする注入エネルギーＥと注入量Ｄとの関係を変更する懼れがあることから、約５０ｎｍ（５×10−9ｍ）の厚さを超えないものとする。
最後に、実際に行った実験において、このイオン注入は外部熱源を用いず、即ち注入によって炭化珪素基板を実質的にその温度にし得る最大温度である約２００℃で実行すると好適であることが明らかとなっている。
注入中、例えば６５０℃を著しく超える温度まで基板が加熱されると、巨視的剥離現象の停滞又は抑制が観察される。これは、工程に関与する注入中の拡散及び再結晶メカニズムの活性化によって説明される。制御されていない本来の部位によるこの活性化は、所望の剥離作用の制御を低下させる。
その他、注入量Ｄと使用される注入エネルギーＥとの最適な組み合わせを決定するために補足的な実験が行われた。これらの実験は後に詳述する。
次いで受け取り基板４を原材料基板１の前面２にボンディングする。
この基板４のボンディングは、エレクトロニクス分野に最適な結合方法である分子付着によって実行することが有利であり、特にこの方法は利用される結合力が均一であり、異なる性質の複数の材料を一つに結合できるためである。但し、別の公知の従来技術によって実行することも同様に可能である。
ボンディングは、受け取り基板４の面のうち「接触面」と称する面４０を原材料基板１の前面２に直接被着させる（図１０）か、基板４の接触面４０若しくは原材料基板１の前面２或いはこれら両面上に形成した単一又は複数の中間結合層６を介して被着させる（図１１）ことによって実行可能である。
これら中間結合層６は、例えば酸化珪素（SiO２）又は窒化珪素（Si３N４）からなる絶縁層又は導電層である。
注目すべきは、イオン注入Ｂをアモルファス材料層２０を介して行う場合はアモルファス材料層２０が中間結合層６の一部として機能できることである。
図１２及び図１３にそれぞれ示したような積層体が得られる。
受け取り基板は、シリコン、炭化珪素、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、サファイア、リン化インジウム（InP）、ヒ化ガリウム（GaAs）又はゲルマニウム（Ge）から選択することが好ましい（必須ではない）。その他の材料も同様に使用可能であることは述べるまでもない。
この受け取り基板は、例えばゾーン溶融成長法によって得たシリコンのような酸素含量の低い脆弱基板、即ち多結晶から出発してゾーン溶融法によって得た単結晶シリコンとすることも可能である。
次いで、受け取り基板４と薄層１００を原材料基板１の残余部分１０から分離する（矢印Ｓ）。
この分離Ｓは、外部機械的応力の付与（図１４参照）、或いは適当なサーマルバジェットでの熱処理（図１７参照）のいずれによっても実行可能である。
これら外部機械的応力の付与は、当業者に公知の手法で例えば剪断力、牽引力又は圧縮力を付与することにより実行でき、或いは超音波の付与、静電場若しくは電磁場の付与により実現することもができる。
外部機械的応力を用いて分離Ｓを行った場合は、後処理として、受け取り基板４に結合しなかった薄層１００の周縁隆起領域１２を原材料基板１から完全若しくはほぼ完全に剥離させるに適したサーマルバジェットによって加熱アニーリング処理を行う（図１５）。このサーマルバジェットは、アニーリング熱処理の温度と処理時間との積に対応する。
尚、この処理は、同様の操作を進めるために現在使用されている研磨法よりも単純且つ迅速に利用できることは述べるまでもない。
その後は原材料基板１の適切な仕上げ工程Ｆを残すのみである（図１６）。
この仕上げ工程は粗面１１の除去を目的としている。この工程は、一般的には機械化学研磨によって行う。
薄層１００の自由表面に対する仕上げ工程も同様に行うことができる。
原材料基板１の残余部分１０からの薄層１００の分離Ｓを加熱アニーリング処理（図１７）で行った場合は、領域１２の完全又はほぼ完全な剥離が同時に生じる（図１８）。実際には、この加熱操作によって欠陥、即ちマイクロキャビティ５０がマイクロクラック５１を形成するまで成長し、このマイクロクラックが複数連結して劈開面となり、その結果として前記最適化された脆化領域５に沿った破断が生じることになる。
その後、図１６に示すように適切な仕上げ工程Ｆを行う。
Ｈ＋イオンの注入量Ｄの値と注入エネルギーＥの値との最適な組み合わせを決定するための幾つかの実験について以下に説明する。
・操作条件：
厚さ約５０nｍの酸化珪素アモルファス層で被覆された８°の無配向性単結晶炭化珪素SiC4H基板（"SiC4H ８°off-axis"として当業者に公知）の前面に対してＨ＋イオン注入を実行した。
注入温度は２００℃未満であった。
注入エネルギーＥを、それぞれ５０keV、９５keV、１４０keV及び１８０keVに選んで４回の実験を行った。
エネルギーＥの各値につき、注入量Ｄを５．２５×1016 Ｈ＋/cm2から８×1016 Ｈ＋/cm2の間で変化させた。
次いで、シリコンからなる受け取り基板４を原材料基板１に被着し、９００℃で１時間のアニーリングを行った。
続いて、従来技術で基板の残余部分と一体に残留したままであった周縁領域１２の剥離の面積率を測定した。得られた結果を下表に示す。
表中、面積率の値が１００％であるということは、受け取り基板４と密接していない（即ち、付着していなかった）領域１２の全体が剥離されたことを意味する。この値が例えば３０％であるということは、過剰厚み領域１２の僅か３０％が剥離され田だけで、この領域１２の残りの７０％は基板１の残余部分１０と一体のままであることを意味する。
Figure 2005516392
５０keV未満の注入エネルギーで行った実験では、剥離に関して良好な結果が得られていない。
実験で得られた結果を図１９のグラフに示す。図から明らかなように、９５keV以上の注入エネルギーＥの各値については１００％の剥離を可能にする注入量Ｄが存在する（ベル形の曲線が得られている）。
図２０は、１００％の剥離領域を得るための上記と同一のイオン注入エネルギーＥの関数としてＨ＋イオン注入量Ｄの関係を示すグラフである。
得られた直線は次の等式に対応している。
Ｄ＝Ｅ×１・1014＋５・1016 （１）
上式中、Ｅ≧９５keVであり、Ｈ＋イオン注入エネルギーＥはkeV、イオン注入量ＤはＨ＋/cm2の単位で表される値である。
起こりうる僅かな実験的変動や使用注入装置の制御及び製造公差に基づくＤ及びＥの値の誤差を考慮して、Ｄ値及びＥ値の組み合わせは次の不等式に従うものとする。
−ε×Ｄ≦Ｄ−（Ｅ×１・1014＋５・1016）≦ε×Ｄ （２）
上式中、Ｄ及びＥは前述と同様の意味を持ち、ε×Ｄは式（１）により得られた理論値Ｄと許容値Ｄとの間の所定値Ｅについての絶対公差を表し、εは相対公差を表している。
実験から、この相対公差εは１０％であると考えられた。
このことから次の不等式（３）が導かれる。
−０．１×Ｄ≦Ｄ−（Ｅ×１・1014＋５・1016）≦０．１×Ｄ
上式は次の不等式（４）として表すこともできる。
[(Ｅ×1・1014＋5・1016)／1.1] ≦ Ｄ ≦ [(Ｅ×1・1014＋5・1016)／0.9]
上記不等式（４）に従うＤ値とＥ値との組み合わせは、領域５の最適化された脆化を得ることを可能にし、充分なサーマルバジェットを付与すれば、受け取り基板４へ移載されなかった薄層１００における隆起領域１２の完全又はほぼ完全な除去をも可能にする。
次いで適切なサーマルバジェットを決定するために補足的な実験を行った。
７００℃未満では、SiC内の水素の拡散メカニズムは実質的に機能しない。
従って、領域１２の完全又はほぼ完全な剥離に必要なサーマルバジェットは７００℃以上、好ましくは８００℃以上とすべきであると判断することができる。
以上のように、本発明によれば、一方では良好な結晶品質のSiC薄層１００を得ることができ、他方ではその前面に凹凸隆起１２のない再利用原材料基板１を得ることができる。
従来技術による炭化珪素薄層の移載法における第１工程を示す模式図である。 図１の方法における第２工程を示す模式図である。 図１の方法における第３工程を示す模式図である。 図１の方法における第４工程を示す模式図である。 図１の方法における第５工程を示す模式図である。 本発明に係る方法の第１実施形態による脆化領域形成工程を示す模式図である。 配向炭化珪素結晶におけるシリコン原子と炭素原子の積層の様子を加味して表した図６の部分拡大模式図である。 無配向炭化珪素結晶の場合の図７と同様の部分拡大模式図である。 本発明に係る方法の第２実施形態による脆化領域形成工程を示す模式図である。 本発明に係る方法の第１実施形態による薄層移載工程を示す模式図である。 本発明に係る方法の第２実施形態による薄層移載工程を示す模式図である。 本発明に係る方法の第１実施形態による積層体を示す模式図である。 本発明に係る方法の第２実施形態による積層体を示す模式図である。 本発明に係る方法の分離工程を示す模式図である。 本発明に係る方法の隆起領域除去工程を示す模式図である。 再利用原材料基板の表面処理工程を示す模式図である。 アニーリングによる劈開面の形成の様子を示す模式図である。 本発明に係る方法の更に別の実施形態による分離工程を示す模式図である。 各種イオンエネルギー値におけるＨ＋イオン注入量Ｄと剥離面積率との関係を示す実験結果のグラフである。 １００％の剥離を果たすＨ＋イオン注入量ＤとＨ＋イオン注入エネルギーＥとの関係を示す実験結果のグラフである。

Claims (15)

  1. 同一材料の原材料基板（１）から派生した単結晶炭化珪素薄層（１００）を受け取り基板（４）へ移載する方法であって、原材料基板（１）の残余部分（１０）の再利用を図るために、以下の工程、即ち、
    原材料基板（１）の前面である平坦面（２）に主にＨ＋イオンによって注入エネルギーＥ及び注入量Ｄの衝撃を与えて該イオンの平均注入深さｐ近傍の深さ位置に前記薄層（１００）と前記基板（１）の残余部分（１０）との間の境界を形成する脆化領域（５）を形成する工程と、
    前記受け取り基板（４）を前記前面（２）に結合させる工程と、
    前記脆化領域（５）に沿って前記薄層（１００）を前記原材料基板（１）の残余部分（１０）から分離する工程とを含む方法において、
    前記脆化領域（５）を最適化された様式で脆化するため、注入量ＤをＨ＋イオン数/cm2の単位で表し、keVで表した注入エネルギーＥを９５keV以上とするとき、下記の不等式
    [(Ｅ×1・1014＋5・1016)／1.1] ≦ Ｄ ≦ [(Ｅ×1・1014＋5・1016)／0.9]
    に従ってＨ＋イオンの注入を実行し、且つ、
    結合工程の後に、前記受け取り基板（４）へ移載されていない原材料基板（１）における薄層（１００）の領域（１２）を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする炭化珪素薄層の受け取り基板への最適移載方法。
  2. 注入イオンを専らＨ＋イオンとすることを特徴とする請求項１に記載の方法。
  3. イオンビームに晒されている間、原材料基板（１）を意図的に加熱することなくＨ＋イオンの注入を実行することを特徴とする請求項１又は２に記載の方法。
  4. 原材料基板（１）が無配向の単結晶炭化珪素からなることを特徴とする請求項１〜３のいずれか１項に記載の方法。
  5. 先ず外部機械的応力の付与により前記最適化された脆化領域（５）に沿って分離を実行し、次いで受け取り基板（４）へ移載されていない薄層（１００）の領域（１２）を完全又は殆ど完全に剥離するに充分なサーマルバジェットを付与することを特徴とする請求項１〜４のいずれか１項に記載の方法。
  6. 最適化された脆化領域（５）に沿った分離と、受け取り基板(４)へ移載されていない薄層（１００）の領域（１２）の完全又は殆ど完全な剥離とを、適切なサーマルバジェットの付与により同時に行うことを特徴とする請求項１〜５のいずれか１項に記載の方法。
  7. 薄層（１００）から前記領域（１２）を完全又は殆ど完全に剥離するに必要なサーマルバジェットの付与を７００℃を超えた温度で行うことを特徴とする請求項１〜６のいずれか１項に記載の方法。
  8. イオン衝撃をランダムに実行することを特徴とする請求項１〜７のいずれか１項に記載の方法。
  9. イオン衝撃工程の前に、原材料基板（１）を約５０ｎｍ以下の厚さのアモルファス材料層（２０）で被覆しておくことを特徴とする請求項１〜８のいずれか１項に記載の方法。
  10. 原材料基板（１）の前面（２）への受け取り基板（４）の結合を分子付着によって行うことを特徴とする請求項１〜９のいずれか１項に記載の方法。
  11. 前面（２）と受け取り基板（４）の接触面（４０）との少なくとも一方の面を中間結合層（６）で被覆しておくことを特徴とする請求項１０に記載の方法。
  12. アモルファス材料層（２０）及び／又は中間結合層（６）を酸化珪素（SiO２）又は窒化珪素（Si３N４）から選択された材料で形成することを特徴とする請求項９又は１１に記載の方法。
  13. 受け取り基板（４）を、シリコン、炭化珪素、窒化ガリウム、窒化アルミニウム、サファイア、リン化インジウム、ヒ化ガリウム又はゲルマニウムから選択することを特徴とする請求項１〜１２のいずれか１項に記載の方法。
  14. 受け取り基板（４）を低酸素含量のゾーン溶融法によって得たシリコン基板とすることを特徴とする請求項１〜１３のいずれか１項に記載の方法。
  15. 分離後に得られた原材料基板（１）の残余部分（１０）の前面（１１）に対する仕上げ処理工程Ｆを更に含むことを特徴とする請求項１〜１４のいずれか１項に記載の方法。
JP2003562980A 2002-01-23 2003-01-21 炭化珪素薄層の受け取り基板への最適移載方法 Expired - Lifetime JP4549063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0200813 2002-01-23
FR0200813A FR2835097B1 (fr) 2002-01-23 2002-01-23 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
PCT/EP2003/000692 WO2003063213A2 (en) 2002-01-23 2003-01-21 Optimized method of transfer of a thin layer of silicon carbide to a receiving substrate

Publications (3)

Publication Number Publication Date
JP2005516392A true JP2005516392A (ja) 2005-06-02
JP2005516392A6 JP2005516392A6 (ja) 2005-08-11
JP4549063B2 JP4549063B2 (ja) 2010-09-22

Family

ID=27589565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003562980A Expired - Lifetime JP4549063B2 (ja) 2002-01-23 2003-01-21 炭化珪素薄層の受け取り基板への最適移載方法

Country Status (10)

Country Link
US (2) US6974760B2 (ja)
EP (1) EP1468445B1 (ja)
JP (1) JP4549063B2 (ja)
KR (1) KR100767138B1 (ja)
CN (1) CN100576448C (ja)
AT (1) ATE336077T1 (ja)
DE (1) DE60307419T2 (ja)
FR (1) FR2835097B1 (ja)
TW (1) TWI266362B (ja)
WO (1) WO2003063213A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227415A (ja) 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2019511112A (ja) * 2016-03-02 2019-04-18 ソワテク ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法
JP2021501475A (ja) * 2017-10-31 2021-01-14 ソワテク 軟質シート上にフィルムを製造するための方法
JP2021518324A (ja) * 2018-03-28 2021-08-02 ソイテックＳｏｉｔｅｃ ＡｌＮ材料の単結晶膜を生成するための方法、及びＡｌＮ材料の単結晶膜をエピタキシャル成長させるための基板

Families Citing this family (242)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7019339B2 (en) 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
EP1870927A1 (en) * 2006-06-21 2007-12-26 Nissan Motor Co., Ltd. Method of manufacturing a semiconductor device
US20070298586A1 (en) * 2006-06-21 2007-12-27 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device
FR2914110B1 (fr) * 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2008148095A1 (en) * 2007-05-25 2008-12-04 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
SG182214A1 (en) * 2007-06-20 2012-07-30 Semiconductor Energy Lab Method of manufacturing semiconductor device
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5388503B2 (ja) * 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
KR101539246B1 (ko) 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8148189B2 (en) * 2010-06-30 2012-04-03 Twin Creeks Technologies, Inc. Formed ceramic receiver element adhered to a semiconductor lamina
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) * 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
JP5477302B2 (ja) * 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
FR2994766B1 (fr) * 2012-08-23 2014-09-05 Commissariat Energie Atomique Procede de transfert d'un film d'inp
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9875935B2 (en) * 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9876081B2 (en) 2013-07-16 2018-01-23 The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
TWI745110B (zh) 2020-10-06 2021-11-01 環球晶圓股份有限公司 半導體基板及其製造方法
CN115799273B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021597A (ja) * 1998-06-30 2000-01-21 Nissin Electric Co Ltd 水素負イオンビーム注入方法及び注入装置
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
KR20000068738A (ko) * 1997-08-13 2000-11-25 모리시타 요이찌 반도체기판 및 반도체소자
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
EP1187216B1 (en) * 1999-12-24 2018-04-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021597A (ja) * 1998-06-30 2000-01-21 Nissin Electric Co Ltd 水素負イオンビーム注入方法及び注入装置
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227415A (ja) 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2019511112A (ja) * 2016-03-02 2019-04-18 ソワテク ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法
JP2021501475A (ja) * 2017-10-31 2021-01-14 ソワテク 軟質シート上にフィルムを製造するための方法
JP7170720B2 (ja) 2017-10-31 2022-11-14 ソワテク 軟質シート上にフィルムを製造するための方法
JP2021518324A (ja) * 2018-03-28 2021-08-02 ソイテックＳｏｉｔｅｃ ＡｌＮ材料の単結晶膜を生成するための方法、及びＡｌＮ材料の単結晶膜をエピタキシャル成長させるための基板
JP7451846B2 (ja) 2018-03-28 2024-03-19 ソイテック ＡｌＮ材料の単結晶膜を生成するための方法、及びＡｌＮ材料の単結晶膜をエピタキシャル成長させるための基板
US12071706B2 (en) 2018-03-28 2024-08-27 Soitec Process for producing a monoocrystalline layer of AlN material by transferring a SiC-6H seed to a Si carrier substrate and epitaxially growing the monocrystalline layer of AlN material and substrate for the epitaxial growth of a monocrystalline layer of AlN material

Also Published As

Publication number Publication date
CN100576448C (zh) 2009-12-30
EP1468445B1 (en) 2006-08-09
TWI266362B (en) 2006-11-11
TW200306620A (en) 2003-11-16
DE60307419D1 (de) 2006-09-21
FR2835097B1 (fr) 2005-10-14
US20050032330A1 (en) 2005-02-10
CN1669122A (zh) 2005-09-14
ATE336077T1 (de) 2006-09-15
WO2003063213A3 (en) 2004-01-15
KR20040077795A (ko) 2004-09-06
US20050266659A1 (en) 2005-12-01
WO2003063213A2 (en) 2003-07-31
EP1468445A2 (en) 2004-10-20
KR100767138B1 (ko) 2007-10-15
DE60307419T2 (de) 2007-03-29
US6974760B2 (en) 2005-12-13
US7262113B2 (en) 2007-08-28
JP4549063B2 (ja) 2010-09-22
FR2835097A1 (fr) 2003-07-25

Similar Documents

Publication Publication Date Title
JP4549063B2 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
JP2005516392A6 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
JP5412289B2 (ja) 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法
EP2232546B1 (en) A method of fabricating epitaxially grown layers on a composite structure
EP1872388B1 (en) A method of bonding two wafers made out of materials selected from semiconductor materials
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
KR20060122830A (ko) 주입 또는 공-주입 후 맥동에 의한 미세층의 자발적 이동방법
JP2003535472A (ja) 脆弱化された基板およびそのような基板の製造方法
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
EP2519965B1 (en) Method for the preparation of a multi-layered crystalline structure
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
JP6866150B2 (ja) ２つの構造体間の直接接合を実行する方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
KR20230020427A (ko) 매우 높은 온도와 호환 가능한 분리형 임시 기판, 및 상기 기판으로부터 작업층을 전사하기 위한 공정
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
JP2024510756A (ja) キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100706

R150 Certificate of patent or registration of utility model

Ref document number: 4549063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term