Nothing Special   »   [go: up one dir, main page]

JP2007227415A - 貼り合わせ基板の製造方法および貼り合わせ基板 - Google Patents

貼り合わせ基板の製造方法および貼り合わせ基板 Download PDF

Info

Publication number
JP2007227415A
JP2007227415A JP2006043281A JP2006043281A JP2007227415A JP 2007227415 A JP2007227415 A JP 2007227415A JP 2006043281 A JP2006043281 A JP 2006043281A JP 2006043281 A JP2006043281 A JP 2006043281A JP 2007227415 A JP2007227415 A JP 2007227415A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
bonded
bonding
bonded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006043281A
Other languages
English (en)
Inventor
Shoji Akiyama
昌次 秋山
Atsuo Ito
厚雄 伊藤
Yoshihiro Kubota
芳宏 久保田
Koichi Tanaka
好一 田中
Makoto Kawai
信 川合
Yuuji Tobisaka
優二 飛坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2006043281A priority Critical patent/JP2007227415A/ja
Publication of JP2007227415A publication Critical patent/JP2007227415A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】硬度の高い基板を貼り合わせに用いて欠陥密度の小さい貼り合わせ基板とすることができる貼り合わせ基板の製造方法を提供する。
【解決手段】貼り合わせ基板の製造方法であって、少なくとも、ヤング率で150GPa以上の硬度を有する第1の基板表面に酸化膜を形成した後、該酸化膜を平坦化する工程と、第2の基板表面から水素イオンまたは希ガスイオンあるいはこれらの混合ガスイオンをイオン注入して基板内部にイオン注入層を形成する工程と、前記第1の基板および第2の基板を少なくとも前記酸化膜を介して貼り合わせた後、前記第2の基板を前記イオン注入層で剥離して貼り合わせ基板を得る工程と、該貼り合わせ基板を熱処理して前記酸化膜を外方拡散する工程とを有することを特徴とする貼り合わせ基板の製造方法。
【選択図】図1

Description

本発明は、貼り合わせ基板の製造方法および貼り合わせ基板に関するものであり、特にヤング率で150GPa以上の硬度を有する高硬度基板を用いた貼り合わせ基板の製造方法および貼り合わせ基板に関する。
シリコンに代表される半導体薄膜を絶縁体上に形成したSOI基板は高速、省電力デバイスの基板として近年使用量が増えている。これはシリコン薄膜を最上層として、その下にシリコン酸化膜とシリコン支持(ハンドル)基板の順に各材料が配置されていることを特徴とする。
一方、通常のSOI基板とは異なり、高周波デバイスなどに用いるため、ハンドル基板にサファイアなどの透明基板が用いられることがある。これは、このハンドル基板が高い透明性・高い熱伝導率・低い誘電率を有するためである。この基板は、Silicon on Sapphire:SOSと呼ばれており、通常シリコン層はサファイア上にヘテロエピタキシャル成長される(例えば、特許文献1参照)。このためシリコン層にはサファイアとの格子定数の違いに起因する多数の欠陥が成長時に導入される。
また、このSOS作製には貼り合わせ法の応用が考えられるが、貼り合わせには非常に高い平坦度(RMSで0.5nm以下)が必要であり、サファイアのような硬い材料の場合は、表面の凹凸やスクラッチ等が研磨後にも残存するため、貼り合わせ界面にボイド欠陥が導入される。
また、サファイアだけでなく、SiC(炭化ケイ素:ヤング率=約250GPa)、AlN(窒化アルミ:ヤング率=約300GPa)のような硬い材料を用いたときも、その硬さから高い平坦度が達成し難く、貼り合わせには不向きという問題点があった。
このように、サファイアやSiCなどの高硬度基板は高い放熱性や絶縁特性といった優れた特性があるにも関わらず、その硬度から高い平坦度が達成し難く、欠陥密度の小さい貼り合わせ基板とすることが困難であった。
従って、硬度の高い基板を貼り合わせに用いて欠陥密度の小さい貼り合わせ基板とすることができる貼り合わせ基板の製造方法が求められていた。
特開平10−83962号公報
本発明はこのような問題点に鑑みてなされたもので、硬度の高い基板を貼り合わせに用いて欠陥密度の小さい貼り合わせ基板とすることができる貼り合わせ基板の製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、貼り合わせ基板の製造方法であって、少なくとも、ヤング率で150GPa以上の硬度を有する第1の基板表面に酸化膜を形成した後、該酸化膜を平坦化する工程と、第2の基板表面から水素イオンまたは希ガスイオンあるいはこれらの混合ガスイオンをイオン注入して基板内部にイオン注入層を形成する工程と、前記第1の基板および第2の基板を少なくとも前記酸化膜を介して貼り合わせた後、前記第2の基板を前記イオン注入層で剥離して貼り合わせ基板を得る工程と、該貼り合わせ基板を熱処理して前記酸化膜を外方拡散する工程とを有することを特徴とする貼り合わせ基板の製造方法を提供する(請求項1)。
このような製造方法であれば、たとえ高硬度基板を用いたとしても、その表面に形成した酸化膜を平坦化することで容易に貼り合わせ面の平坦化を行って、高硬度基板を用いた貼り合わせ基板を製造することができる。従って、硬度の高い基板を貼り合わせに用いて、欠陥密度の小さい貼り合わせ基板を製造することができる。
また、前記第1の基板として、サファイア、SiC、アルミナのいずれかを用いることができる(請求項2)。
このように、前記第1の基板として、サファイア、SiC、アルミナのいずれかを用いれば、高い放熱性や絶縁特性を有する貼り合わせ基板を製造することができる。
また、前記第2の基板として、シリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかを用いることができる(請求項3)。
このように、前記第2の基板として、シリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかを用いて貼り合わせ基板を製造することができる。
また、前記酸化膜の平坦化において、前記酸化膜の表面に機械化学研磨を行い、前記酸化膜の表面粗さをRMSで0.5nm以下とすることが好ましい(請求項4)。
このように、前記酸化膜の平坦化において、前記酸化膜の表面に機械化学研磨を行い、前記酸化膜の表面粗さをRMSで0.5nm以下とすれば、貼り合わせ面となる酸化膜が高度に平坦化されるので、良好な貼り合わせが達成でき、ボイド等の欠陥が生じ難いし、デバイス製造工程において第1の基板および第2の基板が剥離する恐れもない。
さらに、前記第1の基板および第2の基板の貼り合わせにおいて、前記第1の基板および第2の基板の少なくとも一方の貼り合わせ表面にプラズマ処理もしくはオゾン処理を施してから、貼り合せを行うことが好ましい(請求項5)。
このように基板の表面をプラズマもしくはオゾンで処理すれば、基板の表面にはOH基が増加して活性化する。この活性化した基板表面を貼り合わせ表面とすれば、貼り合わせた面が水素結合により強固に接合するので、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。また、このように接合面が強固に接合しているので、イオン注入層での剥離を、機械的衝撃を与えることにより行うことができる。
また、前記イオン注入層での剥離を、機械的衝撃を与えることにより行うことができる(請求項6)。
このように、前記イオン注入層での剥離を、機械的衝撃を与えることにより行えば、剥離のための熱処理を行なわなくても薄膜化ができる。従って、第1の基板および第2の基板の熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等を発生させずに貼り合わせ基板を製造することができる。
また、前記第2の基板がヤング率で150GPa以上の硬度を有している場合、前記第2の基板表面に酸化膜を形成した後、該酸化膜を平坦化する工程を行い、前記第1の基板および第2の基板の貼り合わせにおいて、前記第1の基板および第2の基板の平坦化した酸化膜が形成されている表面同士を貼り合せることができる(請求項7)。
このように、前記第2の基板もヤング率で150GPa以上の硬度を有している場合、第2の基板にも第1の基板と同様に酸化膜形成および該酸化膜の平坦化を行うことで、高硬度基板同士を容易に貼り合わせて貼り合わせ基板を製造することができる。
また、本発明は、上記いずれかの方法により製造された貼り合わせ基板を提供する(請求項8)。
このように、上記いずれかの製造方法により製造された貼り合わせ基板であれば、高硬度基板に由来する高い放熱性や絶縁特性といった優れた特性を有し、かつ欠陥密度の小さい貼り合わせ基板となる。
また、本発明は、貼り合わせ基板であって、サファイア、SiC、アルミナのいずれかよりなる第1の基板とシリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかよりなる第2の基板とが、表面を研磨された酸化膜を介して貼り合わされているものであることを特徴とする貼り合わせ基板を提供する(請求項9)。
このような高硬度基板を用いた貼り合わせ基板は、高い放熱性や絶縁特性といった優れた特性を有し、かつ欠陥密度の小さい貼り合わせ基板である。
以上説明したように、本発明の貼り合わせ基板の製造方法を用いれば、表面の高度な平坦化が難しい高硬度基板(サファイア、SiC、アルミナ等)同士あるいは、高硬度基板と半導体基板(Si、GaN等)を容易に貼り合わせて、貼り合わせ基板を製造することができる。このような貼り合わせ基板は、欠陥密度が小さく、高い放熱性や絶縁特性といった優れた特性を有するものである。
前述したように、高硬度基板は貼り合わせに必要な高い平坦度を達成するのが困難であり、高い放熱性や絶縁特性といった優れた特性を有していながら、貼り合わせ基板とするには不向きであった。
そこで、本発明者等は、鋭意検討を行い、高硬度基板の表面に酸化膜を形成し、この酸化膜を平坦化し、該酸化膜を介して貼り合わせを行えば、高硬度基板を用いた貼り合わせ基板を容易に製造できることに想到し、本発明を完成させた。
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明に係る貼り合わせ基板の製造方法の一例を示す工程図である。
まず、ヤング率で150GPa以上の硬度を有する第1の基板1を用意する(図1(a))。
このような高硬度のものは、シリコン単結晶130GPa、石英66GPaより硬く、貼り合わせ不良が生じ易い。第1の基板はこの硬度を満足するものであれば特に限定されないが、たとえばサファイア、SiC、アルミナのいずれかを用いることができる。第1の基板のヤング率の上限は特に限定されないが、たとえばダイヤモンドの硬度はヤング率で1000GPaであり、これが上限である。結晶形態にもよるが、SiCは250GPa、AlNは300GPaである。
また、必要に応じて第1の基板に機械研磨等を施し、表面粗さをRMSでたとえば10nm以下(AFMで10μm□で測定)とすれば、第1の基板の凹凸を埋め合わせるのに必要な酸化膜厚さがより小さくなるため、最終的に第1の基板上の酸化膜がより薄い貼り合わせ基板を製造することができる。
次に、第1の基板1の表面に酸化膜3を形成する(図1(b))。
酸化膜3の形成方法としては、たとえば、CVD法もしくはPVD法等により酸化膜を堆積してもよいし、熱酸化により第1の基板を酸化処理することで表面に酸化膜を形成してもよい。酸化膜の材質としては、用いる基板材質の酸化物とすればよいが、堆積法により酸化膜を形成する場合は、基板材質とは異なる酸化物とすることも可能である。目的に応じ適宜決定すればよい。例えば、SiO、Al、GeO等が挙げられる。
また、必要に応じてこの酸化膜に700℃以上の焼き締めを加えてもよい。
次に、酸化膜3を平坦化する(図1(c))。
平坦化の方法は特に限定されないが、たとえば機械化学研磨により行うことができる。このとき、酸化膜の表面に機械化学研磨を行い、酸化膜の表面粗さをRMSで0.5nm以下とすることが、貼り合わせ面で剥離しにくい貼り合わせ基板を製造する上で好ましい。また、酸化膜の機械化学研磨は成熟した技術であり、RMSで0.5nm以下の粗さを得ることは容易である。なお、平坦化後の酸化膜の厚さを60nm以下とすることが、後工程の酸化膜の外方拡散熱処理にかかる時間を短縮する上で好ましい。
次に、第2の基板2を用意する(図1(d))。
第2の基板は特に限定されないが、たとえばシリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかを用いることができる。シリコンを用いれば、いわゆるSOI基板を製造することができ、シリコンゲルマニウムを用いれば、近年高速動作特性が注目されているSGOI基板を製造することができる。
この第2の基板が、第1の基板と同じくヤング率で150GPa以上の硬度を有している場合、第2の基板表面に酸化膜を形成した後、該酸化膜を平坦化する工程を行い、後工程の第1の基板および第2の基板の貼り合わせにおいて、第1の基板および第2の基板の平坦化した酸化膜が形成されている表面同士を貼り合せることが好ましい。
このようにすれば、ヤング率で150GPa以上の硬度を有する高硬度基板同士を容易に貼り合せることができる。
次に、上記用意した第2の基板2の表面から水素イオンまたは希ガスイオンあるいはこれらの混合ガスイオンを注入し、基板内部にイオン注入層4を形成する(図1(e))。
例えば、第2の基板の温度を250〜450℃とし、その表面から所望の半導体層の厚さに対応する深さ、例えば0.5μm以下の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンあるいはこれらの混合ガスイオンを注入する。このときの条件として、例えば注入エネルギーは20〜100keV、注入線量は1×1016〜1×1017atoms/cmとできる。この場合、イオン注入層での剥離を容易にするため、イオン注入線量は8×1016atoms/cmより大きくすることが好ましい。
また、第2の基板の表面にあらかじめ薄いシリコン酸化膜などの絶縁膜を形成しておき、それを通してイオン注入を行なえば、注入イオンのチャネリングを抑制する効果が得られる。
次に、第1の基板および第2の基板を、少なくとも第1の基板上の酸化膜を介して貼り合わせる(図1(f))。
なお、この第1の基板および第2の基板の貼り合わせにおいて、前記第1の基板および第2の基板の少なくとも一方の貼り合わせ表面にプラズマ処理もしくはオゾン処理を施してから、貼り合せを行うことが好ましい。
プラズマで処理をする場合、真空チャンバ中にRCA洗浄等の洗浄をした第1の基板および/または第2の基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、たとえば、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス、酸素ガス等を用いることができる。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をした第1の基板および/または第2の基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。
このようにプラズマもしくはオゾンで処理することにより、第1の基板および/または第2の基板の貼り合わせ表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。このように活性化した基板表面を貼り合わせ表面とすれば、貼り合わせた面が水素結合により強固に接合するので、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。
プラズマもしくはオゾン処理は,第1の基板および第2の基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
第1の基板および第2の基板を、少なくとも第1の基板上の酸化膜を介して貼り合わせる際の、貼り合わせ条件は特に限定されない。たとえば、上記のように、貼り合わせ前に、第1の基板および第2の基板の少なくとも一方の貼り合わせ表面にプラズマ処理もしくはオゾン処理を施している場合は、基板同士を例えば減圧または常圧下、一般的な室温程度の温度下で密着させるだけで後工程での機械的剥離に耐え得る強度で強く接合できる。従って、1200℃以上といった高温の結合熱処理が必要でなく、加熱により問題になる2枚の基板間の熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。
なお、貼り合わせ後、接合した基板を400℃未満の低温で熱処理して結合力を高めてもよい。
次に、接合した基板において、第2の基板の一部5を前記イオン注入層で剥離して、半導体層6と酸化膜3と第1の基板1から成る貼り合わせ基板を得る(図1(g))。
イオン注入層で剥離する方法は特に限定されないが、たとえば、機械的衝撃を与えることにより行うことができる。
このようにイオン注入層に衝撃を与えて機械的剥離を行えば、熱剥離の場合のように加熱に伴う熱歪、ひび割れ、貼り合わせ面からの剥離等が発生するおそれがない。
イオン注入層に衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合した基板の側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
次に、このようにして得た貼り合わせ基板を熱処理して前記酸化膜3を外方拡散する(図1(h))。
この際の熱処理条件は特に限定されないが、900℃以上、非酸化性雰囲気で行い、熱処理後の酸化膜7の厚さを60nm以下、より好ましくは50nm以下、さらにより好ましくは30nm以下とするのが好ましい。
このように、高硬度基板の凹凸を埋め合わせるのに必要な最小限の酸化膜7のみを残して、酸化膜を可能な限り取り除くことで、酸化膜による放熱等の特性への影響を最小限とした貼り合わせ基板を得ることができる。この場合、半導体層6の厚さはすでに薄くなっているので、熱処理を施しても、第1の基板の熱膨張係数の相違に基づく割れ等は発生しない。
そして、上記工程(a)〜(h)により製造された貼り合わせ基板は、高硬度基板を用いた貼り合わせ基板、たとえば、サファイア、SiC、アルミナのいずれかよりなる第1の基板とシリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかよりなる第2の基板とが、表面を研磨された酸化膜を介して貼り合わされている貼り合わせ基板であって、高硬度基板に由来する高い放熱性や絶縁特性といった優れた特性を有し、かつ欠陥密度の小さいものである。
(実施例)
図1に示すように、第1の基板1として直径200mmのサファイア基板(ヤング率=約363GPa)を用意した(図1(a))。この第1の基板1に機械研磨を施し、表面粗さをRMSで10nm以下(AFMで10μm□で測定)とした。
次に、CVD法により第1の基板1の表面に厚さ100nmの酸化膜(SiO)3を堆積した(図1(b))。
次に、酸化膜3を機械化学研磨により平坦化し、酸化膜厚さを40nm、酸化膜の表面粗さをRMSで0.3nmとした(図1(c))。
一方で、第2の基板2として、直径200mmの単結晶シリコン基板を用意した(図1(d))。
この第2の基板2に、水素イオンを注入し、基板中にイオン注入層4を形成した(図1(e))。注入条件は、注入エネルギーを35keV、注入線量を9×1016atoms/cmとした。注入深さは0.3nmとなった。
次に、プラズマ処理装置中にイオン注入した第2の基板を載置し、プラズマ用ガスとして空気を導入した後、2Torr(267Pa)の減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理を5〜10秒行った。
一方、第1の基板については、大気を導入したチャンバ中に基板を載置し、狭い電極間にプラズマ用ガスとしてアルゴンガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、そのプラズマと基板間に大気を介在させることで、大気中の酸素がオゾン化され、そのオゾンにより貼り合せ面を処理した。処理時間は5〜10秒間とした。
以上のようにして表面処理を行った第1の基板および第2の基板を室温で密着させた後、両ウェーハの一方の端部を厚さ方向に強く押圧することで接合を開始させた(図1(f))。これを室温で48時間放置した後接合面を目視で確認すると、接合面は基板全面に広がり接合が確認された。接合強度を確認するため、一方の基板を固定し、他方の基板の基板面に平行方向に応力を加え横にずらそうとしたがずれることはなかった。
次に、イオン注入層4に衝撃をあたえて剥離するため、紙切りバサミの刃を接合した基板の側面に対角位置において数回楔を打ち込むことを行った。これにより、イオン注入層において剥離が生じ、半導体層6と酸化膜3と第1の基板1から成る貼り合わせ基板を得た(図1(g))。
次に、このようにして得た貼り合わせ基板を熱処理して前記酸化膜3を外方拡散した(図1(h))。
熱処理条件は、1000℃以上、アルゴンガス雰囲気で行い、熱処理後の酸化膜7の厚さを20nmとした。
得られた貼り合わせ基板の半導体層6について、定法に従いSECCOエッチング液を希釈した液を用いてSECCO欠陥評価を行った。その結果、欠陥密度は2×10〜6×10/cmと欠陥密度が小さいことが確認できた。従って、欠陥密度が小さい、高硬度基板を用いた貼り合わせ基板が得られることが確認できた。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に係る貼り合わせ基板の製造方法の一例を示す工程図である。
符号の説明
1…第1の基板、 2…第2の基板、 3…酸化膜、 4…イオン注入層、 5…第2の基板の一部、 6…半導体層、 7…熱処理後の酸化膜。

Claims (9)

  1. 貼り合わせ基板の製造方法であって、少なくとも、ヤング率で150GPa以上の硬度を有する第1の基板表面に酸化膜を形成した後、該酸化膜を平坦化する工程と、第2の基板表面から水素イオンまたは希ガスイオンあるいはこれらの混合ガスイオンをイオン注入して基板内部にイオン注入層を形成する工程と、前記第1の基板および第2の基板を少なくとも前記酸化膜を介して貼り合わせた後、前記第2の基板を前記イオン注入層で剥離して貼り合わせ基板を得る工程と、該貼り合わせ基板を熱処理して前記酸化膜を外方拡散する工程とを有することを特徴とする貼り合わせ基板の製造方法。
  2. 前記第1の基板として、サファイア、SiC、アルミナのいずれかを用いることを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
  3. 前記第2の基板として、シリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかを用いることを特徴とする請求項1または請求項2に記載の貼り合わせ基板の製造方法。
  4. 前記酸化膜の平坦化において、前記酸化膜の表面に機械化学研磨を行い、前記酸化膜の表面粗さをRMSで0.5nm以下とすることを特徴とする請求項1乃至請求項3のいずれか1項に記載の貼り合わせ基板の製造方法。
  5. 前記第1の基板および第2の基板の貼り合わせにおいて、前記第1の基板および第2の基板の少なくとも一方の貼り合わせ表面にプラズマ処理もしくはオゾン処理を施してから、貼り合せを行うことを特徴とする請求項1乃至請求項4のいずれか1項に記載の貼り合わせ基板の製造方法。
  6. 前記イオン注入層での剥離を、機械的衝撃を与えることにより行うことを特徴とする請求項1乃至請求項5のいずれか1項に記載の貼り合わせ基板の製造方法。
  7. 前記第2の基板がヤング率で150GPa以上の硬度を有している場合、前記第2の基板表面に酸化膜を形成した後、該酸化膜を平坦化する工程を行い、前記第1の基板および第2の基板の貼り合わせにおいて、前記第1の基板および第2の基板の平坦化した酸化膜が形成されている表面同士を貼り合せることを特徴とする請求項1乃至請求項6のいずれか1項に記載の貼り合わせ基板の製造方法。
  8. 請求項1乃至請求項7のいずれか1項に記載した貼り合わせ基板の製造方法により製造されたものであることを特徴とする貼り合わせ基板。
  9. 貼り合わせ基板であって、サファイア、SiC、アルミナのいずれかよりなる第1の基板とシリコン、SiC、窒化ガリウム、シリコンゲルマニウム、ゲルマニウムのいずれかよりなる第2の基板とが、表面を研磨された酸化膜を介して貼り合わされているものであることを特徴とする貼り合わせ基板。
JP2006043281A 2006-02-21 2006-02-21 貼り合わせ基板の製造方法および貼り合わせ基板 Pending JP2007227415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006043281A JP2007227415A (ja) 2006-02-21 2006-02-21 貼り合わせ基板の製造方法および貼り合わせ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006043281A JP2007227415A (ja) 2006-02-21 2006-02-21 貼り合わせ基板の製造方法および貼り合わせ基板

Publications (1)

Publication Number Publication Date
JP2007227415A true JP2007227415A (ja) 2007-09-06

Family

ID=38548977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006043281A Pending JP2007227415A (ja) 2006-02-21 2006-02-21 貼り合わせ基板の製造方法および貼り合わせ基板

Country Status (1)

Country Link
JP (1) JP2007227415A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936679A1 (en) * 2006-12-18 2008-06-25 Shinetsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
JP2009253302A (ja) * 2008-04-07 2009-10-29 Samsung Electronics Co Ltd ウェハ構造体およびウェハボンディング方法
JP2010034523A (ja) * 2008-06-25 2010-02-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010258364A (ja) * 2009-04-28 2010-11-11 Shin-Etsu Chemical Co Ltd 低応力膜を備えたsoiウェーハ
WO2010137588A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 界面近傍における欠陥密度が低いsos基板
WO2010137587A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 表面欠陥密度が少ないsos基板
JP2011510495A (ja) * 2008-01-17 2011-03-31 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ ウエハーの接合中に欠陥を処理するプロセス
DE102011086304A1 (de) 2010-11-15 2012-05-16 Ngk Insulators, Ltd. Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats
JPWO2010131498A1 (ja) * 2009-05-12 2012-11-01 三菱電機株式会社 レーザダイオード素子
US8765576B2 (en) 2007-02-28 2014-07-01 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate and laminated substrate
JP2014154687A (ja) * 2013-02-07 2014-08-25 Kyocera Corp 複合基板
KR101450072B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 무선 전력과 무선 광신호를 이용하는 스크린 프린팅 장치
JP2021044408A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 半導体装置の製造方法
JP2021150922A (ja) * 2020-03-23 2021-09-27 太陽誘電株式会社 圧電薄膜共振器、フィルタ、及びマルチプレクサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036445A (ja) 1998-07-21 2000-02-02 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JP2004055752A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2004075287A1 (fr) * 2003-02-12 2004-09-02 S.O.I.Tec Silicon On Insulator Technologies Structure semi-conductrice sur substrat a forte rugosite
JP2005515150A (ja) 2002-01-22 2005-05-26 エス オー イ テク シリコン オン インシュレータ テクノロジース 単結晶半導体材料製自立基板の製造方法
JP2005516392A (ja) 2002-01-23 2005-06-02 エス オー イ テク シリコン オン インシュレータ テクノロジース 炭化珪素薄層の受け取り基板への最適移載方法
JP2009503907A (ja) * 2005-08-03 2009-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ(ssoi)構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036445A (ja) 1998-07-21 2000-02-02 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JP2005515150A (ja) 2002-01-22 2005-05-26 エス オー イ テク シリコン オン インシュレータ テクノロジース 単結晶半導体材料製自立基板の製造方法
JP2005516392A (ja) 2002-01-23 2005-06-02 エス オー イ テク シリコン オン インシュレータ テクノロジース 炭化珪素薄層の受け取り基板への最適移載方法
JP2004055752A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2004075287A1 (fr) * 2003-02-12 2004-09-02 S.O.I.Tec Silicon On Insulator Technologies Structure semi-conductrice sur substrat a forte rugosite
JP2006517734A (ja) * 2003-02-12 2006-07-27 エス オー イ テク シリコン オン インシュレータ テクノロジース 極度に粗れた基板上の半導体構造
JP2009503907A (ja) * 2005-08-03 2009-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ(ssoi)構造

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1936679A1 (en) * 2006-12-18 2008-06-25 Shinetsu Chemical Co., Ltd. Method for manufacturing an SOI substrate
US8765576B2 (en) 2007-02-28 2014-07-01 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate and laminated substrate
JP2011510495A (ja) * 2008-01-17 2011-03-31 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ ウエハーの接合中に欠陥を処理するプロセス
JP2009253302A (ja) * 2008-04-07 2009-10-29 Samsung Electronics Co Ltd ウェハ構造体およびウェハボンディング方法
JP2010034523A (ja) * 2008-06-25 2010-02-12 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
KR101574138B1 (ko) 2008-06-25 2015-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판의 제조방법
JP2010258364A (ja) * 2009-04-28 2010-11-11 Shin-Etsu Chemical Co Ltd 低応力膜を備えたsoiウェーハ
JPWO2010131498A1 (ja) * 2009-05-12 2012-11-01 三菱電機株式会社 レーザダイオード素子
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないsos基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いsos基板
WO2010137587A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 表面欠陥密度が少ないsos基板
KR20120041165A (ko) * 2009-05-29 2012-04-30 신에쓰 가가꾸 고교 가부시끼가이샤 계면 근방에 있어서의 결함 밀도가 낮은 sos 기판
WO2010137588A1 (ja) * 2009-05-29 2010-12-02 信越化学工業株式会社 界面近傍における欠陥密度が低いsos基板
US9214379B2 (en) 2009-05-29 2015-12-15 Shin-Etsu Chemical Co., Ltd. SOS substrate having low defect density in vicinity of interface
US9214380B2 (en) 2009-05-29 2015-12-15 Shin-Etsu Chemical Co., Ltd. SOS substrate having low surface defect density
KR101652144B1 (ko) 2009-05-29 2016-08-29 신에쓰 가가꾸 고교 가부시끼가이샤 계면 근방에 있어서의 결함 밀도가 낮은 sos 기판
KR101450072B1 (ko) * 2010-06-10 2014-10-15 에스티에스반도체통신 주식회사 무선 전력과 무선 광신호를 이용하는 스크린 프린팅 장치
DE102011086304B4 (de) 2010-11-15 2022-08-18 Ngk Insulators, Ltd. Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats
DE102011086304A1 (de) 2010-11-15 2012-05-16 Ngk Insulators, Ltd. Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats
US9070547B2 (en) 2010-11-15 2015-06-30 Ngk Insulators, Ltd. Composite substrate and method for manufacturing composite substrate
JP2014154687A (ja) * 2013-02-07 2014-08-25 Kyocera Corp 複合基板
JP2021044408A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 半導体装置の製造方法
JP7421292B2 (ja) 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法
JP2021150922A (ja) * 2020-03-23 2021-09-27 太陽誘電株式会社 圧電薄膜共振器、フィルタ、及びマルチプレクサ
JP7494420B2 (ja) 2020-03-23 2024-06-04 太陽誘電株式会社 圧電薄膜共振器及びフィルタ

Similar Documents

Publication Publication Date Title
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2006210898A (ja) Soiウエーハの製造方法及びsoiウェーハ
WO2007074550A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
WO2001073848A1 (fr) Procede de production de plaquettes de liaison et plaquettes de liaison ainsi produites
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
JP5591949B2 (ja) 多層結晶構造体の製造方法
WO2007074551A1 (ja) Soiウェーハの製造方法及びsoiウェーハ
WO2010137682A1 (ja) 貼り合わせウェーハの製造方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
WO2010137683A1 (ja) Soi基板の製造方法
JP2008124206A (ja) 歪シリコン基板の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP6117134B2 (ja) 複合基板の製造方法
JP2004087767A (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130520

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202