Nothing Special   »   [go: up one dir, main page]

JP7170720B2 - 軟質シート上にフィルムを製造するための方法 - Google Patents

軟質シート上にフィルムを製造するための方法 Download PDF

Info

Publication number
JP7170720B2
JP7170720B2 JP2020523984A JP2020523984A JP7170720B2 JP 7170720 B2 JP7170720 B2 JP 7170720B2 JP 2020523984 A JP2020523984 A JP 2020523984A JP 2020523984 A JP2020523984 A JP 2020523984A JP 7170720 B2 JP7170720 B2 JP 7170720B2
Authority
JP
Japan
Prior art keywords
film
donor substrate
flexible sheet
sheet
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020523984A
Other languages
English (en)
Other versions
JP2021501475A (ja
Inventor
ブリュノ、ギスレン
ジャン－マルク、ベトゥー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021501475A publication Critical patent/JP2021501475A/ja
Application granted granted Critical
Publication of JP7170720B2 publication Critical patent/JP7170720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、軟質シート上にフィルム、特に単結晶を製造するための方法に関する。
軟質シート上でのフィルム、特に単結晶の形成は容易なことではない。
実際に、対象とする軟質シートは、一般に、良好な結晶品質のフィルムの成長に適したシード表面を備えていない。
さらに、軟質シート上にフィルムを接合させる技術も、被接触表面が、直接接合が可能な程度に十分に平滑でない可能性があるため、実施が困難である。他方、シートの柔軟性は、フィルムに対する良好な適用を困難とする。
さらに、多くの接着剤は、塗布に関して剛性が大きすぎることから好適とはいえない。これらの接着剤はまた、単結晶フィルムを成形するために必要とされ得る熱処理と適合しないことから不適である可能性もある。
よって、本発明の１つの目的は、受容シートに対して転写される層の良好な機械的強度を確保しつつ軟質シート上に薄膜フィルム、特に単結晶を製造するための方法を考案することである。
このために、本発明は、軟質シート上にフィルム、特に単結晶を製造するための方法であって、
下記の工程：
ドナー基板を準備する工程、
ドナー基板内に脆化区域を形成し、フィルムの範囲を定める（delimit）工程、
フィルム表面における成膜により軟質シートを形成する工程、
ドナー基板を脆化区域に沿って分離し（detach）、フィルムを軟質シート上に転写する（transfer）工程
を含んでなることを特徴とする方法を提供する。
「軟質」とは、本文脈において、外部機械応力の負荷時に弾性変形を可能とする十分に低い剛性を意味するものと理解される。一般に、目的とする負荷には、該剛性は１０６ＧＰａ．μｍ３以下である。
対象となる物体は、例えば、チップカードまたは貼付された人体の部分の動きに追随しなければならない貼付剤のように、劣化なく変形できる、または変形可能でなければならないことから、目的とする適用に応じて、ある特定の柔軟性が求められる場合がある。また、対象となる物体は、例えば、ボトル、円筒状容器、風防など、固定されているが曲線の幾何学を有する表面に恒久的様式での適用が意図されるので、特定の柔軟性が求められる場合がある。
一実施形態によれば、脆化区域の形成は、ドナー基板内へのイオン種の添加（implantation）により行われる。
添加されるイオン種は、有利には、水素および／またはヘリウムである。
一実施形態によれば、ドナー基板の分離は、熱処理により生じる。
特に有利な様式では、フィルムは、半導体材料、圧電材料、磁性材料および機能性酸化物から選択される材料からなる。
フィルムの厚さは、一般に、１００ｎｍ～１０μｍ、好ましくは１００ｎｍ～１μｍである。
有利には、軟質シートは、金属、ガラスおよびセラミックスから選択される材料からなる。
軟質シートの厚さは一般に、１～５０μｍである。
軟質シートの成膜は、以下の技術：
物理蒸着、化学蒸着、電気化学蒸着、スピンコーティング、ラッカー吹付および噴霧
のうち１つにより実施され得る。
好ましくは、軟質シートは、１００ＧＰａ．μｍ３～１０６ＧＰａ．μｍ３の剛性Ｒを有し、該剛性は式：
Figure 0007170720000001
により定義され、
式中、Ｅはシートの材料のヤング率であり、Ｈはシートの厚さであり、ｖはポアソン比である。
本発明の方法は、軟質シートの形成の前に、フィルム表面における成膜により中間層を形成することを含んでなり得る。
一実施形態によれば、中間層は、フィルムに対する軟質シートの接着を増強するように構成され得る。
場合により、中間層は、フィルムと電気的接触を形成し得る。
さらに、本発明の方法は、ドナー基板の分離の後に、転写されたフィルムの、支持体とは反対側の面に付加的フィルムを成膜することをさらに含んでなり得る。
有利には、分離終了時のドナー基板の残部は、新しいフィルムの製造（implementation）のためにリサイクルされる。
ドナー基板が脆化区域の形成の前に得られた非平坦面を有する場合、リサイクル前に、ドナー基板の残部は、実質的にゼロであるか、または、該残部のトポロジーに応じた材料の除去を含む、その表面の再生操作を受ける。
一実施形態によれば、ドナー基板は、ウエハーの表面に配置された複数のパッドを含んでなり、各パッドは、転写すべき個々のフィルムの範囲を定める脆化区域を含んでなり、軟質シートは、パッドの表面に成膜される。
本発明の他の特徴および利点は、添付の図面を参照して以下の詳細な説明から明らかになる。
図１Ａは、ドナー基板の概略断面図である。 図１Ｂは、図１Ａのドナー基板内の脆化区域の形成を概略的に示す。 図１Ｃは、図１Ｂのドナー基板上での軟質受容シートの成膜を概略的に示す。 図１Ｄは、ドナー基板が脆化区域に沿って分離することにより得られる構造を概略的に示す。 図１Ｅは、分離終了時の転写フィルム上での付加的フィルムの成膜を示す。 図２Ａは、ドナー基板内の脆化区域の形成を概略的に示す。 図２Ｂは、図２Ａのドナー基板上での中間層の成膜を概略的に示す。 図２Ｃは、図２Ｂの中間層上での軟質受容シートの成膜を概略的に示す。 図２Ｄは、ドナー基板が脆化区域に沿って分離することにより得られる構造を概略的に示す。 図３Ａは、曲面を有するドナー基板を概略的に示す。 図３Ｂは、図３Ａのドナー基板の表面における酸化物層の形成を示す。 図３Ｃは、図３Ｂの基板内の脆化区域の形成を示す。 図３Ｄは、図３Ｃのドナー基板上での軟質シートの成膜を概略的に示す。 図３Ｅは、ドナー基板が脆化区域に沿って分離することにより得られる構造を概略的に示す。 図４Ａ～４Ｄは、転写するためのフィルムの表面の非平坦トポロジーの形成を含む、本発明の別の実施形態による方法の工程を概略的に示す。 図５Ａ～５Ｃは、本発明の別の実施形態による方法の工程を概略的に示す。
図面を見やすくするために、異なる要素は必ずしも尺度に応じて表されていない。ある図面からそれ以降に見られる参照記号は同じ要素を表す。
概して、本発明は、薄膜フィルムの範囲を定めるために予め脆化されたドナー基板上での成膜による軟質シートの形成を提供する。次に、薄膜フィルムは、ドナー基板の分離により軟質シート上に転写される。このシートは、単一の材料またはドナー基板上に連続的に成膜された少なくとも２種類の異なる材料の積層からなり得る。
図１Ａは、薄膜フィルムを形成しようとする材料からなる少なくとも１つの表層部分からなるドナー基板１０を示す。ドナー基板は一体の基板の形態で表されるが、これは異なる材料の積層体の形態であってもよく、その表層は薄膜フィルムを形成しようとする材料からなる。特に、この薄膜フィルムは、エピタキシーにより生成されるこの積層体の一層に相当し得る。
有利には、薄膜フィルムを形成しようとする材料は、半導体材料（例えば、ケイ素、炭化ケイ素、ゲルマニウム、ＩＩＩ－Ｖ化合物（例えば、ＡｓＧａ、ＩｎＰ、ＧａＮ）、ＩＩ－ＩＶ化合物（例えば、ＣｄＴｅ、ＺｎＯ）、圧電材料（例えば、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰＺＴ、ＰＭＮ－ＰＴ）、磁性材料および機能性酸化物（例えば、ＺｒＯ２、ＹＳＺ：イットリウム安定化ＺｒＯ２、ＳｒＴｉＯ３、ＧａＯ２）から選択される。これらの例に限定されない。
好ましくは、薄膜フィルムを形成することが意図される材料は、単結晶である。これは多結晶であってもよく、この場合には、例えば、結晶粒の特定の密度および大きさ、ならびに／または優先的結晶配向、および／もしくは最適な粗さを得るために、その形成条件を最適化することに重点が置かれることが多い。
図１Ｂに関して、転写しようとする表層フィルム１２の範囲を定める脆化区域１１がドナー基板１０内に形成される。
転写されるフィルムの厚さは、ドナー基板１０内の脆化区域１１の深さによって規定される。有利には、この深さは、１００ｎｍ～１０μｍ、優先的には１００ｎｍ～１μｍである。
ドナー基板１０内の脆化区域１２の形成は、イオン種の添加によって行われ得る（図１Ｂの矢印により模式的に示される）。有利には、添加種は、水素イオンおよび／またはヘリウムイオンである。添加エネルギーは、添加区域１１の深さを規定することを可能とする。好適な処理の適用後にフィルム１２の分離を可能とするために添加量が選択される。添加量は、添加工程において気泡の形成を招かないように十分に低く選択する。イオン種、エネルギーおよび添加量は、ドナー基板１０の材料に応じて選択される。これらの条件は、多くの刊行物の主題であり、当業者に知られている。
図１Ｃに関して、軟質シート２０は、フィルム１２の表面に形成され、この段階では、フィルム１２はまだドナー基板１０の一部をなしている。
接合技術とは対照的に、軟質シートは既存のものではなく、ドナー基板上で直接形成される。フィルムの形成のためには次の成膜技術が実施可能である：物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、電着または電気成形（電気めっきまたは電気化学蒸着（ＥＣＤ））による成膜、スピンコーティング、ラッカー吹付および噴霧。これらの技術はそれ自体公知であり、ここでさらに詳しく説明しないが、当業者ならば最適な技術を軟質シートの材料に応じて選択することができる。ドナー基板の早期分離が始まらないように、比較的低温での成膜技術が好ましい。
軟質シートは、有利には、金属（例えば、Ｎｉ、Ｃｕ、Ｃｒ、Ａｇ、Ｆｅ、Ｃｏ、Ｚｎ、Ａｌ、Ｍｏ、Ｗおよびそれらの合金）、ガラスおよびセラミックス（例えば、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、多結晶ＡｌＮ、多結晶ケイ素、多結晶ＳｉＣ）から選択される材料からなる。これらの例に限定されない。
軟質シートの厚さは一般に、１～５０μｍである。
シートの剛性は、目的とする適用に対してシートの柔軟性を確保するために十分に低く、第一にフィルム１２のシート２０上への転写を可能とし、かつ、気泡を形成せずにそれを行うために十分に高いものでなければならない。
剛性Ｒは、式：
Figure 0007170720000002
により見積もることができ、式中、Ｅはシートの材料のヤング率であり、Ｈはシートの厚さであり、ｖはポアソン比である。
柔軟性を確保するために十分に低い剛性とは、１０６ＧＰａ．μｍ３以下の剛性を意味すると理解される。目安として、４３μｍのケイ素層の剛性は１０６ＧＰａ．μｍ３前後であり、９２μｍのケイ素層の剛性は１０７ＧＰａ．μｍ３前後であることに留意されたい。
転写中に気泡の形成を避けるために十分に高い剛性は、１００ＧＰａ．μｍ３以上の剛性を意味すると理解される。
さらに、ドナー基板上へのシートの接着がこのフィルム転写法の際にシートの分離を避けるに十分なものであることを保証するために注意を要する。この接着は、シートの成膜前にドナー基板上に接着層を成膜することによって改善され得る。例えば、接着層は、下記の材料のうち１つから作製され得る：Ｔｉ、Ｃｒ、Ｐｔ、Ｔａ、ＴｉＷ、Ｓｉ３Ｎ４、ＴｉＮ、ＣｒＣｕ。
より一般的には、軟質シートの成膜の前にフィルム１２上に少なくとも１つの中間層が成膜されてよい。また、中間層は、特に、積層体であってもよい。潜在的接着機能の他、このような中間層または積層体は、特に、シート２０の成膜中にフィルム１２への化学種の拡散を避ける機能、および／またはフィルム１２上に電気的接触を形成する機能、および／または光学指数ジャンプを形成する機能、および／またはブラッグミラーなどの反射層を形成する機能、および／またはそうでなれば音響インピーダンスの不連続性を最小化する機能を持ち得る。当然のことながら、当業者ならば、この中間層または積層体の機械的、電気的、光学的、熱的、音響的または化学的機能に応じて好適な材料およびそれらの厚さを選択することができる。
中間層の厚さは、この層または積層体の剛性がシートの柔軟性に悪影響を及ぼさないように十分に低いままとする。
シートとフィルムの熱膨張係数間に重大な差（一般に５×１０－６Ｋ－１より大きい差）が存在する場合には、シートの材料は、転写されるフィルムが転写法の際に損傷（例えば、亀裂型の）を受けないために十分な延性を示すように選択される。十分な延性とは、シートの弾性限界がフィルムの弾性限界とシートとフィルム間の厚さの比との積より小さいことを意味すると理解される。
図１Ｄに関して、次に、ドナー基板１０を脆化区域１１から分離し、フィルム１２を軟質シート２０上に転写する。この分離の終了時に、ドナー基板の残部１０’は残存し、もう一度使用するためにリサイクルされる可能性がある。
この分離は、ドナー基板１０上のシート２０の積層体の処理により生じる。該処理は、例えば、熱的、機械的またはこれらの２種の処理の組合せであり得る。この種の処理は、特にＳｍａｒｔ Ｃｕｔ（商標）法に関して周知であり、従って、ここでは詳細に説明しない。熱処理の場合、この処理のサーマルバジェットは一般に、軟質シートの成膜のサーマルバジェットよりも大きい。
フィルム１２は、付加的フィルム１３の成膜のシードとして役立つ可能性がある（図１Ｅ参照）。
軟質シート２０およびフィルム１２（および存在し得る付加的フィルム）から形成される構造は、特にマイクロエレクトロニクス、光通信学または光学において適用を有する装置を形成するために使用され得る。このような構造はまた、センサーもしくは変換器、または燃料電池の膜の製造に関わり得る。
以下に本発明による方法の適用のいくつかの（非限定）例を説明する。
実施例１：銅シート上でのニオブ酸リチウムフィルムの形成
ニオブ酸リチウムは、高温までその圧電を保持することで顕著な圧電／焦電材料である。他の多くの材料が１００～２５０℃程度の温度範囲ではそれらの特性を失うところ、ニオブ酸リチウムのキュリー温度は１１４０℃前後である。従って、ニオブ酸リチウムは、これらの温度範囲で圧電性および／または焦電性を用いるシステムについて注目される材料である。
例えば、それらのシステムは、２５０℃を超える温度範囲の有害環境で作動する機械システムの振動およびその他の変形のエネルギーの回収によりエネルギーを回収するためのシステムであり得る。それらのシステムはまた、機械的変形、温度の測定に、または高周波の発信／受信によるデータの交換に専用の圧電または焦電センサーでもあり得る。
そのためには、ニオブ酸リチウムフィルムは、十分容易に変形することができなければならない。この材料は単結晶であり、かつ、インゴットを引き出した後に数百μｍの厚さのバルクウエハーに切断することによって生産する場合に良好な品質である。薄膜フィルムでは、それが蒸着により生産される場合には、一般には多結晶、よくても準単結晶であるが、欠陥が著しい。軟質シート上で良好な品質のニオブ酸リチウムの薄膜フィルムを得ることができれば、ポータブルまたはウェアラブルセンサー（例えば、テキスタイルへの組み込み）、および「モノのインターネット(Internet of Things)」（ＩｏＴ）などの応用分野に取り組みことが可能となる。これらの例に限定されない。
ヘリウムイオンは、脆化区域１１を形成し、薄膜ＬｉＮｂＯ３フィルム１２の範囲を定めるために、ニオブ酸リチウム基板１０に添加される（図２Ａ参照）。フィルム１２の厚さは、１μｍ程度である。
Ｃｒ／Ｃｕ合金からなる接着層２１は、ＰＶＤ技術によってフィルム１２上で成膜される（図２Ｂ参照）。次に、電気化学蒸着技術によって、接着層上に銅シート２０が成膜される（図２Ｃ参照）。該シートの厚さは、２０μｍ程度である。
次に、ドナー基板１０を脆化区域１１に沿って分離させるために３００℃の温度でアニーリングが施される（図２Ｄ参照）。
実施例２：ニッケルシート上でのイットリウム安定化ジルコニアフィルムの形成
イットリウム安定化ジルコニアは一般に多結晶セラミックの形態であり、まれではあるが、単結晶基板の形態でもある。
この材料の１つの用途は、イオン伝導特性に基づくものである。従って、この材料は、ＳＯＦＣ（固体酸化物形燃料電池）システムにおいて電解質の役割を果たすために固相膜として機能する。このようなシステムでは、それらが小型化されなければならない場合（従って、これはマイクロＳＯＦＣとして知られる）、一方では、一般に数μｍより小さい厚さの薄膜に向けて、他方では単結晶に向けて発展させることに着目される。このようなシステムは高温（一般に、５５０～７００℃）で作動し、強い熱機械的負荷を受ける。膜の耐性を高くするためには、やや変形の可能性を与えることが有利である。
単結晶ＹＳＺ基板１０が供給される。
脆化区域１１を形成し、薄膜ＹＳＺフィルム１２の範囲を定めるために、基板１０に水素イオンが添加される（図２Ａ参照）。フィルム１２の厚さは、１μｍ程度である。
Ｃｒ／Ｃｕ合金からなる接着層２１は、ＰＶＤ技術によってフィルム１２上で成膜される（図２Ｂ参照）。次に、電気化学蒸着技術によって、接着層上にニッケルシート２０が成膜される（図２Ｃ参照）。該シートの厚さは、２０μｍ程度である。
次に、ドナー基板１０を脆化区域１１に沿って分離させるために３００℃の温度でアニーリングが施される（図２Ｄ参照）。
実施例３：曲面ガラスシート上での単結晶ケイ素フィルムの形成
スクリーンまたはその他の光学部品（レンズ、ミラーなど）の生産分野では、非平坦または曲面部品の生産は、ケイ素などの単結晶材料の薄膜フィルムの使用を困難とする。本実施例は、ある特定の曲率を有するガラスシート上に薄膜ケイ素フィルムを得られるようにすることを目的とする。このケイ素フィルムは、例えば、高精細度超コンパクト曲面スクリーンを生産するための高性能トランジスタを生産するために役立ち得る。
バルク単結晶ケイ素基板１０が供給される。
従おうとする曲面形状は、このケイ素基板へのエッチングによって生成される。図３Ａの場合、選択される形状は、エッジ上により突出した隆起を有する凹形である。放物線、楕円、波形などの他のいずれの輪廓も可能である。この形状は機械加工によるエッチングで生成され得る。当業者ならば、所望の形状および寸法に最も適合したエッチング技術をどのように採用すればいいかを知っている。
厚さ０．２μｍのＳｉＯ２層１４を生じるように基板１０に熱酸化を施す（図３Ｂ参照）。次に、脆化区域１１を形成し、単結晶ケイ素の薄膜フィルム１２の範囲を定めるために、水素イオンが基板１０に添加される（図３Ｃ参照）。フィルム１２の厚さは、０．５μｍ程度である。
シリカ製、言い換えればガラス製のシート２０は、脆化区域に沿って早期分離が起こらないように、低温、一般に、２００℃未満での成膜技術によってフィルム１２上に成膜される（図３Ｄ参照）。該シートの厚さは、２０μｍ程度である。当業者ならば、これらの条件において、特に温度および所望の最終厚さに関して最適な成膜技術をどのように選択すればいいかを知っている。
次に、ドナー基板１０を脆化区域１１に沿って分離させるために、５００℃の温度でアニーリングが施される（図３Ｅ参照）。
実施例４
実施例４は、例えば高周波（ＲＦ）フィルターなどの音波構造を目的とする。ある特定の構造において、考慮する基板およびまたは層の後面で寄生波の反射を避けることが求められる。１つの手段は、特に任意のテクスチャー処理または他のタイプの粗さを導入することによって幾何学的に不完全な界面および後面を作製することからなる。例えばＬｉＴａＯ３などの単結晶材料のある種の薄膜フィルムの使用が想定される場合には、この制約を満たすのは困難であるかまたは不可能ですらあり、これは付加的な中間層の複合積層体の導入に頼ることなくそうである。実施例４はこのような目的を狙いとする。
バルク単結晶ＬｉＴａＯ３基板１０が供給される。
脆化区域１１を形成し、単結晶ＬｉＴａＯ３の薄膜フィルム１２の範囲を定めるために、水素イオンが表面１０ａから基板１０に添加される（図４Ａ参照）。フィルム１２の厚さは、１．５μｍ程度である。
表面１０ａのテクスチャー処理は、フォトリソエッチングによって作出される（図４Ｂ参照）。本実施例では、この添加は、テクスチャー処理工程の前に行うが、後に行うこともできる。
当業者ならば、そのテクスチャーに望ましい形状および寸法に最適な技術をどのように採用すればいいかを知っている。例えば、０．０５μｍ程度の深さで特徴的なミクロンよりやや小さい横寸法のパターンを規定するためにナノインプリントリソグラフィー技術の選択が可能である。別法では、このテクスチャー処理は、陰極スパッタリング効果による粗面化によって得られる。もう１つの別法によれば、好ましくは添加工程の前に行われ、このテクスチャー処理は基板１０の表面のサンディングによって得てもよい。
シリカ製のシート２０は、脆化区域に沿って早期分離が起こらないように低温成膜技術により、一般に１００℃未満でフィルム１２上に成膜される（図４Ｃ参照）。該シートの厚さは、１０μｍ程度である。当業者ならば、これらの条件において、特に温度および所望の最終厚さに関して最適な成膜技術をどのように選択すればいいかを知っている。別法として、シート２０は、シリカ製ではなく金属製であってもよい。
次に、ドナー基板１０を脆化区域１１に沿って分離させるために２００℃程度の温度でアニーリングが施される（図４Ｄ参照）。
実施例５：複数のパッドを含んでなるドナー基板の場合
本発明の一つの実施形態によれば、ドナー基板の非平坦トポロジーは、ウエハー１０００の表面に配置された複数のパッド１００１の形成から得られる（図５Ａ参照）。
パッドは有利には、半導体材料、圧電材料、磁性材料および機能性酸化物から選択される材料から形成される。パッドは有利には単結晶である。各パッドは、個々にまたはまとめて接合させることによってウエハー上の所定の位置に置くことができる。
パッドは、目的とする適用に応じていずれの適当な大きさおよび形状を有してもよい。パッドは、例えば一種の格子パターンを形成するために、ウエハー上に規則的に配置されてよい。
各パッド１００１の主表面は、ウエハー１０００の主表面に平行である。しかしながら、各パッドの厚さが十分な精度で制御されない限りにおいて、あるパッドと次のパッドに厚さの若干の（例えば、厚さ１または２μｍ程度の）差が存在することがある。結果として、パッドの全表面から構成される表面は、一般に段階的に高さに差がある（これらの変動の大きさは図５Ａでは任意に誇張されている）。よって、これらの段階的な差は、ウエハーの表面の非平坦トポロジーを形成する。
一般に、例えば、特許文献ＦＲ３０４１３６４およびＵＳ６，５６２，１２７に記載されるように、パッドは、最終的な支持体上への表層単結晶フィルムの転写のために意図される。このために、脆化区域１０１１は、例えば、上記のように添加による転写のために個々のフィルム１０１２の範囲を定めるために、各パッドにおいて、それがウエハー上の所定の位置に配置される前または配置された後に形成される。
最終的な支持体上での各パッドの主表面の接合を含む、上述の特許文献に記載されている方法とは異なり、本発明は、ウエハーの表面に配置されたパッドの全てで軟質シート２０を成膜することを提案する（図５Ｂ参照）。従って、異なるパッドの高さの違いに関連するアセンブリの問題が無くなる。
次に、対応するフィルム１０１２を軟質シート２０上へ転写するために、各パッドを脆化区域１０１１に沿って分離する（図５Ｃ参照）。
有利には、転写されたフィルムは、軟質シートよりも堅い。その結果、それにより得られたコンポジット構造の使用がそれを恒久的または動的に変形させることを含む場合には、そのシートはパッド間に柔軟な接合部を構成し、これがこれらの変形による応力を、それらをパッドに伝達する代わりに吸収する。
考慮する実施形態はいずれも、ドナー基板の分離の終了時に残部１０’が残る。
ドナー基板のリサイクルが想定される場合、特に、分離の際に損傷を受けていたかもしれないドナー基板の表面を再生する目的で、修繕工程を実施することが可能である。これらの操作は、特に、クリーニング、エッチング、アニーリング、例えば研磨による平滑化および平坦化の工程を含んでなり得る。
ドナー基板が、脆化工程の前に作出された特定のトポロジー（曲率、粗さ、テクスチャーなど）を有する場合、ドナー基板の残部は、ドナー基板の最初のトポロジーと同一のトポロジーを有する。各リサイクルの後にそれを体系的に再び形成することを避ける目的で、ドナー基板に最初に作出されたこのトポロジーを保存することがコストの問題で有利であると思われる。この場合、平坦化法は避け、厚さが一致する材料を除去するか、またはさらには、例えば、プラズマエッチングもしくは平滑化アニーリングなど、実質的に材料を除去しない（すなわち、３０ｎｍ未満）方法が有利である。

Claims (17)

  1. 軟質シート（２０）上にフィルム（１２）、特に単結晶を製造するための方法であって、
    下記の工程：
    ドナー基板（１０）を準備する工程、
    ドナー基板（１０）内に脆化区域（１１）を形成し、フィルム（１２）の範囲を定める工程、
    フィルム（１２）表面における成膜により軟質シート（２０）を形成する工程、
    ドナー基板（１０）を脆化区域（１１）に沿って分離し、フィルム（１２）を軟質シート（２０）上に転写する工程
    を含んでなることを特徴とする、方法。
  2. 脆化区域（１１）の形成が、ドナー基板（１０）内へのイオン種の添加により行われる、請求項１に記載の方法。
  3. 添加されるイオン種が、水素および／またはヘリウムである、請求項２に記載の方法。
  4. ドナー基板（１０）の分離が、熱処理により生じる、請求項１～３のいずれか一項に記載の方法。
  5. フィルム（１２）が、半導体材料、圧電材料、磁性材料および機能性酸化物から選択された材料からなる、請求項１～４のいずれか一項に記載の方法。
  6. フィルム（１２）の厚さが、１００ｎｍ～１０μｍ、好ましくは１００ｎｍ～１μｍである、請求項１～５のいずれか一項に記載の方法。
  7. 軟質シート（２０）が、金属、ガラスおよびセラミックスから選択された材料からなる、請求項１～６のいずれか一項に記載の方法。
  8. 軟質シート（２０）が、１～５０μｍの厚さを有する、請求項１～７のいずれか一項に記載の方法。
  9. 軟質シート（２０）の成膜が、以下の技術：
    物理蒸着、化学蒸着、電気化学蒸着、スピンコーティング、ラッカー吹付および噴霧
    のうち１つにより実施される、請求項１～８のいずれか一項に記載の方法。
  10. 軟質シート（２０）が、１００ＧＰａ．μｍ３～１０６ＧＰａ．μｍ３の剛性（Ｒ）を有し、該剛性が、式：
    Figure 0007170720000003
     ［式中、Ｅはシートの材料のヤング率であり、Ｈはシートの厚さであり、ｖはポアソン比である。］
    により定義される、請求項１～９のいずれか一項に記載の方法。
  11. 軟質シート（２０）の形成の前に、フィルム（１２）表面における成膜により中間層（２１）を形成することを含んでなる、請求項１～１０のいずれか一項に記載の方法。
  12. 中間層（２１）が、フィルム（１２）に対する軟質シート（２０）の接着を増強するように構成される、請求項１１に記載の方法。
  13. 中間層がフィルム（１２）と電気的接触を形成する、請求項１１または１２に記載の方法。
  14. ドナー基板の分離の後に、転写されたフィルム（１２）の、支持体（２０）とは反対側の面に付加的フィルム（１３）を成膜することをさらに含んでなる、請求項１～１３のいずれか一項に記載の方法。
  15. 分離終了時のドナー基板の残部（１０’）が、新しいフィルム（１２）の製造のためにリサイクルされる、請求項１～１４のいずれか一項に記載の方法。
  16. ドナー基板が、脆化区域（１１）の形成の前に得られた非平坦面を有し、かつ、リサイクル前に、ドナー基板の残部が、実質的にゼロであるか、または、残部（１０’）のトポロジーに応じた材料の除去を含む、その表面の再生操作を受ける、請求項１５に記載の方法。
  17. ドナー基板が、ウエハー（１０００）の表面に配置された複数のパッド（１００１）を含んでなり、各パッド（１００１）が、転写すべき個々のフィルム（１０１２）の範囲を定める脆化区域（１０１１）を含んでなり、かつ、軟質シート（２０）がパッド（１００１）の全体の表面に成膜される、請求項１～１６のいずれか一項に記載の方法。
JP2020523984A 2017-10-31 2018-10-31 軟質シート上にフィルムを製造するための方法 Active JP7170720B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1760272 2017-10-31
FR1760272A FR3073083B1 (fr) 2017-10-31 2017-10-31 Procede de fabrication d'un film sur un feuillet flexible
PCT/EP2018/079796 WO2019086503A1 (en) 2017-10-31 2018-10-31 Method for manufacturing a film on a flexible sheet

Publications (2)

Publication Number Publication Date
JP2021501475A JP2021501475A (ja) 2021-01-14
JP7170720B2 true JP7170720B2 (ja) 2022-11-14

Family

ID=61224010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020523984A Active JP7170720B2 (ja) 2017-10-31 2018-10-31 軟質シート上にフィルムを製造するための方法

Country Status (9)

Country Link
US (2) US11557715B2 (ja)
EP (1) EP3704735B1 (ja)
JP (1) JP7170720B2 (ja)
KR (1) KR102523181B1 (ja)
CN (1) CN111295744A (ja)
FR (1) FR3073083B1 (ja)
SG (1) SG11202003812XA (ja)
TW (1) TWI811258B (ja)
WO (1) WO2019086503A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516392A (ja) 2002-01-23 2005-06-02 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 炭化珪素薄層の受け取り基板への最適移載方法
JP2012195503A (ja) 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法
WO2017108994A1 (fr) 2015-12-22 2017-06-29 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
FR2951581B1 (fr) * 2009-10-19 2011-12-16 Ecole Polytech Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
FR2964048B1 (fr) 2010-08-30 2012-09-21 Commissariat Energie Atomique Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère
KR101295532B1 (ko) * 2010-11-11 2013-08-12 엘지디스플레이 주식회사 플렉시블 평판소자의 제조방법
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516392A (ja) 2002-01-23 2005-06-02 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 炭化珪素薄層の受け取り基板への最適移載方法
JP2012195503A (ja) 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法
WO2017108994A1 (fr) 2015-12-22 2017-06-29 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
JP2019508924A (ja) 2015-12-22 2019-03-28 ソワテク 単結晶層、特に圧電層の製造方法

Also Published As

Publication number Publication date
FR3073083B1 (fr) 2019-10-11
KR102523181B1 (ko) 2023-04-18
SG11202003812XA (en) 2020-05-28
FR3073083A1 (fr) 2019-05-03
CN111295744A (zh) 2020-06-16
EP3704735A1 (en) 2020-09-09
KR20200076725A (ko) 2020-06-29
WO2019086503A1 (en) 2019-05-09
US20200343441A1 (en) 2020-10-29
TW201924945A (zh) 2019-07-01
EP3704735B1 (en) 2021-12-01
JP2021501475A (ja) 2021-01-14
US11557715B2 (en) 2023-01-17
TWI811258B (zh) 2023-08-11
US20230075685A1 (en) 2023-03-09
US12052921B2 (en) 2024-07-30

Similar Documents

Publication Publication Date Title
EP1962325B1 (en) Method for manufacturing bonded substrate
KR101284520B1 (ko) 반도체-온-인슐레이터 구조체의 연마 방법
US12087615B2 (en) Method for manufacturing a film on a support having a non-flat surface
US12052921B2 (en) Method for manufacturing a film on a flexible sheet
TWI610373B (zh) 以更佳效能應用單晶材料之類底材
EP2862846B1 (en) Processing of a piezoelectric material
JP2007537127A (ja) ダイヤモンド担持半導体デバイスおよび形成方法
CN108140541B (zh) SiC复合基板的制造方法
WO2010143475A1 (ja) 圧電デバイスの製造方法
KR102523183B1 (ko) 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
US11738539B2 (en) Bonded substrate including polycrystalline diamond film
CN108565333B (zh) 一种双面带电极的超薄晶片及其制备方法
JP2004186662A (ja) マスク、マスクブランクスおよびそれらの製造方法
US20240017524A1 (en) Bonded substrate including polycrystalline diamond film
CN118173432A (zh) 一种低翘曲的复合薄膜及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150