Nothing Special   »   [go: up one dir, main page]

JP2005252326A - パイプライン型a/d変換器 - Google Patents

パイプライン型a/d変換器 Download PDF

Info

Publication number
JP2005252326A
JP2005252326A JP2004055772A JP2004055772A JP2005252326A JP 2005252326 A JP2005252326 A JP 2005252326A JP 2004055772 A JP2004055772 A JP 2004055772A JP 2004055772 A JP2004055772 A JP 2004055772A JP 2005252326 A JP2005252326 A JP 2005252326A
Authority
JP
Japan
Prior art keywords
stage
operational amplifier
sub
converter
vref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004055772A
Other languages
English (en)
Inventor
Tatsuyuki Araki
達之 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2004055772A priority Critical patent/JP2005252326A/ja
Publication of JP2005252326A publication Critical patent/JP2005252326A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

【課題】 分解能が高いパイプライン型A/D変換器でも消費電力の増大を抑える。
【解決手段】 パイプライン型A/D変換器において、初段ステージから終段の1つ前のステージの内の隣り合う2つのステージのそれぞれのサブDAC内のオペアンプ25を共通にする。前段のステージがサンプリング時には後段ステージのサンプルホールド部23にスイッチSW20で接続して後段ステージのホールド動作を行い、後段ステージのサンプリング時には前段ステージのサンプルホールド部21にスイッチSW10で接続して前段ステージのホールド動作を行うよう、そのオペアンプ25を時分割的に切り替えて使用する。
【選択図】 図2

Description

本発明は、小ビットのA/D変換ステージ(以下、単に「ステージ」と呼ぶ。)を複数段縦列接続し、各ステージで得られたデジタル値を演算して最終デジタル値を得るパイプライン型A/D変換器に係り、特に隣り合う2つのステージで1つのオペアンプを共有させることで、全体に含まれるオペアンプの数を削減し、低消費電力を図ったパイプライン型A/D変換器に関するものである。
従来の技術
図4に、従来から使われているパイプライン型A/D変換器(例えば、非特許文献1参照)の概略構成を示し、その動作を説明する。サンプルホールド回路10に入力したアナログ信号Vinは、その後段に縦列接続されている複数段のステージ401,402,・・・,40n内で信号処理が行われ、また各ステージの内のサブADC(サブA/D変換器)によってデジタル信号に変換される。
通常、多く用いられる方式においては、第1ステージ401から最終の第nステージの1つ前のステージ40n−1では、0.5ビットの冗長を持った1.5ビット(00,01,10)のデジタル信号Dout1〜Doutn-1に変換され、最終ステージ40nでは2ビット(00,01,10,11)のデジタル信号Doutnに変換される。これらのデジタル信号Dout1〜Doutnは、デジタル誤差補正回路30に入力される。デジタル誤差補正回路30では、各ステージ401,402,・・・,40nで変換された1.5ビットもしくは2ビットのデジタル信号Dout1〜Doutnの値を重み付けして加算し、最終デジタル信号Doutを出力する。通常のパイプライン型A/Dの変換器は、これらの構成によって入力アナログ信号Vinをデジタル信号Doutに変換している。
図5は、第1ステージ401に多く用いられている構成の一例の概略図である。このような構成は、第1ステージ401から最終の第nステージの1つ前のステージ40n−1内に多く用いられる。図5において、41はサブDAC(サブD/A変換器)であり、スイッチSW1〜SW7とキャパシタCf,Csからなり、入力アナログ信号Vinをサンプルホールドするサンプルホールド部42とオペアンプ43を有し、入力アナログ信号Vinをサンプリングしホールドする。+Vref,−Vrefは基準電圧である。44はサブADC(サブA/D変換器)であり、入力アナログ信号Vinを基準電圧+Vref/4,−Vref/4と比較するコンパレータ45と、その結果をデコードするデコーダ46を有する。
まず、サンプリング期間中には、サブDAC41において、スイッチSW1,SW3,SW4をONにし、これら以外の全てのスイッチをOFFにして、入力アナログ信号Vinの電荷をキャパシタCf,Csに蓄える。また、このサンプリング期間中において、サブADC44のコンパレータ45では入力アナログ信号Vinのレベルを基準電圧+Vref/4,−Vref/4と比較する。
次に、ホールド期間中においては、サブDAC41では、スイッチSW1,SW3,SW4をOFFにしてSW2をONにする。また、サブADC44では、サンプリング期間中にコンパレータ45で比較した結果に応じてスイッチSW5,SW6,SW7のいずれか1つをONにする制御信号をサブDAC41に対して出力するとともに、0.5ビットの冗長を持った1.5ビットのデジタル信号Dout1をデコーダ46からデジタル誤差補正回路30に対して出力する。すなわち、サンプリングした入力アナログ信号Vinに対して、次のように処理する。
Vin>+Vref/4の時は、スイッチSW5をON、Dout1=10
−Vref/4<Vin≦+Vref/4の時は、スイッチSW6をON、Dout1=01
Vin<−Vref/4の時は、スイッチSW7をON、Dout1=00
これにより、スイッチSW5,SW6,SW7によって、Vref、SG(=0V)、−Vrefのいずれか1つがキャパシタCsの片端に接続される。SGはシグナルグラウンドである。
以上により、サンプル時に蓄えられる電荷Qsampleと、ホールド時に蓄えられる電荷Qholdは、次のようになる。
Qsample=Vin×(Cf+Cs)
Qhold =Cf×Vout1+Cs×Ref
Vout1はオペアンプ43の出力電圧、Refはサンプリング期間中にサブADC44のコンパレータ45において、入力アナログ信号Vinのレベルと基準電圧+Vref/4,−Vref/4とを比較した結果によって選択されたVref、SG(=0V)、−Vrefのいずれか1つであり、スイッチSW5〜SW7で決まる。
ここで電荷保存則により、Qsample=Qholdが成立するので、
Vin×(Cf+Cs)=Cf×Vout1+Cs×Ref
となり、Vout1は次の通りとなる。
Vout1=Vin×(Cf+Cs)/Cf−(Cs/Cf)×Ref
=Vin×(1+Cs/Cf)−(Cs/Cf)×Ref (1)
この式(1)より、入出力特性は次のようになる。
Vin>+Vref/4の時は Vout1=Vin×(1+Cs/Cf)−(Cs/Cf)×Vref
−Vref/4<Vin≦+Vref/4の時は Vout1=Vin×(1+Cs/Cf)
Vin<−Vref/4の時は Vout1=Vin×(1+Cs/Cf)+(Cs/Cf)×Vref
従って、Cs=Cfとすると、入出力特性は次のようになる。
Vin>+Vref/4の時は Vout1=2Vin−Vref
−Vref/4<Vin≦+Vref/4の時は Vout1=2Vin
Vin<−Vref/4の時は Vout1=2Vin+Vref
このように、Cs=Cfとした場合の入出力特性では、出力電圧Vout1は入力アナログ信号Vinを2倍して、それからサンプリング期間中に比較したVinのレベルに応じてVrefを演算(減算、加算又は何もしない)したものとなり、このVout1が次段の第2ステージ402の入力アナログ信号となる。
なお、最終ステージ40nでは、前段ステージから入力する出力アナログ電圧Voutn-1のレベルを基準電圧+Vref/4,SG(0V),−Vref/4と比較して、2ビット(00,01,10,11)のデジタル信号Doutnをデジタル誤差補正回路30に対して出力する。この最終ステージ40nにはサブDACは設けられていない。
図4に述べたステージを用いたパイプライン型A/D変換器のタイミングチャートを図6に示す。このように、従来使われているパイプライン型A/Dの変換器では、図5に示す構成のステージを、第1ステージ401から最終の第nステージの1つ前のステージ40n−1内に備え、デジタル誤差補正回路30で図7に示す演算処理を行い、その結果をA/D変換器の出力Doutとしている。図7では、ステージの段数を7段とし、各ステージの出力デジタル値を(0,1)としたときの例を示す図であり、A/D変換値としては(01111111)が出力する。
Andrew M.Abo and Paul R.Gray, "A 1.5-V,10-bit,14.3-MS/s CMOS Pipeline Analog-to-Digital Converter" IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.34,NO.5,MAY 1999
ところで、上記したパイプライン型A/D変換器を高速動作させる場合には、サブDAC41内のオペアンプ43のセトリング時間を短くする必要がある。そのために、このオペアンプの駆動トランジスタのgmを大きくする必要があるが、このようにするとバイアス電流の増大につながる。よって、このオペアンプの消費電流はパイプライン型A/D変換器全体の消費電流に対して大きく影響する要因となる。なお、コンパレータ45では、サンプリングクロック信号のエッジ部分でしか動作せず、大きなバイアス電流をかける必要がく、このコンパレータの消費電流はパイプライン型A/D変換器全体の消費電流に対して大きく影響する要因とならない。
このように、サブDAC41内のオペアンプ43は本来的にその消費電流が大きくなるが、パイプライン型A/D変換器の分解能を高くする必要がある場合には、ステージの縦列接続の段数を増大させる必要がある。この結果、ステージ数の増大に比例してオペアンプ43の数が多くなり、分解能が高いA/D変換器ほど消費電力が大きくなるという問題がある。
本発明の目的は、分解能を高くしても消費電力の増大を抑えることができるようにしたパイプライン型A/D変換器を提供することである。
請求項1にかかる発明のパイプライン型A/D変換器は、入力アナログ信号をサンプルホールドするサンプルホールド回路と、該サンプルホールド回路の出力側に前段からの出力アナログ信号を入力するよう縦列接続された複数のステージと、該各ステージで得られたデジタル信号を入力して演算し最終デジタル信号を出力するデジタル誤差補正回路とを具備し、前記複数のステージの内の初段ステージから終段ステージの1つ前のステージまでの各ステージは、前記出力アナログ信号を入力しA/D変換してデジタル信号として前記デジタル誤差補正回路に出力するサブADCと、オペアンプをもち前記サブADCで得られたデジタル信号に応じて前記出力アナログ信号を出力するサブDACとを有し、且つ前記複数のステージの内の終段ステージは、該終段ステージの1つ前のステージの出力アナログ信号をA/D変換してデジタル信号として前記デジタル誤差補正回路に出力するサブADCを有するパイプライン型A/D変換器において、前記初段ステージから終段の1つ前のステージの内の縦列接続された少なくとも2つのステージの内の前記各サブADCの前記オペアンプを共通化したことを特徴とする。
請求項2にかかる発明は、請求項1に記載のパイプライン型A/D変換器において、前記縦列接続された少なくとも2つのステージの前段ステージ用サブDACは前段ステージ用サンプルホールド部と前記オペアンプからなり、後段ステージ用サブDACは後段サンプルホールド部と前記オペアンプからなり、前記前段ステージ用サンプルホールド部によるサンプル時には前記後段ステージ用サンプルホールド部と前記オペアンプとでホールドを行い、前記後段ステージ用サンプルホールド部によるサンプル時には前記前段ステージ用サンプルホールド部と前記オペアンプとで前段ステージのホールドを行うことを特徴とする。
請求項3にかかる発明は、請求項2に記載のパイプライン型A/D変換器において、前記オペアンプは、その入力側が、スイッチにより前記前段ステージ用サンプルホールド部又は前記後段ステージ用サンプルホールド部に切り替えられることを特徴とする。
本発明によれば、縦列接続された少なくとも2つのステージのサブDACに1つのオペアンプを共通に使用するので、ステージの段数を増大して分解能が高いパイプライン型A/D変換器を構成した場合であっても、従来使われているパイプライン型A/Dの変換器の構成よりも全体に含まれるオペアンプの数が減ることになり、パイプライン型A/D変換器全体の消費電力を抑えることができる。従って、分解能が高いパイプライン型A/D変換器であっても消費電力の増大を抑えることができる。
本発明では、1つのオペアンプで縦列接続された少なくとも2つのステージのサブADCを時分割動作させることにより、オペアンプの数を減少させ、結果的にパイプライン型A/D変換器の全体に含まれるオペアンプの数を減らす。以下、詳しく説明する。
図1は本発明の実施例1のパイプライン型A/D変換器の構成を示すブロック図である。図1において、10は入力信号をサンプルホールドするサンプルホールド回路、201は第1及び第2ステージ、202は第3及び第4ステージ、・・・・、20nは最終ステージであり、縦列接続されている。各ステージ201,202,・・・・は1.5ビットのデジタル信号Dout1,Dout2,・・・とアナログ信号Vout2,Vout4,・・・を出力し、最終ステージ20nは2ビットのデジタル信号Doutnを出力する。30はこれらのデジタル信号Dout1,Dout2,・・・,Doutnを入力して演算するデジタル誤差補正回路30である。第1及び第2ステージ201は従来の第1ステージと第2ステージを組み合わせたステージ、第3及び第4ステージ202は従来の第3ステージと第4ステージを組み合わせたステージ、・・・であるが、その内のサブDACのオペアンプを共通としたものである。なお、最終ステージ20nにはサブDACは必要ないので、オペアンプも必要ない。
図2に第1及び第2ステージ201の構成ブロック示す。最終ステージ以外のステージはこれと同じ構成である。図2において、21は第1ステージ(請求項の前段ステージ)用のサブDACの一部を構成するサンプルホールド部であり、スイッチSW10〜SW17、キャパシタCf10,Cs10を具備する。22は第1ステージ用のサブADCであり、図5で説明したコンパレータ45およびデコーダ46と同様なコンパレータおよびデコーダを具備する。23は第2ステージ(請求項の後段ステージ)用のサブDACの一部を構成するサンプルホールド部であり、スイッチSW20〜SW27、キャパシタCf20,Cs20を具備する。24は第2ステージ用のサブADCであり、図5で説明したコンパレータ45およびデコーダ46と同様なコンパレータおよびデコーダを具備する。25はオペアンプであり、第1ステージ用のサンプルホールド部21との組合せで第1ステージ用のサブDACを構成し、第2ステージ用のサンプルホールド部23との組合せで第2ステージ用のサブDACを構成する。このオペアンプ25はスイッチSW10とSW20により第1ステージ用又は第2ステージ用に切り替えられるようになっている。なお、キャパシタCf10,Cs10の容量値は同一(Cf10=Cs10)、キャパシタCf20,Cs20の容量値も同一(Cf20=Cs20)である。
まず、動作(a)として、スイッチSW20,SW22,SW11,SW13,SW14をONにして入力アナログ信号Vinのサンプリングを行い、その信号Vinの電荷をキャパシタCf10,Cs10に蓄える。このとき、サブADC22のコンパレータではアナログ入力信号Vinのレベルを基準電圧+Vref/4,−Vref/4と比較する。
次に、スイッチSW20,SW22,SW11,SW13,SW14をOFFにし、スイッチSW10,SW12,SW21,SW23,SW24をONにする。また、サブADC22では、その内部のコンパレータ(図5のコンパレータ45に相当)で比較した結果に応じて、スイッチSW15,SW16,SW17のいずれか1つがONになる制御信号とデジタル誤差補正回路30に1.5ビットのデジタル信号Dout1を出力する。ここまでの動作は、図5の従来回路で示したものと同等であり、このときの出力アナログ電圧VoutのレベルをVout1とすると、前記した式(1)と同様に次の式(2)となる。
Vout1=Vin×(1+Cs10/Cf10)−(Cs10/Cf10)×Ref (2)
ここで、Cf10=Cs10である。RefはサブADC22内のコンパレータにおいて、入力アナログ信号Vinのレベルと基準電圧+Vref/4,−Vref/4とを比較した結果によって選択されたVref、SG(=0V)、−Vrefのいずれかを示す。よって、このときの入出力特性は次のようになる。
Vin>+Vref/4の時は Vout1=2Vin−Vref、Dout1=10
−Vref/4<Vin≦+Vref/4の時は Vout1=2Vin、Dout1=01
Vin<−Vref/4の時は Vout1=2Vin+Vref、Dout1=00
但し、このときには、スイッチSW21,SW23,SW24も同時にONにしているので、サンプルホールド部23では出力アナログ電圧Vout1のサンプリングを行い、この電圧Vout1の電荷をキャパシタCf20,Cs20に蓄える。このとき、サブADC24内のコンパレータでは出力アナログ電圧Vout1のレベルを基準電圧+Vref/4,−Vref/4と比較する。
次に、動作(b)としてスイッチSW10,SW12,SW15,SW16,SW17,SW21,SW23,SW24をOFFにして、スイッチSW20,SW22,SW11,SW13,SW14をONにする。また、サブADC24内のコンパレータで比較した結果に応じて、スイッチSW25,SW26,SW27のいずれか1つがONになる制御信号とデジタル誤差補正回路30に1.5ビットのデジタル信号Dout2を出力する。このときの出力アナログ電圧VoutのレベルをVout2とすると前記式(2)と同様に、次のようになる。
Vout2=Vout1×(1+Cs20/Cf20)−(Cs20/Cf20)×Ref (3)
ここで、Cs20=Cf20である。RefはサブADC24内のコンパレータにおいて、出力アナログ電圧Vout1のレベルと基準電圧+Vref/4,−Vref/4とを比較した結果によって選択されたVref、SG(=0V)、−Vrefのいずれかを示す。よって、このときの入出力特性は次のようになる。
Vout1>+Vref/4の時は Vout2=2Vout1−Vref、Dout2=10
−Vref/4<Vout1≦+Vref/4の時は Vout2=2Vout1、Dout2=01
Vout1<−Vref/4の時は Vout2=2Vout1+Vref、Dout2=00
但し、このときには、スイッチSW11,SW13,SW14も同時にONにしているので、サンプルホールド部21では入力アナログ信号Vinのサンプリングを行い、このVinの電荷をキャパシタCf10,Cs10に蓄える。このとき、サブADC22内のコンパレータでは入力アナログ信号Vinのレベルを基準電圧+Vref/4,−Vref/4と比較する。
図1に示した第1及び第2ステージ201では、上記の動作(a)、(b)を繰り返し行なう。すなわち、第1ステージ用のサンプルホールド部21により入力アナログ信号Vinをサンプリングするとともに第1ステージ用のサブADC22で比較演算処理をするときは、第2ステージ用のサンプルホールド部23とオペアンプ25により出力アナログ電圧Vout2を出力するとともに第2ステージ用のサブADC24からデジタル信号Dout2を出力する。一方、第2ステージ用のサンプルホールド部23により出力アナログ電圧Vout1をサンプリングするとともに第2ステージ用のサブADC24で比較演算処理をするときは、第1ステージ用のサンプルホールド部21とオペアンプ25により出力アナログ電圧Vout1を出力するとともに、第1ステージ用のサブADC22からデジタル信号Dout1を出力する。このように、サンプルとホールドが第1ステージと第2ステージとで交互に行われ、ホールド時のステージでオペアンプ25が使用されるので、オペアンプ25は第1ステージ用と第2ステージ用に交互に時分割動作することになる。
この第1及び第2ステージ201を用いた場合のタイミングチャートを図3に示す。図1及び図2に示した本実施例1のパイプライン型A/D変換器の動作概要は、図5及び図6で示した従来例の動作概要と同等である事を表している。
なお、図2において、オペアンプ25から出力するアナログ電圧Vout1、Vout2は次段の第3及び第4ステージに入力されるが、電圧Vout1については、次段の第3及び第4ステージで取り込まれることはなく、特定のタイミングで電圧Vout2のみが取り込まれる。
また、以上では最終段のステージの動作は従来と同じであり、前段ステージから入力する出力アナログ電圧のレベルを基準電圧+Vref/4,SG(0V),−Vref/4と比較して、2ビット(00,01,10,11)のデジタル信号Doutnをデジタル誤差補正回路30に対して出力する。ここでは後段のステージは無いので電荷のホールド動作は必要なく、よってオペアンプは不要である。
また、キャパシタCf10,Cs10,Cf20,Cs20については、上記の入出力特性により、Cf10=Cs10,Cf20=Cs20となっていれば良く、Cf10=Cs10=Cf20=Cs20とする必要はない。また、本実施例1の回路構成については、完全差動型でも実現できる。
また、以上説明した共通のオペアンプを使用する2個のステージは、初段ステージから終段の1つ前のステージの内の少なくとも隣合う任意の2つのステージに適用すれば、それだけでも1個のオペアンプの削減になり、本発明の趣旨を発揮できる。
以上のように本実施例1は、前段ステージ内で演算処理した出力アナログ電圧をVout1とし、それをループさせることにより後段ステージ内で演算処理を行って、その出力アナログ電圧をVout2とするものであり、2個のステージ当りのアナログ出力を時分割にループさせていることで、1つのオペアンプで2つのステージの動作を行なう点が特徴として挙げられる。
なお、上記実施例では2個のステージで1つのオペアンプを共有する構成となっているが、連続する2個以上のステージで1つのオペアンプを共有することも可能である。例えば、4個のステージで1つのオペアンプを共有する場合、図2に示す構成に、さらに第3,第4の2個のステージを追加することになる。ここで、まず第1のステージでサンプリングを行うとともに第2のステージでホールド動作を行う。次に、第2のステージでサンプリングを行っている間、第3のステージでホールド動作を行う。その後、第3のステージでサンプリングを行うとともに第4のステージでホールド動作を行う。次に再び第1のステージでサンプリングを行っている間、第4のステージでホールド動作を行うようにし、1つのオペアンプで順次時分割でステージ動作を行う。
本発明の実施例1のパイプライン型A/D変換器のブロック図である。 図1のパイプライン型A/D変換器のステージ201のブロック図である。 図1のパイプライン型A/D変換器の動作のタイミングチャートである。 従来のパイプライン型A/D変換器のブロック図である。 図4のパイプライン型A/D変換器のステージ401のブロック図である。 図4のパイプライン型A/D変換器の動作のタイミングチャートである。 図4のパイプライン型A/D変換器のデジタル誤差補正回路の動作説明図である。
符号の説明
10:サンプルホールド回路
201:第1及び第2ステージ、202:第3及び第4ステージ、20n:最終ステージ、21:第1ステージ用のサンプルホールド部、22:第1ステージ用のサブADC、23:第2ステージ用のサンプルホールド部、24:第2ステージ用のサブADC、25:第1ステージ用のサブDACと第2ステージ用のサブDACに共通のオペアンプ
30:デジタル誤差補正回路
401:第1ステージ、402:第2ステージ、40n−1:第n−1ステージ、40n:第nステージ

Claims (3)

  1. 入力アナログ信号をサンプルホールドするサンプルホールド回路と、該サンプルホールド回路の出力側に前段からの出力アナログ信号を入力するよう縦列接続された複数のステージと、該各ステージで得られたデジタル信号を入力して演算し最終デジタル信号を出力するデジタル誤差補正回路とを具備し、
    前記複数のステージの内の初段ステージから終段ステージの1つ前のステージまでの各ステージは、前記出力アナログ信号を入力しA/D変換してデジタル信号として前記デジタル誤差補正回路に出力するサブADCと、オペアンプをもち前記サブADCで得られたデジタル信号に応じて前記出力アナログ信号を出力するサブDACとを有し、且つ前記複数のステージの内の終段ステージは、該終段ステージの1つ前のステージの出力アナログ信号をA/D変換してデジタル信号として前記デジタル誤差補正回路に出力するサブADCを有するパイプライン型A/D変換器において、
    前記初段ステージから終段の1つ前のステージの内の縦列接続された少なくとも2つのステージの内の前記各サブADCの前記オペアンプを共通化したことを特徴とするパイプライン型A/D変換器。
  2. 請求項1に記載のパイプライン型A/D変換器において、
    前記縦列接続された少なくとも2つのステージの前段ステージ用サブDACは前段ステージ用サンプルホールド部と前記オペアンプからなり、後段ステージ用サブDACは後段サンプルホールド部と前記オペアンプからなり、
    前記前段ステージ用サンプルホールド部によるサンプル時には前記後段ステージ用サンプルホールド部と前記オペアンプとでホールドを行い、前記後段ステージ用サンプルホールド部によるサンプル時には前記前段ステージ用サンプルホールド部と前記オペアンプとで前段ステージのホールドを行うことを特徴とするパイプライン型A/D変換器。
  3. 請求項2に記載のパイプライン型A/D変換器において、
    前記オペアンプは、その入力側が、スイッチにより前記前段ステージ用サンプルホールド部又は前記後段ステージ用サンプルホールド部に切り替えられることを特徴とするパイプライン型A/D変換器。
JP2004055772A 2004-03-01 2004-03-01 パイプライン型a/d変換器 Withdrawn JP2005252326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055772A JP2005252326A (ja) 2004-03-01 2004-03-01 パイプライン型a/d変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055772A JP2005252326A (ja) 2004-03-01 2004-03-01 パイプライン型a/d変換器

Publications (1)

Publication Number Publication Date
JP2005252326A true JP2005252326A (ja) 2005-09-15

Family

ID=35032452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055772A Withdrawn JP2005252326A (ja) 2004-03-01 2004-03-01 パイプライン型a/d変換器

Country Status (1)

Country Link
JP (1) JP2005252326A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159087A (ja) * 2005-11-08 2007-06-21 Denso Corp サンプルホールド回路およびマルチプライングd/aコンバータ
JP2007201550A (ja) * 2006-01-23 2007-08-09 Seiko Epson Corp パイプラインa/d変換器
JP2007324834A (ja) * 2006-05-31 2007-12-13 Renesas Technology Corp パイプライン型a/dコンバータ
JP2008205704A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp アナログデジタル変換回路
JP2009239703A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp パイプライン型a/d変換器
JP2010226356A (ja) * 2009-03-23 2010-10-07 Asahi Kasei Electronics Co Ltd A/d変換器およびその制御方法
JP2010226357A (ja) * 2009-03-23 2010-10-07 Asahi Kasei Electronics Co Ltd A/d変換器およびその制御方法
JP2013198151A (ja) * 2012-03-19 2013-09-30 Freescale Semiconductor Inc サンプルホールド回路および差動サンプルホールド回路
JP2014072553A (ja) * 2012-09-27 2014-04-21 Asahi Kasei Electronics Co Ltd 演算増幅器及びそれを備えたパイプライン型a/dコンバータ
FR3043867A1 (fr) * 2015-11-13 2017-05-19 Soc Francaise De Detecteurs Infrarouges - Sofradir Convertisseur analogique-numerique a approximations successives.
KR20180065307A (ko) * 2016-12-07 2018-06-18 한국과학기술원 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159087A (ja) * 2005-11-08 2007-06-21 Denso Corp サンプルホールド回路およびマルチプライングd/aコンバータ
JP4654998B2 (ja) * 2005-11-08 2011-03-23 株式会社デンソー サンプルホールド回路およびマルチプライングd/aコンバータ
JP2007201550A (ja) * 2006-01-23 2007-08-09 Seiko Epson Corp パイプラインa/d変換器
JP2007324834A (ja) * 2006-05-31 2007-12-13 Renesas Technology Corp パイプライン型a/dコンバータ
US7576677B2 (en) 2006-05-31 2009-08-18 Renesas Technology Corp. Pipeline A/D converter converting analog signal to digital signal
JP2008205704A (ja) * 2007-02-19 2008-09-04 Nec Electronics Corp アナログデジタル変換回路
US7821433B2 (en) 2008-03-27 2010-10-26 Seiko Epson Corporation Pipeline-type analog-to-digital converter
JP2009239703A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp パイプライン型a/d変換器
JP2010226357A (ja) * 2009-03-23 2010-10-07 Asahi Kasei Electronics Co Ltd A/d変換器およびその制御方法
JP2010226356A (ja) * 2009-03-23 2010-10-07 Asahi Kasei Electronics Co Ltd A/d変換器およびその制御方法
JP2013198151A (ja) * 2012-03-19 2013-09-30 Freescale Semiconductor Inc サンプルホールド回路および差動サンプルホールド回路
JP2014072553A (ja) * 2012-09-27 2014-04-21 Asahi Kasei Electronics Co Ltd 演算増幅器及びそれを備えたパイプライン型a/dコンバータ
FR3043867A1 (fr) * 2015-11-13 2017-05-19 Soc Francaise De Detecteurs Infrarouges - Sofradir Convertisseur analogique-numerique a approximations successives.
US10396813B2 (en) 2015-11-13 2019-08-27 Societe Francaise de Detecteurs Infrarouges—Sofradir Successive approximation analog-to-digital converter
KR20180065307A (ko) * 2016-12-07 2018-06-18 한국과학기술원 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치
KR101894902B1 (ko) 2016-12-07 2018-09-04 한국과학기술원 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치

Similar Documents

Publication Publication Date Title
US8704694B2 (en) A/D converter
US20120274489A1 (en) Successive approximation register adc with a window predictive function
US20080068237A1 (en) Multi-bit pipeline analog-to-digital converter having shared amplifier structure
US8730080B2 (en) Analog-to-digital converters and pipeline analog-to-digital converters
KR20100073009A (ko) 다단 듀얼 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
JP5252085B2 (ja) スイッチドキャパシタ回路およびad変換回路
US7847720B2 (en) Pipelined analog-to-digital converter
JP2000036746A (ja) A/d変換器
US7002507B2 (en) Pipelined and cyclic analog-to-digital converters
JP2005252326A (ja) パイプライン型a/d変換器
US9806728B1 (en) Amplifier circuit
KR20090032700A (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
US9380235B2 (en) AD conversion circuit
JP4397510B2 (ja) パイプライン型a/dコンバータ
EP1398880A2 (en) Analog-digital conversion circuit
US20090128389A1 (en) Multi-bit Per Stage Pipelined Analog to Digital Converters
JP4061033B2 (ja) A/d変換器および半導体集積回路
KR101711542B1 (ko) 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터
WO2010043999A1 (en) Switched-capacitor pipeline stage
JP4858962B2 (ja) 半導体集積回路装置
KR101899012B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
KR101823435B1 (ko) 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법
JP2007221406A (ja) パイプライン型a/d変換器
CN116996072B (zh) 一种流水线型差值比较模数转换器
CN111295843B (zh) 具有至少三条采样信道的流水线模数转换器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501