JP2003216052A - 素子の配列方法、表示装置の製造方法、及び表示装置。 - Google Patents

Abstract

(57)【要約】 【課題】 基板上に素子を確実に自己整列して配列する
ことができ、素子を効率良く且つ精度良く自己整列して
配列させることができる素子の配列方法、さらには素子
の自己整列により配列する表示装置の製造方法及び表示
装置を提供することを目的とする。 【解決手段】 基板上の素子を配列する配列位置に、素
子の底部に嵌合する嵌合部を形成したり、その嵌合部の
底部や側面及び素子のｎ側電極に磁性体膜を形成したり
することにより、基板上に複数の素子を散乱した後に基
板に振動などの物理的外力を与えると、基板上の嵌合部
に素子が確実に自己整列して効率良く且つ精度良く素子
を配列することができ、また素子の位置ずれを回避する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、素子の配列方法、
表示装置の製造方法、及び表示装置に関し、特に、素子
を自己整列して配列させる素子の配列方法、表示装置の
製造方法、及び表示装置に関する。

【０００２】

【従来の技術】従来、発光素子をマトリクス状に配列し
て画像表示装置に組み上げる場合には、液晶表示装置
（ＬＥＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａ
ｙ）やプラズマディスプレイ（ＰＤＰ：Ｐｌａｓｍａ
Ｄｉｓｐｌａｙ Ｐａnｅｌ）のように基板上に素子を形
成するか、あるいは発光ダイオードディスプレイ（ＬＥ
Ｄディスプレイ）のように単体のＬＥＤパッケージを配
列することが行われている。

【０００３】従来のＬＥＤ、ＰＤＰのごとき画像表示装
置においては、素子や画素のピッチとその製造プロセス
に関し、素子分離ができないために製造プロセスの当初
から各素子はその画像表示装置の画素ピッチだけ間隔を
空けて形成することが通常行われている。一方、ＬＥＤ
ディスプレイの場合には通常、ＬＥＤチップをダイシン
グ後に取り出し、個別にワイヤーボンド若しくはフリッ
プチップによるバンプ接続により外部電極に接続し、パ
ッケージ化されることが行われている。この場合、パッ
ケージ化の前もしくは後に画像表示装置としての画素ピ
ッチに配列される。

【０００４】各素子を集積度高く形成し、各素子を広い
領域に転写などによって離間させながら移動させ、画像
表示装置などの比較的大きな表示装置を構成する技術が
あり、例えば米国特許Ｎｏ．５４３８２４１に記載され
る薄膜転写法や、特開平１１−１４２８７８号公報に記
載される表示用トランジスタアレイパネルの形成方法な
どの技術が知られている。

【０００５】このような転写技術に対して、転写によら
ずに自己整列（ｓｅｌｆ−ａｌｉｇｎ）して配置させる
方法が開発されている。例えば、特開平９−１２０９４
３号公報のように、窪みなどの接合部や受容部を有する
基板上面に流体を介してスラリー（Ｓｌｕｒｙ）に含ま
れた状態で成形ブロックなどを搬送し、搬送時に成形ブ
ロックがその形状のために窪みに自己整列して合体させ
る方法が開発されている。

【０００６】

【発明が解決しようとする課題】しかし、転写技術によ
り素子を配列し画像表示装置を製造する場合、転写対象
となる素子が選択的に、かつ確実に転写される必要があ
り、また効率の良い転写、精度の良い転写も要求され
る。そのため、素子を置くときには規則正しく１つずつ
置いていく作業が必要になり、極めて煩雑であるだけで
なく、基板の全面に熱可塑性樹脂を塗布した後に基板全
面を加熱して素子や部品を転写する場合には全面加熱に
よる他の素子や部品の位置ずれや剥離なども問題にな
る。

【０００７】転写によらず素子を自己整列させる特開平
９−１２０９４３号公報の方法では、成形ブロックを含
むスラリーを循環装置で循環させて成形ブロックを窪み
に自己整列して配列させるため、効率良く成形ブロック
を配列させることができない。また、基板上の全ての窪
みに成形ブロックが配列するまで成形ブロックを循環さ
せるため、基板上の全ての窪みに成形ブロックを配列さ
せるのに必要以上の成形ブロックが必要となり、生産コ
ストが上昇する。

【０００８】そこで、本発明は、かかる従来の実情に鑑
みて提案されたものであり、基板上に素子を確実に自己
整列して配列することができ、素子を効率良く且つ精度
良く自己整列して配列させることができる素子の配列方
法を提供することを目的とし、さらには素子の自己整列
により配列する表示装置の製造方法及び表示装置を提供
することを目的とする。

【０００９】

【問題を解決するための手段】本発明における素子の配
列方法は、基板上に素子を配列する素子の配列方法にお
いて、前記基板上の前記素子の配列位置及び前記素子の
底部に磁性体膜を形成し、前記基板上に前記素子を散乱
して前記素子が配列することを特徴とする。

【００１０】本発明の素子の配列方法は、基板上の素子
の配列位置と素子の底部に磁性体膜を形成し、基板上に
素子を散乱して素子を自己整列により配列させる。基板
上の素子の配列位置及び素子の底部に磁性体膜を形成す
るため、磁性体膜の間の磁力を用いて素子を確実且つ精
度良く配列することができ、素子を配列した後であって
も素子の位置ずれを防止することができる。

【００１１】さらに、基板上の素子の配列位置及び素子
の底部に形成される磁性体膜の磁力を用いて素子が自己
整列して配列することができるため、必要以上の素子を
使うことなく効率良く配列させることができ、生産コス
トの上昇を回避することができる。また、基板上の素子
の配列位置及び素子の底部に形成される磁性体膜の磁力
を用いて素子が自己整列するため、基板上に素子を散乱
させて容易且つ効率良く素子が自己整列して配列するこ
とができる。

【００１２】本発明における表示装置の製造方法は、基
板上に発光素子を配列して形成される表示装置の製造方
法において、前記基板上の前記発光素子の配列位置及び
前記発光素子の底部に磁性体膜を形成する工程と、前記
基板上に前記発光素子を散乱する工程とを具備すること
を特徴とする。

【００１３】本発明の表示装置の製造方法は、基板上の
発光素子の配列位置と発光素子の底部に磁性体膜を形成
し、基板上に発光素子を散乱して発光素子を自己整列に
より配列させる。基板上の発光素子の配列位置及び発光
素子の底部に磁性体膜を形成するため、磁性体膜の間の
磁力を用いて発光素子を確実且つ精度良く配列すること
ができ、発光素子を配列した後であっても発光素子の位
置ずれを防止することができる。

【００１４】さらに、基板上の発光素子の配列位置及び
発光素子の底部に形成される磁性体膜の磁力を用いて発
光素子が自己整列して配列することができるため、必要
以上の発光素子を使うことなく効率良く配列させること
ができ、生産コストの上昇を回避することができる。ま
た、基板上の発光素子の配列位置及び発光素子の底部に
形成される磁性体膜の磁力を用いて発光素子が自己整列
するため、基板上に発光素子を散乱させて容易且つ効率
良く発光素子が自己整列して配列することができる。

【００１５】本発明における表示装置は、基板上に発光
素子を配列して形成される表示装置において、前記基板
上の前記発光素子の配列位置及び前記発光素子の底部に
磁性体膜が形成され、前記基板上に前記発光素子が散乱
されて前記発光素子が配列して形成されることを特徴と
する。

【００１６】本発明の表示装置は、基板上の発光素子の
配列位置と発光素子の底部に磁性体膜が形成され、基板
上に発光素子が散乱されて発光素子が自己整列して形成
される。基板上の発光素子の配列位置及び発光素子の底
部に磁性体膜が形成されるため、磁性体膜の間の磁力を
用いて発光素子が確実且つ精度良く配列されて形成さ
れ、発光素子を配列した後であっても発光素子の位置ず
れが生じることない。

【００１７】さらに、基板上の発光素子の配列位置及び
発光素子の底部に形成される磁性体膜の磁力を用いて発
光素子が自己整列して形成されるため、必要以上の発光
素子を使うことなく効率良く配列されて形成され、生産
コストの上昇を回避された表示装置となる。また、基板
上の発光素子の配列位置及び発光素子の底部に形成され
る磁性体膜の磁力を用いて発光素子が自己整列するた
め、基板上に発光素子を散乱させて容易且つ効率良く発
光素子が自己整列して形成される表示装置を実現するこ
とができる。

【００１８】本発明における素子の配列方法は、基板上
に素子を配列する素子の配列方法において、底部の断面
形状が略同一となるように前記素子を形成し、前記基板
上に、前記素子の底部に嵌合する嵌合部を形成し、該嵌
合部の断面積の大きな順に前記基板上に前記素子を散乱
した後に前記基板に物理的外力を与え、該物理的外力に
より前記素子が配列することを特徴とする。

【００１９】本発明の素子の配列方法は、素子の底部を
断面形状が略同一となるように形成し、基板上に素子の
底部に嵌合する嵌合部を形成し、基板上に嵌合部の断面
積が大きな順に素子を散乱させた後に基板に振動を与
え、素子を自己整列して配列させる。基板上に素子の底
部に嵌合する嵌合部を形成し、嵌合部の断面積の大きな
順に素子を散乱されて基板に振動を与えて素子が自己整
列して配列させるため、底部の断面積が大きな素子から
順に素子を確実且つ精度良く配列することができ、また
素子が嵌合部に嵌合して配列されるため、素子を配列し
た後であっても素子の位置ずれを防止することができ
る。

【００２０】さらに、基板上の嵌合部に素子が嵌合して
自己整列して配列することができるため、必要以上の素
子を使うことなく効率良く配列させることができ、生産
コストの上昇を回避することができる。また、基板上の
嵌合部に素子が嵌合して自己整列するため、基板上に素
子を散乱させた後に基板に振動を与えて容易且つ効率良
く素子が自己整列して配列することができる。

【００２１】本発明における表示装置の製造方法は、基
板上に発光素子を配列する表示装置の製造方法におい
て、底部の断面形状が略同一となるように前記発光素子
を形成する工程と、前記基板上に、前記発光素子の底部
に勘合する嵌合部を形成する工程と、該嵌合部の断面積
の大きな順に前記基板上に前記発光素子を散乱する工程
と、前記基板に物理的外力を与える工程と、該物理的外
力により前記発光素子が配列する工程とを具備すること
を特徴とする。

【００２２】本発明の表示装置の製造方法は、発光素子
の底部を断面形状が略同一となるように形成し、基板上
に発光素子の底部に嵌合する嵌合部を形成し、基板上に
嵌合部の断面積が大きな順に発光素子を散乱させた後に
基板に振動を与え、発光素子を自己整列して配列させ
る。基板上に発光素子の底部に嵌合する嵌合部を形成
し、嵌合部の断面積の大きな順に発光素子を散乱されて
基板に振動を与えて発光素子が自己整列して配列させる
ため、底部の断面積が大きな発光素子から順に発光素子
を確実且つ精度良く配列することができ、また発光素子
が嵌合部に嵌合して配列されるため、発光素子を配列し
た後であっても発光素子の位置ずれを防止することがで
きる。

【００２３】さらに、基板上の嵌合部に発光素子が嵌合
して自己整列して配列することができるため、必要以上
の発光素子を使うことなく効率良く配列させることがで
き、生産コストの上昇を回避することができる。また、
基板上の嵌合部に発光素子が嵌合して自己整列するた
め、基板上に発光素子を散乱させた後に基板に振動を与
えて容易且つ効率良く発光素子が自己整列して配列する
ことができる。

【００２４】本発明における表示装置は、基板上に発光
素子を配列して形成される表示装置において、底部の断
面形状が略同一となるように前記発光素子が形成され、
前記基板上に、前記発光素子の底部に勘合する嵌合部が
形成され、該嵌合部の断面積の大きな順に前記基板上に
前記発光素子が散乱された後に前記基板に物理的外力が
与えられ、該物理的外力により前記発光素子が配列する
ことを特徴とする。

【００２５】本発明の表示装置は、発光素子の底部の断
面形状が略同一となるように形成され、基板上に発光素
子の底部に嵌合する嵌合部が形成され、基板上に嵌合部
の断面積が大きな順に発光素子が散乱された後に基板に
振動が与えられ、発光素子が自己整列して形成される。
基板上に発光素子の底部に嵌合する嵌合部が形成され、
嵌合部の断面積の大きな順に発光素子が散乱されて基板
に振動が与えられて発光素子が自己整列して形成させる
ため、底部の断面積が大きな発光素子から順に発光素子
が確実且つ精度良く配列されて形成され、また発光素子
が嵌合部に嵌合して配列されるため、発光素子を配列し
た後であっても発光素子の位置ずれが生じることがな
い。

【００２６】さらに、基板上の嵌合部に発光素子が嵌合
して自己整列して形成されるため、必要以上の発光素子
を使うことなく効率良く形成され、生産コストの上昇を
回避された表示装置となる。また、基板上の嵌合部に発
光素子が嵌合して自己整列するため、基板上に発光素子
が散乱された後に基板に振動が与えられて容易且つ効率
良く発光素子が自己整列して形成される表示装置を実現
することができる。

【００２７】本発明の素子の配列方法は、基板上に素子
を配列する素子の配列方法において、底部の形状が異な
るように前記素子を形成し、前記基板上に、前記素子の
底部に嵌合する嵌合部を形成し、前記基板上に前記素子
を同時に散乱した後に前記基板に物理的外力を与え、該
物理的外力により前記素子が配列することを特徴とす
る。

【００２８】本発明の素子の配列方法は、素子の底部を
断面形状が異なるように形成し、基板上に素子の底部に
嵌合する嵌合部を形成し、基板上に同時に素子を散乱さ
せた後に基板に振動を与え、素子を自己整列して配列さ
せる。基板上に素子の底部に嵌合する嵌合部を形成し、
基板上に同時に素子を散乱されて基板に振動を与えて素
子が自己整列して配列させるため、素子を確実且つ精度
良く配列することができ、また素子が嵌合部に嵌合して
配列されるため、素子を配列した後であっても素子の位
置ずれを防止することができる。

【００２９】さらに、基板上の嵌合部に素子が嵌合して
自己整列して配列することができるため、必要以上の素
子を使うことなく効率良く配列させることができ、生産
コストの上昇を回避することができる。また、基板上に
同時に素子が散乱され、基板上の嵌合部に素子が嵌合し
て自己整列するため、基板上に素子を散乱させた後に基
板に振動を与えて容易且つ効率良く素子が自己整列して
配列することができる。

【００３０】本発明の表示装置の製造方法は、基板上に
発光素子を配列する表示装置の製造方法において、底部
の形状が異なるとなるように前記発光素子を形成する工
程と、前記基板上に、前記発光素子の底部に勘合する嵌
合部を形成する工程と、前記基板上に前記発光素子を同
時に散乱する工程と、前記基板に物理的外力を与える工
程と、該物理的外力により前記発光素子が配列する工程
とを具備することを特徴とする。

【００３１】本発明の表示装置の製造方法は、発光素子
の底部を断面形状が異なるように形成し、基板上に発光
素子の底部に嵌合する嵌合部を形成し、基板上に同時に
発光素子を散乱させた後に基板に振動を与え、発光素子
を自己整列して配列させる。基板上に発光素子の底部に
嵌合する嵌合部を形成し、発光素子を散乱されて基板に
振動を与えて発光素子が自己整列して配列させるため、
発光素子を確実且つ精度良く配列することができ、また
発光素子が嵌合部に嵌合して配列されるため、発光素子
を配列した後であっても発光素子の位置ずれを防止する
ことができる。

【００３２】さらに、基板上の嵌合部に発光素子が嵌合
して自己整列して配列することができるため、必要以上
の発光素子を使うことなく効率良く配列させることがで
き、生産コストの上昇を回避することができる。また、
基板上に同時に発光素子が散乱され、基板上の嵌合部に
発光素子が嵌合して自己整列するため、基板上に発光素
子を散乱させた後に基板に振動を与えて容易且つ効率良
く発光素子が自己整列して配列することができる。

【００３３】本発明の表示装置は、基板上に発光素子を
配列して形成される表示装置において、底部の形状が異
なるとなるように前期発光素子が形成され、前記基板上
に、前記発光素子の底部に勘合する嵌合部が形成され、
前記基板上に前記発光素子が同時に散乱された後に前記
基板に物理的外力が与えられ、該物理的外力により前記
発光素子が配列することを特徴とする。

【００３４】本発明の表示装置は、発光素子の底部の断
面形状が異なるように形成され、基板上に発光素子の底
部に嵌合する嵌合部が形成され、基板上に嵌合部の断面
積が大きな順に発光素子が散乱された後に基板に振動が
与えられ、発光素子が自己整列して形成される。基板上
に発光素子の底部に嵌合する嵌合部が形成され、基板上
に同時に発光素子が散乱されて基板に振動が与えられて
発光素子が自己整列して形成させるため、発光素子が確
実且つ精度良く配列されて形成され、また発光素子が嵌
合部に嵌合して配列されるため、発光素子を配列した後
であっても発光素子の位置ずれが生じることがない。

【００３５】さらに、基板上の嵌合部に発光素子が嵌合
して自己整列して形成されるため、必要以上の発光素子
を使うことなく効率良く形成され、生産コストの上昇を
回避された表示装置となる。また、基板上に同時に発光
素子がされ、基板上の嵌合部に発光素子が嵌合して自己
整列するため、基板上に発光素子が散乱された後に基板
に振動が与えられて容易且つ効率良く発光素子が自己整
列して形成される表示装置を実現することができる。

【００３６】

【発明の実施の形態】以下、本発明の実施形態について
図を参照しながら説明する。

【００３７】まず、本実施形態において用いられる半導
体素子の一例について説明し、次に本実施形態における
いくつかの素子の配列方法について説明する。

【００３８】本実施形態で用いる半導体素子は、断面略
三角形形状で六角錘形状の半導体素子であるが、基板主
面に平行に積層して形成されるプレナー型の半導体素子
であっても良い。また、本実施形態において用いる半導
体素子では、不純物がドープされる下地成長層と不純物
がドープされない下地成長層の二層が形成され、ドープ
される下地成長層の裏面には電極の一方を形成される
が、下地成長層の全面に不純物をドープして下地成長層
の裏面に電極の一方を形成しても良い。

【００３９】図１（ａ）に示す成長基板１１は、窒化ガ
リウム（ＧａＮ）系化合物半導体の材料を成長させる場
合に多く利用されているＣ面を主面としたサファイア基
板などのウルツ鉱型化合物半導体成長層を形成し得る基
板である。成長基板１１は、後述の工程において裏側か
らのレーザ光照射により半導体成長層を成長基板１１か
ら分離するため、レーザ光に対して透過性を有する基板
である。成長基板１１上に形成される下地成長層１２
は、不純物のドープされないアンドープの下地成長層１
２ａと、不純物がドープされたドープの下地成長層１２
ｂからなる。下地成長層１２としては、後の工程で六角
錘のピラミッド構造を形成することことから窒化ガリウ
ム（ＧａＮ）系化合物半導体などのウルツ鉱型の化合物
半導体を用いることができ、有機金属化合物気相成長法
（ＭＯＶＰＥ）などにより形成される。また、下地成長
層１２の底部側には所要のバッファ層を形成しても良
い。

【００４０】下地成長層１２上の全面にシリコン酸化膜
やシリコン窒化膜などの成長阻害膜１３をスパッタ法な
どにより形成し、マスクとして機能する成長阻害膜１３
の一部を除去して開口部を形成する。一般に、選択成長
する上で開口部の形状は、基板主面に対して傾斜した傾
斜面を有するファセット構造に形成することができる形
状であれば特に限定されず、一例としてストライプ状、
円形状、多角形形状などとされる。成長阻害膜１３の下
部に形成されているドープの下地成長層１２ｂは開口部
の形状を反映してその表面が露出し、断面略三角形状で
六角錐状の半導体成長層が形成される。また、断面略三
角形状の六角錐形状に半導体成長層を選択成長させるこ
とができる形状としては、円形状や六角形状などがあ
る。

【００４１】第一導電層１４は下地成長層１２と同様
に、ウルツ鉱型の化合物半導体層であって、例えばシリ
コンドープのＧａＮの如き材料から形成される。この第
一導電層１４はｎ型クラッド層として機能する。この第
一導電層１４は、例えば、成長基板１１がサファイア基
板として、その主面がＣ面である場合には、選択成長に
よって断面略三角形状の六角錐形状に形成することがで
きる。

【００４２】活性層１５は、半導体発光素子の光を生成
するための層であり、例えばＩｎＧａＮ層やＩｎＧａＮ
層をＡｌＧａＮ層で挟む構造の層からなる。この活性層
１５は、第一導電層１４の傾斜面からなるファセットに
沿って延在され、発光するのに好適な膜厚を有する。ま
た、活性層１５は単一のバルク活性層で構成することも
可能であるが、単一量子井戸（ＳＱＷ）構造、二重量子
井戸（ＤＱＷ）構造、多重量子井戸（ＭＱＷ）構造など
の量子井戸構造を形成したものであっても良い。量子井
戸構造には必要に応じて量子井戸の分離のために障壁層
が併用される。

【００４３】第二導電層１６は、ウルツ鉱型の化合物半
導体層であって、例えばマグネシウムドープのＧａＮの
如き材料から形成される。この第二導電層１６はｐ型ク
ラッド層として機能する。この第二導電層１６も第一導
電層１４の傾斜面からなるファセットに沿って延在され
る。選択成長によって形成される六角錐形状の傾斜面は
例えばＳ面、｛１１−２２｝面及びこれら各面に実質的
に等価な面の中から選ばれる面とされる。

【００４４】また、第一導電層１４及び第二導電層１６
にドープする不純物が拡散して活性層１５の結晶品位が
低下したり、活性層１５が劣化したりするのを防止する
ために、第一導電層１４や第二導電層１６と活性層１５
との間に活性層１５に近接してアンドープの結晶層を形
成しても良い。

【００４５】六角錐形状の半導体成長層の最外部にある
第二導電層１６の表面に、Ｎｉ/Ｐｔ/Ａｕ電極構造また
はＰｄ/Ｐｔ/Ａｕ電極構造を有するｐ側電極１７を蒸着
法などにより形成する（図１（ａ））。

【００４６】断面略三角形状で六角錐形状の半導体成長
層が形成された成長基板１１を一時保持用基板２０に対
峙させ、半導体成長層を一時保持用基板２０に転写す
る。この際、一時保持用基板２０の成長基板１１に対峙
する面には剥離層１８と接着層１９が形成されている。
一時保持用基板２０は、ガラス基板やプラスチック基板
などの基板であり、剥離層１８にはポリイミドなど、接
着層１９には紫外線（ＵＶ）硬化型接着剤や熱硬化性接
着剤などを用いることができる。

【００４７】図１（ｂ）に示すように、成長基板１１の
裏面からレーザ光を照射してアブレーションにより半導
体成長層を成長基板１１から分離する。このとき、Ｇａ
Ｎ系の半導体成長層は成長基板１１との界面でガリウム
と窒素に分解して、半導体成長層は成長基板１１より比
較的簡単に分離することができる。また、成長基板１１
の裏面より照射するレーザ光としてはエキシマレーザ、
高調波ＹＡＧレーザなどが用いられる。成長基板１１か
ら分離した半導体成長層の裏面に露出するアンドープの
下地成長層１２ａを水酸化ナトリウム溶液などにより等
方性エッチングを施して除去し、ｎ側電極が形成される
ドープの下地成長層１２ｂを露出する。

【００４８】半導体成長層の分離により露出する下地成
長層１２の裏面にニッケルなどを用いて素子分離溝を形
成する際に保護膜となるマスク２１をスパッタ法などに
より形成する。素子分離溝を形成するためにマスク２１
をパターニングした後、反応性イオンエッチング（ＲＩ
Ｅ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）など
の異方性エッチングにより素子分離溝２２を形成し、半
導体成長層を複数の半導体素子に分離する（図１
（ｃ））。後述するように、この素子分離溝２２により
複数の半導体素子に分離する際、ｎ側電極が形成される
ドープの下地成長層１２ａの形状が種々の形状となるよ
うに素子分離溝２２を形成することができ、その形状に
合わせて半導体素子を配列する基板上に凹部が形成され
る。

【００４９】半導体成長層を複数の半導体素子に分離し
た後、マスク２１を除去し、半導体素子の裏面にｎ側電
極２３を形成する。ｎ側電極２３は、一例として、Ｔｉ
/Ａｌ/Ｐｔ/Ａｕ電極構造であり、蒸着法などによって
形成され（図２（ｄ））、図２（ｄ）に示すように、裏
面にｎ側電極が形成される断面三角形状で六角錐形状で
ある半導体素子が形成される。また、後述する素子の配
列方法におけるように、基板上の凹部及びｎ側電極に磁
性体を用いて形成する場合には、ｎ側電極２３はＦｅや
Ｎｉなどの磁性体を用いて形成される。

【００５０】このように、成長基板１１上に形成された
半導体成長層を一時保持用基板２０に転写して半導体成
長層の裏面から素子分離溝２２を形成する場合、半導体
成長層の裏面が平面であるため、ドープの下地成長層１
２ｂ上に形成するマスク２１のパターニングを所望の形
状とすることができる。そのため、断面略円形形状で円
柱状や断面略六角形状で六角柱状など、所望の形状に半
導体素子の底部を容易に形成することができる。また、
成長基板１１から半導体成長層を裏面から分離し、半導
体成長層の裏面にｎ側電極２３を形成するため、磁性体
膜を用いてｎ側電極２３を形成する場合に容易に且つ効
率良くを形成することができる。

【００５１】前述のように、断面略三角形状で六角錐形
状である半導体素子を用いる場合、下地成長層１２上で
半導体素子は素子毎に分離された状態であるため、従来
例のようなプレナー型の半導体素子を用いる場合に比べ
て、底部の形状や大きさが所望の形状や大きさを有する
半導体素子を形成することできる。

【００５２】なお、本実施形態における半導体素子とし
て発光素子を用いて説明したが、液晶制御素子、光電変
換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオ
ード素子、抵抗素子、スイッチング素子、微小磁気素
子、微小光学素子などの素子であっても良い。

【００５３】また、素子の底面を所望の形状に形成して
基板上の位置決め手段に嵌合して自己整列するが、例え
ば、図１２及び図１３に示すような素子が樹脂に覆われ
て固められた樹脂形成チップとして、素子を自己整列し
て配列しても良い。素子を樹脂により覆って固めた樹脂
形成チップとして自己整列して配列する場合には、樹脂
が所望の形状に加工しやすいため、素子を覆う樹脂を所
望の形状とすることにより基板上に形成される凹部の形
状を容易変えることができる。また、樹脂形成チップに
は素子の電極を取り出す電極パッドを形成するのである
が、樹脂形成チップに電極パッドを形成することにより
基板上に設けられた配線に確実に接続することができ、
より容易且つ確実に素子を自己整列して配列することが
できる。

【００５４】次に、素子の自己整列により基板上に素子
を配列させる素子の配列方法について説明する。

【００５５】［第一の素子の配列方法］第一の素子の配
列方法においては、基板上の素子の配列位置及び素子の
底部に磁性体膜を形成し、液体中や真空中で基板上に素
子を散乱させ、基板上の磁性体膜と素子の底部の磁性体
膜との間の磁力により素子が自己整列して基板上に素子
を配列される場合について説明する。

【００５６】第一の素子の配列方法におけるように、磁
力を利用して素子の自己整列により基板上に素子を配列
させる場合、まず配列する半導体素子に磁性体膜を形成
するのであるが、例えば、前述の半導体素子では裏面に
露出するドープの下地成長層上にｎ側電極が形成され、
このｎ側電極を磁性体膜により形成することができる。
磁性体からなるｎ側電極は、磁性体材料、例えばＦｅ、
Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施
したりすることにより、容易に形成することができる。
これに半導体素子の裏面に磁性体膜を形成するのに対し
て、半導体素子が配列される基板上の素子配列位置にも
磁性体膜を形成する。

【００５７】第一の素子の配列方法で磁力を用いて素子
の自己整列により基板上に素子を配列させる方法におい
て、磁場の印加方法としては、種々の方法が考えられ
る。一例として、外部磁場を利用する方法やｎ側電極の
磁性体膜自体の磁化を利用する方法等がある。外部磁場
を利用する方法では、例えば素子のｎ側電極及び基板上
の磁性体膜をともに軟質磁性体膜（いわゆるソフト膜）
とし、基板の裏面側から外部磁場を印加する方法があ
る。基板の裏面側から外部磁場を印加すると、基板上に
形成された誘磁率の高い磁性体膜に磁束が収束し、これ
によって磁性体膜からなるｎ側電極が基板上の磁性体膜
に引き寄せられる。ｎ側電極の磁性体膜自体の磁化を利
用する方法では、基板上に形成された磁性体膜を硬質磁
性体膜（いわゆるハード膜）とし、これを磁化する方法
がある。この場合、基板上の磁性体膜から生ずる磁力に
よって、素子のｎ側電極が引き寄せられる。このとき、
ｎ側電極に用いられる磁性体は、軟質磁性体膜であって
も良いし、硬質磁性体膜であっても良い。ｎ側電極の磁
性体膜を硬質磁性体膜とする場合には、これを基板側の
磁性体膜と同様に磁化し、磁石同士が引き合うように素
子が自己整列して基板上に素子を配列することができ
る。このように基板上の磁性体膜及びｎ側電極をともに
硬質磁性体膜とする場合には、例えば断面略矩形形状で
矩形柱状に形成することにより、形状磁気異方性によっ
て磁化の向きを容易に制御することができ、配列する際
の素子の向きを制御することができる。なお、ここで基
板上に形成された磁性体膜を磁化する方法について説明
したが、半導体素子のｎ側電極を硬質磁性体膜とし、こ
れを磁化する方法も考えることができる。この場合に
は、半導体素子が互いに吸着する虞があるので注意を要
する。

【００５８】第一の素子の配列方法においては、基板上
の素子の配列位置及び素子の底部に形成される磁性体膜
の種類が二種類である場合について説明するが、二以上
の種類の場合でも同様であり、例えば画素のＲＢＧのそ
れぞれに対応して複数の異なる種類の磁性体膜を基板上
の凹部及び素子の底部に形成し、磁性体膜の飽和磁化の
磁化依存性により区別して配列することができる。例え
ば、Ｆｅ、Ｆｅ／Ｎｉ、及びＮｉを用いて三種類の素子
を区別して配列する際には、これらの飽和磁化はＦｅ、
Ｆｅ／Ｎｉ、Ｎｉの順に大きいため、基板上に素子を散
乱させて磁場を基板に掛けると、素子の底部がＮｉ、Ｆ
ｅ／Ｎｉ、Ｆｅを用いて形成した素子の順に磁化し、こ
れらの順に基板上に磁性体との間の磁力により各素子が
自己整列して配列される。後述する第四の素子の配列方
法に示すように、素子の底部及び素子の底部に嵌合する
凹部の大きさや形状を異なるように形成して、一種類の
磁性体膜を用いて素子の底部及び基板上の凹部の大きさ
や形状により区別して配列しても良い。また、基板上の
磁性体若しくは素子のｎ側磁性体電極の一方のみを磁化
させて基板上の素子を配列しても良い。

【００５９】なお、第一の素子の配列方法においては、
前述の断面略三角形状で六角錘形状の素子を用いて説明
するが、液晶制御素子、光電変換素子、圧電素子、薄膜
トランジスタ素子、薄膜ダイオード素子、抵抗素子、ス
イッチング素子、微小磁気素子、微小光学素子などの素
子であっても良く、素子の底部には磁性体を形成させた
り磁化した金属を形成させたりすれば良い。

【００６０】図３は、複数の素子が配列される基板３１
を示す。基板３１はガラス基板やプラスチック基板など
であり、基板３１上には、底部に基板側磁性体３２ａを
有する磁性体凹部３２が形成されている。基板３１上の
磁性体凹部３２は、基板３１にガラス基板を用いて、レ
ジストによりパターンニングをした後にフッ酸などのエ
ッチング溶液を用いた等方性エッチングなどにより凹部
を形成した後、ＮｉやＦｅを用いて底部に蒸着法やメッ
キ処理などを施して形成される。基板側磁性体膜３２ａ
は素子を散乱させる前に磁化させても良いし、素子を基
板３１上に散乱させた後に基板３１の全体に磁場を掛け
て磁化させても良い。磁性体凹部３２の形状は、前述の
素子の底部に形成されるｎ側磁性体電極が嵌合する形状
を有するのであるが、第一の素子の配列方法において
は、長手方向に対する断面が略矩形形状である矩形柱状
としている。

【００６１】第一の素子の配列方法に示すような磁力を
用いて素子の自己整列により基板上に素子を配列させる
方法において、素子のｎ側磁性体電極自体の磁化を利用
する方法や外部磁場を利用する方法等の磁場の印加方法
が考えられる。素子のｎ側磁性体電極自体の磁化を利用
する方法では、基板３１上に形成された基板側磁性体３
２ａを硬質磁性体膜（いわゆるハード膜）とし、これを
磁化する方法がある。この場合、基板３１上の基板側磁
性体３２ａから生ずる磁力によって、素子のｎ側磁性体
電極が引き寄せられる。このとき、ｎ側磁性体電極に用
いられる磁性体は、軟質磁性体膜（いわゆるソフト膜）
であっても良いし、硬質磁性体膜であっても良い。ｎ側
磁性体電極の磁性体膜を硬質磁性体膜とする場合には、
これを基板３１側の基板側磁性体３２ａと同様に磁化
し、磁石同士が引き合うように素子が自己整列して基板
３１上に素子を配列することができる。このように基板
３１上の基板側磁性体３２ａ及び素子のｎ側磁性体電極
をともに硬質磁性体膜とする場合には、第一の素子の配
列方法に示すように断面略矩形形状で矩形柱状に形成す
ることにより、形状磁気異方性によって磁化の向きを容
易に制御することができ、配列する際の素子の向きを制
御することができる。ここで基板３１上に形成された基
板側磁性体３２ａを磁化する方法について説明したが、
素子のｎ側磁性体電極を硬質磁性体膜とし、これを磁化
する方法も考えることができるが、この場合には、素子
が互いに吸着する虞があるので注意を要する。また、外
部磁場を利用する方法では、例えば素子のｎ側磁性体電
極及び基板３１上の基板側磁性体３２ａをともに軟質磁
性体膜とし、基板３１の裏面側から外部磁場を印加する
方法がある。基板３１の裏面側から外部磁場を印加する
と、基板３１上に形成された誘磁率の高い基板側磁性体
３２ａに磁束が収束し、これによって磁性体膜からなる
ｎ側磁性体電極が基板３１の基板側磁性体３２ａに引き
寄せられる。なお、素子と相互に引き合って素子を固定
する基板側磁性体３２ａは凹部の底部だけでなく、凹部
の側面に蒸着したりしても良い。

【００６２】図４に示すように、基板３１上に底部に基
板側磁性体３２ａを有する磁性体凹部３２を形成した後
にｎ側電極が磁性体を用いて形成される磁性体電極の素
子３４を基板に散乱させ、基板に振動などの物理的外力
を与える。基板３１上に磁性体電極の素子３４を散乱さ
せる際、基板３１及び磁性体電極の素子３４は液体中や
真空中で散乱させるのであるが、基板３１上に磁性体電
極の素子３４が散乱されて落下する際の磁性体電極の素
子３４へのダメージを考慮して液体中や真空中で散乱さ
せるのが好ましい。磁性体電極の素子３４を基板３１上
に散乱させると、散乱させてしばらくの間、個々の磁性
体電極の素子３４はそれぞれ一定の向きの状態となるこ
となく落下する。前述の半導体素子に示すように磁性体
電極の素子３４の構造が断面略三角形状で六角錐形状で
あるために、また磁性体電極の素子３４の底部にそれぞ
れｎ側磁性体電極３４ａやドープの下地成長層が形成さ
れるために、磁性体電極の素子３４の重心がｎ側磁性体
電極３４ａの中心線上付近に位置する。そのため、時間
の経過とともに底部にｎ側磁性体電極３４ａを有する磁
性体電極の素子３４の個々は、ｎ側磁性体電極３４ａと
基板３１とが対する状態で落下するようになり、多くの
磁性体電極の素子３４は底部から基板上に落下する（図
５）。

【００６３】基板３１上に磁性体電極の素子３４が落下
して基板３１上に磁性体電極の素子３４が散乱した後、
基板３１に振動などの物理的外力を与えると、基板側磁
性体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極
３４ａとの間の磁力により磁性体電極の素子３４は自己
整列する（図６）。このとき、第一の素子の配列方法に
おいては、基板３１上に磁性体凹部３２及び磁性体電極
の素子３４のｎ側磁性体電極３４ａを二種類の磁性体膜
を用いて形成するため、基板３１上に磁性体電極の素子
３４を散乱させた後に基板３１に磁場を掛けて振動を与
えると、磁性体の飽和磁化の磁化依存性により、飽和磁
化の小さな磁性体膜を用いて形成した磁性体電極の素子
３４から自己整列して、配列する磁性体電極の素子３４
を区別して基板３１上に配列することができる。例え
ば、Ｆｅ及びＮｉの二種類の異なる種類の磁性体膜を基
板３１上の基板側磁性体膜３２ａ及び磁性体電極の素子
３４のｎ側磁性体電極３４ａに形成すると、Ｎｉの飽和
磁化はＦｅの飽和磁化より小さいため、基板３１上に磁
性体電極の素子３４を散乱させて磁場を基板３１上に掛
けると、ｎ側磁性体電極３４ａがＮｉで形成した磁性体
電極の素子３４が自己整列して配列された後、ｎ側磁性
体電極３４ａがＦｅである磁性体電極の素子３４が自己
整列して配列される。なお、磁性体電極の素子３４が散
乱される前に基板３１上に形成される基板側磁性体膜３
２ａを磁化し、基板３１上に磁性体電極の素子３４を散
乱させて振動を与えるとともに磁性体電極の素子３４の
自己整列により素子を配列しても良い。

【００６４】基板３１上に磁性体電極の素子３４が自己
整列する際、基板３１上の基板側磁性体膜３２ａと磁性
体電極の素子３４のｎ側磁性体電極３４ａとが引き合
い、磁性体電極の素子３４のｎ側磁性体電極３２ａは基
板３１上の磁性体凹部３２に嵌合する。そのため、基板
３１上の基板側磁性体膜３２ａと磁性体電極の素子３４
のｎ側磁性体電極３４ａとの磁力によるだけでなく、磁
性体電極の素子３４を確実且つ精度良く配列することが
でき、磁性体電極の素子３４を配列した後であっても磁
性体電極の素子３４の位置ずれを防止することができ
る。また、基板側磁性体膜３２ａを磁性体凹部３２の底
部に形成することにより、磁性体電極の素子３４のｎ側
磁性体電極３４ａは磁性体凹部３２に確実に嵌め込むこ
とができる。

【００６５】このように、基板３１上に基板側磁性体膜
３２ａを形成し、磁性体電極の素子３４の底部にｎ側磁
性体電極３４ａを形成すると、基板３１上の基板側磁性
体膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３
４ａとの間の磁力を用いて磁性体電極の素子３４は確実
且つ精度良く自己整列することができ、また基板側磁性
体膜３２ａとｎ側磁性体電極３４ａとの磁力により素子
を配列した後であっても素子の位置ずれが生じることな
く耐久性良く磁性体電極の素子３４を配列することがで
きる。さらに、基板３１上に基板側磁性体膜３２ａを形
成し、磁性体電極の素子３４の底部にｎ側磁性体電極３
４ａを形成することにより、基板３１上の基板側磁性体
膜３２ａと磁性体電極の素子３４のｎ側磁性体電極３４
ａとの間の磁力により磁性体電極の素子３４が自己整列
して磁性体電極の素子３４を配列することができるた
め、必要以上の磁性体電極の素子３４を使うことなく効
率良く配列させることができ、生産コストの上昇を回避
することができる。また、基板３１上の基板側磁性体膜
３２ａと磁性体電極の素子３４の底部に形成されるｎ側
磁性体電極３４ａとの磁力により磁性体電極の素子３４
が自己整列するため、基板３１上に磁性体電極の素子３
４を散乱させた後に基板３１に振動を与えることによっ
て容易且つ効率良く磁性体電極の素子３４が自己整列し
て基板３１上に磁性体電極の素子３４を配列することが
できる。

【００６６】基板３１上の基板側磁性体膜３２ａ及び磁
性体電極の素子３４のｎ側磁性体電極３４ａは、種々の
磁性体を用いることができ、また複数の種類の磁性体を
用いる場合には、磁性体の飽和磁化の磁化依存性により
基板３１上に配列する磁性体電極の素子３４を区別して
基板３１上に配列することができる。そのため、基板３
１上の基板側磁性体膜３２ａ及び磁性体電極の素子３４
のｎ側磁性体電極３４ａを形成する磁性体膜の種類を変
えることにより、容易に且つ効率良く磁性体電極の素子
３４を区別して基板３１上に配列することができる。ま
た、基板３１上の基板側磁性体３２ａと磁性体電極の素
子３４のｎ側磁性体電極３４ａとの間の磁力による吸着
だけでなく、基板３１上に磁性体電極の素子３４の底部
やｎ側磁性体電極３４ａに嵌合する磁性体凹部３２を形
成し、磁性体電極の素子３４を磁性体凹部３２に嵌め込
んで配列することにより、より一層確実且つ精度良く素
子の自己整列により磁性体電極の素子３４を配列すこと
ができ、またより一層位置ずれが生じるとなく耐久性良
く磁性体電極の素子３４を配列することができる。

【００６７】［第二の素子の配列方法］第二の素子の配
列方法においては、素子の底部の大きさが異なり、この
大きさの異なる底部に嵌合する凹部が基板上に形成さ
れ、液体中、大気中若しくは真空中で複数の素子を基板
上に散乱させ、素子の底部を基板上の凹部に嵌合させて
素子の自己整列により基板上に素子を配列する場合につ
いて説明する。

【００６８】図７は底部の大きさが異なる素子の斜視図
（（ａ）は底部が大きい素子、（ｂ）は底部が小さい素
子）である。複数の素子はそれぞれ底部の大きさが異な
るのであるが、第二の素子の配列方法においては素子の
底部の大きさが二種類である場合の素子の配列方法つい
て説明するが、素子の底部の大きさが二以上である場合
ついても同様であり、この場合には素子の底部の大きさ
が大きい方から順に素子を基板上に散乱させて素子の自
己整列により配列させる。

【００６９】第二の素子の配列方法においては、素子の
裏面のｎ側電極４３Ａ及びｎ側電極４３ａは素子の裏面
の全面に形成されるが、第一の素子の配列方法に示すよ
うに素子の裏面の部分に形成したり、複数の部分に形成
したりしても良い。また、第二の素子の配列方法におい
ては、各素子の底部の形状は略同一であれば良く、矩形
形状、多角形形状、楕円形状などの形状にとすることが
でき、それに応じて素子の底部に嵌合する基板上の凹部
が形成される。また、素子の底部は形状が略同一であっ
て大きさが異なる場合について説明するが、後述する第
四の素子の配列方法において説明するように、素子の底
部の形状が異なっても良い。

【００７０】基板上に配列させる底部が大きい素子及び
底部が小さい素子は、素子分離後の底部の大きさを考慮
した間隔に半導体成長層を形成し、半導体成長層を素子
毎に分離する際に用いられるマスクを所望の大きさにパ
ターニングして、所望の大きさの底部を有する素子を形
成することができる。

【００７１】第二の素子の配列方法では素子の裏面の大
きさを利用して素子が自己整列するのであるが、配列す
る半導体素子に磁性体膜を形成して、素子の裏面の大き
さだけでなく磁性体膜の磁力をも利用して素子の自己整
列により基板上に素子を配列させても良い。例えば、前
述の半導体素子では裏面に露出するドープの下地成長層
上にｎ側電極４３Ａやｎ側電極４３ａが形成され、この
ｎ側電極４３Ａやｎ側電極４３ａを磁性体膜により形成
することができる。磁性体からなるｎ側電極４３Ａやｎ
側電極４３ａは、磁性体材料、例えばＦｅ、Ｎｉ、Ｆｅ
Ｎｉ合金などを蒸着させたりメッキ処理を施したりする
ことにより、容易に形成することができる。これに半導
体素子の裏面に磁性体膜を形成するのに対して、半導体
素子が配列される基板上の素子配列位置にも磁性体膜を
形成する。

【００７２】磁性体膜の磁力を用いる方法には種々の方
法が考えられ、一例として、外部磁場を利用する方法や
ｎ側電極の磁性体膜自体の磁化を利用する方法等の磁場
の印加方法がある。外部磁場を利用する方法では、例え
ば素子のｎ側電極４３Ａやｎ側電極４３ａと基板上の磁
性体膜とをともに軟質磁性体膜（いわゆるソフト膜）と
し、基板の裏面側から外部磁場を印加する方法がある。
基板の裏面側から外部磁場を印加すると、基板上に形成
された誘磁率の高い磁性体膜に磁束が収束し、これによ
って磁性体膜からなるｎ側電極４３Ａやｎ側電極４３ａ
が基板上の磁性体膜に引き寄せられる。ｎ側電極４３Ａ
やｎ側電極４３ａの磁性体膜自体の磁化を利用する方法
では、基板上に形成された磁性体膜を硬質磁性体膜（い
わゆるハード膜）とし、これを磁化する方法がある。こ
の場合、基板上の磁性体膜から生ずる磁力によって、素
子のｎ側電極４３Ａやｎ側電極４３ａが引き寄せられ
る。このとき、ｎ側電極４３Ａやｎ側電極４３ａに用い
られる磁性体は、軟質磁性体膜であっても良いし、硬質
磁性体膜であっても良い。ｎ側電極４３Ａやｎ側電極４
３ａの磁性体膜を硬質磁性体膜とする場合には、これを
基板側の磁性体膜と同様に磁化し、磁石同士が引き合う
ように素子が自己整列して基板上に素子を配列すること
ができる。このように基板上の磁性体膜及びｎ側電極４
３Ａやｎ側電極４３ａをともに硬質磁性体膜とする場合
には、例えば断面略矩形形状で矩形柱状に形成すること
により、形状磁気異方性によって磁化の向きを容易に制
御することができ、配列する際の素子の向きを制御する
ことができる。なお、ここで基板上に形成された磁性体
膜を磁化する方法について説明したが、半導体素子のｎ
側電極４３Ａやｎ側電極４３ａを硬質磁性体膜とし、こ
れを磁化する方法も考えることができる。この場合に
は、半導体素子が互いに吸着する虞があるので注意を要
する。

【００７３】基板上の凹部及び素子のｎ側電極に磁性体
膜を形成する場合、第一の素子の配列方法に示すよう
に、基板上の素子の配列位置に配列する素子毎に対応さ
せて、複数の異なる種類の磁性体膜を基板上の凹部及び
素子の底部に形成しても良いし、一種類の磁性体膜を用
いても良い。複数の磁性体を用いてそれぞれの素子毎に
配列する場合には、磁性体膜の飽和磁化の磁化依存性に
より飽和磁化の小さい磁性体膜を用いて形成する素子の
順に区別して配列することができる。例えば、Ｆｅ、Ｆ
ｅ／Ｎｉ、及びＮｉを用いて三種類の素子を区別して配
列する際には、これらの飽和磁化はＦｅ、Ｆｅ／Ｎｉ、
Ｎｉの順に大きいため、基板上に素子を散乱させて磁場
を基板上に掛けると、素子の底部がＮｉ、Ｆｅ／Ｎｉ、
Ｆｅである順に磁化し、これらの順に基板上に磁性体と
の間の磁力により各素子が自己整列して配列されること
ができる。

【００７４】なお、第二の素子の配列方法で配列させる
素子は、前述の断面略三角形状で六角錘形状の素子であ
るが、液晶制御素子、光電変換素子、圧電素子、薄膜ト
ランジスタ素子、薄膜ダイオード素子、抵抗素子、スイ
ッチング素子、微小磁気素子、微小光学素子などの素子
であっても良く、底部の大きさが異なる複数の素子であ
れば底部の大きさが大きい方から順に素子を基板上に散
乱させて配列させることができる。

【００７５】図８は、複数の素子が配列される基板４１
を示す。基板４１はガラス基板やプラスチック基板など
であり、基板上には、底部が大きい素子が配列される大
側凹部４２Ａ及び底部が小さい素子が配列される小側凹
部４２ａとが形成されている。この基板４１上に形成さ
れる大側凹部４２Ａ及び小側凹部４２ａは、基板４１に
ガラス基板を用いて、レジストによりパターンニングを
した後にフッ酸などのエッチング溶液を用いた等方性エ
ッチングを施すことにより形成することができる。ま
た、基板４１上に形成される大側凹部４２Ａ及び小側凹
部４２ａの深さは、配列させる素子の底部に嵌合する深
さであれば良い。

【００７６】前述のように、配列する半導体素子に磁性
体膜を形成して、素子の裏面の大きさだけでなく磁性体
膜の磁力をも利用して素子の自己整列により基板４１上
に素子を配列させても良い。例えば、前述の半導体素子
では裏面に露出するドープの下地成長層上にｎ側電極４
３Ａやｎ側電極４３ａが形成され、このｎ側電極４３Ａ
やｎ側電極４３ａを磁性体膜により形成することができ
る。磁性体からなるｎ側電極４３Ａやｎ側電極４３ａ
は、磁性体材料、例えばＦｅ、Ｎｉ、ＦｅＮｉ合金など
を蒸着させたりメッキ処理を施したりすることにより、
種々の磁性体膜を容易に形成することができる。このよ
うに素子の裏面に磁性体膜を形成するのに対して、素子
が配列される基板４１上の素子配列位置である大側凹部
４２Ａ及び小側凹部４２ａにも磁性体膜を形成する。ま
た、第一の素子の配列方法に示すようにｎ側電極の形状
を、磁性体膜の形状磁気異方性により磁化し易い断面略
矩形形状で矩形柱状に形成しても良い。基板４１上の素
子の配列位置に配列する素子毎に対応させ、複数の異な
る種類の磁性体膜を基板４１上の大側凹部及び小側凹部
に形成することにより、磁性体膜の飽和磁化の磁化依存
性により明確に区別して精度良く基板４１上に素子を配
列することができる。

【００７７】図９に示すように、基板４１上に大側凹部
４２Ａ及び小側凹部４２ａを形成した後に、複数の素子
を基板４１に散乱させる。このとき、底部が大きい素子
を大側凹部４２Ａに、底部が小さい素子を小側凹部４２
ａに配列するのであるが、まず底部が大きい素子である
底部大の素子４４Ａを基板４１に散乱させる。後述する
ように、先に基板４１に底部が小さい素子を散乱させた
場合には大側凹部４２Ａに底部が小さい素子は嵌まるた
め、先に基板４１に底部大の素子４４Ａを散乱させるこ
とにより、大側凹部４２Ａにのみ底部大の素子４４Ａを
配列させることができる。なお、底部大の素子４４Ａは
液体中、大気中、若しくは真空中で基板４１に散乱させ
るのであるが、基板４１上に底部大の素子４４Ａが散乱
して落下する際の底部大の素子４４Ａへのダメージを考
慮して液体中や真空中で散乱させるのが好ましい。

【００７８】図９のように、基板４１に複数の底部大の
素子４４Ａを散乱させると、散乱させてしばらくの間、
個々の底部大の素子４４Ａはそれぞれ一定の向きの状態
となることなく落下する。前述の半導体素子に示すよう
に半導体素子の構造が断面略三角形状で六角錐形状であ
るために、また底部大の素子４４Ａの底部にｎ側電極４
３Ａやドープの下地成長層が形成されるために、底部大
の素子４４Ａの重心がｎ側電極４３Ａ側の中心線上付近
に位置する。そのため、時間の経過とともに個々の底部
大の素子４４Ａは、ｎ側電極４３Ａと基板４１とが対す
る状態で落下するようになり、多くの底部大の素子４４
Ａは底部から基板４１上に落下する（図１０）。

【００７９】基板４１上に底部大の素子４４Ａがｎ側電
極４３Ａと基板４１とが対峙する状態で基板４１上に落
下した後、例えば基板４１を振動させたりして基板４１
に物理的外力を加えることによって、基板４１上の大側
凹部４２Ａと底部大の素子４４Ａの底部とは嵌合する大
きさであるため、複数の底部大の素子４４Ａは自己整列
して基板４１上に配列される（図１１）。このとき、先
に基板４１に底部大の素子４４Ａを散乱させることによ
り、大側凹部４２Ａにのみ底部大の素子４４Ａを配列さ
せることができる。

【００８０】図１２は複数の底部小の素子４４ａを基板
上の散乱した工程図を示す。前述の底部大の素子４４Ａ
を基板４１上の大側凹部４２Ａに嵌合させて基板４１に
配列するのと同様に、基板４１に複数の底部小の素子４
４ａを散乱させる。基板４１に底部小の素子４４ａを散
乱させてしばらくの間、個々の底部小の素子４４ａはそ
れぞれ一定の向きの状態となることなく落下するが、前
述の半導体素子の構造やｎ側電極４３ａの位置から底部
小の素子４４ａの重心がｎ側電極４３ａ側の中心線上付
近となり、時間の経過とともに個々の底部小の素子４４
ａは、ｎ側電極４３ａと基板４１とが対する状態で落下
するようになり、多くの底部小の素子４４ａは底部から
基板上に落下する（図１３）。なお、底部小の素子４４
ａは液体中、大気中、若しくは真空中で基板４１に散乱
させるのであるが、基板４１上に底部小の素子４４ａが
散乱して落下する際の底部小の素子４４ａへのダメージ
を考慮して液体中や真空中で散乱させるのが好ましい。

【００８１】基板４１上に底部小の素子４４ａがｎ側電
極４３ａと基板４１とが対峙する状態で基板上に落下し
た後、例えば基板４１を振動させたりして基板４１に物
理的外力を加えることによって、基板４１上の小側凹部
４２ａと底部小の素子４４ａの底部とは嵌合する大きさ
であるため、複数の底部小の素子４４ａは基板４１上に
配列する（図１４）。このとき、先に基板４１に底部大
の素子４４Ａを散乱させて大側凹部４２Ａに底部大の素
子４４Ａを配列するため、基板４１上の大側凹部４２Ａ
には底部大の素子４４Ａが嵌まっており、小側凹部４２
ａにのみ底部小の素子４４ａが配列される。

【００８２】このように、基板４１上に大側凹部４２Ａ
及び小側凹部４２ａとを形成し、大側凹部４２Ａ及び小
側凹部４２ａのそれぞれに底部大の素子４４Ａ及び底部
小の素子４４ａの底部を嵌合させるため、底部の大きさ
の異なる底部大の素子４４Ａ及び底部小の素子４４ａを
効率良くかつ精度良く素子の自己整列により基板４１上
に確実に配列することができ、底部大の素子４４Ａ及び
底部小の素子４４ａを配列した後であっても素子の位置
ずれ防止することができる。さらに、基板４１上に大側
凹部４２Ａ及び小側凹部４２ａとを形成し、大側凹部４
２Ａ及び小側凹部４２ａのそれぞれに底部大の素子４４
Ａ及び底部小の素子４４ａの底部を嵌合させることによ
り素子が自己整列して底部大の素子４４Ａ及び底部小の
素子４４ａを配列することができるため、必要以上の素
子を使うことなく効率良く配列させることができ、生産
コストの上昇を回避することができる。また、基板４１
上の大側凹部４２Ａ及び小側凹部４２ａのそれぞれと底
部大の素子４４Ａ及び底部小の素子４４ａの底部とを嵌
合させることにより底部大の素子４４Ａ及び底部小の素
子４４ａが自己整列するため、基板４１上に素子を散乱
させた後に基板４１に振動を与えることによって容易且
つ効率良く素子が自己整列して底部大の素子４４Ａ及び
底部小の素子４４ａを配列することができる。

【００８３】底部大の素子４４Ａ及び底部小の素子４４
ａの底部というように複数の大きさを有するように素子
の底部を形成し、それぞれに嵌合する基板４１上の大側
凹部４２Ａ及び小側凹部４２ａを形成し、素子の底部の
大きさが大きな順に基板４１上に散乱させて素子の自己
整列により配列するため、基板４１上に配列する素子を
区別して基板４１上に配列することができる。

【００８４】基板４１上の凹部に素子の底部を嵌合させ
るだけでなく、素子の凹部及び素子の底部のそれぞれに
磁性体膜を形成し、それらの磁力により素子を基板４１
上に吸着させて素子の自己整列により基板４１上に素子
を配列させることにより、より一層確実且つ精度良く素
子の自己整列により素子を配列すことができ、より一層
位置ずれが生じることなく耐久性良く素子を配列するこ
とができる。また、素子の凹部及び素子の底部のそれぞ
れに磁性体膜を形成し、それらの磁力により素子を基板
４１上に吸着させて素子の自己整列により基板４１上の
素子を配列させる場合には、複数の種類の磁性体を用い
て磁性体の飽和磁化の磁化依存性により基板４１上に配
列する素子をより明確に区別して精度良く確実に所定の
配列位置に配列することができる。

【００８５】［第三の素子の配列方法］第三の素子の配
列方法においては、素子の底部の大きさは略同一で形状
が異なり、この形状の異なる底部に嵌合する凹部が基板
上に形成され、液体中、大気中若しくは真空中で複数の
素子を基板上に散乱させ、素子の底部を基板上の凹部に
嵌合させて素子の自己整列により基板上に素子を配列す
る場合について説明する。

【００８６】図１５は底部の形状が異なる素子の斜視図
（（ａ）は底部が円柱形状である素子、（ｂ）は底部が
矩形柱状である素子、（ｃ）は底部が六角柱形状である
素子）である。複数の素子はそれぞれ底部の形状が異な
るのであるが、第三の素子の配列方法においては素子の
底部の形状がと異なる三種類である場合の素子の配列方
法ついて説明するが、素子の底部の形状が三以上の種類
である場合ついても同様であり、同時に全ての素子を散
乱させて素子の自己整列により素子を配列させる。

【００８７】第三の素子の配列方法においては、三種類
の形状が異なる素子の底部の形状を断面略円柱形状、断
面略矩形柱形状、及び断面略六角柱形状としているが、
断面略楕円柱形状や断面略多角柱形状としても良く、そ
れに応じて素子の底部に嵌合する基板上の凹部の形状は
変更される。また、複数の素子の底部は大きさが略同一
であって形状が異なる場合について説明するが、第二の
素子の配列方法に示すように、素子の底部の大きさが異
なっても良い。

【００８８】基板上に配列させる底部が円柱状の素子、
底部が矩形柱状の素子及び底部が六角柱状の素子は、半
導体成長層を素子分離後の底部の大きさを考慮した間隔
に形成し、半導体成長層を素子毎に分離する際に用いら
れるマスクを所望の形状にパターニングして、所望の形
状の底部を有する素子を形成することができる。

【００８９】第三の素子の配列方法においては、素子の
裏面のｎ側電極は素子の裏面の全面に形成されるが、第
一の素子の配列方法に示すように素子の裏面の部分に形
成したり、複数の部分に形成したりしても良い。また、
第三の素子の配列方法においては、各素子の底部の形状
は略同一であれば良く、矩形形状、多角形形状、楕円形
状などの形状にとすることができ、それに応じて素子の
底部に嵌合する基板上の凹部の形状は変更される。

【００９０】第三の素子の配列方法では素子の裏面の形
状を利用して素子が自己整列するのであるが、配列する
半導体素子に磁性体膜を形成して、素子の裏面の形状だ
けでなく磁性体膜の磁力をも利用して素子の自己整列に
より基板上に素子を配列させても良い。例えば、前述の
半導体素子では裏面に露出するドープの下地成長層上に
ｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃ
が形成され、このｎ側電極５３ａ、ｎ側電極５３ｂ、及
びｎ側電極５３ｃを磁性体膜により形成することができ
る。磁性体からなるｎ側電極５３ａ、ｎ側電極５３ｂ、
及びｎ側電極５３ｃは、磁性体材料、例えばＦｅ、Ｎ
ｉ、ＦｅＮｉ合金などを蒸着させたりメッキ処理を施し
たりすることにより、容易に形成することができる。こ
れに半導体素子の裏面に磁性体膜を形成するのに対し
て、半導体素子が配列される基板上の素子配列位置にも
磁性体膜を形成する。

【００９１】磁性体膜の磁力を用いる方法には種々の方
法が考えられ、一例として、外部磁場を利用する方法や
ｎ側電極の磁性体膜自体の磁化を利用する方法等の磁場
の印加方法がある。外部磁場を利用する方法では、例え
ば素子のｎ側電極５３ａ、ｎ側電極５３ｂ、及びｎ側電
極５３ｃと基板上の磁性体膜とをともに軟質磁性体膜
（いわゆるソフト膜）とし、基板の裏面側から外部磁場
を印加する方法がある。基板の裏面側から外部磁場を印
加すると、基板上に形成された誘磁率の高い磁性体膜に
磁束が収束し、これによって磁性体膜からなるｎ側電極
５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃが基板上
の磁性体膜に引き寄せられる。ｎ側電極５３ａ、ｎ側電
極５３ｂ、及びｎ側電極５３ｃの磁性体膜自体の磁化を
利用する方法では、基板上に形成された磁性体膜を硬質
磁性体膜（いわゆるハード膜）とし、これを磁化する方
法がある。この場合、基板上の磁性体膜から生ずる磁力
によって、素子のｎ側電極５３ａ、ｎ側電極５３ｂ、及
びｎ側電極５３ｃが引き寄せられる。このとき、ｎ側電
極５３ａ、ｎ側電極５３ｂ、及びｎ側電極５３ｃに用い
られる磁性体は、軟質磁性体膜であっても良いし、硬質
磁性体膜であっても良い。ｎ側電極５３ａ、ｎ側電極５
３ｂ、及びｎ側電極５３ｃの磁性体膜を硬質磁性体膜と
する場合には、これを基板側の磁性体膜と同様に磁化
し、磁石同士が引き合うように素子が自己整列して基板
上に素子を配列することができる。このように基板上の
磁性体膜及び、ｎ側電極５３ａ、ｎ側電極５３ｂ、及び
ｎ側電極５３ｃをともに硬質磁性体膜とする場合には、
例えば断面略矩形形状で矩形柱状に形成することによ
り、形状磁気異方性によって磁化の向きを容易に制御す
ることができ、配列する際の素子の向きを制御すること
ができる。なお、ここで基板上に形成された磁性体膜を
磁化する方法について説明したが、半導体素子のｎ側電
極４３Ａやｎ側電極４３ａを硬質磁性体膜とし、これを
磁化する方法も考えることができる。この場合には、半
導体素子が互いに吸着する虞があるので注意を要する。

【００９２】基板上の凹部及び素子のｎ側電極に磁性体
膜を形成する場合、第一の素子の配列方法に示すよう
に、基板上の素子の配列位置に配列する素子毎に対応さ
せて、複数の異なる種類の磁性体膜を基板上の凹部及び
素子の底部に形成しても良いし、一種類の磁性体膜を用
いても良い。複数の磁性体を用いてそれぞれの素子毎に
配列する場合には、磁性体膜の飽和磁化の磁化依存性に
より飽和磁化の小さい磁性体膜を用いて形成する素子の
順に区別して配列することができる。例えば、Ｆｅ、Ｆ
ｅ／Ｎｉ、及びＮｉを用いて三種類の素子を区別して配
列する際には、これらの飽和磁化はＦｅ、Ｆｅ／Ｎｉ、
Ｎｉの順に大きいため、基板上に素子を散乱させて磁場
を基板上に掛けると、素子の底部がＮｉ、Ｆｅ／Ｎｉ、
Ｆｅである順に磁化し、これらの順に基板上に磁性体と
の間の磁力により各素子が自己整列して配列されること
ができる。

【００９３】なお、第三の素子の配列方法においては、
前述の断面略三角形状で六角錘形状の素子を用いて説明
するが、液晶制御素子、光電変換素子、圧電素子、薄膜
トランジスタ素子、薄膜ダイオード素子、抵抗素子、ス
イッチング素子、微小磁気素子、微小光学素子などの素
子であっても良く、素子の底部の形状が異なる素子であ
れば良い。

【００９４】図１６は、複数の素子が配列される基板５
１を示す。基板５１はガラス基板やプラスチック基板な
どであり、基板５１には、底部が円柱状の素子が配列さ
れる円形状凹部５２ａ、底部が矩形柱状の素子が配列さ
れる矩形状凹部５２ｂ、及び底部が六角柱状の素子が配
列される六角形状凹部５２ｃが形成されている。この基
板５１上に形成される円形状凹部５２ａ、矩形状凹部５
２ｂ、及び六角形状凹部５２ｃは、基板５１にガラス基
板を用いて、レジストによりパターンニングをした後に
フッ酸などのエッチング溶液を用いた等方性エッチング
を施すことにより形成することができる。

【００９５】前述のように、配列する半導体素子に磁性
体膜を形成して、素子の裏面の形状だけでなく磁性体膜
の磁力をも利用して素子の自己整列により基板５１上に
素子を配列させても良い。例えば、前述の半導体素子で
は裏面に露出するドープの下地成長層上にｎ側電極が形
成され、このｎ側電極を磁性体膜により形成することが
できる。磁性体からなるｎ側電極は、磁性体材料、例え
ばＦｅ、Ｎｉ、ＦｅＮｉ合金などを蒸着させたりメッキ
処理を施したりすることにより、種々の磁性体膜を容易
に形成することができる。このように素子の裏面に磁性
体膜を形成するのに対して、素子が配列される基板５１
上の素子配列位置である円形状凹部５２ａ、矩形状凹部
５２ｂ、及び六角形状凹部５２ｃの底部や側面にも磁性
体膜を形成する。また、第一の素子の配列方法に示すよ
うにｎ側電極の形状を、磁性体膜の形状磁気異方性によ
り磁化し易い断面略矩形形状で矩形柱状に形成しても良
い。基板５１上の素子の配列位置に配列する素子毎に対
応させ、複数の異なる種類の磁性体膜を基板５１上の凹
部及び素子の底部に形成することにより、磁性体膜の飽
和磁化の磁化依存性により明確に区別して精度良く基板
５１上に素子を配列することができる。

【００９６】図１７に示すように、基板５１上に円形状
凹部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２
ｃを形成した後に、複数の素子を基板に散乱させる。こ
のとき、底部円柱形状の素子５４ａ、底部矩形柱状の素
子５４ｂ、及び底部六角柱形状の素子５４ｃからなる複
数の素子を散乱させるのであるが、これらの素子は三種
類の形状の異なる底部を有する素子であるため、これら
三種類の底部の形状が異なる素子は底部の大きさが略同
一である凹部に嵌合されて配列される。ここで、例え
ば、円柱状凹部５２ａの大きさ及び形状が矩形状凹部５
２ｂの外周円となるような場合、底部矩形柱状の素子５
４ｂは底部円柱形状の素子５４ａが配列される円形状凹
部５２ａに嵌合して配列されるのであるが、基板５１上
の凹部の形状を楕円形状や多角形状としたり、あるいは
後述するように各形状の凹部の大きさを変えたりするこ
とにより、三種類の底部の形状を有する素子を各底部の
嵌合する凹部に配列することができる。なお、底部円柱
形状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底
部六角柱形状の素子５４ｃは液体中、大気中、若しくは
真空中で基板に散乱させるのであるが、基板５１上に素
子が散乱して落下する際の素子へのダメージを考慮して
液体中や真空中で散乱させるのが好ましい。

【００９７】図１７のように、底部円柱形状の素子５４
ａ、底部矩形柱状の素子５４ｂ、及び底部六角柱形状の
素子５４ｃからなる複数の素子を基板に散乱させると、
散乱させてしばらくの間、個々の素子はそれぞれ一定の
向きの状態となることなく落下する。前述の半導体素子
に示すように半導体素子の構造が断面略三角形状で六角
錐形状であるために、また素子の底部にｎ側電極やドー
プの下地成長層が形成されるために、各素子の重心がｎ
側電極側の中心線上付近に位置する。そのため、時間の
経過とともに底部円柱形状の素子５４ａ、底部矩形柱状
の素子５４ｂ、及び底部六角柱形状の素子５４ｃからな
る複数の素子の個々は、ｎ側電極と基板５１とが対する
状態で落下するようになり、多くの素子は底部から基板
上に落下する（図１８）。

【００９８】基板上に、底部円柱形状の素子５４ａ、底
部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５
４ｃからなる複数の素子がｎ側電極と基板５１とが対峙
する状態で落下した後、例えば基板５１を振動させたり
して基板５１に物理的外力を加えることによって、底部
円柱形状の素子５４ａは円形状凹部５２ａに、底部矩形
柱状の素子５４ｂは矩形状凹部５２ｂに、及び底部六角
柱形状の素子５４ｃは六角形状凹部５２ｃに嵌合して基
板５１上に配列する（図１９）。このとき、底部円柱形
状の素子５４ａ、底部矩形柱状の素子５４ｂ、及び底部
六角柱形状の素子５４ｃからなる底部の形状の異なる三
種類の素子は、基板５１上の凹部の形状を異なるように
したり、あるいは後述するように各形状の凹部の大きさ
を変えたりすることにより、三種類の底部の形状を有す
る素子をそれぞれの形状の凹部に配列させることができ
る。

【００９９】このように、基板５１上に円形状凹部５２
ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃを形成
し、これらのそれぞれに底部円柱形状の素子５４ａ、底
部矩形柱状の素子５４ｂ、及び底部六角柱形状の素子５
４ｃの底部を嵌合させるため、素子を効率良くかつ精度
良く素子の自己整列により基板５１上に素子を確実に配
列することができ、素子の底部を基板上の円形状凹部５
２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃに嵌
合させるため、底部円柱形状の素子５４ａ、底部矩形柱
状の素子５４ｂ、及び底部六角柱形状の素子５４ｃを配
列した後であっても素子の位置ずれ防止することができ
る。さらに、基板５１上に円形状凹部５２ａ、矩形状凹
部５２ｂ、及び六角形状凹部５２ｃを形成し、円形状凹
部５２ａ、矩形状凹部５２ｂ、及び六角形状凹部５２ｃ
のそれぞれに底部円柱形状の素子５４ａ、底部矩形柱状
の素子５４ｂ、及び底部六角柱形状の素子５４ｃを嵌合
させることにより素子が自己整列して素子を配列するこ
とができるため、必要以上の素子を使うことなく効率良
く配列させることができ、生産コストの上昇を回避する
ことができる。また、基板５１上の凹部と素子の底部と
を嵌合させることにより素子が自己整列するため、基板
５１上に素子を散乱させた後に基板５１に振動を与える
ことによって容易且つ効率良く素子が自己整列して素子
を配列することができる。

【０１００】底部円柱形状の素子５４ａ、底部矩形柱状
の素子５４ｂ、及び底部六角柱形状の素子５４ｃの底部
というように複数の形状を有するように素子の底部を形
成し、それぞれに嵌合する基板上の円形状凹部５２ａ、
矩形状凹部５２ｂ、及び六角形状凹部５２ｃを形成し、
底部円柱形状の素子５４ａ、底部矩形柱状の素子５４
ｂ、及び底部六角柱形状の素子５４ｃを同時に基板上に
散乱させて素子の自己整列により配列するため、基板５
１上に配列する素子を区別して基板５１上に効率良く配
列することができる。

【０１０１】基板５１上の凹部に素子の底部を嵌合させ
るだけでなく、素子の凹部及び素子の底部のそれぞれに
磁性体膜を形成し、それらの磁力により素子を基板５１
上に吸着させて素子の自己整列により基板５１上の素子
を配列させることにより、より一層確実且つ精度良く素
子の自己整列により素子を配列すことができ、より一層
位置ずれが生じることなく耐久性良く素子を配列するこ
とができる。また、素子の凹部及び素子の底部のそれぞ
れに磁性体膜を形成し、それらの磁力により素子を基板
５１上に吸着させて素子の自己整列により基板５１上の
素子を配列させる場合には、複数の種類の磁性体を用い
て磁性体の飽和磁化の磁化依存性により基板上に配列す
る素子をより明確に区別して精度良く確実に所定の配列
位置に配列することができる。

【０１０２】以上のように、素子の底部を様々な大きさ
や形状としたり、素子の裏面に形成するｎ側電極を磁性
体電極としたり、このような素子の底部やｎ側電極に対
応して基板側に素子の底部に嵌合する凹部を形成した
り、その凹部の底部や側面に磁性体膜を形成したりし
て、これらを組み合わせて種々の大きさ、形状、磁性体
膜を用いることにより、素子の底部及び基板上の凹部の
大きさや形状、あるいは双方の磁性体の磁力によって素
子は確実且つ精度良く基板上の所望の配置位置に自己整
列することができる。また、素子の底部及び基板上の凹
部に形成される磁性体膜の磁力により素子を配列した後
であっても素子の位置ずれが生じることなく耐久性良く
素子を配列することができる。

【０１０３】さらに、素子の底部に嵌合する基板上の凹
部や双方に形成する磁性体膜を用いることにより素子は
自己整列して基板上に素子を配列させることができるた
め、必要以上の素子を使うことなく効率良く素子を基板
上に配列させることができ、生産コストの上昇を回避す
ることができる。また、素子の底部に嵌合する基板上の
凹部や双方に形成する磁性体膜を用いることにより素子
は自己整列して基板上に素子を配列させることができる
ため、基板上に素子を散乱させた後に基板に振動を与え
ることによって容易且つ効率良く素子が自己整列して素
子を配列することができる。

【０１０４】

【発明の効果】本発明によれば、素子の底部及び素子の
底部に嵌合する基板上の凹部の大きさや形状を変え、さ
らにはその双方に磁性体膜を形成することにより、素子
は確実且つ精度良く基板上の所望の配置位置に自己整列
することができる。また、素子の底部及び基板上の凹部
に磁性体膜を形成することにより、磁性体膜の磁力によ
り素子を配列した後であっても素子の位置ずれが生じる
ことなく耐久性良く素子を配列することができる。

【０１０５】さらに、素子の底部に嵌合する基板上の凹
部や双方に形成する磁性体膜を用いることにより素子は
自己整列して基板上に素子が配列されるため、必要以上
の素子を使うことなく効率良く素子を基板上に配列させ
ることができ、生産コストの上昇を回避することができ
る。また、素子の底部に嵌合する基板上の凹部や双方に
形成する磁性体膜を用いることにより素子は自己整列し
て基板上に素子が配列されるため、基板上に素子を散乱
させた後に基板に振動を与えることによって容易且つ効
率良く素子が自己整列して素子を配列することができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態の半導体体素子の製造方法に
おける半導体成長層形成、半導体成長分離、及び素子分
離溝形成の工程を示し、（ａ）は半導体成長層形成の工
程断面図であり、（ｂ）は半導体成長層分離の工程断面
図であり、（ｃ）は素子分離溝形成の工程断面図であ
る。

【図２】本発明の実施形態の半導体素子の製造方法にお
けるｎ側電極形成の工程及び半導体素子を示し、（ｄ）
はｎ側電極形成の工程断面図であり、（ｅ）は半導体素
子の斜視図である。

【図３】本発明の実施形態の第一の素子の配列方法にお
ける基板を示す斜視図である。

【図４】本発明の実施形態の第一の素子の配列方法にお
ける底部が大きい素子を散乱した工程を示す斜視図であ
る。

【図５】本発明の実施形態の第一の素子の配列方法にお
ける底部が大きい素子を散乱した工程を示す斜視図であ
る。

【図６】本発明の実施形態の第一の素子の配列方法にお
ける底部が大きい素子を配列した工程を示す斜視図であ
る。

【図７】本発明の実施形態の第一の素子の配列方法にお
ける底部が小さい素子を散乱した工程を示す斜視図であ
る。

【図８】本発明の実施形態の第一の素子の配列方法にお
ける底部が小さい素子を散乱した工程を示す斜視図であ
る。

【図９】本発明の実施形態の第一の素子の配列方法にお
ける底部が小さい素子を配列した工程を示す斜視図であ
る。

【図１０】本発明の実施形態の第二の素子の配列方法に
おける素子を示し、（ａ）は底部が円柱状の素子であ
り、（ｂ）は底部が矩形柱上の素子であり、（ｃ）は底
部が六角柱状の素子である。

【図１１】本発明の実施形態の第二の素子の配列方法に
おける基板を示す斜視図である。

【図１２】本発明の実施形態の第二の素子の配列方法に
おける底部が円柱状の素子、底部が矩形柱上の素子、及
び底部が六角柱状の素子を散乱した工程を示す斜視図で
ある。

【図１３】本発明の実施形態の第二の素子の配列方法に
おける底部が円柱状の素子、底部が矩形柱上の素子、及
び底部が六角柱状の素子を散乱した工程を示す斜視図で
ある。

【図１４】本発明の実施形態の第二の素子の配列方法に
おける底部が円柱状の素子、底部が矩形柱上の素子、及
び底部が六角柱状の素子を配列した工程を示す斜視図で
ある。

【図１５】本発明の実施形態の第二の素子の配列方法に
おける素子を示し、（ａ）は素子のｎ側電極形成の工程
断面図であり、（ｂ）は素子の斜視図である。

【図１６】本発明の実施形態の第三の素子の配列方法に
おける基板を示す斜視図である。

【図１７】本発明の実施形態の第三の素子の配列方法に
おける磁性体電極の素子を散乱した工程を示す斜視図で
ある。

【図１８】本発明の実施形態の第三の素子の配列方法に
おける磁性体電極の素子を散乱した工程を示す斜視図で
ある。

【図１９】本発明の実施形態の第三の素子の配列方法に
おける磁性体電極の素子を配列した工程を示す斜視図で
ある。

【符号の説明】

１１ 成長基板 １２ 下地成長層 １２ａ アンドープの下地成長層 １２ｂ ドープの下地成長層 １３ 成長阻害膜 １４ 第一導電層 １５ 活性層 １６ 第二導電層 １７ ｐ側電極 １８ 剥離層 １９ 接着層 ２０ 一時保持用基板 ２１ マスク ２２ 素子分離溝 ２３，４３Ａ，４３ａ，５３ａ，５３ｂ，５３ｃ ｎ側
電極 ３１，４１，５１ 基板 ３２ 磁性体凹部 ３２ａ， 基板側磁性体 ３４ 磁性体電極の素子 ３４ａ ｎ側磁性体電極 ４２Ａ 大側凹部 ４２ａ 小側凹部 ４４Ａ 底部大の素子 ４４ａ 底部小の素子 ５２ａ 円形状凹部 ５２ｂ 矩形状凹部 ５２ｃ 六角形状凹部 ５４ａ 底部円柱状の素子 ５４ｂ 底部矩形柱状の素子 ５４ｃ 底部六角柱状の素子

フロントページの続き Ｆターム(参考） 2H092 GA60 HA26 HA27 JA01 JA24 KA10 MA27 MA30 NA25 NA27 PA01 4M104 AA04 BB04 BB05 BB07 GG01 GG04 GG09 GG19 5F041 CA04 CA05 CA34 CA40 CA46 CA65 CA77 CA83 CA92 CA93 DA13 DA19 DA34 DA35 DA82 DB08 FF06 5F088 AA01 AB07 BA16 BA18 CB04 CB17 CB20 DA01 EA04 EA20 FA05 FA20 GA02 GA08 GA10 5G435 AA17 BB04 CC09 HH12 HH13 KK05

Claims (44)

【特許請求の範囲】
1. 【請求項１】 基板上に素子を配列する素子の配列方法
   において、 前記基板上の前記素子の配列位置及び前記素子の底部に
   磁性体膜を形成し、 前記基板上に前記素子を散乱して前記素子が配列するこ
   とを特徴とする素子の配列方法。
2. 【請求項２】 前記素子は窒化物系化合物半導体を用い
   て形成されることを特徴とする請求項１記載の素子の配
   列方法。
3. 【請求項３】 前記素子は、 前記基板上に該基板の主面に積層する結晶層を形成し、
   前記主面に平行な面内に延在する第一導電層、活性層、
   及び第二導電層を前記結晶層に形成してなる、 若しくは前記基板上に該基板の主面に対して傾斜した傾
   斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平
   行な面内に延在する第一導電層、活性層、及び第二導電
   層を前記結晶層に形成してなることを特徴とする請求項
   １記載の素子の配列方法。
4. 【請求項４】 前記素子は、 光透過性を有する成長基板上に半導体成長層を形成し、 前記成長基板の裏側から照射されるレーザ光によるアブ
   レーションにより前記成長基板から前記半導体成長層を
   分離し、 半導体成長層の裏面から素子毎に分離して形成されるこ
   とを特徴とする請求項１記載の素子の配列方法。
5. 【請求項５】 複数の前記素子の裏面に一方の電極を形
   成することを特徴とする請求項４記載の素子の配列方
   法。
6. 【請求項６】 前記素子は発光素子、液晶制御素子、光
   電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダ
   イオード素子、抵抗素子、スイッチング素子、微小磁気
   素子、微小光学素子から選ばれた素子若しくはその部分
   であることを特徴とする請求項１記載の素子の配列方
   法。
7. 【請求項７】 一方の前記電極は前記磁性体膜を用いて
   形成されることを特徴とする請求項５記載の素子の配列
   方法。
8. 【請求項８】 前記基板上に前記素子の底部に嵌合する
   凹部が形成されることを特徴とする請求項１記載の素子
   の配列方法。
9. 【請求項９】 前記凹部は前記素子の一方の電極に嵌合
   することを特徴とする請求項８記載の素子の配列方法。
10. 【請求項１０】 前記凹部に前記磁性体膜が形成される
    ことを特徴とする請求項８記載の素子の配列方法。
11. 【請求項１１】 前記磁性体膜は、鉄、ニッケル、若し
    くはこれらの組み合わせを用いて形成されることを特徴
    とする請求項１記載の素子の配列方法。
12. 【請求項１２】 前記素子は前記基板上に液体中、大気
    中、若しくは真空中で散乱することを特徴とする請求項
    １記載の素子の配列方法。
13. 【請求項１３】 前記基板上に前記素子を散乱した後、
    前記基板に外力を与えることを特徴とする請求項１記載
    の素子の配列方法。
14. 【請求項１４】 前記物理的外力は振動であることを特
    徴とする請求項１３記載の素子の配列方法。
15. 【請求項１５】 基板上に発光素子を配列して形成され
    る表示装置の製造方法において、 前記基板上の前記発光素子の配列位置及び前記発光素子
    の底部に磁性体膜を形成する工程と、 前記基板上に前記発光素子を散乱する工程とを具備する
    ことを特徴とする表示装置の製造方法。
16. 【請求項１６】 基板上に発光素子を配列して形成され
    る表示装置において、 前記基板上の前記発光素子の配列位置及び前記発光素子
    の底部に磁性体膜が形成され、 前記基板上に前記発光素子が散乱されて前記発光素子が
    配列して形成されることを特徴とする表示装置。
17. 【請求項１７】 基板上に素子を配列する素子の配列方
    法において、 底部の断面形状が略同一となるように前記素子を形成
    し、 前記基板上に、前記素子の底部に嵌合する嵌合部を形成
    し、 該嵌合部の断面積の大きな順に前記基板上に前記素子を
    散乱した後に前記基板に物理的外力を与え、 該物理的外力により前記素子が配列することを特徴とす
    る素子の配列方法。
18. 【請求項１８】 前記素子は窒化物系化合物半導体を用
    いて形成されることを特徴とする請求項１７記載の素子
    の配列方法。
19. 【請求項１９】 前記素子は、 前記基板上に該基板の主面に積層する結晶層を形成し、
    前記主面に平行な面内に延在する第一導電層、活性層、
    及び第二導電層を前記結晶層に形成してなる、 若しくは前記基板上に該基板の主面に対して傾斜した傾
    斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平
    行な面内に延在する第一導電層、活性層、及び第二導電
    層を前記結晶層に形成してなることを特徴とする請求項
    １７記載の素子の配列方法。
20. 【請求項２０】 前記素子は、 光透過性を有する成長基板上に半導体成長層を形成し、 前記成長基板の裏側から照射されるレーザ光によるアブ
    レーションにより前記成長基板から前記半導体成長層を
    分離し、 半導体成長層の裏面から素子毎に分離して形成されるこ
    とを特徴とする請求項１７記載の素子の配列方法。
21. 【請求項２１】 複数の前記素子の裏面に一方の電極を
    形成することを特徴とする請求項２０記載の素子の配列
    方法。
22. 【請求項２２】 前記素子は発光素子、液晶制御素子、
    光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
    ダイオード素子、抵抗素子、スイッチング素子、微小磁
    気素子、微小光学素子から選ばれた素子若しくはその部
    分であることを特徴とする請求項１７記載の素子の配列
    方法。
23. 【請求項２３】 前記嵌合部及び前記素子の底部に磁性
    体膜が形成されることを特徴とする請求項記１７載の素
    子の配列方法。
24. 【請求項２４】 一方の前記電極は前記磁性体膜を用い
    て形成されることを特徴とする請求項２１記載の素子の
    配列方法。
25. 【請求項２５】 一方の前記電極は前記嵌合部に嵌合す
    ることを特徴とする請求項２１記載の素子の配列方法。
26. 【請求項２６】 前記磁性体膜は、鉄、ニッケル、若し
    くはこれらの組み合わせを用いて形成されることを特徴
    とする請求項２３記載の素子の配列方法。
27. 【請求項２７】 前記素子は前記基板上に液体中、大気
    中、若しくは真空中で散乱することを特徴とする請求項
    １７記載の素子の配列方法。
28. 【請求項２８】 前記物理的外力は振動であることを特
    徴とする請求項１７記載の素子の配列方法。
29. 【請求項２９】 基板上に発光素子を配列する表示装置
    の製造方法において、 底部の断面形状が略同一となるように前記発光素子を形
    成する工程と、 前記基板上に、前記発光素子の底部に勘合する嵌合部を
    形成する工程と、 該嵌合部の断面積の大きな順に前記基板上に前記発光素
    子を散乱する工程と、 前記基板に物理的外力を与える工程と、 該物理的外力により前記発光素子が配列する工程とを具
    備することを特徴とする表示装置の製造方法。
30. 【請求項３０】 基板上に発光素子を配列して形成され
    る表示装置において、 底部の断面形状が略同一となるように前記発光素子が形
    成され、 前記基板上に、前記発光素子の底部に勘合する嵌合部が
    形成され、 該嵌合部の断面積の大きな順に前記基板上に前記発光素
    子が散乱された後に前記基板に物理的外力が与えられ、 該物理的外力により前記発光素子が配列することを特徴
    とする表示装置。
31. 【請求項３１】 基板上に素子を配列する素子の配列方
    法において、 底部の形状が異なるように前記素子を形成し、 前記基板上に、前記素子の底部に嵌合する嵌合部を形成
    し、 前記基板上に前記素子を同時に散乱した後に前記基板に
    物理的外力を与え、 該物理的外力により前記素子が配列することを特徴とす
    る素子の配列方法。
32. 【請求項３２】 前記素子は窒化物系化合物半導体を用
    いて形成されることを特徴とする請求項３１記載の素子
    の配列方法。
33. 【請求項３３】 前記素子は、 前記基板上に該基板の主面に積層する結晶層を形成し、
    前記主面に平行な面内に延在する第一導電層、活性層、
    及び第二導電層を前記結晶層に形成してなる、 若しくは前記基板上に該基板の主面に対して傾斜した傾
    斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平
    行な面内に延在する第一導電層、活性層、及び第二導電
    層を前記結晶層に形成してなることを特徴とする請求項
    ３１記載の素子の配列方法。
34. 【請求項３４】 前記素子は、 光透過性を有する成長基板上に半導体成長層を形成し、 前記成長基板の裏側から照射されるレーザ光によるアブ
    レーションにより前記成長基板から前記半導体成長層を
    分離し、 半導体成長層の裏面から素子毎に分離して形成されるこ
    とを特徴とする請求項３１記載の素子の配列方法。
35. 【請求項３５】 複数の前記素子の裏面に一方の電極を
    形成することを特徴とする請求項３４記載の素子の配列
    方法。
36. 【請求項３６】 前記素子は発光素子、液晶制御素子、
    光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
    ダイオード素子、抵抗素子、スイッチング素子、微小磁
    気素子、微小光学素子から選ばれた素子若しくはその部
    分であることを特徴とする請求項３１記載の素子の配列
    方法。
37. 【請求項３７】 前記嵌合部及び前記素子の底部に磁性
    体膜が形成されることを特徴とする請求項３１記載の素
    子の配列方法。
38. 【請求項３８】 一方の前記電極は前記磁性体膜を用い
    て形成されることを特徴とする請求項３５記載の素子の
    配列方法。
39. 【請求項３９】 一方の前記電極は前記嵌合部に嵌合す
    ることを特徴とする請求項３５記載の素子の配列方法。
40. 【請求項４０】 前記磁性体膜は、鉄、ニッケル、若し
    くはこれらの組み合わせを用いて形成されることを特徴
    とする請求項３７記載の素子の配列方法。
41. 【請求項４１】 前記素子は前記基板上に液体中、大気
    中、若しくは真空中で散乱することを特徴とする請求項
    ３１記載の素子の配列方法。
42. 【請求項４２】 前記物理的外力は振動であることを特
    徴とする請求項３１記載の素子の配列方法。
43. 【請求項４３】 基板上に発光素子を配列する表示装置
    の製造方法において、 底部の形状が異なるとなるように前記発光素子を形成す
    る工程と、 前記基板上に、前記発光素子の底部に勘合する嵌合部を
    形成する工程と、 前記基板上に前記発光素子を同時に散乱する工程と、 前記基板に物理的外力を与える工程と、 該物理的外力により前記発光素子が配列する工程とを具
    備することを特徴とする表示装置の製造方法。
44. 【請求項４４】 基板上に発光素子を配列して形成され
    る表示装置において、 底部の形状が異なるとなるように前期発光素子が形成さ
    れ、 前記基板上に、前記発光素子の底部に勘合する嵌合部が
    形成され、 前記基板上に前記発光素子が同時に散乱された後に前記
    基板に物理的外力が与えられ、 該物理的外力により前記発光素子が配列することを特徴
    とする表示装置。