Nothing Special   »   [go: up one dir, main page]

JP2003060242A - 素子の実装方法、素子の配列方法及び画像表示装置の製造方法 - Google Patents

素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Info

Publication number
JP2003060242A
JP2003060242A JP2001246901A JP2001246901A JP2003060242A JP 2003060242 A JP2003060242 A JP 2003060242A JP 2001246901 A JP2001246901 A JP 2001246901A JP 2001246901 A JP2001246901 A JP 2001246901A JP 2003060242 A JP2003060242 A JP 2003060242A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
holding member
elements
temporary holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001246901A
Other languages
English (en)
Inventor
Toyoji Ohata
豊治 大畑
Hiroshi Oba
央 大庭
Kunihiko Hayashi
邦彦 林
Yoshiyuki Yanagisawa
善行 柳澤
Toshiaki Iwabuchi
寿章 岩渕
Masato Doi
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001246901A priority Critical patent/JP2003060242A/ja
Publication of JP2003060242A publication Critical patent/JP2003060242A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板上の素子を速やかに剥離し、効率的且つ
精度良く素子を他の基板に実装する。 【解決手段】 第１の基板上に配列された素子を剥離
し、第２の基板上に実装する素子の実装方法である。実
装に際しては、第１の基板の裏面側からのレーザ光の照
射によるレーザアブレーションと、真空吸引による素子
吸着とにより、素子を第１の基板から剥離する。また、
第１の基板上に接着剤を塗布するとともに、素子によっ
て支持されるように素子上に支持基板を重ねた状態で第
１の基板と支持基板の間の接着剤を硬化し、これにより
接着剤に埋め込まれた構造とされた素子を第２の基板上
に実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体発光
素子を転写実装する際などに適用される素子の実装方法
に関するものであり、さらには、この実装方法を応用し
て微細加工された素子をより広い領域に転写する素子の
配列方法および画像表示装置の製造方法に関する。
【０００２】
【従来の技術】発光素子をマトリクス状に配列して画像
表示装置に組み上げる場合には、従来、液晶表示装置
（ＬＣＤ：Liquid Crystal Display）やプラズマディス
プレイパネル（ＰＤＰ：Plasma Display Panel）のよう
に基板上に直接素子を形成するか、あるいは発光ダイオ
ードディスプレイ（ＬＥＤディスプレイ）のように単体
のＬＥＤパッケージを配列することが行われている。例
えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、
素子分離ができないために、製造プロセスの当初から各
素子はその画像表示装置の画素ピッチだけ間隔を空けて
形成することが通常行われている。
【０００３】一方、ＬＥＤディスプレイの場合には、Ｌ
ＥＤチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化されることが行われて
いる。この場合、パッケージ化の前もしくは後に画像表
示装置としての画素ピッチに配列されるが、この画素ピ
ッチは素子形成時の素子のピッチとは無関係とされる。
【０００４】発光素子であるＬＥＤ（発光ダイオード）
は高価である為、１枚のウエハから数多くのＬＥＤチッ
プを製造することによりＬＥＤを用いた画像表示装置を
低コストにできる。すなわち、ＬＥＤチップの大きさを
従来約３００μｍ角のものを数十μｍ角のＬＥＤチップ
にして、それを接続して画像表示装置を製造すれば画像
表示装置の価格を下げることができる。
【０００５】そこで各素子を集積度高く形成し、各素子
を広い領域に転写などによって離間させながら移動さ
せ、画像表示装置などの比較的大きな表示装置を構成す
る技術が有り、例えば米国特許第５４３８２４１号に記
載される薄膜転写法や、特開平１１-１４２８７８号に
記載される表示用トランジスタアレイパネルの形成方法
などの技術が知られている。米国特許第５４３８２４１
号では基板上に密に形成した素子が粗に配置し直される
転写方法が開示されており、接着剤付きの伸縮性基板に
素子を転写した後、各素子の間隔と位置をモニターしな
がら伸縮性基板がＸ方向とＹ方向に伸張される。そして
伸張された基板上の各素子が所要のディスプレイパネル
上に転写される。また、特開平１１-１４２８７８号に
記載される技術では、第１の基板上の液晶表示部を構成
する薄膜トランジスタが第２の基板上に全体転写され、
次にその第２の基板から選択的に画素ピッチに対応する
第３の基板に転写する技術が開示されている。
【０００６】
【発明が解決しようとする課題】上述のような転写技術
により画像表示装置を製造する場合、転写対象となる素
子のみが選択的に、且つ確実に転写される必要がある。
また、効率的な転写、精度の良い転写も要求される。さ
らに、転写実装に際して、例えば素子を樹脂（接着剤）
で固めてＬＥＤチップとする場合、単に接着剤を塗布し
たのでは膜厚ムラが生じ易く、寸法精度の低下や品質の
ばらつきを招く。
【０００７】本発明は、かかる従来の実情に鑑みて提案
されたものであり、基板上の素子を速やかに剥離するこ
とができ、効率的且つ精度良く素子を実装することが可
能な素子の実装方法を提供することを目的とし、さらに
は、素子の配列方法、画像表示装置の製造方法を提供す
ることを目的とする。また、本発明は、寸法精度の低下
や品質のばらつきを招くことなくチップ化して実装する
ことが可能な素子の実装方法を提供することを目的と
し、素子の配列方法、画像表示装置の製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の第１の発明に係る素子の実装方法は、第
１の基板上に配列された素子を剥離し、第２の基板上に
実装する素子の実装方法において、上記第１の基板の裏
面側からのレーザ光の照射によるレーザアブレーション
と、真空吸引による素子吸着とにより、上記素子を第１
の基板から剥離することを特徴とするものである。第１
の基板の裏面側からレーザ光を照射すると、素子と第１
の基板の界面でレーザアブレーションが起こり、素子は
第１の基板から剥離される。同時に、真空吸引により素
子吸着すれば、素子の剥離が円滑に行われ、速やかに第
２の基板へと実装される。例えばこれを転写に利用する
ことで、転写対象となる素子のみが第１の基板から剥離
され、第２の基板上に選択的に転写される。また、素子
吸着に真空吸着器具を用い、真空吸着器具に素子位置ず
れ防止手段を設けておけば、当該真空吸着器具の素子に
対する位置合わせ精度を向上することができ、確実な剥
離が実現される。
【０００９】また、本発明の第２の発明に係る素子の実
装方法は、第１の基板上に配列された素子を剥離し、第
２の基板上に実装する素子の実装方法において、上記第
１の基板上に接着剤を塗布するとともに、上記素子によ
って支持されるように素子上に支持基板を重ねた状態で
第１の基板と支持基板の間の接着剤を硬化し、これによ
り接着剤に埋め込まれた構造とされた素子を第２の基板
上に実装することを特徴とするものである。素子によっ
て支持されるように素子上に支持基板を重ねた状態で第
１の基板上に塗布された接着剤を硬化することにより、
接着剤の厚さが素子の高さによって決まり、支持基板に
加える圧力などを厳密に制御しなくとも一定の厚さの接
着剤層が形成される。
【００１０】一方、本発明の素子の配列方法は、第一基
板上に配列された複数の素子を第二基板上に再配列する
素子の配列方法において、前記第一基板上で前記素子が
配列された状態よりは離間した状態となるように前記素
子を転写して一時保持用部材に該素子を保持させる第一
転写工程と、前記一時保持用部材に保持された前記素子
をさらに離間して前記第二基板上に転写する第二転写工
程を有し、前記第二転写工程においては、前記一時保持
用部材の裏面側からのレーザ光の照射によるレーザアブ
レーションと、真空吸引による素子吸着とにより、前記
素子を一時保持用部材から剥離することを特徴とするも
のである。また、前記第一転写工程においては、上記第
一基板上に接着剤を塗布するとともに、上記素子によっ
て支持されるように素子上に一時保持用部材を重ねた状
態で第一基板と一時保持用部材の間の接着剤を硬化し、
これにより素子が接着剤に埋め込まれた構造とすること
を特徴とするものである。上記配列方法においては、上
記実装方法の利点をそのままに、素子の転写が効率的且
つ確実に行われるので、素子間の距離を大きくする拡大
転写を円滑に実施することができる。
【００１１】さらに、本発明の画像表示装置の製造方法
は、発光素子をマトリクス状に配置した画像表示装置の
製造方法において、前記第一基板上で前記発光素子が配
列された状態よりは離間した状態となるように前記発光
素子を転写して一時保持用部材に該発光素子を保持させ
る第一転写工程と、前記一時保持用部材に保持された前
記発光素子をさらに離間して前記第二基板上に転写する
第二転写工程を有し、前記第二転写工程においては、前
記一時保持用部材の裏面側からのレーザ光の照射による
レーザアブレーションと、真空吸引による素子吸着とに
より、前記発光素子を一時保持用部材から剥離すること
を特徴とするものである。また、前記第一転写工程にお
いては、上記第一基板上に接着剤を塗布するとともに、
上記発光素子によって支持されるように発光素子上に一
時保持用部材を重ねた状態で第一基板と一時保持用部材
の間の接着剤を硬化し、これにより発光素子が接着剤に
埋め込まれた構造とすることを特徴とするものである。
上記画像表示装置の製造方法によれば、上記実装方法、
配列方法によって発光素子がマトリクス状に配置され、
画像表示部分が構成される。したがって、密な状態すな
わち集積度を高くして微細加工を施して作成された発光
素子を、効率よく離間して再配置することができ、生産
性が大幅に改善される。
【００１２】
【発明の実施の形態】以下、本発明を適用した素子の実
装方法、配列方法、及び画像表示装置の製造方法につい
て、図面を参照しながら詳細に説明する。なお、以下に
おいては、二段階拡大転写法による素子の配列方法及び
画像表示装置の製造方法を例にして、素子の実装方法、
配列方法、及び画像表示装置の製造方法について説明す
る。
【００１３】最初に、二段階拡大転写法による素子の配
列方法及び画像表示装置の製造方法の基本的な構成につ
いて説明する。二段階拡大転写法による素子の配列方法
および画像表示装置の製造方法は、高集積度をもって第
一基板上に作成された素子を第一基板上で素子が配列さ
れた状態よりは離間した状態となるように一時保持用部
材に転写し、次いで一時保持用部材に保持された前記素
子をさらに離間して第二基板上に転写する二段階の拡大
転写を行う。なお、本例では転写を２段階としている
が、素子を離間して配置する拡大度に応じて転写を三段
階やそれ以上の多段階とすることもできる。
【００１４】図１はそれぞれ二段階拡大転写法の基本的
な工程を示す図である。まず、図１の（ａ）に示す第一
基板１０上に、例えば発光素子のような素子１２を密に
形成する。素子を密に形成することで、各基板当たりに
生成される素子の数を多くすることができ、製品コスト
を下げることができる。第一基板１０は例えば半導体ウ
エハ、ガラス基板、石英ガラス基板、サファイア基板、
プラスチック基板などの種々素子形成可能な基板である
が、各素子１２は第一基板１０上に直接形成したもので
あっても良く、他の基板上で形成されたものを配列した
ものであっても良い。
【００１５】次に、図１の（ｂ）に示すように、第一基
板１０から各素子１２が一時保持用部材に転写され、こ
の一時保持用部材の上に各素子１２が保持される。この
とき、同時に素子１２毎に素子周りの樹脂の被覆を行
う。素子周りの樹脂の被覆は電極パッドを形成し易く
し、転写工程での取り扱いを容易にするなどのために形
成される。なお、隣接する素子１２は例えば複数の一時
保持用部材間での転写などにより選択分離を行うことに
より、最終的には一時保持用部材上で離間され、図示の
ようにマトリクス状に配される。すなわち素子１２はｘ
方向にもそれぞれ素子の間を広げるように転写される
が、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げ
るように転写される。このとき離間される距離は、特に
限定されず、一例として後続の工程での樹脂部形成や電
極パッドの形成を考慮した距離とすることができる。
【００１６】このような第一転写工程の後、図１の
（ｃ）に示すように、一時保持用部材１１上に存在する
素子１２は離間されていることから、各素子１２毎に電
極パッドの形成が行われる。電極パッドの形成は、後述
するように、最終的な配線が続く第二転写工程の後に行
われるため、その際に配線不良が生じないように比較的
大き目のサイズに形成されるものである。なお、図１の
（ｃ）には電極パッドは図示していない。樹脂１３で固
められた各素子１２に電極パッドを形成することで樹脂
形成チップ１４が形成される。素子１２は平面上、樹脂
形成チップ１４の略中央に位置するが、一方の辺や角側
に偏った位置に存在するものであっても良い。
【００１７】次に、図１の（ｄ）に示すように、第二転
写工程が行われる。この第二転写工程では一時保持用部
材１１上でマトリクス状に配される素子１２が樹脂形成
チップ１４ごと更に離間するように第二基板１５上に転
写される。第二転写工程においても、隣接する素子１２
は樹脂形成チップ１４ごと離間され、図示のようにマト
リクス状に配される。すなわち素子１２はｘ方向にもそ
れぞれ素子の間を広げるように転写されるが、ｘ方向に
垂直なｙ方向にもそれぞれ素子の間を広げるように転写
される。第二転写工程によって配置された素子の位置が
画像表示装置などの最終製品の画素に対応する位置であ
るとすると、当初の素子１２間のピッチの略整数倍が第
二転写工程によって配置された素子１２のピッチとな
る。ここで第一基板１０から一時保持用部材１１での離
間したピッチの拡大率をｎとし、一時保持用部材１１か
ら第二基板１５での離間したピッチの拡大率をｍとする
と、略整数倍の値ＥはＥ＝ｎ×ｍで表される。
【００１８】第二基板１５上に樹脂形成チップ１４ごと
離間された各素子１２には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子１２
が発光ダイオードなどの発光素子の場合には、ｐ電極、
ｎ電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。
【００１９】図１に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドの形成などを行うことができ、そして第二転写後に配
線が施されるが、先に形成した電極パッド等を利用して
接続不良を極力抑えながらの配線がなされる。従って、
画像表示装置の歩留まりを向上させることができる。ま
た、本例の二段階拡大転写法においては、素子間の距離
を離間する工程が２工程であり、このような素子間の距
離を離間する複数工程の拡大転写を行うことで、実際は
転写回数が減ることになる。すなわち、例えば、ここで
第一基板１０、１０ａから一時保持用部材１１、１１ａ
での離間したピッチの拡大率を２（ｎ＝２）とし、一時
保持用部材１１、１１ａから第二基板１５での離間した
ピッチの拡大率を２（ｍ＝２）とすると、仮に一度の転
写で拡大した範囲に転写しようとしたときでは、最終拡
大率が２×２の４倍で、その二乗の１６回の転写すなわ
ち第一基板のアライメントを１６回行う必要が生ずる
が、本例の二段階拡大転写法では、アライメントの回数
は第一転写工程での拡大率２の二乗の４回と第二転写工
程での拡大率２の二乗の４回を単純に加えただけの計８
回で済むことになる。即ち、同じ転写倍率を意図する場
合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ ２であ
ることから、必ず２ｎｍ回だけ転写回数を減らすことが
できることになる。従って、製造工程も回数分だけ時間
や経費の節約となり、特に拡大率の大きい場合に有益と
なる。
【００２０】なお、図１に示した二段階拡大転写法にお
いては、素子１２を例えば発光素子としているが、これ
に限定されず、他の素子例えば液晶制御素子、光電変換
素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオー
ド素子、抵抗素子、スイッチング素子、微小磁気素子、
微小光学素子から選ばれた素子若しくはその部分、これ
らの組み合わせなどであっても良い。
【００２１】上記第二転写工程においては、発光素子は
樹脂形成チップとして取り扱われ、一時保持用部材上か
ら第二基板にそれぞれ転写されるが、この樹脂形成チッ
プについて図２及び図３を参照して説明する。樹脂形成
チップ２０は、離間して配置されている素子２１の周り
を樹脂２２で固めたものであり、このような樹脂形成チ
ップ２０は、一時保持用部材から第二基板に素子２１を
転写する場合に使用できるものである。樹脂形成チップ
２０は略平板上でその主たる面が略正方形状とされる。
この樹脂形成チップ２０の形状は樹脂２２を固めて形成
された形状であり、具体的には未硬化の樹脂を各素子２
１を含むように全面に塗布し、これを硬化した後で縁の
部分をダイシング等で切断することで得られる形状であ
る。
【００２２】略平板状の樹脂２２の表面側と裏面側には
それぞれ電極パッド２３，２４が形成される。これら電
極パッド２３，２４の形成は全面に電極パッド２３，２
４の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド２３，２４は発光素子である素子２１のｐ電極
とｎ電極にそれぞれ接続するように形成されており、必
要な場合には樹脂２２にビアホールなどが形成される。
【００２３】ここで電極パッド２３，２４は樹脂形成チ
ップ２０の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの３つの電極があるため、電極パッドを
３つ或いはそれ以上形成しても良い。電極パッド２３，
２４の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド２３，２４の形状も正方形に
限定されず他の形状としても良い。
【００２４】このような樹脂形成チップ２０を構成する
ことで、素子２１の周りが樹脂２２で被覆され平坦化に
よって精度良く電極パッド２３，２４を形成できるとと
もに素子２１に比べて広い領域に電極パッド２３，２４
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。後述するように、
最終的な配線が続く第二転写工程の後に行われるため、
比較的大き目のサイズの電極パッド２３，２４を利用し
た配線を行うことで、配線不良が未然に防止される。
【００２５】次に、図４に本例の二段階拡大転写法で使
用される素子の一例としての発光素子の構造を示す。図
４の（ａ）が素子断面図であり、図４の（ｂ）が平面図
である。この発光素子はＧａＮ系の発光ダイオードであ
り、たとえばサファイア基板上に結晶成長される素子で
ある。このようなＧａＮ系の発光ダイオードでは、基板
を透過するレーザ照射によってレーザアブレーションが
生じ、ＧａＮの窒素が気化する現象にともなってサファ
イア基板とＧａＮ系の成長層の間の界面で膜剥がれが生
じ、素子分離を容易なものにできる特徴を有している。
【００２６】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層３１上に選択成長された六角錐
形状のＧａＮ層３２が形成されている。なお、下地成長
層３１上には図示しない絶縁膜が存在し、六角錐形状の
ＧａＮ層３２はその絶縁膜を開口した部分にＭＯＣＶＤ
法などによって形成される。このＧａＮ層３２は、成長
時に使用されるサファイア基板の主面をＣ面とした場合
にＳ面（１−１０１面）で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このＧ
ａＮ層３２の傾斜したＳ面の部分はダブルへテロ構造の
クラッドとして機能する。ＧａＮ層３２の傾斜したＳ面
を覆うように活性層であるＩｎＧａＮ層３３が形成され
ており、その外側にマグネシウムドープのＧａＮ層３４
が形成される。このマグネシウムドープのＧａＮ層３４
もクラッドとして機能する。
【００２７】このような発光ダイオードには、ｐ電極３
５とｎ電極３６が形成されている。ｐ電極３５はマグネ
シウムドープのＧａＮ層３４上に形成されるＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料
を蒸着して形成される。ｎ電極３６は前述の図示しない
絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの
金属材料を蒸着して形成される。なお、下地成長層３１
の裏面側からｎ電極取り出しを行う場合は、ｎ電極３６
の形成は下地成長層３１の表面側には不要となる。
【００２８】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、ＧａＮ系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にＣ面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。
【００２９】次に、図１に示す発光素子の配列方法を応
用した画像表示装置の製造の具体的手法について説明す
る。発光素子は図４に示したＧａＮ系の発光ダイオード
を用いている。先ず、図５に示すように、第一基板４１
の主面上には複数の発光ダイオード４２が密な状態で形
成されている。発光ダイオード４２の大きさは微小なも
のとすることができ、例えば一辺約２０μｍ程度とする
ことができる。第一基板４１の構成材料としてはサファ
イア基板などのように発光ダイオード４２に照射するレ
ーザの波長に対して透過率の高い材料が用いられる。発
光ダイオード４２にはｐ電極などまでは形成されている
が最終的な配線は未だなされておらず、素子間分離の溝
４２ｇが形成されていて、個々の発光ダイオード４２は
分離できる状態にある。この溝４２ｇの形成は例えば反
応性イオンエッチングで行う。
【００３０】次いで、第一基板４１上の発光ダイオード
４２を第１の一時保持用部材４３上に転写する。ここで
第１の一時保持用部材４３の例としては、ガラス基板、
石英ガラス基板、プラスチック基板などを用いることが
でき、本例では石英ガラス基板を用いた。また、第１の
一時保持用部材４３の表面には、離型層として機能する
剥離層４４が形成されている。剥離層４４には、フッ素
コート、シリコーン樹脂、水溶性接着剤（例えばポリビ
ニルアルコール：ＰＶＡ）、ポリイミドなどを用いるこ
とができるが、ここではポリイミドを用いた。
【００３１】転写に際しては、図５に示すように、第一
基板４１上に発光ダイオード４２を覆うに足る接着剤
（例えば紫外線硬化型の接着剤）４５を塗布し、発光ダ
イオード４２で支持されるように第１の一時保持用部材
４３を重ね合わせる。この状態で、図６に示すように第
１の一時保持用部材４３の裏面側から接着剤４５に紫外
線（ＵＶ）を照射し、これを硬化する。第１の一時保持
用部材４３は石英ガラス基板であり、上記紫外線はこれ
を透過して接着剤４５を速やかに硬化する。
【００３２】このとき、第１の一時保持用部材４３は、
発光ダイオード４２によって支持されていることから、
第一基板４１と第１の一時保持用部材４３との間隔は、
発光ダイオード４２の高さによって決まることになる。
図６に示すように発光ダイオード４２で支持されるよう
に第１の一時保持用部材４３を重ね合わせた状態で接着
剤４５を硬化すれば、当該接着剤４５の厚さｔは、第一
基板４１と第１の一時保持用部材４３との間隔によって
規制されることになり、発光ダイオード４２の高さによ
って規制される。すなわち、第一基板４１上の発光ダイ
オード４２がスペーサとしての役割を果たし、一定の厚
さの接着剤層が第一基板４１と第１の一時保持用部材４
３の間に形成されることになる。このように、上記の方
法では、発光ダイオード４２の高さにより接着剤層の厚
みが決まるため、厳密に圧力を制御しなくとも一定の厚
みの接着剤層を形成することが可能である。
【００３３】接着剤４５を硬化した後、図７に示すよう
に、発光ダイオード４２に対しレーザを第一基板４１の
裏面から照射し、当該発光ダイオード４２を第一基板４
１からレーザアブレーションを利用して剥離する。Ｇａ
Ｎ系の発光ダイオード４２はサファイアとの界面で金属
のＧａと窒素に分解することから、比較的簡単に剥離で
きる。照射するレーザとしてはエキシマレーザ、高調波
ＹＡＧレーザなどが用いられる。このレーザアブレーシ
ョンを利用した剥離によって、発光ダイオード４２は第
一基板４１の界面で分離し、一時保持用部材４３上に接
着剤４５に埋め込まれた状態で転写される。
【００３４】図８は、上記剥離により第一基板４１を取
り除いた状態を示すものである。このとき、レーザにて
ＧａＮ系発光ダイオードをサファイア基板からなる第一
基板４１から剥離しており、その剥離面にＧａ４６が析
出しているため、これをエッチングすることが必要であ
る。そこで、ＮａＯＨ水溶液もしくは希硝酸などにより
ウエットエッチングを行い、図９に示すように、Ｇａ４
６を除去する。さらに、酸素プラズマ（Ｏ２プラズマ）
により表面を清浄化し、ダイシングにより接着剤４５を
ダイシング溝４７によって切断し、発光ダイオード４２
毎にダイシングした後、発光ダイオード４２の選択分離
を行なう。ダイシングプロセスは通常のブレードを用い
たダイシング、２０μｍ以下の幅の狭い切り込みが必要
なときには上記レーザを用いたレーザによる加工を行
う。その切り込み幅は画像表示装置の画素内の接着剤４
５で覆われた発光ダイオード４２の大きさに依存する
が、一例として、エキシマレーザにて溝加工を行い、チ
ップの形状を形成する。
【００３５】発光ダイオード４２を選択分離するには、
先ず、図１１に示すように、清浄化した発光ダイオード
４２上に熱可塑性接着剤４８を塗布し、この上に第２の
一時保持用部材４９を重ねる。この第２の一時保持用部
材４９も、先の第１の一時保持用部材４３と同様、ガラ
ス基板、石英ガラス基板、プラスチック基板などを用い
ることができ、本例では石英ガラス基板を用いた。ま
た、この第２の一時保持用部材４９の表面にもポリイミ
ドなどからなる剥離層５０を形成しておく。
【００３６】次いで、図１２に示すように、転写対象と
なる発光ダイオード４２ａに対応した位置にのみ第１の
一時保持用部材４３の裏面側からレーザを照射し、レー
ザアブレーショによりこの発光ダイオード４２ａを第１
の一時保持用部材４３から剥離する。それと同時に、や
はり転写対象となる発光ダイオード４２ａに対応した位
置に、第２の一時保持用部材４９の裏面側から可視また
は赤外レーザ光を照射して、この部分の熱可塑性接着剤
４８を一旦溶融し硬化させる。その後、第２の一時保持
用部材４９を第１の一時保持用部材４３から引き剥がす
と、図１３に示すように、上記転写対象となる発光ダイ
オード４２ａのみが選択的に分離され、第２の一時保持
用部材４９上に転写される。
【００３７】上記選択分離後、図１４に示すように、転
写された発光ダイオード４２を覆って樹脂を塗布し、樹
脂層５１を形成する。さらに、図１５に示すように、酸
素プラズマなどにより樹脂層５１の厚さを削減し、図１
６に示すように、発光ダイオード４２に対応した位置に
レーザの照射によりビアホール５２を形成する。ビアホ
ール５２の形成には、エキシマレーザ、高調波ＹＡＧレ
ーザ、炭酸ガスレーザなどを用いることができる。この
とき、ビアホール５２は例えば約３〜７μｍの径を開け
ることになる。
【００３８】次に、上記ビアホール５２を介して発光ダ
イオード４２のｐ電極と接続されるアノード側電極パッ
ド５３を形成する。このアノード側電極パッド５３は、
例えばＮｉ／Ｐｔ／Ａｕなどで形成する。図１７は、発
光ダイオード４２を第２の一時保持用部材４９に転写し
て、アノード電極（ｐ電極）側のビアホール５２を形成
した後、アノード側電極パッド５３を形成した状態を示
している。
【００３９】上記アノード側電極パッド５３を形成した
後、反対側の面にカソード側電極を形成するため、第３
の一時保持用部材５４への転写を行う。第３の一時保持
用部材５４も、例えば石英ガラスなどからなる。転写に
際しては、図１８に示すように、アノード側電極パッド
５３を形成した発光ダイオード４２、さらには樹脂層５
１上に接着剤５５を塗布し、この上に第３の一時保持用
部材５４を貼り合せる。この状態で第２の一時保持用部
材４９の裏面側からレーザを照射すると、石英ガラスか
らなる第２の一時保持用部材４９と、当該第２の一時保
持用部材４９上に形成されたポリイミドからなる剥離層
５０の界面でレーザアブレーションによる剥離が起き、
剥離層５０上に形成されている発光ダイオード４２や樹
脂層５１は、第３の一時保持用部材５４上に転写され
る。図１９は、第２の一時保持用部材４９を分離した状
態を示すものである。
【００４０】カソード側電極の形成に際しては、上記の
転写工程を経た後、図２０に示すＯ ２プラズマ処理によ
り上記剥離層５０や余分な樹脂層５１を除去し、発光ダ
イオード４２のコンタクト半導体層（ｎ電極）を露出さ
せる。発光ダイオード４２は一時保持用部材５４の接着
剤５５によって保持された状態で、発光ダイオード４２
の裏面がｎ電極側（カソード電極側）になっていて、図
２１に示すように電極パッド５６を形成すれば、電極パ
ッド５６は発光ダイオード４２の裏面と電気的に接続さ
れる。その後、電極パッド５６をパターニングする。こ
のときのカソード側の電極パッドは、例えば約６０μｍ
角とすることができる。電極パッド５６としては透明電
極（ＩＴＯ、ＺｎＯ系など）もしくはＴｉ／Ａｌ／Ｐｔ
／Ａｕなどの材料を用いる。透明電極の場合は発光ダイ
オード４２の裏面を大きく覆っても発光をさえぎること
がないので、パターニング精度が粗く、大きな電極形成
ができ、パターニングプロセスが容易になる。
【００４１】次に、上記樹脂層５１や接着剤５５によっ
て固められた発光ダイオード４２を個別に切り出し、上
記樹脂形成チップの状態にする。切り出しは、例えばレ
ーザダイシングにより行えばよい。図２２は、レーザダ
イシングによる切り出し工程を示すものである。レーザ
ダイシングは、レーザのラインビームを照射することに
より行われ、上記樹脂層５１及び接着剤５５を第３の一
時保持用部材５４が露出するまで切断する。このレーザ
ダイシングにより各発光ダイオード４２は所定の大きさ
の樹脂形成チップとして切り出され、後述の実装工程へ
と移行される。
【００４２】実装工程では、機械的手段（真空吸引によ
る素子吸着）とレーザアブレーションの組み合わせによ
り発光ダイオード４２（樹脂形成チップ）が第３の一時
保持用部材５４から剥離される。図２３は、第３の一時
保持用部材５４上に配列している発光ダイオード４２を
吸着装置５７でピックアップするところを示した図であ
る。このときの吸着孔５８は画像表示装置の画素ピッチ
にマトリクス状に開口していて、発光ダイオード４２を
多数個、一括で吸着できるようになっている。このとき
の開口径は、例えば直径約１００μｍで６００μｍピッ
チのマトリクス状に開口されて、一括で約３００個を吸
着できる。このときの吸着孔５８の部材は例えば、Ｎｉ
電鋳により作製したもの、もしくはＳＵＳなどの金属板
をエッチングで穴加工したものが使用され、吸着孔５８
の奥には吸着チャンバ５９が形成されており、この吸着
チャンバ５９を負圧に制御することで発光ダイオード４
２の吸着が可能になる。発光ダイオード４２はこの段階
で樹脂層５１で覆われており、その上面は略平坦化され
ている。このために吸着装置５７による選択的な吸着を
容易に進めることができる。
【００４３】なお、上記吸着装置５７には、真空吸引に
よる素子吸着の際に、発光ダイオード４２（樹脂形成チ
ップ）を一定の位置に安定して保持できるように、素子
位置ずれ防止手段を形成しておくことが好ましい。図２
４は、素子位置ずれ防止手段６０を設けた吸着装置５７
の一例を示すものである。本例では、素子位置ずれ防止
手段６０は、樹脂形成チップの周面に当接する位置決め
ピンとして形成されており、これが樹脂形成チップの周
面（具体的にはレーザダイシングにより切断された樹脂
層５１の切断面）に当接することにより、吸着装置５７
と樹脂形成チップ（すなわち発光ダイオード４２）とが
互いに正確に位置合わせされる。上記レーザダイシング
により切断された樹脂層５１の切断面は、完全な垂直面
ではなく、５°〜１０°程度のテーパ−を有する。した
がって、上記位置決めピン（素子位置ずれ防止手段６
０）にも同様のテーパ−を持たせておけば、吸着装置５
７と発光ダイオード４２間に若干の位置ずれがあったと
しても、速やかに矯正される。
【００４４】上記発光ダイオード４２の剥離に際して
は、上記吸着装置５７による素子吸着と、レーザアブレ
ーションによる樹脂形成チップの剥離を組み合わせ、剥
離が円滑に進むようにしている。レーザアブレーション
は、第３の一時保持用部材５４の裏面側からレーザを照
射することにより行う。このレーザアブレーションによ
って、第３の一時保持用部材５４と接着剤５５の界面で
剥離が生ずる。
【００４５】図２５は発光ダイオード４２を第二基板６
１に転写するところを示した図である。第二基板６１
は、配線層６２を有する配線基板であり、発光ダイオー
ド４２を装着する際に第二基板６１にあらかじめ接着剤
層６３が塗布されており、その発光ダイオード４２下面
の接着剤層６３を硬化させ、発光ダイオード４２を第二
基板６１に固着して配列させることができる。この装着
時には、吸着装置５７の吸着チャンバ５９が圧力の高い
状態となり、吸着装置５７と発光ダイオード４２との吸
着による結合状態は解放される。接着剤層６３はＵＶ硬
化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによ
って構成することができる。第二基板６１上で発光ダイ
オード４２が配置される位置は、一時保持用部材５４上
での配列よりも離間したものとなる。接着剤層６３の樹
脂を硬化させるエネルギーは第二基板６１の裏面から供
給される。ＵＶ硬化型接着剤の場合はＵＶ照射装置に
て、熱硬化性接着剤の場合は赤外線加熱などによって発
光ダイオード４２の下面のみ硬化させ、熱可塑性接着剤
場合は、赤外線やレーザの照射によって接着剤を溶融さ
せ接着を行う。
【００４６】図２６は、他の色の発光ダイオード６４を
第二基板６１に配列させるプロセスを示す図である。図
２３あるいは図２４で用いた吸着装置５７をそのまま使
用して、第二基板６１にマウントする位置をその色の位
置にずらすだけでマウントすると、画素としてのピッチ
は一定のまま複数色からなる画素を形成できる。ここ
で、発光ダイオード４２と発光ダイオード６４は必ずし
も同じ形状でなくとも良い。図２６では、赤色の発光ダ
イオード６４が六角錐のＧａＮ層を有しない構造とさ
れ、他の発光ダイオード４２とその形状が異なっている
が、この段階では各発光ダイオード４２、６４は既に樹
脂形成チップとして樹脂層５１、接着剤５５で覆われて
おり、素子構造の違いにもかかわらず同一の取り扱いが
実現される。
【００４７】次いで、図２７に示すように、これら発光
ダイオード４２，６４を含む樹脂形成チップを覆って絶
縁層６５を形成する。絶縁層６５としては、透明エポキ
シ接着剤、ＵＶ硬化型接着剤、ポリイミドなどを用いる
ことができる。上記絶縁層６５を形成した後、配線形成
工程を行なう。図２８は配線形成工程を示す図である。
絶縁層６５に開口部６６、６７、６８、６９、７０、７
１を形成し、発光ダイオード４２、６４のアノード、カ
ソードの電極パッドと第二基板６１の配線層６２を接続
する配線７２、７３、７４を形成した図である。このと
きに形成する開口部すなわちビアホールは発光ダイオー
ド４２、６４の電極パッドの面積を大きくしているので
大きくすることができ、ビアホールの位置精度も各発光
ダイオードに直接形成するビアホールに比べて粗い精度
で形成できる。例えば、このときのビアホールは、約６
０μｍ角の電極パッドに対し、直径約２０μｍのものを
形成できる。また、ビアホールの深さは配線基板と接続
するもの、アノード電極と接続するもの、カソード電極
と接続するものの３種類の深さがあるのでレーザのパル
ス数で制御し、最適な深さを開口する。
【００４８】その後、保護層７５を形成し、ブラックマ
スク７６を形成して画像表示装置のパネルは完成する。
このときの保護層７５は図２６の絶縁層６５と同様であ
る。透明エポキシ接着剤などの材料が使用できる。この
保護層７５は加熱硬化し配線を完全に覆う。この後、パ
ネル端部の配線からドライバーＩＣを接続して駆動パネ
ルを製作することになる。
【００４９】上述のような発光素子の配列方法において
は、一時保持用部材４９、５４に発光ダイオード４２を
保持させた時点で既に、素子間の距離が大きくされ、そ
の広がった間隔を利用して比較的サイズの電極パッド５
３、５６などを設けることが可能となる。それら比較的
サイズの大きな電極パッド５３、５６を利用した配線が
行われるために、素子サイズに比較して最終的な装置の
サイズが著しく大きな場合であっても容易に配線を形成
できる。また、本例の発光素子の配列方法では、発光ダ
イオード４２の周囲が硬化した樹脂層５１で被覆され平
坦化によって精度良く電極パッド５３，５６を形成でき
るとともに素子に比べて広い領域に電極パッド５３，５
６を延在でき、次の第二転写工程での転写を吸着治具で
進める場合には取り扱いが容易になる。
【００５０】
【発明の効果】以上の説明からも明らかなように、本願
の第１の発明の素子の実装方法によれば、真空吸引によ
る素子吸着とレーザアブレーションとの組み合わせによ
り素子を基板から剥離するようにしているので、転写対
象となる素子を速やかに第２の基板側に移行し、確実に
選択的転写することが可能である。また、素子吸着に真
空吸着器具を用い、真空吸着器具に素子位置ずれ防止手
段を設けておけば、当該真空吸着器具の素子に対する位
置合わせ精度を向上することができ、確実な剥離と高い
素子吸着選択性が実現される。
【００５１】また、本願の第２の発明の素子の実装方法
においては、素子によって支持されるように素子上に支
持基板を重ねた状態で第１の基板上に塗布された接着剤
を硬化しているので、接着剤の厚さが素子の高さによっ
て決まり、支持基板に加える圧力などを厳密に制御しな
くとも一定の厚さの接着剤層が形成される。したがっ
て、微小な素子を寸法精度の低下や品質のばらつきを招
くことなくチップ化して実装することが可能である。
【００５２】一方、本発明の素子の配列方法によれば、
素子の転写を効率的、確実に行うことができ、素子間の
距離を大きくする拡大転写を円滑に実施することが可能
である。同様に、本発明の画像表示装置の製造方法によ
れば、密な状態すなわち集積度を高くして微細加工を施
して作成された発光素子を、効率よく離間して再配置す
ることができ、したがって精度の高い画像表示装置を生
産性良く製造することが可能である。
【図面の簡単な説明】
【図１】素子の配列方法を示す模式図である。
【図２】樹脂形成チップの概略斜視図である。
【図３】樹脂形成チップの概略平面図である。
【図４】発光素子の一例を示す図であって、（ａ）は断
面図、（ｂ）は平面図である。
【図５】第１の一時保持用部材の接合工程を示す概略断
面図である。
【図６】ＵＶ接着剤硬化工程を示す概略断面図である。
【図７】レーザアブレーション工程を示す概略断面図で
ある。
【図８】第一基板の分離工程を示す概略断面図である。
【図９】Ｇａ除去工程を示す概略断面図である。
【図１０】素子分離溝形成工程を示す概略断面図であ
る。
【図１１】第２の一時保持用部材の接合工程を示す概略
断面図である。
【図１２】選択的なレーザアブレーション及びＵＶ露光
工程を示す概略断面図である。
【図１３】発光ダイオードの選択分離工程を示す概略断
面図である。
【図１４】樹脂による埋め込み工程を示す概略断面図で
ある。
【図１５】樹脂層厚削減工程を示す概略断面図である。
【図１６】ビア形成工程を示す概略断面図である。
【図１７】アノード側電極パッド形成工程を示す概略断
面図である。
【図１８】レーザアブレーション工程を示す概略断面図
である。
【図１９】第２の一時保持用部材の分離工程を示す概略
断面図である。
【図２０】コンタクト半導体層露出工程を示す概略断面
図である。
【図２１】カソード側電極パッド形成工程を示す概略断
面図である。
【図２２】レーザダイシング工程を示す概略断面図であ
る。
【図２３】吸着装置による選択的ピックアップ工程を示
す概略断面図である。
【図２４】素子位置ずれ防止手段を設けた吸着装置の一
例を示す概略断面図である。
【図２５】第二基板への転写工程を示す概略断面図であ
る。
【図２６】他の発光ダイオードの転写工程を示す概略断
面図である。
【図２７】絶縁層形成工程を示す概略断面図である。
【図２８】配線形成工程を示す概略断面図である。
【図２９】保護層及びブラックマスク形成工程を示す概
略断面図である。
【符号の説明】
４１ 第一基板、４２ 発光ダイオード、４３，４９，
５４ 一時保持用部材、４５ 接着剤、５７ 吸着装
置、６０ 素子位置ずれ防止手段、６１ 第二基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/60 ３２１ Ｈ０１Ｌ 21/60 ３２１Ｚ (72)発明者 林 邦彦 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 柳澤 善行 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 岩渕 寿章 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 土居 正人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C094 AA42 AA43 BA23 CA19 DA14 DA15 DB04 GB10 5F041 AA37 DA19 DA43 DA91 DA92 DB08 FF06 5F044 KK01 LL07 RR01 5F047 AA17 BA21 BB03 BB18 CA08 5G435 AA16 AA17 BB04 CC09 EE33 KK05 KK10

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板上に配列された素子を剥離
    し、第２の基板上に実装する素子の実装方法において、 レーザ光の照射によるレーザアブレーションと、真空吸
    引による素子吸着とにより、上記素子を第１の基板から
    剥離することを特徴とする素子の実装方法。
  2. 【請求項２】 上記レーザ光は、上記第１の基板の裏面
    側から照射することを特徴とする請求項１記載の素子の
    実装方法。
  3. 【請求項３】 上記真空吸引による素子吸着は、真空吸
    着器具を用いて行うことを特徴とする請求項１記載の素
    子の実装方法。
  4. 【請求項４】 上記真空吸着器具は、素子位置ずれ防止
    手段を有することを特徴とする請求項３記載の素子の実
    装方法。
  5. 【請求項５】 上記素子位置ずれ防止手段は、素子の周
    面に当接する突起であることを特徴とする請求項４記載
    の素子の実装方法。
  6. 【請求項６】 第１の基板上に配列された素子を剥離
    し、第２の基板上に実装する素子の実装方法において、 上記第１の基板上に接着剤を塗布するとともに、上記素
    子によって支持されるように素子上に支持基板を重ねた
    状態で第１の基板と支持基板の間の接着剤を硬化し、こ
    れにより接着剤に埋め込まれた構造とされた素子を第２
    の基板上に実装することを特徴とする素子の実装方法。
  7. 【請求項７】 第一基板上に配列された複数の素子を第
    二基板上に再配列する素子の配列方法において、 前記第一基板上で前記素子が配列された状態よりは離間
    した状態となるように前記素子を転写して一時保持用部
    材に該素子を保持させる第一転写工程と、 前記一時保持用部材に保持された前記素子をさらに離間
    して前記第二基板上に転写する第二転写工程を有し、 前記第二転写工程においては、前記一時保持用部材の裏
    面側からのレーザ光の照射によるレーザアブレーション
    と、真空吸引による素子吸着とにより、前記素子を一時
    保持用部材から剥離することを特徴とする素子の配列方
    法。
  8. 【請求項８】 前記第一転写工程で離間させる距離が前
    記第一基板上に配列された素子のピッチの略整数倍にな
    っており且つ前記第二転写工程で離間させる距離が前記
    第一転写工程で前記一時保持用部材に配列させた素子の
    ピッチの略整数倍になっていることを特徴とする請求項
    ７記載の素子の配列方法。
  9. 【請求項９】 前記素子は窒化物半導体を用いた半導体
    素子であることを特徴とする請求項７記載の素子の配列
    方法。
  10. 【請求項１０】 前記素子は発光素子、液晶制御素子、
    光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
    ダイオード素子、抵抗素子、スイッチング素子、微小磁
    気素子、微小光学素子から選ばれた素子若しくはその部
    分であることを特徴とする請求項７記載の素子の配列方
    法。
  11. 【請求項１１】 第一基板上に配列された複数の素子を
    第二基板上に再配列する素子の配列方法において、 前記第一基板上で前記素子が配列された状態よりは離間
    した状態となるように前記素子を転写して一時保持用部
    材に該素子を保持させる第一転写工程と、前記一時保持
    用部材に保持された前記素子をさらに離間して前記第二
    基板上に転写する第二転写工程を有し、 前記第一転写工程においては、上記第一基板上に接着剤
    を塗布するとともに、上記素子によって支持されるよう
    に素子上に一時保持用部材を重ねた状態で第一基板と一
    時保持用部材の間の接着剤を硬化し、これにより素子が
    接着剤に埋め込まれた構造とすることを特徴とする素子
    の配列方法。
  12. 【請求項１２】 前記第一転写工程で離間させる距離が
    前記第一基板上に配列された素子のピッチの略整数倍に
    なっており且つ前記第二転写工程で離間させる距離が前
    記第一転写工程で前記一時保持用部材に配列させた素子
    のピッチの略整数倍になっていることを特徴とする請求
    項１１記載の素子の配列方法。
  13. 【請求項１３】 前記素子は窒化物半導体を用いた半導
    体素子であることを特徴とする請求項１１記載の素子の
    配列方法。
  14. 【請求項１４】 前記素子は発光素子、液晶制御素子、
    光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜
    ダイオード素子、抵抗素子、スイッチング素子、微小磁
    気素子、微小光学素子から選ばれた素子若しくはその部
    分であることを特徴とする請求項１１記載の素子の配列
    方法。
  15. 【請求項１５】 発光素子をマトリクス状に配置した画
    像表示装置の製造方法において、 前記第一基板上で前記発光素子が配列された状態よりは
    離間した状態となるように前記発光素子を転写して一時
    保持用部材に該発光素子を保持させる第一転写工程と、 前記一時保持用部材に保持された前記発光素子をさらに
    離間して前記第二基板上に転写する第二転写工程を有
    し、 前記第二転写工程においては、前記一時保持用部材の裏
    面側からのレーザ光の照射によるレーザアブレーション
    と、真空吸引による素子吸着とにより、前記発光素子を
    一時保持用部材から剥離することを特徴とする画像表示
    装置の製造方法。
  16. 【請求項１６】 発光素子をマトリクス状に配置した画
    像表示装置の製造方法において、 前記第一基板上で前記発光素子が配列された状態よりは
    離間した状態となるように前記発光素子を転写して一時
    保持用部材に該発光素子を保持させる第一転写工程と、 前記一時保持用部材に保持された前記発光素子をさらに
    離間して前記第二基板上に転写する第二転写工程を有
    し、 前記第一転写工程においては、上記第一基板上に接着剤
    を塗布するとともに、上記発光素子によって支持される
    ように発光素子上に一時保持用部材を重ねた状態で第一
    基板と一時保持用部材の間の接着剤を硬化し、これによ
    り発光素子が接着剤に埋め込まれた構造とすることを特
    徴とする画像表示装置の製造方法。
JP2001246901A 2001-08-16 2001-08-16 素子の実装方法、素子の配列方法及び画像表示装置の製造方法 Pending JP2003060242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001246901A JP2003060242A (ja) 2001-08-16 2001-08-16 素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246901A JP2003060242A (ja) 2001-08-16 2001-08-16 素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003060242A true JP2003060242A (ja) 2003-02-28

Family

ID=19076343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246901A Pending JP2003060242A (ja) 2001-08-16 2001-08-16 素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003060242A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302965A (ja) * 2005-04-15 2006-11-02 Sharp Corp 半導体発光装置およびその製造方法
US7501752B2 (en) * 2001-08-06 2009-03-10 Sony Corporation Color image display unit
US7533457B2 (en) * 2005-06-30 2009-05-19 Intel Corporation Packaging method for circuit board
US7795049B2 (en) 2003-03-14 2010-09-14 Sony Corporation Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus
JP2018005241A (ja) * 2013-01-08 2018-01-11 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20210133780A (ko) * 2020-04-29 2021-11-08 한국광기술원 마이크로 발광소자 전사방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501752B2 (en) * 2001-08-06 2009-03-10 Sony Corporation Color image display unit
US7795049B2 (en) 2003-03-14 2010-09-14 Sony Corporation Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus
JP2006302965A (ja) * 2005-04-15 2006-11-02 Sharp Corp 半導体発光装置およびその製造方法
US7533457B2 (en) * 2005-06-30 2009-05-19 Intel Corporation Packaging method for circuit board
JP2018005241A (ja) * 2013-01-08 2018-01-11 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20210133780A (ko) * 2020-04-29 2021-11-08 한국광기술원 마이크로 발광소자 전사방법
KR102364729B1 (ko) * 2020-04-29 2022-02-22 한국광기술원 마이크로 발광소자 전사방법

Similar Documents

Publication Publication Date Title
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
US7462879B2 (en) Display device and display unit using the same
JP2002366054A (ja) 素子実装基板及び不良素子の修復方法
JP2003098977A (ja) 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003045901A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3682584B2 (ja) 発光素子の実装方法及び画像表示装置の製造方法
JP4078825B2 (ja) 回路基板の製造方法、並びに表示装置の製造方法
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4000856B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法
JP5176260B2 (ja) 画像表示装置の製造方法
JP2003149649A (ja) スペーサー、画像表示装置、間隔保持方法、素子の転写方法、及び素子の配列方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
JP2003031847A (ja) 素子の取り出し方法、及びこれを用いた素子の転写方法、素子の配列方法、画像表示装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050516

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527