JP2002170942A - Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 - Google Patents
Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法Info
- Publication number
- JP2002170942A JP2002170942A JP2000365714A JP2000365714A JP2002170942A JP 2002170942 A JP2002170942 A JP 2002170942A JP 2000365714 A JP2000365714 A JP 2000365714A JP 2000365714 A JP2000365714 A JP 2000365714A JP 2002170942 A JP2002170942 A JP 2002170942A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- silicon
- film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 527
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 186
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 181
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 180
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 137
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 139
- 238000000034 method Methods 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 63
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 229960001730 nitrous oxide Drugs 0.000 claims description 4
- 235000013842 nitrous oxide Nutrition 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 43
- 238000005121 nitriding Methods 0.000 abstract description 2
- 238000005253 cladding Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 394
- 239000004973 liquid crystal related substance Substances 0.000 description 76
- 239000003990 capacitor Substances 0.000 description 38
- 238000003860 storage Methods 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 28
- 108091006146 Channels Proteins 0.000 description 24
- 238000005530 etching Methods 0.000 description 21
- 239000010409 thin film Substances 0.000 description 17
- 230000004907 flux Effects 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- -1 hydrogen ions Chemical class 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000005368 silicate glass Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910021478 group 5 element Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101000617550 Dictyostelium discoideum Presenilin-A Proteins 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000000382 optic material Substances 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 支持基板に含有された不純物、あるいは支持
基板と単結晶シリコン基板との貼り合わせ面に吸着した
不純物が単結晶シリコン層側に拡散することを完全に防
止することができるＳＯＩ基板及びその製造方法を提供
する。 【解決手段】 単結晶シリコン基板２０２Ａ表面を熱酸
化して第１の酸化シリコン膜２０３Ｂを形成し、次い
で、単結晶シリコン基板２０２Ａの表面を窒化若しくは
酸窒化して窒化シリコン膜若しくは窒化酸化シリコン膜
２０４を形成し、次いで、単結晶シリコン基板２０２Ａ
の表面を熱酸化して第２の酸化シリコン膜２０３Ａを形
成した後、第１の酸化シリコン膜２０３Ｂ表面を貼り合
わせ面として、単結晶シリコン基板２０２Ａと支持基板
２０１との貼り合わせを行う。最後に、支持基板２０１
と貼り合わせた単結晶シリコン基板２０２Ａを薄膜化し
て、単結晶シリコン層２０２を形成することによりＳＯ
Ｉ基板２００が製造される。
基板と単結晶シリコン基板との貼り合わせ面に吸着した
不純物が単結晶シリコン層側に拡散することを完全に防
止することができるＳＯＩ基板及びその製造方法を提供
する。 【解決手段】 単結晶シリコン基板２０２Ａ表面を熱酸
化して第１の酸化シリコン膜２０３Ｂを形成し、次い
で、単結晶シリコン基板２０２Ａの表面を窒化若しくは
酸窒化して窒化シリコン膜若しくは窒化酸化シリコン膜
２０４を形成し、次いで、単結晶シリコン基板２０２Ａ
の表面を熱酸化して第２の酸化シリコン膜２０３Ａを形
成した後、第１の酸化シリコン膜２０３Ｂ表面を貼り合
わせ面として、単結晶シリコン基板２０２Ａと支持基板
２０１との貼り合わせを行う。最後に、支持基板２０１
と貼り合わせた単結晶シリコン基板２０２Ａを薄膜化し
て、単結晶シリコン層２０２を形成することによりＳＯ
Ｉ基板２００が製造される。
Description
【０００１】
【発明の属する技術分野】本発明は、支持基板の一方の
表面上に単結晶シリコン層を具備するＳＯＩ基板、該Ｓ
ＯＩ基板を備えた素子基板、該素子基板を備えた電気光
学装置及び電子機器、並びにＳＯＩ基板の製造方法、素
子基板の製造方法に関するものである。
表面上に単結晶シリコン層を具備するＳＯＩ基板、該Ｓ
ＯＩ基板を備えた素子基板、該素子基板を備えた電気光
学装置及び電子機器、並びにＳＯＩ基板の製造方法、素
子基板の製造方法に関するものである。
【０００２】
【従来の技術】絶縁基体上に単結晶シリコン薄膜を形成
し、その単結晶シリコン薄膜を用いて半導体デバイスを
形成する半導体技術はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）技術とよばれ、素子の高速化や低
消費電力化、高集積化等の利点を有することから広く用
いられている。
し、その単結晶シリコン薄膜を用いて半導体デバイスを
形成する半導体技術はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）技術とよばれ、素子の高速化や低
消費電力化、高集積化等の利点を有することから広く用
いられている。
【０００３】このＳＯＩ技術の１つとして、単結晶シリ
コン基板の貼り合わせによるＳＯＩ基板の作製技術があ
る。図１８に基づいて、従来のＳＯＩ基板の製造方法と
構造について簡単に説明する。
コン基板の貼り合わせによるＳＯＩ基板の作製技術があ
る。図１８に基づいて、従来のＳＯＩ基板の製造方法と
構造について簡単に説明する。
【０００４】はじめに、図１８（ａ）に示すように、支
持基板１００１の表面に、あらかじめ貼り合わせ側の表
面を酸化して酸化シリコン膜１００２を形成した単結晶
シリコン基板１００３を水素結合力を利用して貼り合わ
せ、熱処理によって貼り合わせ強度を高めた後、図１８
（ｂ）に示すように、単結晶シリコン基板１００３を研
削や研磨、エッチング等により薄膜化して単結晶シリコ
ン薄膜１００４を形成することにより、支持基板１００
１の表面上に酸化シリコン膜１００２、単結晶シリコン
層１００４が順次積層形成された構造のＳＯＩ基板が製
造される。
持基板１００１の表面に、あらかじめ貼り合わせ側の表
面を酸化して酸化シリコン膜１００２を形成した単結晶
シリコン基板１００３を水素結合力を利用して貼り合わ
せ、熱処理によって貼り合わせ強度を高めた後、図１８
（ｂ）に示すように、単結晶シリコン基板１００３を研
削や研磨、エッチング等により薄膜化して単結晶シリコ
ン薄膜１００４を形成することにより、支持基板１００
１の表面上に酸化シリコン膜１００２、単結晶シリコン
層１００４が順次積層形成された構造のＳＯＩ基板が製
造される。
【０００５】以上のＳＯＩ基板の製造方法によれば、単
結晶シリコン基板１００３を薄膜化するために結晶性に
優れた単結晶シリコン薄膜１００４を形成することがで
きるので、高性能なデバイスを作製することができる。
結晶シリコン基板１００３を薄膜化するために結晶性に
優れた単結晶シリコン薄膜１００４を形成することがで
きるので、高性能なデバイスを作製することができる。
【０００６】このような貼り合わせ法によるＳＯＩ基板
は通常のバルク半導体基板（半導体集積回路）と同様
に、さまざまなデバイスの作製に用いられているが、バ
ルク基板と異なる特徴として、支持基板として様々な材
料の基板を使用することが可能な点を挙げることができ
る。
は通常のバルク半導体基板（半導体集積回路）と同様
に、さまざまなデバイスの作製に用いられているが、バ
ルク基板と異なる特徴として、支持基板として様々な材
料の基板を使用することが可能な点を挙げることができ
る。
【０００７】すなわち、支持基板として通常のシリコン
基板はもちろんのこと、透明な（光透過性を有する）石
英基板、あるいはガラス基板などを用いることができ
る。そのため、例えば、光透過性を有する基板上に単結
晶シリコン薄膜を形成することによって、光透過性を必
要とするデバイス、例えば透過型の液晶表示装置などに
おいても、結晶性に優れた単結晶シリコン薄膜を用い
て、高性能な液晶駆動用のＭＯＳＦＥＴ等のトランジス
タ素子を形成することが可能となる。
基板はもちろんのこと、透明な（光透過性を有する）石
英基板、あるいはガラス基板などを用いることができ
る。そのため、例えば、光透過性を有する基板上に単結
晶シリコン薄膜を形成することによって、光透過性を必
要とするデバイス、例えば透過型の液晶表示装置などに
おいても、結晶性に優れた単結晶シリコン薄膜を用い
て、高性能な液晶駆動用のＭＯＳＦＥＴ等のトランジス
タ素子を形成することが可能となる。
【０００８】
【発明が解決しようとする課題】支持基板として石英基
板やガラス基板を用いてＳＯＩ基板を製造し、その表面
にトランジスタ素子を形成した場合、支持基板に含まれ
る不純物が酸化シリコン膜を透過して、トランジスタ素
子側に拡散し、素子の特性を劣化させるという恐れがあ
る。
板やガラス基板を用いてＳＯＩ基板を製造し、その表面
にトランジスタ素子を形成した場合、支持基板に含まれ
る不純物が酸化シリコン膜を透過して、トランジスタ素
子側に拡散し、素子の特性を劣化させるという恐れがあ
る。
【０００９】また、支持基板の種類に関係なく、ＳＯＩ
基板の製造工程において、支持基板と単結晶シリコン基
板とを貼り合わせる際に、雰囲気中からＮａ+、Ｋ+、Ｃ
ｌ-などの不純物が貼り合わせ面に吸着する場合があ
り、この場合には、得られるＳＯＩ基板は、支持基板と
酸化シリコン膜との間に上記の不純物が挟持されたもの
となる。
基板の製造工程において、支持基板と単結晶シリコン基
板とを貼り合わせる際に、雰囲気中からＮａ+、Ｋ+、Ｃ
ｌ-などの不純物が貼り合わせ面に吸着する場合があ
り、この場合には、得られるＳＯＩ基板は、支持基板と
酸化シリコン膜との間に上記の不純物が挟持されたもの
となる。
【００１０】このような構造のＳＯＩ基板を用いて、そ
の表面にトランジスタ素子を形成した場合、支持基板と
酸化シリコン膜との間に挟持された不純物が酸化シリコ
ン膜を透過して、トランジスタ素子側に拡散し、素子の
特性を劣化させるという恐れがある。
の表面にトランジスタ素子を形成した場合、支持基板と
酸化シリコン膜との間に挟持された不純物が酸化シリコ
ン膜を透過して、トランジスタ素子側に拡散し、素子の
特性を劣化させるという恐れがある。
【００１１】従来、支持基板と単結晶シリコン基板とを
貼り合わせる際に、雰囲気中から不純物が支持基板に吸
着することを防止するために、防塵フィルターを用いる
などしているが、防塵フィルターを用いた場合において
も、雰囲気中から不純物が貼り合わせ面に吸着すること
を完全には防止することができないのが現状である。
貼り合わせる際に、雰囲気中から不純物が支持基板に吸
着することを防止するために、防塵フィルターを用いる
などしているが、防塵フィルターを用いた場合において
も、雰囲気中から不純物が貼り合わせ面に吸着すること
を完全には防止することができないのが現状である。
【００１２】そこで、本発明は、以上の問題を解決する
ためになされたもので、支持基板に含有された不純物、
あるいは支持基板と単結晶シリコン基板との貼り合わせ
面に吸着した不純物が単結晶シリコン層側に拡散するこ
とを完全に防止することができるＳＯＩ基板及びその製
造方法を提供することを目的としている。
ためになされたもので、支持基板に含有された不純物、
あるいは支持基板と単結晶シリコン基板との貼り合わせ
面に吸着した不純物が単結晶シリコン層側に拡散するこ
とを完全に防止することができるＳＯＩ基板及びその製
造方法を提供することを目的としている。
【００１３】また、支持基板に含有された不純物、ある
いは支持基板と単結晶シリコン基板との貼り合わせ面に
吸着した不純物によるトランジスタ素子への影響を完全
に防止することができる素子基板及びその製造方法を提
供することを目的としている。
いは支持基板と単結晶シリコン基板との貼り合わせ面に
吸着した不純物によるトランジスタ素子への影響を完全
に防止することができる素子基板及びその製造方法を提
供することを目的としている。
【００１４】さらに、この素子基板を備え、トランジス
タ素子の特性の劣化を防止することができ、性能の優れ
た電気光学装置、電子機器を提供することを目的として
いる。
タ素子の特性の劣化を防止することができ、性能の優れ
た電気光学装置、電子機器を提供することを目的として
いる。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明者は、種々検討を行った結果、窒化シリコン
膜若しくは窒化酸化シリコン膜が支持基板に含有された
不純物や支持基板と単結晶シリコン基板との貼り合わせ
面に吸着した不純物を透過させないことを見出し、この
点に着目して本発明を完成した。
に、本発明者は、種々検討を行った結果、窒化シリコン
膜若しくは窒化酸化シリコン膜が支持基板に含有された
不純物や支持基板と単結晶シリコン基板との貼り合わせ
面に吸着した不純物を透過させないことを見出し、この
点に着目して本発明を完成した。
【００１６】本発明のＳＯＩ基板は、支持基板の一方の
表面上に単結晶シリコン層を具備するＳＯＩ基板であっ
て、前記支持基板と前記単結晶シリコン層との間に、絶
縁膜の単層又は積層構造からなる絶縁部が設けられ、該
絶縁部が少なくとも窒化シリコン膜若しくは窒化酸化シ
リコン膜を具備することを特徴とする。
表面上に単結晶シリコン層を具備するＳＯＩ基板であっ
て、前記支持基板と前記単結晶シリコン層との間に、絶
縁膜の単層又は積層構造からなる絶縁部が設けられ、該
絶縁部が少なくとも窒化シリコン膜若しくは窒化酸化シ
リコン膜を具備することを特徴とする。
【００１７】このように、支持基板と単結晶シリコン層
との間に、少なくとも窒化シリコン膜若しくは窒化酸化
シリコン膜を具備する絶縁部を設ける構成とすることに
より、支持基板に含有された不純物が窒化シリコン膜若
しくは窒化酸化シリコン膜を透過しないので、支持基板
に含有された不純物が単結晶シリコン層側に拡散するこ
とを完全に防止することができる。
との間に、少なくとも窒化シリコン膜若しくは窒化酸化
シリコン膜を具備する絶縁部を設ける構成とすることに
より、支持基板に含有された不純物が窒化シリコン膜若
しくは窒化酸化シリコン膜を透過しないので、支持基板
に含有された不純物が単結晶シリコン層側に拡散するこ
とを完全に防止することができる。
【００１８】なお、本発明のＳＯＩ基板において、絶縁
部を構成する窒化シリコン膜若しくは窒化酸化シリコン
膜以外の絶縁膜としては具体的には酸化シリコン膜を挙
げることができる。
部を構成する窒化シリコン膜若しくは窒化酸化シリコン
膜以外の絶縁膜としては具体的には酸化シリコン膜を挙
げることができる。
【００１９】以上の構造を有する本発明のＳＯＩ基板
は、単結晶シリコン基板又は支持基板のいずれかの一方
の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を
形成する工程と、前記窒化シリコン膜若しくは窒化酸化
シリコン膜の表面に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜の表面を貼り合わせ面として、前記
単結晶シリコン基板と前記支持基板とを貼り合わせる工
程と、前記支持基板と貼り合わせた前記単結晶シリコン
基板を薄膜化して単結晶シリコン層を形成する工程とを
有することを特徴とする本発明のＳＯＩ基板の製造方法
によって製造することができる。
は、単結晶シリコン基板又は支持基板のいずれかの一方
の表面に窒化シリコン膜若しくは窒化酸化シリコン膜を
形成する工程と、前記窒化シリコン膜若しくは窒化酸化
シリコン膜の表面に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜の表面を貼り合わせ面として、前記
単結晶シリコン基板と前記支持基板とを貼り合わせる工
程と、前記支持基板と貼り合わせた前記単結晶シリコン
基板を薄膜化して単結晶シリコン層を形成する工程とを
有することを特徴とする本発明のＳＯＩ基板の製造方法
によって製造することができる。
【００２０】また、このように、単結晶シリコン基板又
は支持基板のいずれかの一方の表面に窒化シリコン膜若
しくは窒化酸化シリコン膜を形成し、さらにその表面に
酸化シリコン膜を形成してから、酸化シリコン膜の表面
を貼り合わせ面として、単結晶シリコン基板と支持基板
とを貼り合わせることにより、単結晶シリコン基板と支
持基板との密着性を向上させることができる。なお、窒
化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコ
ン膜の形成の順序はいずれが先であっても構わない。
は支持基板のいずれかの一方の表面に窒化シリコン膜若
しくは窒化酸化シリコン膜を形成し、さらにその表面に
酸化シリコン膜を形成してから、酸化シリコン膜の表面
を貼り合わせ面として、単結晶シリコン基板と支持基板
とを貼り合わせることにより、単結晶シリコン基板と支
持基板との密着性を向上させることができる。なお、窒
化シリコン膜若しくは窒化酸化シリコン膜、酸化シリコ
ン膜の形成の順序はいずれが先であっても構わない。
【００２１】また、本発明のＳＯＩ基板の製造方法にお
いて、単結晶シリコン基板の表面に窒化シリコン膜若し
くは窒化酸化シリコン膜を形成することが望ましく、窒
化シリコン膜若しくは窒化酸化シリコン膜を形成した単
結晶シリコン基板と支持基板を貼り合わせることによ
り、窒化シリコン膜若しくは窒化酸化シリコン膜を支持
基板と単結晶シリコン基板との貼り合わせ面よりも単結
晶シリコン層側に位置させることができるので、支持基
板に含有された不純物のみだけでなく、貼り合わせ面に
吸着した不純物が単結晶シリコン層側に拡散することも
完全に防止することができる。
いて、単結晶シリコン基板の表面に窒化シリコン膜若し
くは窒化酸化シリコン膜を形成することが望ましく、窒
化シリコン膜若しくは窒化酸化シリコン膜を形成した単
結晶シリコン基板と支持基板を貼り合わせることによ
り、窒化シリコン膜若しくは窒化酸化シリコン膜を支持
基板と単結晶シリコン基板との貼り合わせ面よりも単結
晶シリコン層側に位置させることができるので、支持基
板に含有された不純物のみだけでなく、貼り合わせ面に
吸着した不純物が単結晶シリコン層側に拡散することも
完全に防止することができる。
【００２２】また、単結晶シリコン基板若しくは支持基
板の表面上にＣＶＤ法などにより窒化シリコン膜若しく
は窒化酸化シリコン膜、酸化シリコン膜を形成しても良
いが、製造工程を簡略化するとともに、均一な膜厚の平
坦な窒化シリコン膜若しくは窒化酸化シリコン膜、酸化
シリコン膜を形成し、さらに、単結晶シリコン基板と窒
化シリコン膜若しくは窒化酸化シリコン膜との密着性を
向上させることができることから、単結晶シリコン基板
の表面を熱酸化することにより、酸化シリコン膜を形成
した後、酸化シリコン膜を形成した単結晶シリコン基板
の表面を一酸化二窒素若しくは一酸化窒素にて窒化若し
くは酸窒化することにより、酸化シリコン膜の単結晶シ
リコン基板側に窒化シリコン膜若しくは窒化酸化シリコ
ン膜を形成し、必要に応じてさらに、窒化シリコン膜若
しくは窒化酸化シリコン膜を形成した単結晶シリコン基
板の表面を再熱酸化することにより、窒化シリコン膜若
しくは窒化酸化シリコン膜の単結晶シリコン基板側に第
２の酸化シリコン膜を形成することが望ましい。
板の表面上にＣＶＤ法などにより窒化シリコン膜若しく
は窒化酸化シリコン膜、酸化シリコン膜を形成しても良
いが、製造工程を簡略化するとともに、均一な膜厚の平
坦な窒化シリコン膜若しくは窒化酸化シリコン膜、酸化
シリコン膜を形成し、さらに、単結晶シリコン基板と窒
化シリコン膜若しくは窒化酸化シリコン膜との密着性を
向上させることができることから、単結晶シリコン基板
の表面を熱酸化することにより、酸化シリコン膜を形成
した後、酸化シリコン膜を形成した単結晶シリコン基板
の表面を一酸化二窒素若しくは一酸化窒素にて窒化若し
くは酸窒化することにより、酸化シリコン膜の単結晶シ
リコン基板側に窒化シリコン膜若しくは窒化酸化シリコ
ン膜を形成し、必要に応じてさらに、窒化シリコン膜若
しくは窒化酸化シリコン膜を形成した単結晶シリコン基
板の表面を再熱酸化することにより、窒化シリコン膜若
しくは窒化酸化シリコン膜の単結晶シリコン基板側に第
２の酸化シリコン膜を形成することが望ましい。
【００２３】すなわち、この場合の本発明のＳＯＩ基板
の製造方法は、単結晶シリコン基板の表面に酸化シリコ
ン膜を形成する工程と、前記酸化シリコン膜の前記単結
晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シ
リコン膜を形成する工程と、前記酸化シリコン膜の表面
を貼り合わせ面として、前記単結晶シリコン基板と支持
基板とを貼り合わせる工程と、前記支持基板と貼り合わ
せた前記単結晶シリコン基板を薄膜化する工程とを有す
ることを特徴とする。
の製造方法は、単結晶シリコン基板の表面に酸化シリコ
ン膜を形成する工程と、前記酸化シリコン膜の前記単結
晶シリコン基板側に窒化シリコン膜若しくは窒化酸化シ
リコン膜を形成する工程と、前記酸化シリコン膜の表面
を貼り合わせ面として、前記単結晶シリコン基板と支持
基板とを貼り合わせる工程と、前記支持基板と貼り合わ
せた前記単結晶シリコン基板を薄膜化する工程とを有す
ることを特徴とする。
【００２４】また、窒化シリコン膜若しくは窒化酸化シ
リコン膜を形成した単結晶シリコン基板の表面に第２の
酸化シリコン膜を形成する場合の本発明のＳＯＩ基板の
製造方法は、単結晶シリコン基板の表面に第１の酸化シ
リコン膜を形成する工程と、前記第１の酸化シリコン膜
の前記単結晶シリコン基板側に窒化シリコン膜若しくは
窒化酸化シリコン膜を形成する工程と、前記窒化シリコ
ン膜若しくは窒化酸化シリコン膜の前記単結晶シリコン
基板側に第２の酸化シリコン膜を形成する工程と、前記
第１の酸化シリコン膜の表面を貼り合わせ面として、前
記単結晶シリコン基板と支持基板とを貼り合わせる工程
と、前記支持基板と貼り合わせた前記単結晶シリコン基
板を薄膜化する工程とを有することを特徴とする。
リコン膜を形成した単結晶シリコン基板の表面に第２の
酸化シリコン膜を形成する場合の本発明のＳＯＩ基板の
製造方法は、単結晶シリコン基板の表面に第１の酸化シ
リコン膜を形成する工程と、前記第１の酸化シリコン膜
の前記単結晶シリコン基板側に窒化シリコン膜若しくは
窒化酸化シリコン膜を形成する工程と、前記窒化シリコ
ン膜若しくは窒化酸化シリコン膜の前記単結晶シリコン
基板側に第２の酸化シリコン膜を形成する工程と、前記
第１の酸化シリコン膜の表面を貼り合わせ面として、前
記単結晶シリコン基板と支持基板とを貼り合わせる工程
と、前記支持基板と貼り合わせた前記単結晶シリコン基
板を薄膜化する工程とを有することを特徴とする。
【００２５】酸化シリコン膜、窒化シリコン膜若しくは
窒化酸化シリコン膜をこのように形成し、均一な膜厚の
平坦な膜とすることにより、支持基板と単結晶シリコン
基板との貼り合わせ面にボイドが発生することを防止す
ることができるので、貼り合わせ強度を向上させること
ができるとともに、窒化シリコン膜若しくは窒化酸化シ
リコン膜が貼り合わせのストレス緩和の効果を有するた
め、ＳＯＩ基板を用いてトランジスタ素子などを形成す
る場合に、膜剥がれ等が生じることを防止できるので、
製品の歩留まりを向上させることができる。
窒化酸化シリコン膜をこのように形成し、均一な膜厚の
平坦な膜とすることにより、支持基板と単結晶シリコン
基板との貼り合わせ面にボイドが発生することを防止す
ることができるので、貼り合わせ強度を向上させること
ができるとともに、窒化シリコン膜若しくは窒化酸化シ
リコン膜が貼り合わせのストレス緩和の効果を有するた
め、ＳＯＩ基板を用いてトランジスタ素子などを形成す
る場合に、膜剥がれ等が生じることを防止できるので、
製品の歩留まりを向上させることができる。
【００２６】また、上記の製造方法により、前記絶縁部
が、前記窒化シリコン膜若しくは窒化酸化シリコン膜
と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の
上面若しくは下面に形成された酸化シリコン膜との積層
構造からなるＳＯＩ基板を提供することができ、このＳ
ＯＩ基板は支持基板に含有された不純物、及び支持基板
と単結晶シリコン基板との貼り合わせ面に吸着した不純
物の単結晶シリコン層側への拡散を完全に防止すること
ができるものであるとともに、支持基板と単結晶シリコ
ン基板との貼り合わせ強度が高く、信頼性の高いものと
なる。
が、前記窒化シリコン膜若しくは窒化酸化シリコン膜
と、前記窒化シリコン膜若しくは窒化酸化シリコン膜の
上面若しくは下面に形成された酸化シリコン膜との積層
構造からなるＳＯＩ基板を提供することができ、このＳ
ＯＩ基板は支持基板に含有された不純物、及び支持基板
と単結晶シリコン基板との貼り合わせ面に吸着した不純
物の単結晶シリコン層側への拡散を完全に防止すること
ができるものであるとともに、支持基板と単結晶シリコ
ン基板との貼り合わせ強度が高く、信頼性の高いものと
なる。
【００２７】また、支持基板を石英基板やガラス基板な
どの光透過性を有する基板で構成することによって、Ｓ
ＯＩ基板を透過型の液晶装置などの光を透過させるデバ
イスに適用することができる。また、この場合には、窒
化シリコン膜若しくは窒化酸化シリコン膜の存在によっ
て光の透過率が低下することを防止するために、絶縁部
を構成する窒化シリコン膜若しくは窒化酸化シリコン膜
の膜厚を１００ｎｍ以下に設定することが望ましい。
どの光透過性を有する基板で構成することによって、Ｓ
ＯＩ基板を透過型の液晶装置などの光を透過させるデバ
イスに適用することができる。また、この場合には、窒
化シリコン膜若しくは窒化酸化シリコン膜の存在によっ
て光の透過率が低下することを防止するために、絶縁部
を構成する窒化シリコン膜若しくは窒化酸化シリコン膜
の膜厚を１００ｎｍ以下に設定することが望ましい。
【００２８】以上の本発明のＳＯＩ基板を用いて素子基
板を製造することができる。本発明の素子基板の製造方
法は、本発明のＳＯＩ基板の製造方法により製造された
ＳＯＩ基板を用い、該ＳＯＩ基板の前記単結晶シリコン
層によりトランジスタ素子を構成する半導体層を形成す
る工程を有することを特徴とする。
板を製造することができる。本発明の素子基板の製造方
法は、本発明のＳＯＩ基板の製造方法により製造された
ＳＯＩ基板を用い、該ＳＯＩ基板の前記単結晶シリコン
層によりトランジスタ素子を構成する半導体層を形成す
る工程を有することを特徴とする。
【００２９】また、この素子基板の製造方法により、本
発明のＳＯＩ基板の単結晶シリコン層からなる半導体層
を具備するトランジスタ素子を有することを特徴とする
素子基板を提供することができる。
発明のＳＯＩ基板の単結晶シリコン層からなる半導体層
を具備するトランジスタ素子を有することを特徴とする
素子基板を提供することができる。
【００３０】本発明の素子基板は、支持基板に含有され
た不純物、及び支持基板と単結晶シリコン基板との貼り
合わせ面に吸着した不純物がトランジスタ素子側へ拡散
することを完全に防止することができるので、トランジ
スタ素子の特性の劣化を防止することができるものとな
る。
た不純物、及び支持基板と単結晶シリコン基板との貼り
合わせ面に吸着した不純物がトランジスタ素子側へ拡散
することを完全に防止することができるので、トランジ
スタ素子の特性の劣化を防止することができるものとな
る。
【００３１】また、本発明の素子基板と、該素子基板の
トランジスタ素子が形成された面と対向するように配置
された他の基板と、これら２枚の基板の間に挟持された
電気光学材料層とを具備することを特徴とする電気光学
装置、及びこの本発明の電気光学装置を備えた電子機器
を提供することができる。本発明の電気光学装置におい
て、前記窒化シリコン膜若しくは窒化酸化シリコン膜の
下面に酸化シリコン膜からなる絶縁膜を介して遮光膜が
形成されていることが望ましい。
トランジスタ素子が形成された面と対向するように配置
された他の基板と、これら２枚の基板の間に挟持された
電気光学材料層とを具備することを特徴とする電気光学
装置、及びこの本発明の電気光学装置を備えた電子機器
を提供することができる。本発明の電気光学装置におい
て、前記窒化シリコン膜若しくは窒化酸化シリコン膜の
下面に酸化シリコン膜からなる絶縁膜を介して遮光膜が
形成されていることが望ましい。
【００３２】本発明の素子基板を備えた電気光学装置及
び電子機器は、トランジスタ素子の特性の劣化を防止す
ることができ、性能の優れたものとなる。
び電子機器は、トランジスタ素子の特性の劣化を防止す
ることができ、性能の優れたものとなる。
【００３３】
【発明の実施の形態】以下、本発明に係る実施の形態に
ついて詳細に説明する。
ついて詳細に説明する。
【００３４】［ＳＯＩ基板］はじめに、図１に本発明に
係る実施形態のＳＯＩ基板の断面構造を示し、このＳＯ
Ｉ基板２００の構造について説明する。
係る実施形態のＳＯＩ基板の断面構造を示し、このＳＯ
Ｉ基板２００の構造について説明する。
【００３５】図１に示すように、本実施形態のＳＯＩ基
板２００は、シリコン、石英、ガラスなどからなる支持
基板２０１と単結晶シリコン層２０２とを具備し、支持
基板２０１と単結晶シリコン層２０２との間には複数の
絶縁膜の積層構造からなる絶縁部２０５が形成されてい
る。本実施形態において、絶縁部２０５は支持基板２０
１側から第１の酸化シリコン膜２０３Ｂ、窒化シリコン
膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリ
コン膜２０３Ａが順次積層されたものとなっている。
板２００は、シリコン、石英、ガラスなどからなる支持
基板２０１と単結晶シリコン層２０２とを具備し、支持
基板２０１と単結晶シリコン層２０２との間には複数の
絶縁膜の積層構造からなる絶縁部２０５が形成されてい
る。本実施形態において、絶縁部２０５は支持基板２０
１側から第１の酸化シリコン膜２０３Ｂ、窒化シリコン
膜若しくは窒化酸化シリコン膜２０４、第２の酸化シリ
コン膜２０３Ａが順次積層されたものとなっている。
【００３６】次に、図２、図３に基づいて、本実施形態
のＳＯＩ基板の製造方法として、上記構造を有するＳＯ
Ｉ基板２００の製造方法について説明する。図２（ａ）
〜（ｅ）、図３（ａ）〜（ｃ）は断面図を示している。
なお、以下に記載の製造方法は一例であって、本発明は
以下に記載のものに限定されるものではない。
のＳＯＩ基板の製造方法として、上記構造を有するＳＯ
Ｉ基板２００の製造方法について説明する。図２（ａ）
〜（ｅ）、図３（ａ）〜（ｃ）は断面図を示している。
なお、以下に記載の製造方法は一例であって、本発明は
以下に記載のものに限定されるものではない。
【００３７】はじめに、図２（ａ）に示すように、例え
ば３００〜９００μｍ程度の膜厚を有する単結晶シリコ
ン基板２０２Ａを用意し、図２（ｂ）に示すように、単
結晶シリコン基板２０２Ａの一方の表面をＯ2若しくは
Ｈ2Ｏ雰囲気下、７００〜１１５０℃で熱酸化すること
により、単結晶シリコン基板２０２Ａの一方の表面に例
えば５〜４００ｎｍ程度の膜厚を有する第１の酸化シリ
コン膜２０３Ｂを形成する。
ば３００〜９００μｍ程度の膜厚を有する単結晶シリコ
ン基板２０２Ａを用意し、図２（ｂ）に示すように、単
結晶シリコン基板２０２Ａの一方の表面をＯ2若しくは
Ｈ2Ｏ雰囲気下、７００〜１１５０℃で熱酸化すること
により、単結晶シリコン基板２０２Ａの一方の表面に例
えば５〜４００ｎｍ程度の膜厚を有する第１の酸化シリ
コン膜２０３Ｂを形成する。
【００３８】次に、図２（ｃ）に示すように、第１の酸
化シリコン膜２０３Ｂを形成した単結晶シリコン基板２
０２Ａの表面を一酸化二窒素若しくは一酸化窒素雰囲気
下、８００〜１１５０℃で窒化若しくは酸窒化すること
により、第１の酸化シリコン膜２０３Ｂの単結晶シリコ
ン基板２０２Ａ側に窒化シリコン膜若しくは窒化酸化シ
リコン膜２０４を形成する。
化シリコン膜２０３Ｂを形成した単結晶シリコン基板２
０２Ａの表面を一酸化二窒素若しくは一酸化窒素雰囲気
下、８００〜１１５０℃で窒化若しくは酸窒化すること
により、第１の酸化シリコン膜２０３Ｂの単結晶シリコ
ン基板２０２Ａ側に窒化シリコン膜若しくは窒化酸化シ
リコン膜２０４を形成する。
【００３９】支持基板２０１が石英基板、ガラス基板等
の光透過性を有する基板からなり、ＳＯＩ基板２００が
透過型の液晶装置など、光を透過させるデバイスに適用
されるものである場合には、窒化シリコン膜若しくは窒
化酸化シリコン膜２０４の存在によって、光の透過率が
低下することを防止するために、窒化シリコン膜若しく
は窒化酸化シリコン膜２０４の膜厚を１００ｎｍ以下と
することが望ましい。
の光透過性を有する基板からなり、ＳＯＩ基板２００が
透過型の液晶装置など、光を透過させるデバイスに適用
されるものである場合には、窒化シリコン膜若しくは窒
化酸化シリコン膜２０４の存在によって、光の透過率が
低下することを防止するために、窒化シリコン膜若しく
は窒化酸化シリコン膜２０４の膜厚を１００ｎｍ以下と
することが望ましい。
【００４０】次に、図２（ｄ）に示すように、窒化シリ
コン膜若しくは窒化酸化シリコン膜２０４を形成した単
結晶シリコン基板２０２Ａの表面をＯ2若しくはＨ2Ｏ雰
囲気下、７００〜１１５０℃で熱酸化することにより、
窒化シリコン膜若しくは窒化酸化シリコン膜２０４の単
結晶シリコン基板２０２Ａ側に、例えば５〜４００ｎｍ
程度の膜厚を有する第２の酸化シリコン膜２０３Ａを形
成する。以上のようにして、単結晶シリコン基板２０２
Ａ表面に、第１の酸化シリコン膜２０３Ｂ、窒化シリコ
ン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シ
リコン膜２０３Ａからなる絶縁部２０５が形成される。
コン膜若しくは窒化酸化シリコン膜２０４を形成した単
結晶シリコン基板２０２Ａの表面をＯ2若しくはＨ2Ｏ雰
囲気下、７００〜１１５０℃で熱酸化することにより、
窒化シリコン膜若しくは窒化酸化シリコン膜２０４の単
結晶シリコン基板２０２Ａ側に、例えば５〜４００ｎｍ
程度の膜厚を有する第２の酸化シリコン膜２０３Ａを形
成する。以上のようにして、単結晶シリコン基板２０２
Ａ表面に、第１の酸化シリコン膜２０３Ｂ、窒化シリコ
ン膜若しくは窒化酸化シリコン膜２０４、第２の酸化シ
リコン膜２０３Ａからなる絶縁部２０５が形成される。
【００４１】次に、図２（ｅ）に示すように、表面に絶
縁部２０５を形成した単結晶シリコン基板２０２Ａの絶
縁部２０５側の表面に水素イオン（Ｈ+）を例えば加速
電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて
注入する。この処理によって、単結晶シリコン基板２０
２Ａ中に水素イオンの高濃度層２０６を形成する。
縁部２０５を形成した単結晶シリコン基板２０２Ａの絶
縁部２０５側の表面に水素イオン（Ｈ+）を例えば加速
電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて
注入する。この処理によって、単結晶シリコン基板２０
２Ａ中に水素イオンの高濃度層２０６を形成する。
【００４２】次に、図３（ａ）に示すように、絶縁部２
０５表面（第１の酸化シリコン膜２０３Ｂ表面）を貼り
合わせ面として、単結晶シリコン基板２０２Ａと、シリ
コン、石英、ガラスなどからなる支持基板２０１との貼
り合わせを行う。貼り合わせ工程は、例えば３００℃で
２時間熱処理することによって２枚の基板を直接貼り合
わせる方法を採用することができる。また、貼り合わせ
強度をさらに高めるためには、さらに熱処理温度を上げ
て４５０℃程度にする必要があるが、石英などからなる
支持基板２０１と単結晶シリコン基板２０２Ａの熱膨張
係数には大きな差があるため、このまま加熱すると単結
晶シリコン層にクラックなどの欠陥が発生し、製造され
るＳＯＩ基板２００の品質が劣化する恐れがある。
０５表面（第１の酸化シリコン膜２０３Ｂ表面）を貼り
合わせ面として、単結晶シリコン基板２０２Ａと、シリ
コン、石英、ガラスなどからなる支持基板２０１との貼
り合わせを行う。貼り合わせ工程は、例えば３００℃で
２時間熱処理することによって２枚の基板を直接貼り合
わせる方法を採用することができる。また、貼り合わせ
強度をさらに高めるためには、さらに熱処理温度を上げ
て４５０℃程度にする必要があるが、石英などからなる
支持基板２０１と単結晶シリコン基板２０２Ａの熱膨張
係数には大きな差があるため、このまま加熱すると単結
晶シリコン層にクラックなどの欠陥が発生し、製造され
るＳＯＩ基板２００の品質が劣化する恐れがある。
【００４３】そこで、このようなクラックなどの欠陥の
発生を抑制するためには、一度３００℃にて貼り合わせ
のための熱処理を行った単結晶シリコン基板２０２Ａを
ウエットエッチングまたはＣＭＰ（化学的機械研磨）法
によって１００〜１５０μｍ程度まで薄くした後に、さ
らに高温の熱処理を行うことが望ましい。例えば８０℃
のＫＯＨ水溶液を用い、単結晶シリコン基板２０２Ａの
厚さが１５０μｍなるようエッチングを行った後、支持
基板２０１との貼り合わせを行い、さらに４５０℃にて
再び熱処理し、貼り合わせ強度を高めることが望まし
い。
発生を抑制するためには、一度３００℃にて貼り合わせ
のための熱処理を行った単結晶シリコン基板２０２Ａを
ウエットエッチングまたはＣＭＰ（化学的機械研磨）法
によって１００〜１５０μｍ程度まで薄くした後に、さ
らに高温の熱処理を行うことが望ましい。例えば８０℃
のＫＯＨ水溶液を用い、単結晶シリコン基板２０２Ａの
厚さが１５０μｍなるようエッチングを行った後、支持
基板２０１との貼り合わせを行い、さらに４５０℃にて
再び熱処理し、貼り合わせ強度を高めることが望まし
い。
【００４４】次に、図３（ｂ）に示すように、貼り合わ
せた２枚の基板を熱処理することにより、支持基板２０
１の表面上に薄膜の単結晶シリコン層２０２を残して大
部分の単結晶シリコン基板２０２Ａの剥離を行う。この
基板の剥離現象は、単結晶シリコン基板２０２Ａ中に導
入された水素イオンによって、シリコンの結合が分断さ
れるために生じるものである。すなわち、単結晶シリコ
ン基板２０２Ａにおいて、水素イオンの高濃度層２０６
と水素イオンが注入されていない部分との境界近傍部分
で、単結晶シリコン基板２０２Ａを分断させることがで
きる。
せた２枚の基板を熱処理することにより、支持基板２０
１の表面上に薄膜の単結晶シリコン層２０２を残して大
部分の単結晶シリコン基板２０２Ａの剥離を行う。この
基板の剥離現象は、単結晶シリコン基板２０２Ａ中に導
入された水素イオンによって、シリコンの結合が分断さ
れるために生じるものである。すなわち、単結晶シリコ
ン基板２０２Ａにおいて、水素イオンの高濃度層２０６
と水素イオンが注入されていない部分との境界近傍部分
で、単結晶シリコン基板２０２Ａを分断させることがで
きる。
【００４５】単結晶シリコン基板２０２Ａを剥離するた
めの熱処理は例えば、貼り合わせた２枚の基板を毎分２
０℃の昇温速度にて６００℃まで加熱することにより行
うことができる。この熱処理によって、貼り合わされた
単結晶シリコン基板２０２Ａの大部分が支持基板２０１
と分離され、支持基板２０１の表面上には例えば約２０
０ｎｍ±５ｎｍ程度の膜厚を有する単結晶シリコン層２
０２が形成される。なお、単結晶シリコン層２０２は、
前に述べた単結晶シリコン基板２０２Ａに対して行われ
る水素イオン注入の加速電圧を変えることによって５０
ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可
能である。
めの熱処理は例えば、貼り合わせた２枚の基板を毎分２
０℃の昇温速度にて６００℃まで加熱することにより行
うことができる。この熱処理によって、貼り合わされた
単結晶シリコン基板２０２Ａの大部分が支持基板２０１
と分離され、支持基板２０１の表面上には例えば約２０
０ｎｍ±５ｎｍ程度の膜厚を有する単結晶シリコン層２
０２が形成される。なお、単結晶シリコン層２０２は、
前に述べた単結晶シリコン基板２０２Ａに対して行われ
る水素イオン注入の加速電圧を変えることによって５０
ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可
能である。
【００４６】以上のようにして、図３（ｃ）に示すよう
に、ＳＯＩ基板２００が製造される。
に、ＳＯＩ基板２００が製造される。
【００４７】なお、単結晶シリコン基板２０２Ａと支持
基板２０１とを貼り合わせた後、単結晶シリコン基板２
０２Ａを薄膜化して単結晶シリコン層２０２を形成する
方法は上述した水素イオンを用いる方法に限定されるも
のではなく、薄膜の単結晶シリコン層２０２は、単結晶
シリコン基板と支持基板とを貼り合わせた後、単結晶シ
リコン基板の表面を研磨してその膜厚を３〜５μｍとし
た後、さらにＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅ
ｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってそ
の膜厚を０．０５〜０．８μｍ程度までエッチングして
仕上げる方法や、多孔質シリコン上に形成したエピタキ
シャルシリコン層を多孔質シリコン層の選択エッチング
によって貼り合わせ支持基板上に転写するＥＬＴＲＡＮ
（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅ
ｒ）法によっても得ることができる。
基板２０１とを貼り合わせた後、単結晶シリコン基板２
０２Ａを薄膜化して単結晶シリコン層２０２を形成する
方法は上述した水素イオンを用いる方法に限定されるも
のではなく、薄膜の単結晶シリコン層２０２は、単結晶
シリコン基板と支持基板とを貼り合わせた後、単結晶シ
リコン基板の表面を研磨してその膜厚を３〜５μｍとし
た後、さらにＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅ
ｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってそ
の膜厚を０．０５〜０．８μｍ程度までエッチングして
仕上げる方法や、多孔質シリコン上に形成したエピタキ
シャルシリコン層を多孔質シリコン層の選択エッチング
によって貼り合わせ支持基板上に転写するＥＬＴＲＡＮ
（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅ
ｒ）法によっても得ることができる。
【００４８】本実施形態のＳＯＩ基板の製造方法によれ
ば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜
２０４を形成した単結晶シリコン基板２０２Ａと支持基
板２０１とを貼り合わせることにより、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４を支持基板２０１と
単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単
結晶シリコン層２０２側に位置させることができるの
で、支持基板２０１に含有された不純物、及び支持基板
２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面
に吸着した不純物が単結晶シリコン層２０２側に拡散す
ることを完全に防止することができる。
ば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜
２０４を形成した単結晶シリコン基板２０２Ａと支持基
板２０１とを貼り合わせることにより、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４を支持基板２０１と
単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単
結晶シリコン層２０２側に位置させることができるの
で、支持基板２０１に含有された不純物、及び支持基板
２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面
に吸着した不純物が単結晶シリコン層２０２側に拡散す
ることを完全に防止することができる。
【００４９】また、ＣＶＤ法などを用いて、第２の酸化
シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化
シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを、
単結晶シリコン基板２０２Ａの表面上に順次積層形成し
てもよい。ただし、この場合には、製造工程が複雑化す
るとともに、第２の酸化シリコン膜２０３Ａ、窒化シリ
コン膜若しくは窒化酸化シリコン膜２０４、第１の酸化
シリコン膜２０３Ｂの膜厚が不均一になる恐れがある。
シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化
シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを、
単結晶シリコン基板２０２Ａの表面上に順次積層形成し
てもよい。ただし、この場合には、製造工程が複雑化す
るとともに、第２の酸化シリコン膜２０３Ａ、窒化シリ
コン膜若しくは窒化酸化シリコン膜２０４、第１の酸化
シリコン膜２０３Ｂの膜厚が不均一になる恐れがある。
【００５０】しかしながら、本実施形態では、単結晶シ
リコン基板２０２Ａ表面を熱酸化することにより第１の
酸化シリコン膜２０３Ｂを形成した後、第１の酸化シリ
コン膜２０３Ｂを形成した単結晶シリコン基板２０２Ａ
表面を窒化若しくは酸窒化することにより、第１の酸化
シリコン膜２０３Ｂの単結晶シリコン基板２０２Ａ側に
窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形
成し、さらに窒化シリコン膜若しくは窒化酸化シリコン
膜２０４を形成した単結晶シリコン基板２０２Ａ表面を
熱酸化することにより、窒化シリコン膜若しくは窒化酸
化シリコン膜２０４の単結晶シリコン基板２０２Ａ側に
第２の酸化シリコン膜２０３Ａを形成する方法を採用し
たので、均一な膜厚を有する平坦な第１の酸化シリコン
膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン
膜２０４、第２の酸化シリコン膜２０３Ａを形成するこ
とができる。
リコン基板２０２Ａ表面を熱酸化することにより第１の
酸化シリコン膜２０３Ｂを形成した後、第１の酸化シリ
コン膜２０３Ｂを形成した単結晶シリコン基板２０２Ａ
表面を窒化若しくは酸窒化することにより、第１の酸化
シリコン膜２０３Ｂの単結晶シリコン基板２０２Ａ側に
窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形
成し、さらに窒化シリコン膜若しくは窒化酸化シリコン
膜２０４を形成した単結晶シリコン基板２０２Ａ表面を
熱酸化することにより、窒化シリコン膜若しくは窒化酸
化シリコン膜２０４の単結晶シリコン基板２０２Ａ側に
第２の酸化シリコン膜２０３Ａを形成する方法を採用し
たので、均一な膜厚を有する平坦な第１の酸化シリコン
膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン
膜２０４、第２の酸化シリコン膜２０３Ａを形成するこ
とができる。
【００５１】このように均一な膜厚を有するこれらの膜
を形成することにより、支持基板２０１と単結晶シリコ
ン基板２０２Ａとの貼り合わせ面にボイドが発生するこ
とを防止することができ、貼り合わせ強度を向上させる
ことができるとともに、ＳＯＩ基板２００を用いてトラ
ンジスタ素子などを形成する場合に、膜剥がれ等が生じ
ることを防止できるので、製品の歩留まりを向上させる
ことができる。
を形成することにより、支持基板２０１と単結晶シリコ
ン基板２０２Ａとの貼り合わせ面にボイドが発生するこ
とを防止することができ、貼り合わせ強度を向上させる
ことができるとともに、ＳＯＩ基板２００を用いてトラ
ンジスタ素子などを形成する場合に、膜剥がれ等が生じ
ることを防止できるので、製品の歩留まりを向上させる
ことができる。
【００５２】また、この方法によれば、第１の酸化シリ
コン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリ
コン膜２０４、第２の酸化シリコン膜２０３Ａを単結晶
シリコン基板２０２Ａと一体に形成することができるの
で、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若
しくは窒化酸化シリコン膜２０４、第２の酸化シリコン
膜２０３Ａ、単結晶シリコン層２０２の密着性が高いＳ
ＯＩ基板２００を製造することができる。
コン膜２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリ
コン膜２０４、第２の酸化シリコン膜２０３Ａを単結晶
シリコン基板２０２Ａと一体に形成することができるの
で、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若
しくは窒化酸化シリコン膜２０４、第２の酸化シリコン
膜２０３Ａ、単結晶シリコン層２０２の密着性が高いＳ
ＯＩ基板２００を製造することができる。
【００５３】また、本実施形態によれば、窒化シリコン
膜若しくは窒化酸化シリコン膜２０４の表面に第１の酸
化シリコン膜２０３Ｂを形成し、第１の酸化シリコン膜
２０３Ｂの表面を貼り合わせ面としたので、窒化シリコ
ン膜若しくは窒化酸化シリコン膜２０４の表面に第１の
酸化シリコン膜２０３Ｂを形成せず、窒化シリコン膜若
しくは窒化酸化シリコン膜２０４の表面を貼り合わせ面
とする場合よりも支持基板２０１と単結晶シリコン基板
２０２Ａとの密着性を向上することができ、貼り合わせ
強度を向上させることができる。
膜若しくは窒化酸化シリコン膜２０４の表面に第１の酸
化シリコン膜２０３Ｂを形成し、第１の酸化シリコン膜
２０３Ｂの表面を貼り合わせ面としたので、窒化シリコ
ン膜若しくは窒化酸化シリコン膜２０４の表面に第１の
酸化シリコン膜２０３Ｂを形成せず、窒化シリコン膜若
しくは窒化酸化シリコン膜２０４の表面を貼り合わせ面
とする場合よりも支持基板２０１と単結晶シリコン基板
２０２Ａとの密着性を向上することができ、貼り合わせ
強度を向上させることができる。
【００５４】なお、第１の酸化シリコン膜２０３Ｂ、窒
化シリコン膜若しくは窒化酸化シリコン膜２０４、第２
の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２
Ａと一体形成せずに、ＣＶＤ法などを用いて形成しても
平坦な膜を形成できる場合には、上記の製造方法で説明
した以外の、第１の酸化シリコン膜２０３Ｂ、窒化シリ
コン膜若しくは窒化酸化シリコン膜２０４、第２の酸化
シリコン膜２０３Ａの形成方法及び単結晶シリコン基板
２０２Ａと支持基板２０１との貼り合わせのパターンを
例示することができる。
化シリコン膜若しくは窒化酸化シリコン膜２０４、第２
の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２
Ａと一体形成せずに、ＣＶＤ法などを用いて形成しても
平坦な膜を形成できる場合には、上記の製造方法で説明
した以外の、第１の酸化シリコン膜２０３Ｂ、窒化シリ
コン膜若しくは窒化酸化シリコン膜２０４、第２の酸化
シリコン膜２０３Ａの形成方法及び単結晶シリコン基板
２０２Ａと支持基板２０１との貼り合わせのパターンを
例示することができる。
【００５５】また、本実施形態においては、第２の酸化
シリコン膜２０３Ａは窒化シリコン膜若しくは窒化酸化
シリコン膜２０４の後に形成されているが、これは単結
晶シリコン基板２０２Ａ上に窒化シリコン膜若しくは窒
化酸化シリコン膜２０４を直接形成したときに格子欠陥
が形成される場合のみである。特に、窒化酸化シリコン
膜を形成するときには格子欠陥が形成されにくいので、
第２の酸化シリコン膜２０３Ａは形成されなくても良
い。
シリコン膜２０３Ａは窒化シリコン膜若しくは窒化酸化
シリコン膜２０４の後に形成されているが、これは単結
晶シリコン基板２０２Ａ上に窒化シリコン膜若しくは窒
化酸化シリコン膜２０４を直接形成したときに格子欠陥
が形成される場合のみである。特に、窒化酸化シリコン
膜を形成するときには格子欠陥が形成されにくいので、
第２の酸化シリコン膜２０３Ａは形成されなくても良
い。
【００５６】図４（ａ）〜（ｄ）に基づいて、上記以外
の第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若し
くは窒化酸化シリコン膜２０４、第２の酸化シリコン膜
２０３Ａの形成方法及び貼り合わせのパターンについて
簡単に説明する。図４（ａ）〜（ｄ）は貼り合わせを行
う支持基板２０１と単結晶シリコン基板２０２Ａとを取
り出して、その組み合わせを示したものである。
の第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜若し
くは窒化酸化シリコン膜２０４、第２の酸化シリコン膜
２０３Ａの形成方法及び貼り合わせのパターンについて
簡単に説明する。図４（ａ）〜（ｄ）は貼り合わせを行
う支持基板２０１と単結晶シリコン基板２０２Ａとを取
り出して、その組み合わせを示したものである。
【００５７】図４（ａ）に示すように、ＣＶＤ法によ
り、単結晶シリコン基板２０２Ａの表面上に第２の酸化
シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化
シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを順
次形成した後、この単結晶シリコン基板２０２Ａと支持
基板２０１とを貼り合わせてもよい。
り、単結晶シリコン基板２０２Ａの表面上に第２の酸化
シリコン膜２０３Ａ、窒化シリコン膜若しくは窒化酸化
シリコン膜２０４、第１の酸化シリコン膜２０３Ｂを順
次形成した後、この単結晶シリコン基板２０２Ａと支持
基板２０１とを貼り合わせてもよい。
【００５８】また、第２の酸化シリコン膜２０３Ａを単
結晶シリコン基板２０２Ａの表面を熱酸化することによ
り形成した後、ＣＶＤ法により窒化シリコン膜若しくは
窒化酸化シリコン膜２０４、第１の酸化シリコン膜２０
３Ｂを順次形成するなど、上記で説明した方法とＣＶＤ
法とを組み合わせて形成しても良い。
結晶シリコン基板２０２Ａの表面を熱酸化することによ
り形成した後、ＣＶＤ法により窒化シリコン膜若しくは
窒化酸化シリコン膜２０４、第１の酸化シリコン膜２０
３Ｂを順次形成するなど、上記で説明した方法とＣＶＤ
法とを組み合わせて形成しても良い。
【００５９】また、ＣＶＤ法を用いて単結晶シリコン基
板２０２Ａの表面上に酸化シリコン膜及び窒化シリコン
膜若しくは窒化酸化シリコン膜を形成する場合、図４
（ｂ）に示すように、単結晶シリコン基板２０２Ａの表
面上に第２の酸化シリコン膜２０３Ａを設けずに、直接
窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形
成してもよい。
板２０２Ａの表面上に酸化シリコン膜及び窒化シリコン
膜若しくは窒化酸化シリコン膜を形成する場合、図４
（ｂ）に示すように、単結晶シリコン基板２０２Ａの表
面上に第２の酸化シリコン膜２０３Ａを設けずに、直接
窒化シリコン膜若しくは窒化酸化シリコン膜２０４を形
成してもよい。
【００６０】このような構成としても、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４を支持基板２０１と
単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単
結晶シリコン層２０２側に位置させることができるの
で、支持基板２０１に含有された不純物、及び支持基板
２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面
に吸着した不純物が単結晶シリコン層２０２側に拡散す
ることも完全に防止することができる。
若しくは窒化酸化シリコン膜２０４を支持基板２０１と
単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単
結晶シリコン層２０２側に位置させることができるの
で、支持基板２０１に含有された不純物、及び支持基板
２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面
に吸着した不純物が単結晶シリコン層２０２側に拡散す
ることも完全に防止することができる。
【００６１】図４（ａ）、（ｂ）においては、酸化シリ
コン膜、窒化シリコン膜若しくは窒化酸化シリコン膜を
単結晶シリコン基板２０２Ａ側に形成してから貼り合わ
せを行う場合について説明したが、本発明はこれに限定
されるものではない。以下に、図４（ｃ）、（ｄ）に基
づいて、酸化シリコン膜、窒化シリコン膜若しくは窒化
酸化シリコン膜を支持基板２０１側に形成してから貼り
合わせを行う場合について説明する。
コン膜、窒化シリコン膜若しくは窒化酸化シリコン膜を
単結晶シリコン基板２０２Ａ側に形成してから貼り合わ
せを行う場合について説明したが、本発明はこれに限定
されるものではない。以下に、図４（ｃ）、（ｄ）に基
づいて、酸化シリコン膜、窒化シリコン膜若しくは窒化
酸化シリコン膜を支持基板２０１側に形成してから貼り
合わせを行う場合について説明する。
【００６２】図４（ｃ）に示すように、ＣＶＤ法により
支持基板２０１の表面上に第１の酸化シリコン膜２０３
Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０
４、第２の酸化シリコン膜２０３Ａを順次形成した後、
この支持基板２０１と単結晶シリコン基板２０２Ａとの
貼り合わせを行ってもよい。
支持基板２０１の表面上に第１の酸化シリコン膜２０３
Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２０
４、第２の酸化シリコン膜２０３Ａを順次形成した後、
この支持基板２０１と単結晶シリコン基板２０２Ａとの
貼り合わせを行ってもよい。
【００６３】この場合には、熱酸化又はＣＶＤ法により
単結晶シリコン基板２０２Ａの表面上にあらかじめ酸化
シリコン膜２０３Ｃを形成しておくことが望ましく、こ
のように支持基板２０１、単結晶シリコン基板２０２Ａ
のいずれの基板についても貼り合わせ側の最表面を酸化
シリコン膜にしておくことで、貼り合わせた後の２枚の
基板の密着性を向上させることができる。
単結晶シリコン基板２０２Ａの表面上にあらかじめ酸化
シリコン膜２０３Ｃを形成しておくことが望ましく、こ
のように支持基板２０１、単結晶シリコン基板２０２Ａ
のいずれの基板についても貼り合わせ側の最表面を酸化
シリコン膜にしておくことで、貼り合わせた後の２枚の
基板の密着性を向上させることができる。
【００６４】また、支持基板２０１が石英基板又はガラ
ス基板からなる場合には、支持基板２０１の主成分が酸
化シリコンであるため、図４（ｄ）に示すように、支持
基板２０１の表面上に第１の酸化シリコン膜２０３Ｂを
形成しなくても良く、ＣＶＤ法を用いて支持基板２０１
側に窒化シリコン膜若しくは窒化酸化シリコン膜２０
４、第２の酸化シリコン膜２０３Ａを順次形成した後、
この支持基板２０１と表面に酸化シリコン膜２０３Ｃを
形成した単結晶シリコン基板２０２Ａとを貼り合わせて
もよい。
ス基板からなる場合には、支持基板２０１の主成分が酸
化シリコンであるため、図４（ｄ）に示すように、支持
基板２０１の表面上に第１の酸化シリコン膜２０３Ｂを
形成しなくても良く、ＣＶＤ法を用いて支持基板２０１
側に窒化シリコン膜若しくは窒化酸化シリコン膜２０
４、第２の酸化シリコン膜２０３Ａを順次形成した後、
この支持基板２０１と表面に酸化シリコン膜２０３Ｃを
形成した単結晶シリコン基板２０２Ａとを貼り合わせて
もよい。
【００６５】なお、図４（ｃ）、（ｄ）に示した貼り合
わせのパターンでは、窒化シリコン膜若しくは窒化酸化
シリコン膜２０４が貼り合わせ面よりも支持基板２０１
側に形成されるため、支持基板２０１に含有された不純
物が単結晶シリコン層２０２側に拡散することを防止す
ることはできるが、貼り合わせ面に吸着した不純物が単
結晶シリコン層２０２側に拡散することを防止すること
ができない。すなわち、図４（ｃ）、（ｄ）に示した貼
り合わせのパターンは、支持基板２０１として、石英基
板又はガラス基板などの不純物を含む基板を用いた場合
に有効である。
わせのパターンでは、窒化シリコン膜若しくは窒化酸化
シリコン膜２０４が貼り合わせ面よりも支持基板２０１
側に形成されるため、支持基板２０１に含有された不純
物が単結晶シリコン層２０２側に拡散することを防止す
ることはできるが、貼り合わせ面に吸着した不純物が単
結晶シリコン層２０２側に拡散することを防止すること
ができない。すなわち、図４（ｃ）、（ｄ）に示した貼
り合わせのパターンは、支持基板２０１として、石英基
板又はガラス基板などの不純物を含む基板を用いた場合
に有効である。
【００６６】［素子基板］次に、図５に基づいて、上記
構造のＳＯＩ基板２００を用いて製造された本発明に係
る実施形態の素子基板２１０の構造について説明する。
図５に示す素子基板２１０は、ＳＯＩ基板２００の単結
晶シリコン層２０２を所定のパターンに形成した後、こ
の単結晶シリコン層を用いてＴＦＴ（トランジスタ素
子）を形成することにより製造されたものである。
構造のＳＯＩ基板２００を用いて製造された本発明に係
る実施形態の素子基板２１０の構造について説明する。
図５に示す素子基板２１０は、ＳＯＩ基板２００の単結
晶シリコン層２０２を所定のパターンに形成した後、こ
の単結晶シリコン層を用いてＴＦＴ（トランジスタ素
子）を形成することにより製造されたものである。
【００６７】図５において、図１と同じ構成要素につい
ては同じ符号を付し、説明は省略する。図５において符
号２２０はＴＦＴを示し、符号２０８はＳＯＩ基板２０
０の単結晶シリコン層２０２から形成され、ＴＦＴを構
成する半導体層を示している。また、図５において、支
持基板２０１、第１の酸化シリコン膜２０３Ｂと窒化シ
リコン膜若しくは窒化酸化シリコン膜２０４と第２の酸
化シリコン膜２０３Ａとからなる絶縁部２０５、及び単
結晶シリコン層２０２から形成された半導体層２０８が
ＳＯＩ基板となっている。
ては同じ符号を付し、説明は省略する。図５において符
号２２０はＴＦＴを示し、符号２０８はＳＯＩ基板２０
０の単結晶シリコン層２０２から形成され、ＴＦＴを構
成する半導体層を示している。また、図５において、支
持基板２０１、第１の酸化シリコン膜２０３Ｂと窒化シ
リコン膜若しくは窒化酸化シリコン膜２０４と第２の酸
化シリコン膜２０３Ａとからなる絶縁部２０５、及び単
結晶シリコン層２０２から形成された半導体層２０８が
ＳＯＩ基板となっている。
【００６８】図５に示すように、絶縁部２０５の表面上
には、半導体層２０８、ゲート絶縁膜２０９、ゲート電
極２１１、ソース電極２１５、ドレイン電極２１６、層
間絶縁膜２１２からなるＴＦＴ２２０が形成されてい
る。
には、半導体層２０８、ゲート絶縁膜２０９、ゲート電
極２１１、ソース電極２１５、ドレイン電極２１６、層
間絶縁膜２１２からなるＴＦＴ２２０が形成されてい
る。
【００６９】より詳細には、半導体層２０８を形成した
支持基板２０１の表面上にゲート絶縁膜２０９が形成さ
れ、ゲート絶縁膜２０９の表面上にゲート電極２１１が
形成されている。さらに、ゲート電極２１１を形成した
支持基板２０１の表面上には層間絶縁膜２１２が設けら
れている。
支持基板２０１の表面上にゲート絶縁膜２０９が形成さ
れ、ゲート絶縁膜２０９の表面上にゲート電極２１１が
形成されている。さらに、ゲート電極２１１を形成した
支持基板２０１の表面上には層間絶縁膜２１２が設けら
れている。
【００７０】層間絶縁膜２１２及びゲート絶縁膜２０９
には、半導体層２０８に形成されたソース領域、ドレイ
ン領域（いずれも図示せず）に各々通じるコンタクトホ
ール２１７、２１８が形成されており、ソース電極２１
５、ドレイン電極２１６が各々コンタクトホール２１
７、２１８を介して半導体層２０８のソース領域、ドレ
イン領域に電気的に接続するように形成されている。
には、半導体層２０８に形成されたソース領域、ドレイ
ン領域（いずれも図示せず）に各々通じるコンタクトホ
ール２１７、２１８が形成されており、ソース電極２１
５、ドレイン電極２１６が各々コンタクトホール２１
７、２１８を介して半導体層２０８のソース領域、ドレ
イン領域に電気的に接続するように形成されている。
【００７１】本実施形態の素子基板２１０は、上記のＳ
ＯＩ基板２００を用いて形成されたものであるので、支
持基板２０１に含有された不純物、及び支持基板２０１
と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着
した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散
することを完全に防止することができるので、ＴＦＴ２
２０の特性の劣化を防止することができるものとなる。
ＯＩ基板２００を用いて形成されたものであるので、支
持基板２０１に含有された不純物、及び支持基板２０１
と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着
した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散
することを完全に防止することができるので、ＴＦＴ２
２０の特性の劣化を防止することができるものとなる。
【００７２】［電気光学装置］次に、本発明に係る実施
形態の電気光学装置の例として、プロジェクタ等の投射
型表示装置に好適に用いられる、ＴＦＴ（トランジスタ
素子）をスイッチング素子として用いたアクティブマト
リクス型の液晶装置を取り上げて説明する。
形態の電気光学装置の例として、プロジェクタ等の投射
型表示装置に好適に用いられる、ＴＦＴ（トランジスタ
素子）をスイッチング素子として用いたアクティブマト
リクス型の液晶装置を取り上げて説明する。
【００７３】なお、本実施形態の液晶装置は、本発明の
ＳＯＩ基板を用いて製造された素子基板を備えたもので
ある。すなわち、本実施形態の電気光学装置を構成する
素子基板の基本構造は、先に説明したように、支持基板
に相当する基板本体の表面上に第１の酸化シリコン膜、
窒化シリコン膜若しくは窒化酸化シリコン膜、第２の酸
化シリコン膜からなる絶縁部が設けられ、その表面上に
単結晶シリコン層から形成された半導体層を具備するＴ
ＦＴが形成されたものとなっている。
ＳＯＩ基板を用いて製造された素子基板を備えたもので
ある。すなわち、本実施形態の電気光学装置を構成する
素子基板の基本構造は、先に説明したように、支持基板
に相当する基板本体の表面上に第１の酸化シリコン膜、
窒化シリコン膜若しくは窒化酸化シリコン膜、第２の酸
化シリコン膜からなる絶縁部が設けられ、その表面上に
単結晶シリコン層から形成された半導体層を具備するＴ
ＦＴが形成されたものとなっている。
【００７４】また、投射型表示装置では、通常、液晶装
置を構成する２枚の基板のうち、素子基板と対向する側
の基板側（液晶装置の表面）から光が入射するが、この
光が素子基板の表面上に形成されたＴＦＴのチャネル領
域に入射して光リーク電流を生ずるのを防ぐためにＴＦ
Ｔの光が入射する側に遮光層を設ける構造とするのが一
般的である。
置を構成する２枚の基板のうち、素子基板と対向する側
の基板側（液晶装置の表面）から光が入射するが、この
光が素子基板の表面上に形成されたＴＦＴのチャネル領
域に入射して光リーク電流を生ずるのを防ぐためにＴＦ
Ｔの光が入射する側に遮光層を設ける構造とするのが一
般的である。
【００７５】しかしながら、ＴＦＴの光が入射する側に
遮光層を設けても、液晶装置に入射した光が素子基板の
裏面の界面で反射してＴＦＴのチャネル部に戻り光とし
て入射することがある。この戻り光は、液晶装置の表面
から入射する光量に対する割合としては僅かであるが、
プロジェクタなどの非常に強力な光源を用いる装置にお
いては充分に光リーク電流を生じうる。すなわち、素子
基板の裏面からの戻り光はＴＦＴのスイッチング特性に
影響を及ぼしデバイスの特性を劣化させる。
遮光層を設けても、液晶装置に入射した光が素子基板の
裏面の界面で反射してＴＦＴのチャネル部に戻り光とし
て入射することがある。この戻り光は、液晶装置の表面
から入射する光量に対する割合としては僅かであるが、
プロジェクタなどの非常に強力な光源を用いる装置にお
いては充分に光リーク電流を生じうる。すなわち、素子
基板の裏面からの戻り光はＴＦＴのスイッチング特性に
影響を及ぼしデバイスの特性を劣化させる。
【００７６】そこで、本実施形態においては、このよう
な戻り光によるＴＦＴの特性の劣化を防止するために、
支持基板に相当する基板本体の直上に各ＴＦＴ（トラン
ジスタ素子）に対応させて遮光膜を設け、さらに金属等
からなる遮光膜とＴＦＴを構成する半導体層とを電気的
に絶縁するための第１層間絶縁膜を設け、その第１層間
絶縁膜の表面上に、第１の酸化シリコン膜、窒化シリコ
ン膜若しくは窒化酸化シリコン膜、第２の酸化シリコン
膜からなる絶縁部を設ける構成としている。
な戻り光によるＴＦＴの特性の劣化を防止するために、
支持基板に相当する基板本体の直上に各ＴＦＴ（トラン
ジスタ素子）に対応させて遮光膜を設け、さらに金属等
からなる遮光膜とＴＦＴを構成する半導体層とを電気的
に絶縁するための第１層間絶縁膜を設け、その第１層間
絶縁膜の表面上に、第１の酸化シリコン膜、窒化シリコ
ン膜若しくは窒化酸化シリコン膜、第２の酸化シリコン
膜からなる絶縁部を設ける構成としている。
【００７７】（電気光学装置の構造）はじめに、本発明
に係る実施形態の電気光学装置の構造について、液晶装
置を取り上げて説明する。
に係る実施形態の電気光学装置の構造について、液晶装
置を取り上げて説明する。
【００７８】図６は液晶装置の画素部（表示領域）を構
成するマトリクス状に形成された複数の画素における各
種素子、配線等の等価回路である。また、図７は、デー
タ線、走査線、画素電極、遮光膜等が形成された素子基
板の相隣接する複数の画素群を拡大して示す平面図であ
る。また、図８は、図７のＡ−Ａ’断面図である。
成するマトリクス状に形成された複数の画素における各
種素子、配線等の等価回路である。また、図７は、デー
タ線、走査線、画素電極、遮光膜等が形成された素子基
板の相隣接する複数の画素群を拡大して示す平面図であ
る。また、図８は、図７のＡ−Ａ’断面図である。
【００７９】図６〜図８において、符号３０がＴＦＴ
（トランジスタ素子）、符号１ａが単結晶シリコン層か
ら形成され、ＴＦＴを構成する半導体層を示している。
また、図６〜図８において、図１、図５と同じ構成要素
については同じ参照符号を付し、説明は省略する。尚、
図６〜図８においては、各層や各部材を図面上で認識可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。
（トランジスタ素子）、符号１ａが単結晶シリコン層か
ら形成され、ＴＦＴを構成する半導体層を示している。
また、図６〜図８において、図１、図５と同じ構成要素
については同じ参照符号を付し、説明は省略する。尚、
図６〜図８においては、各層や各部材を図面上で認識可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。
【００８０】図６において、液晶装置の画素部を構成す
るマトリクス状に形成された複数の画素は、マトリクス
状に複数形成された画素電極９ａと画素電極９ａを制御
するためのＴＦＴ３０とからなり、画像信号が供給され
るデータ線６ａが当該ＴＦＴ３０のソースに電気的に接
続されている。データ線６ａに書き込む画像信号Ｓ１、
Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わな
いし、相隣接する複数のデータ線６ａに対して、グルー
プ毎に供給するようにしても良い。また、ＴＦＴ３０の
ゲートに走査線３ａが電気的に接続されており、所定の
タイミングで、走査線３ａにパルス的に走査信号Ｇ１、
Ｇ２、…、Ｇｍを、この順に線順次で印加するように構
成されている。
るマトリクス状に形成された複数の画素は、マトリクス
状に複数形成された画素電極９ａと画素電極９ａを制御
するためのＴＦＴ３０とからなり、画像信号が供給され
るデータ線６ａが当該ＴＦＴ３０のソースに電気的に接
続されている。データ線６ａに書き込む画像信号Ｓ１、
Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わな
いし、相隣接する複数のデータ線６ａに対して、グルー
プ毎に供給するようにしても良い。また、ＴＦＴ３０の
ゲートに走査線３ａが電気的に接続されており、所定の
タイミングで、走査線３ａにパルス的に走査信号Ｇ１、
Ｇ２、…、Ｇｍを、この順に線順次で印加するように構
成されている。
【００８１】画素電極９ａは、ＴＦＴ３０のドレインに
電気的に接続されており、スイッチング素子であるＴＦ
Ｔ３０を一定期間だけそのスイッチを閉じることによ
り、データ線６ａから供給される画像信号Ｓ１、Ｓ２、
…、Ｓｎを所定のタイミングで書き込む。画素電極９ａ
を介して液晶に書き込まれた所定レベルの画像信号Ｓ
１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された
後述する対向電極との間で一定期間保持される。
電気的に接続されており、スイッチング素子であるＴＦ
Ｔ３０を一定期間だけそのスイッチを閉じることによ
り、データ線６ａから供給される画像信号Ｓ１、Ｓ２、
…、Ｓｎを所定のタイミングで書き込む。画素電極９ａ
を介して液晶に書き込まれた所定レベルの画像信号Ｓ
１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された
後述する対向電極との間で一定期間保持される。
【００８２】液晶は、印加される電圧レベルにより分子
集合の配向や秩序が変化することにより、光を変調し、
階調表示を可能にする。ノーマリーホワイトモードであ
れば、印加された電圧に応じて入射光がこの液晶部分を
通過不可能とされ、ノーマリーブラックモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過可能とされ、全体として液晶装置から画像信号に応じ
たコントラストを持つ光が出射される。
集合の配向や秩序が変化することにより、光を変調し、
階調表示を可能にする。ノーマリーホワイトモードであ
れば、印加された電圧に応じて入射光がこの液晶部分を
通過不可能とされ、ノーマリーブラックモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過可能とされ、全体として液晶装置から画像信号に応じ
たコントラストを持つ光が出射される。
【００８３】ここで、保持された画像信号がリークする
ことを防止するために、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０を付加す
る。例えば、画素電極９ａの電圧は、データ線に電圧が
印加された時間よりも３桁も長い時間だけ蓄積容量７０
により保持される。これにより、保持特性は更に改善さ
れ、コントラスト比の高い液晶装置を実現することがで
きる。本実施形態では特に、このような蓄積容量７０を
形成するために、後述の如く走査線と同層、もしくは導
電性の遮光膜を利用して低抵抗化された容量線３ｂを設
けている。
ことを防止するために、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０を付加す
る。例えば、画素電極９ａの電圧は、データ線に電圧が
印加された時間よりも３桁も長い時間だけ蓄積容量７０
により保持される。これにより、保持特性は更に改善さ
れ、コントラスト比の高い液晶装置を実現することがで
きる。本実施形態では特に、このような蓄積容量７０を
形成するために、後述の如く走査線と同層、もしくは導
電性の遮光膜を利用して低抵抗化された容量線３ｂを設
けている。
【００８４】次に、図７に基づいて、素子基板の画素部
（表示領域）内の平面構造について詳細に説明する。図
７に示すように、液晶装置の素子基板上の画素部内に
は、マトリクス状に複数の透明な画素電極９ａ（点線部
９ａ’により輪郭が示されている）が設けられており、
画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、
走査線３ａ及び容量線３ｂが設けられている。データ線
６ａは、コンタクトホール５を介して単結晶シリコン層
の半導体層１ａのうち後述のソース領域に電気的に接続
されており、画素電極９ａは、コンタクトホール８を介
して半導体層１ａのうち後述のドレイン領域に電気的に
接続されている。また、半導体層１ａのうちチャネル領
域（図中右上りの斜線の領域）に対向するように走査線
３ａが配置されており、走査線３ａはゲート電極として
機能する。
（表示領域）内の平面構造について詳細に説明する。図
７に示すように、液晶装置の素子基板上の画素部内に
は、マトリクス状に複数の透明な画素電極９ａ（点線部
９ａ’により輪郭が示されている）が設けられており、
画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、
走査線３ａ及び容量線３ｂが設けられている。データ線
６ａは、コンタクトホール５を介して単結晶シリコン層
の半導体層１ａのうち後述のソース領域に電気的に接続
されており、画素電極９ａは、コンタクトホール８を介
して半導体層１ａのうち後述のドレイン領域に電気的に
接続されている。また、半導体層１ａのうちチャネル領
域（図中右上りの斜線の領域）に対向するように走査線
３ａが配置されており、走査線３ａはゲート電極として
機能する。
【００８５】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。
【００８６】そして、図中右上がりの斜線で示した領域
には、複数の第１遮光膜１１ａが設けられている。より
具体的には、第１遮光膜１１ａは夫々、画素部において
半導体層１ａのチャネル領域を含むＴＦＴを素子基板の
後述する基板本体側から見て覆う位置に設けられてお
り、更に、容量線３ｂの本線部に対向して走査線３ａに
沿って直線状に伸びる本線部と、データ線６ａと交差す
る箇所からデータ線６ａに沿って隣接する段側（即ち、
図中下向き）に突出した突出部とを有する。第１遮光膜
１１ａの各段（画素行）における下向きの突出部の先端
は、データ線６ａ下において次段における容量線３ｂの
上向きの突出部の先端と重ねられている。この重なった
箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電
気的に接続するコンタクトホール１３が設けられてい
る。即ち、本実施形態では、第1遮光膜１１ａは、コン
タクトホール１３により前段あるいは後段の容量線３ｂ
に電気的に接続されている。
には、複数の第１遮光膜１１ａが設けられている。より
具体的には、第１遮光膜１１ａは夫々、画素部において
半導体層１ａのチャネル領域を含むＴＦＴを素子基板の
後述する基板本体側から見て覆う位置に設けられてお
り、更に、容量線３ｂの本線部に対向して走査線３ａに
沿って直線状に伸びる本線部と、データ線６ａと交差す
る箇所からデータ線６ａに沿って隣接する段側（即ち、
図中下向き）に突出した突出部とを有する。第１遮光膜
１１ａの各段（画素行）における下向きの突出部の先端
は、データ線６ａ下において次段における容量線３ｂの
上向きの突出部の先端と重ねられている。この重なった
箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電
気的に接続するコンタクトホール１３が設けられてい
る。即ち、本実施形態では、第1遮光膜１１ａは、コン
タクトホール１３により前段あるいは後段の容量線３ｂ
に電気的に接続されている。
【００８７】次に、図８に基づいて、液晶装置の画素部
内の断面構造について説明する。図８に示すように、液
晶装置において、素子基板１０と、これに対向配置され
る対向基板２０との間に液晶層（電気光学材料層）５０
が挟持されている。
内の断面構造について説明する。図８に示すように、液
晶装置において、素子基板１０と、これに対向配置され
る対向基板２０との間に液晶層（電気光学材料層）５０
が挟持されている。
【００８８】素子基板１０は、シリコン、石英、ガラス
などの光透過性基板からなる基板本体（支持基板）１０
Ａとその液晶層５０側表面上に形成された画素電極９
ａ、画素スイッチング用ＴＦＴ（トランジスタ素子）３
０、配向膜１６を主体として構成されており、対向基板
２０は透明なガラスや石英などの光透過性基板からなる
基板本体２０Ａとその液晶層５０側表面上に形成された
対向電極（共通電極）２１と配向膜２２とを主体として
構成されている。
などの光透過性基板からなる基板本体（支持基板）１０
Ａとその液晶層５０側表面上に形成された画素電極９
ａ、画素スイッチング用ＴＦＴ（トランジスタ素子）３
０、配向膜１６を主体として構成されており、対向基板
２０は透明なガラスや石英などの光透過性基板からなる
基板本体２０Ａとその液晶層５０側表面上に形成された
対向電極（共通電極）２１と配向膜２２とを主体として
構成されている。
【００８９】素子基板１０の基板本体１０Ａの液晶層５
０側表面上には、画素電極９ａが設けられており、その
液晶層５０側には、ラビング処理等の所定の配向処理が
施された配向膜１６が設けられ、各画素電極９ａに隣接
する位置に、各画素電極９ａをスイッチング制御する画
素スイッチング用ＴＦＴ３０が設けられている。画素電
極９ａは、例えばＩＴＯ（インジウム・ティン・オキサ
イド）などの透明導電性薄膜からなり、配向膜１６は、
例えばポリイミドなどの有機薄膜からなる。
０側表面上には、画素電極９ａが設けられており、その
液晶層５０側には、ラビング処理等の所定の配向処理が
施された配向膜１６が設けられ、各画素電極９ａに隣接
する位置に、各画素電極９ａをスイッチング制御する画
素スイッチング用ＴＦＴ３０が設けられている。画素電
極９ａは、例えばＩＴＯ（インジウム・ティン・オキサ
イド）などの透明導電性薄膜からなり、配向膜１６は、
例えばポリイミドなどの有機薄膜からなる。
【００９０】素子基板１０の基板本体１０Ａの直上（液
晶層５０側表面上）には、各画素スイッチング用ＴＦＴ
３０に対応する位置に、第１遮光膜１１ａが設けられて
いる。第１遮光膜１１ａは、好ましくは不透明な高融点
金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド等から構成されている。
晶層５０側表面上）には、各画素スイッチング用ＴＦＴ
３０に対応する位置に、第１遮光膜１１ａが設けられて
いる。第１遮光膜１１ａは、好ましくは不透明な高融点
金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド等から構成されている。
【００９１】本実施形態においては、このように素子基
板１０に第１遮光膜１１ａが形成されているので、素子
基板１０側からの戻り光等が画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入
射することを防ぐことができ、光電流の発生によりトラ
ンジスタ素子としての画素スイッチング用ＴＦＴ３０の
特性が劣化することを防止することができる。
板１０に第１遮光膜１１ａが形成されているので、素子
基板１０側からの戻り光等が画素スイッチング用ＴＦＴ
３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入
射することを防ぐことができ、光電流の発生によりトラ
ンジスタ素子としての画素スイッチング用ＴＦＴ３０の
特性が劣化することを防止することができる。
【００９２】また、第１遮光膜１１ａの表面上には基板
本体１０Ａの表面上の全面に渡って、画素スイッチング
用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１
ａから電気的に絶縁するとともに、第１遮光膜１１ａが
形成された基板本体１０Ａの表面を平坦化するために、
ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リ
ンシリケートガラス）、ＢＳＧ（ボロンシリケートガラ
ス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの
シリケートガラス膜、窒化シリコン膜、酸化シリコン膜
等からなる第１層間絶縁膜１２が設けられ、第１層間絶
縁膜１２の表面上には、さらに、第１の酸化シリコン膜
２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜
２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部
２０５が設けられ、絶縁部２０５の表面上に画素スイッ
チング用ＴＦＴ３０が設けられている。ＴＦＴ３０は、
絶縁部２０５の表面上に設けられ、単結晶シリコン層か
ら形成された半導体層１ａを具備するものとなってい
る。また、本実施形態においては、窒化シリコン膜若し
くは窒化酸化シリコン膜２０４の存在によって、光の透
過率が低下することを防止するために、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４の膜厚は１００ｎｍ
以下に設定されていることが望ましい。なお、絶縁部２
０５の構造については、コンタクトホール１３が開孔し
ている点を除いて、上記のＳＯＩ基板２００及び素子基
板２１０の絶縁部２０５の構造と同一であるので、説明
を省略する。
本体１０Ａの表面上の全面に渡って、画素スイッチング
用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１
ａから電気的に絶縁するとともに、第１遮光膜１１ａが
形成された基板本体１０Ａの表面を平坦化するために、
ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リ
ンシリケートガラス）、ＢＳＧ（ボロンシリケートガラ
ス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの
シリケートガラス膜、窒化シリコン膜、酸化シリコン膜
等からなる第１層間絶縁膜１２が設けられ、第１層間絶
縁膜１２の表面上には、さらに、第１の酸化シリコン膜
２０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜
２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部
２０５が設けられ、絶縁部２０５の表面上に画素スイッ
チング用ＴＦＴ３０が設けられている。ＴＦＴ３０は、
絶縁部２０５の表面上に設けられ、単結晶シリコン層か
ら形成された半導体層１ａを具備するものとなってい
る。また、本実施形態においては、窒化シリコン膜若し
くは窒化酸化シリコン膜２０４の存在によって、光の透
過率が低下することを防止するために、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４の膜厚は１００ｎｍ
以下に設定されていることが望ましい。なお、絶縁部２
０５の構造については、コンタクトホール１３が開孔し
ている点を除いて、上記のＳＯＩ基板２００及び素子基
板２１０の絶縁部２０５の構造と同一であるので、説明
を省略する。
【００９３】他方、対向基板２０の基板本体２０Ａの液
晶層５０側表面上には、その全面に渡って対向電極（共
通電極）２１が設けられており、その液晶層５０側に
は、ラビング処理等の所定の配向処理が施された配向膜
２２が設けられている。対向電極２１は、例えばＩＴＯ
などの透明導電性薄膜からなり、配向膜２２は、例えば
ポリイミドなどの有機薄膜からなる。
晶層５０側表面上には、その全面に渡って対向電極（共
通電極）２１が設けられており、その液晶層５０側に
は、ラビング処理等の所定の配向処理が施された配向膜
２２が設けられている。対向電極２１は、例えばＩＴＯ
などの透明導電性薄膜からなり、配向膜２２は、例えば
ポリイミドなどの有機薄膜からなる。
【００９４】また、基板本体２０Ａの液晶層５０側表面
上には、更に図８に示すように、各画素部の開口領域以
外の領域に第２遮光膜２３が設けられている。このよう
に対向基板２０側に第２遮光膜２３を設けることによ
り、対向基板２０側から入射光が画素スイッチング用Ｔ
ＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ
（Lightly Doped Drain）領域１ｂ及び１ｃに侵入する
ことを防止することができるとともに、コントラストを
向上させることができる。
上には、更に図８に示すように、各画素部の開口領域以
外の領域に第２遮光膜２３が設けられている。このよう
に対向基板２０側に第２遮光膜２３を設けることによ
り、対向基板２０側から入射光が画素スイッチング用Ｔ
ＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ
（Lightly Doped Drain）領域１ｂ及び１ｃに侵入する
ことを防止することができるとともに、コントラストを
向上させることができる。
【００９５】このように構成され、画素電極９ａと対向
電極２１とが対向するように配置された素子基板１０と
対向基板２０との間には、両基板の周縁部間に形成され
たシール材（図示略）により囲まれた空間に液晶（電気
光学材料）が封入され、液晶層（電気光学材料層）５０
が形成されている。
電極２１とが対向するように配置された素子基板１０と
対向基板２０との間には、両基板の周縁部間に形成され
たシール材（図示略）により囲まれた空間に液晶（電気
光学材料）が封入され、液晶層（電気光学材料層）５０
が形成されている。
【００９６】液晶層５０は、例えば一種又は数種類のネ
マティック液晶を混合した液晶からなっており、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態を採る。
マティック液晶を混合した液晶からなっており、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態を採る。
【００９７】また、シール材は、素子基板１０及び対向
基板２０をそれらの周縁部で貼り合わせるための、例え
ば光硬化性接着剤や熱硬化性接着剤等の接着剤からな
り、その内部には両基板間の距離を所定値とするための
グラスファイバー、ガラスビーズ等のスペーサが混入さ
れている。
基板２０をそれらの周縁部で貼り合わせるための、例え
ば光硬化性接着剤や熱硬化性接着剤等の接着剤からな
り、その内部には両基板間の距離を所定値とするための
グラスファイバー、ガラスビーズ等のスペーサが混入さ
れている。
【００９８】また、本実施形態では、ゲート絶縁膜２を
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。
【００９９】より詳細には、半導体層１ａの高濃度ドレ
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて、同じくデータ線６ａ及び走査線３ａに沿って
伸びる容量線３ｂ部分に絶縁膜２を介して対向配置され
て、第１蓄積容量電極（半導体層）１ｆとされている。
特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸
化により単結晶シリコン層上に形成されるＴＦＴ３０の
ゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶
縁膜とすることができ、蓄積容量７０は比較的小面積で
大容量の蓄積容量として構成できる。
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて、同じくデータ線６ａ及び走査線３ａに沿って
伸びる容量線３ｂ部分に絶縁膜２を介して対向配置され
て、第１蓄積容量電極（半導体層）１ｆとされている。
特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸
化により単結晶シリコン層上に形成されるＴＦＴ３０の
ゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶
縁膜とすることができ、蓄積容量７０は比較的小面積で
大容量の蓄積容量として構成できる。
【０１００】更に、蓄積容量７０においては、図７及び
図８から分かるように、第１遮光膜１１ａを、第２蓄積
容量電極としての容量線３ｂの反対側において第１蓄積
容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容
量電極として対向配置させることにより（図８の図示右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第１蓄積
容量電極１ｆを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。このような構造とすることにより、本実施形態の
液晶装置が持つ、表示画像におけるフリッカや焼き付き
を防止する機能を向上させることができる。
図８から分かるように、第１遮光膜１１ａを、第２蓄積
容量電極としての容量線３ｂの反対側において第１蓄積
容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容
量電極として対向配置させることにより（図８の図示右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第１蓄積
容量電極１ｆを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。このような構造とすることにより、本実施形態の
液晶装置が持つ、表示画像におけるフリッカや焼き付き
を防止する機能を向上させることができる。
【０１０１】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
【０１０２】また、本実施形態では、第１遮光膜１１ａ
（及びこれに電気的に接続された容量線３ｂ）は定電位
源に電気的に接続されており、第１遮光膜１１ａ及び容
量線３ｂは、定電位とされている。従って、第１遮光膜
１１ａに対向配置される画素スイッチング用ＴＦＴ３０
に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすこ
とはない。また、容量線３ｂは、蓄積容量７０の第２蓄
積容量電極として良好に機能し得る。
（及びこれに電気的に接続された容量線３ｂ）は定電位
源に電気的に接続されており、第１遮光膜１１ａ及び容
量線３ｂは、定電位とされている。従って、第１遮光膜
１１ａに対向配置される画素スイッチング用ＴＦＴ３０
に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすこ
とはない。また、容量線３ｂは、蓄積容量７０の第２蓄
積容量電極として良好に機能し得る。
【０１０３】また、図７及び図８に示したように、本実
施形態では、素子基板１０に第１遮光膜１１ａを設ける
のに加えて、コンタクトホール１３を介して第１遮光膜
１１ａは、前段あるいは後段の容量線３ｂに電気的に接
続するように構成されている。このような構成とした場
合には、各第１遮光膜１１ａが、自段の容量線に電気的
に接続される場合と比較して、画素部の開口領域の縁に
沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光
膜１１ａが形成される領域の他の領域に対する段差が少
なくて済む。このように画素部の開口領域の縁に沿った
段差が少ないと、当該段差に応じて引き起こされる液晶
のディスクリネーション（配向不良）を低減できるの
で、画素部の開口領域を広げることが可能となる。
施形態では、素子基板１０に第１遮光膜１１ａを設ける
のに加えて、コンタクトホール１３を介して第１遮光膜
１１ａは、前段あるいは後段の容量線３ｂに電気的に接
続するように構成されている。このような構成とした場
合には、各第１遮光膜１１ａが、自段の容量線に電気的
に接続される場合と比較して、画素部の開口領域の縁に
沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光
膜１１ａが形成される領域の他の領域に対する段差が少
なくて済む。このように画素部の開口領域の縁に沿った
段差が少ないと、当該段差に応じて引き起こされる液晶
のディスクリネーション（配向不良）を低減できるの
で、画素部の開口領域を広げることが可能となる。
【０１０４】また、第１遮光膜１１ａは、前述のように
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散されやすくなる等の理由により、クラックが発
生しにくい。従って、どれだけ突出部の先端に近づけて
コンタクトホール１３を開孔するかに応じて（好ましく
は、マージンぎりぎりまで先端に近づけるかに応じ
て）、製造工程中に第１遮光膜１１ａにかかる応力が緩
和されて、より効果的にクラックを防止し得、歩留まり
を向上させることが可能となる。
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散されやすくなる等の理由により、クラックが発
生しにくい。従って、どれだけ突出部の先端に近づけて
コンタクトホール１３を開孔するかに応じて（好ましく
は、マージンぎりぎりまで先端に近づけるかに応じ
て）、製造工程中に第１遮光膜１１ａにかかる応力が緩
和されて、より効果的にクラックを防止し得、歩留まり
を向上させることが可能となる。
【０１０５】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａおよびソース領域１ｄ、ドレイン領域１
ｅ等とは、同一の半導体層１ａからなっている。このた
め、素子基板１０の基板本体１０Ａの表面上に形成され
る積層構造を簡略化でき、更に、後述の液晶装置の製造
方法において、同一の薄膜形成工程で容量線３ｂ及び走
査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及
びゲート絶縁膜２を同時に形成することができる。
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａおよびソース領域１ｄ、ドレイン領域１
ｅ等とは、同一の半導体層１ａからなっている。このた
め、素子基板１０の基板本体１０Ａの表面上に形成され
る積層構造を簡略化でき、更に、後述の液晶装置の製造
方法において、同一の薄膜形成工程で容量線３ｂ及び走
査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及
びゲート絶縁膜２を同時に形成することができる。
【０１０６】容量線３ｂと第１遮光膜１１ａとは、第１
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者は電気的に接
続されているが、このようなコンタクトホール１３は、
画素毎に開孔されていても良いし、複数の画素からなる
画素グループ毎に開孔されていても良い。
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者は電気的に接
続されているが、このようなコンタクトホール１３は、
画素毎に開孔されていても良いし、複数の画素からなる
画素グループ毎に開孔されていても良い。
【０１０７】このような画素毎或いは画素グループ毎に
設けられるコンタクトホール１３は、対向基板２０側か
ら見てデータ線６ａの下に開孔されている。このため、
コンタクトホール１３は、画素部の開口領域から外れて
おり、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成
されていない第１層間絶縁膜１２の部分に設けられてい
るので、画素部の有効利用を図りつつ、コンタクトホー
ル１３の形成によるＴＦＴ３０や他の配線等の不良化を
防ぐことができる。
設けられるコンタクトホール１３は、対向基板２０側か
ら見てデータ線６ａの下に開孔されている。このため、
コンタクトホール１３は、画素部の開口領域から外れて
おり、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成
されていない第１層間絶縁膜１２の部分に設けられてい
るので、画素部の有効利用を図りつつ、コンタクトホー
ル１３の形成によるＴＦＴ３０や他の配線等の不良化を
防ぐことができる。
【０１０８】また、図３において、画素スイッチング用
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、走査線３ａ、走査線３ａからの電界により
チャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。
ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を
有しており、走査線３ａ、走査線３ａからの電界により
チャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。
【０１０９】高濃度ドレイン領域１ｅには、複数の画素
電極９ａのうちの対応する一つが接続されている。ソー
ス領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは
後述するように、半導体層１ａに対し、Ｎ型又はＰ型の
チャネルを形成するかに応じて所定濃度のＮ型用又はＰ
型用のドーパントをドープすることにより形成されてい
る。Ｎ型チャネルのＴＦＴは、動作速度が速いという利
点があり、画素のスイッチング素子である画素スイッチ
ング用ＴＦＴ３０として用いられることが多い。
電極９ａのうちの対応する一つが接続されている。ソー
ス領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは
後述するように、半導体層１ａに対し、Ｎ型又はＰ型の
チャネルを形成するかに応じて所定濃度のＮ型用又はＰ
型用のドーパントをドープすることにより形成されてい
る。Ｎ型チャネルのＴＦＴは、動作速度が速いという利
点があり、画素のスイッチング素子である画素スイッチ
ング用ＴＦＴ３０として用いられることが多い。
【０１１０】データ線６ａは、Ａｌ等の金属膜や金属シ
リサイド等の合金膜などの遮光性の薄膜から構成されて
いる。また、走査線３ａ、ゲート絶縁膜２及び第１層間
絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコ
ンタクトホール５及び高濃度ドレイン領域１ｅへ通じる
コンタクトホール８が各々形成された第２層間絶縁膜４
が形成されている。このソース領域１ｂへのコンタクト
ホール５を介して、データ線６ａは高濃度ソース領域１
ｄに電気的に接続されている。
リサイド等の合金膜などの遮光性の薄膜から構成されて
いる。また、走査線３ａ、ゲート絶縁膜２及び第１層間
絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコ
ンタクトホール５及び高濃度ドレイン領域１ｅへ通じる
コンタクトホール８が各々形成された第２層間絶縁膜４
が形成されている。このソース領域１ｂへのコンタクト
ホール５を介して、データ線６ａは高濃度ソース領域１
ｄに電気的に接続されている。
【０１１１】更に、データ線６ａ及び第２層間絶縁膜４
の上には、高濃度ドレイン領域１ｅへのコンタクトホー
ル８が形成された第３層間絶縁膜７が形成されている。
この高濃度ドレイン領域１ｅへのコンタクトホール８を
介して、画素電極９ａは高濃度ドレイン領域１ｅに電気
的に接続されている。前述の画素電極９ａは、このよう
に構成された第３層間絶縁膜７の上面に設けられてい
る。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、
データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリ
シリコン膜を中継して電気的に接続するようにしてもよ
い。
の上には、高濃度ドレイン領域１ｅへのコンタクトホー
ル８が形成された第３層間絶縁膜７が形成されている。
この高濃度ドレイン領域１ｅへのコンタクトホール８を
介して、画素電極９ａは高濃度ドレイン領域１ｅに電気
的に接続されている。前述の画素電極９ａは、このよう
に構成された第３層間絶縁膜７の上面に設けられてい
る。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、
データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリ
シリコン膜を中継して電気的に接続するようにしてもよ
い。
【０１１２】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を有していてもよい
し、ゲート電極（走査線３ａ）をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を有していてもよい
し、ゲート電極（走査線３ａ）をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。
【０１１３】また、画素スイッチング用ＴＦＴ３０のゲ
ート電極（走査線３ａ）をソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
ート電極（走査線３ａ）をソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
【０１１４】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等を構成する単結晶シリコン層は、光が入射
するとシリコンが有する光電変換効果により光電流が発
生してしまい画素スイッチング用ＴＦＴ３０のトランジ
スタ特性が劣化するが、本実施形態では、走査線３ａを
上側から覆うようにデータ線６ａがＡｌ等の遮光性の金
属薄膜から形成されているので、少なくとも半導体層１
ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの
入射光の入射を防止することが出来る。
ル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイ
ン領域１ｃ等を構成する単結晶シリコン層は、光が入射
するとシリコンが有する光電変換効果により光電流が発
生してしまい画素スイッチング用ＴＦＴ３０のトランジ
スタ特性が劣化するが、本実施形態では、走査線３ａを
上側から覆うようにデータ線６ａがＡｌ等の遮光性の金
属薄膜から形成されているので、少なくとも半導体層１
ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの
入射光の入射を防止することが出来る。
【０１１５】また、前述のように、画素スイッチング用
ＴＦＴ３０の下側（基板本体１０Ａ側）には、第１遮光
膜１１ａが設けられているので、少なくとも半導体層１
ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの
戻り光の入射を防止することが出来る。
ＴＦＴ３０の下側（基板本体１０Ａ側）には、第１遮光
膜１１ａが設けられているので、少なくとも半導体層１
ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの
戻り光の入射を防止することが出来る。
【０１１６】尚、本実施形態においては、相隣接する前
段あるいは後段の画素に設けられた容量線３ｂと第１遮
光膜１１ａとを接続しているため、最上段あるいは最下
段の画素に対して第１遮光膜１１ａに定電位を供給する
ための容量線３ｂが必要となる。そこで、容量線３ｂの
数を垂直画素数に対して１本余分に設けておくようにす
ると良い。
段あるいは後段の画素に設けられた容量線３ｂと第１遮
光膜１１ａとを接続しているため、最上段あるいは最下
段の画素に対して第１遮光膜１１ａに定電位を供給する
ための容量線３ｂが必要となる。そこで、容量線３ｂの
数を垂直画素数に対して１本余分に設けておくようにす
ると良い。
【０１１７】（電気光学装置の製造方法）次に、上記構
造を有する液晶装置の製造方法について説明する。はじ
めに、図９〜図１４に基づいて、本発明に係る実施形態
の素子基板の製造方法として、素子基板１０の製造方法
について説明する。なお、図９〜図１４は各工程におけ
る素子基板の一部分を、図８と同様に、図７のＡ−Ａ’
断面に対応させて示す工程図である。また、図１０〜図
１４においては、図面を簡略化するために、絶縁部２０
５の図示を省略している。
造を有する液晶装置の製造方法について説明する。はじ
めに、図９〜図１４に基づいて、本発明に係る実施形態
の素子基板の製造方法として、素子基板１０の製造方法
について説明する。なお、図９〜図１４は各工程におけ
る素子基板の一部分を、図８と同様に、図７のＡ−Ａ’
断面に対応させて示す工程図である。また、図１０〜図
１４においては、図面を簡略化するために、絶縁部２０
５の図示を省略している。
【０１１８】はじめに、シリコン基板、石英基板、ガラ
ス基板等の基板本体（支持基板）１０Ａを用意する。こ
こで、好ましくはＮ2（窒素）等の不活性ガス雰囲気
下、約８５０〜１３００℃、より好ましくは１０００℃
の高温でアニール処理し、後に実施される高温プロセス
において基板本体１０Ａに生じる歪みが少なくなるよう
に前処理しておく。即ち、製造プロセスにおいて処理さ
れる最高温に合わせて、事前に基板本体１０Ａを同じ温
度かそれ以上の温度で熱処理しておく。
ス基板等の基板本体（支持基板）１０Ａを用意する。こ
こで、好ましくはＮ2（窒素）等の不活性ガス雰囲気
下、約８５０〜１３００℃、より好ましくは１０００℃
の高温でアニール処理し、後に実施される高温プロセス
において基板本体１０Ａに生じる歪みが少なくなるよう
に前処理しておく。即ち、製造プロセスにおいて処理さ
れる最高温に合わせて、事前に基板本体１０Ａを同じ温
度かそれ以上の温度で熱処理しておく。
【０１１９】このように処理された基板本体１０Ａの全
面に、図９（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔ
ａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合
金膜を、スパッタリング法などにより、１００〜５００
ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光
層１１を形成する。
面に、図９（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔ
ａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合
金膜を、スパッタリング法などにより、１００〜５００
ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光
層１１を形成する。
【０１２０】次に、図９（ｂ）に示すように、フォトリ
ソグラフィにより第１遮光膜１１ａのパターン（図７参
照）に対応するフォトレジスト２０７を形成する。
ソグラフィにより第１遮光膜１１ａのパターン（図７参
照）に対応するフォトレジスト２０７を形成する。
【０１２１】次に、図９（ｃ）に示すように、フォトレ
ジスト２０７を介して遮光層１１に対しエッチングを行
うことにより、図７に示したようなパターンの第１遮光
膜１１ａを形成する。
ジスト２０７を介して遮光層１１に対しエッチングを行
うことにより、図７に示したようなパターンの第１遮光
膜１１ａを形成する。
【０１２２】次に、図９（ｄ）に示すように、第１遮光
膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によ
りＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜、酸化シリコン膜
等からなる第１層間絶縁膜１２を形成する。この第１層
間絶縁膜１２の膜厚は、例えば、約４００〜１０００ｎ
ｍ、より好ましくは８００ｎｍ程度とする。
膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によ
りＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜、酸化シリコン膜
等からなる第１層間絶縁膜１２を形成する。この第１層
間絶縁膜１２の膜厚は、例えば、約４００〜１０００ｎ
ｍ、より好ましくは８００ｎｍ程度とする。
【０１２３】次に、図９（ｅ）に示すように、第１層間
絶縁膜１２の表面全体を、ＣＭＰ（化学的機械研磨）法
などにより研磨して平坦化する。
絶縁膜１２の表面全体を、ＣＭＰ（化学的機械研磨）法
などにより研磨して平坦化する。
【０１２４】次に、図９（ｆ）に示すように、表面が平
坦化された第１層間絶縁膜１２を形成した図９（ｅ）に
示す基板本体１０Ａと、表面に第１の酸化シリコン膜２
０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２
０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２
０５を形成した単結晶シリコン基板２０２Ａとの貼り合
わせを行う。次いで、図９（ｇ）に示すように、基板本
体１０Ａの表面上に薄膜の単結晶シリコン層２０２を残
して大部分の単結晶シリコン基板２０２Ａの剥離を行
う。
坦化された第１層間絶縁膜１２を形成した図９（ｅ）に
示す基板本体１０Ａと、表面に第１の酸化シリコン膜２
０３Ｂ、窒化シリコン膜若しくは窒化酸化シリコン膜２
０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２
０５を形成した単結晶シリコン基板２０２Ａとの貼り合
わせを行う。次いで、図９（ｇ）に示すように、基板本
体１０Ａの表面上に薄膜の単結晶シリコン層２０２を残
して大部分の単結晶シリコン基板２０２Ａの剥離を行
う。
【０１２５】なお、単結晶シリコン基板２０２Ａの表面
に絶縁部２０５を形成する方法、表面に絶縁部２０５を
形成した単結晶シリコン基板２０２Ａと基板本体１０Ａ
との貼り合わせ方法、及び単結晶シリコン基板２０２Ａ
の剥離方法については、上記のＳＯＩ基板２００の製造
方法において詳細に説明したので、説明を省略する。
に絶縁部２０５を形成する方法、表面に絶縁部２０５を
形成した単結晶シリコン基板２０２Ａと基板本体１０Ａ
との貼り合わせ方法、及び単結晶シリコン基板２０２Ａ
の剥離方法については、上記のＳＯＩ基板２００の製造
方法において詳細に説明したので、説明を省略する。
【０１２６】次に、図９（ｈ）に示すように、単結晶シ
リコン層２０２をフォトリソグラフィ工程、エッチング
工程等を経て所定のパターンに形成することにより、図
７に示した如き所定パターンの半導体層１ａを形成す
る。即ち、特にデータ線６ａ下で容量線３ｂが形成され
る領域及び走査線３ａに沿って容量線３ｂが形成される
領域には、画素スイッチング用ＴＦＴ３０を構成する半
導体層１ａから延設された第１蓄積容量電極１ｆを形成
する。
リコン層２０２をフォトリソグラフィ工程、エッチング
工程等を経て所定のパターンに形成することにより、図
７に示した如き所定パターンの半導体層１ａを形成す
る。即ち、特にデータ線６ａ下で容量線３ｂが形成され
る領域及び走査線３ａに沿って容量線３ｂが形成される
領域には、画素スイッチング用ＴＦＴ３０を構成する半
導体層１ａから延設された第１蓄積容量電極１ｆを形成
する。
【０１２７】次に、図９（ｉ）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２
の厚さは、約６０ｎｍの厚さとなる。
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２
の厚さは、約６０ｎｍの厚さとなる。
【０１２８】次に、図１０（ａ）に示すように、Ｎチャ
ネルの半導体層１ａに対応する位置にレジスト膜３０１
を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元
素のドーパント３０２を低濃度で（例えば、Ｐイオンを
７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量
にて）ドープする。
ネルの半導体層１ａに対応する位置にレジスト膜３０１
を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元
素のドーパント３０２を低濃度で（例えば、Ｐイオンを
７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量
にて）ドープする。
【０１２９】次に、図１０（ｂ）に示すように、図示を
省略するＰチャネルの半導体層１ａに対応する位置にレ
ジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなど
のIII族元素のドーパント３０３を低濃度で（例えば、
Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2
のドーズ量にて）ドープする。
省略するＰチャネルの半導体層１ａに対応する位置にレ
ジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなど
のIII族元素のドーパント３０３を低濃度で（例えば、
Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2
のドーズ量にて）ドープする。
【０１３０】次に、図１０（ｃ）に示すように、Ｐチャ
ネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部を除く基板１０の表面にレジスト膜３０５を
形成し、Ｐチャネルについて、図１０（ａ）に示した工
程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドー
パント３０６、Ｎチャネルについて図１０（ｂ）に示し
た工程の約１〜１０倍のドーズ量のＢなどのIII族元素
のドーパント３０６をドープする。
ネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部を除く基板１０の表面にレジスト膜３０５を
形成し、Ｐチャネルについて、図１０（ａ）に示した工
程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドー
パント３０６、Ｎチャネルについて図１０（ｂ）に示し
た工程の約１〜１０倍のドーズ量のＢなどのIII族元素
のドーパント３０６をドープする。
【０１３１】次に、図１０（ｄ）に示すように、半導体
層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化
するため、基板本体１０Ａの表面の走査線３ａ（ゲート
電極）に対応する部分にレジスト膜３０７（走査線３ａ
よりも幅が広い）を形成し、これをマスクとしてその上
からＰなどのＶ族元素のドーパント３０８を低濃度で
（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０
14／ｃｍ2のドーズ量にて）ドープする。
層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化
するため、基板本体１０Ａの表面の走査線３ａ（ゲート
電極）に対応する部分にレジスト膜３０７（走査線３ａ
よりも幅が広い）を形成し、これをマスクとしてその上
からＰなどのＶ族元素のドーパント３０８を低濃度で
（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０
14／ｃｍ2のドーズ量にて）ドープする。
【０１３２】次に、図１１（ａ）に示すように、第１層
間絶縁膜１２及び絶縁部２０５（図示略）に第１遮光膜
１１ａに至るコンタクトホール１３を反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。こ
の際、反応性エッチング、反応性イオンビームエッチン
グのような異方性エッチングにより、コンタクトホール
１３等を開孔した方が、開孔形状をマスク形状とほぼ同
じにできるという利点がある。但し、ドライエッチング
とウエットエッチングとを組み合わせて開孔すれば、こ
れらのコンタクトホール１３等をテーパ状にできるの
で、配線接続時の断線を防止できるという利点が得られ
る。
間絶縁膜１２及び絶縁部２０５（図示略）に第１遮光膜
１１ａに至るコンタクトホール１３を反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。こ
の際、反応性エッチング、反応性イオンビームエッチン
グのような異方性エッチングにより、コンタクトホール
１３等を開孔した方が、開孔形状をマスク形状とほぼ同
じにできるという利点がある。但し、ドライエッチング
とウエットエッチングとを組み合わせて開孔すれば、こ
れらのコンタクトホール１３等をテーパ状にできるの
で、配線接続時の断線を防止できるという利点が得られ
る。
【０１３３】次に、図１１（ｂ）に示すように、減圧Ｃ
ＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚
さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン
膜３を導電化する。又は、Ｐイオンをポリシリコン膜３
の成膜と同時に導入したドープトシリコン膜を用いても
よい。これにより、ポリシリコン層３の導電性を高める
ことができる。
ＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚
さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン
膜３を導電化する。又は、Ｐイオンをポリシリコン膜３
の成膜と同時に導入したドープトシリコン膜を用いても
よい。これにより、ポリシリコン層３の導電性を高める
ことができる。
【０１３４】次に、図１１（ｃ）に示すように、レジス
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図７に示した如き所定パターンの走査線
３ａと共に容量線３ｂを形成する。尚、この後、基板本
体１０Ａの裏面に残存するポリシリコンを基板本体１０
Ａの表面をレジスト膜で覆ってエッチングにより除去す
る。
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図７に示した如き所定パターンの走査線
３ａと共に容量線３ｂを形成する。尚、この後、基板本
体１０Ａの裏面に残存するポリシリコンを基板本体１０
Ａの表面をレジスト膜で覆ってエッチングにより除去す
る。
【０１３５】次に、図１１（ｄ）に示すように、半導体
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い、走査線３ａ（ゲート電極）を拡散マスクと
して、まずＢなどのIII族元素のドーパント３１０を低
濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電
圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い、走査線３ａ（ゲート電極）を拡散マスクと
して、まずＢなどのIII族元素のドーパント３１０を低
濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電
圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。
【０１３６】続いて、図１１（ｅ）に示すように、半導
体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、図示はしていないが走査線３ａよりも幅
の広いマスクでレジスト層をＰチャネルに対応する走査
線３ａ上に形成した状態、同じくＢなどのIII族元素の
ドーパント３１１を高濃度で（例えば、ＢＦ2イオンを
９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量
にて）ドープする。
体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、図示はしていないが走査線３ａよりも幅
の広いマスクでレジスト層をＰチャネルに対応する走査
線３ａ上に形成した状態、同じくＢなどのIII族元素の
ドーパント３１１を高濃度で（例えば、ＢＦ2イオンを
９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量
にて）ドープする。
【０１３７】次に、図１２（ａ）に示すように、半導体
層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐ
チャネルの半導体層１ａに対応する位置をレジスト膜
（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散
マスクとして、ＰなどのＶ族元素のドーパント６０を低
濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６
×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。
層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐ
チャネルの半導体層１ａに対応する位置をレジスト膜
（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散
マスクとして、ＰなどのＶ族元素のドーパント６０を低
濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６
×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。
【０１３８】続いて、図１２（ｂ）に示すように、半導
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト６２をＮチャネルに対応す
る走査線３ａ上に形成した後、同じくＰなどのＶ族元素
のドーパント６１を高濃度で（例えば、Ｐイオンを７０
ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量に
て）ドープする。
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト６２をＮチャネルに対応す
る走査線３ａ上に形成した後、同じくＰなどのＶ族元素
のドーパント６１を高濃度で（例えば、Ｐイオンを７０
ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量に
て）ドープする。
【０１３９】次に、図１２（ｃ）に示すように、画素ス
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜、酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の膜厚は、約５００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜、酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の膜厚は、約５００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。
【０１４０】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
【０１４１】次に、図１２（ｄ）に示すように、データ
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。
【０１４２】次に、図１３（ａ）に示すように、第２層
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積し、更に図１３（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積し、更に図１３（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。
【０１４３】次に、図１３（ｃ）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。
【０１４４】次に、図１４（ａ）に示すように、画素ス
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。
【０１４５】次に、図１４（ｂ）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に図１４（ｃ）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、本実施形態の液晶装置が反射型液晶装置であ
る場合には、Ａｌ等の反射率の高い不透明な材料から画
素電極９ａを形成してもよい。
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
し、更に図１４（ｃ）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。尚、本実施形態の液晶装置が反射型液晶装置であ
る場合には、Ａｌ等の反射率の高い不透明な材料から画
素電極９ａを形成してもよい。
【０１４６】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように、且つ所定方向にラビング処理を施すこと
等により、配向膜１６（図８参照）が形成される。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように、且つ所定方向にラビング処理を施すこと
等により、配向膜１６（図８参照）が形成される。
【０１４７】以上のようにして、素子基板１０が製造さ
れる。
れる。
【０１４８】本実施形態の素子基板の製造方法によれ
ば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜
２０４を形成した単結晶シリコン基板２０２Ａと基板本
体１０Ａとを貼り合わせることにより、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４を基板本体１０Ａと
単結晶シリコン基板２０２Ａとの貼り合わせ面よりも半
導体層１ａ（ＴＦＴ３０）側に位置させることができる
ので、基板本体１０Ａに含有された不純物、及び基板本
体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ
面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側に
拡散することを完全に防止することができる。
ば、表面に窒化シリコン膜若しくは窒化酸化シリコン膜
２０４を形成した単結晶シリコン基板２０２Ａと基板本
体１０Ａとを貼り合わせることにより、窒化シリコン膜
若しくは窒化酸化シリコン膜２０４を基板本体１０Ａと
単結晶シリコン基板２０２Ａとの貼り合わせ面よりも半
導体層１ａ（ＴＦＴ３０）側に位置させることができる
ので、基板本体１０Ａに含有された不純物、及び基板本
体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ
面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側に
拡散することを完全に防止することができる。
【０１４９】また、本実施形態の素子基板の製造方法に
より製造された素子基板１０は、基板本体１０Ａに含有
された不純物、及び基板本体１０Ａと単結晶シリコン基
板２０２Ａとの貼り合わせ面に吸着した不純物が半導体
層１ａ（ＴＦＴ３０）側へ拡散することを完全に防止す
ることができるので、ＴＦＴ３０の特性の劣化を防止す
ることができるものとなる。
より製造された素子基板１０は、基板本体１０Ａに含有
された不純物、及び基板本体１０Ａと単結晶シリコン基
板２０２Ａとの貼り合わせ面に吸着した不純物が半導体
層１ａ（ＴＦＴ３０）側へ拡散することを完全に防止す
ることができるので、ＴＦＴ３０の特性の劣化を防止す
ることができるものとなる。
【０１５０】次に、対向基板２０の製造方法及び素子基
板１０と対向基板２０とから液晶装置を製造する方法に
ついて説明する。
板１０と対向基板２０とから液晶装置を製造する方法に
ついて説明する。
【０１５１】図８に示した対向基板２０については、基
板本体２０Ａとしてガラス基板等の光透過性基板を用意
し、基板本体２０Ａの表面上に、第２遮光膜２３及び後
述する周辺見切りとしての第２遮光膜を形成する。第２
遮光膜２３及び後述する周辺見切りとしての第２遮光膜
は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタ
リングした後、フォトリソグラフィ工程、エッチング工
程を経て形成される。尚、これらの第２遮光膜は、上記
の金属材料の他、カーボンやＴｉなどをフォトレジスト
に分散させた樹脂ブラックなどの材料から形成してもよ
い。
板本体２０Ａとしてガラス基板等の光透過性基板を用意
し、基板本体２０Ａの表面上に、第２遮光膜２３及び後
述する周辺見切りとしての第２遮光膜を形成する。第２
遮光膜２３及び後述する周辺見切りとしての第２遮光膜
は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタ
リングした後、フォトリソグラフィ工程、エッチング工
程を経て形成される。尚、これらの第２遮光膜は、上記
の金属材料の他、カーボンやＴｉなどをフォトレジスト
に分散させた樹脂ブラックなどの材料から形成してもよ
い。
【０１５２】その後、基板本体２０Ａの表面上の全面に
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を、約５０〜２００ｎｍの厚さに堆積することによ
り、対向電極２１を形成する。更に、対向電極２１の表
面上の全面にポリイミドなどの配向膜の塗布液を塗布し
た後、所定のプレティルト角を持つように、且つ所定方
向にラビング処理を施すこと等により、配向膜２２（図
３参照）を形成する。以上のようにして、対向基板２０
が製造される。
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を、約５０〜２００ｎｍの厚さに堆積することによ
り、対向電極２１を形成する。更に、対向電極２１の表
面上の全面にポリイミドなどの配向膜の塗布液を塗布し
た後、所定のプレティルト角を持つように、且つ所定方
向にラビング処理を施すこと等により、配向膜２２（図
３参照）を形成する。以上のようにして、対向基板２０
が製造される。
【０１５３】最後に、上述のようにして製造された素子
基板１０と対向基板２０とを、配向膜１６及び２２が互
いに対向するようにシール材により貼り合わせ、真空吸
引法などの方法により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶を吸引し
て、所定の厚みを有する液晶層５０を形成することによ
り、上記構造の液晶装置が製造される。
基板１０と対向基板２０とを、配向膜１６及び２２が互
いに対向するようにシール材により貼り合わせ、真空吸
引法などの方法により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶を吸引し
て、所定の厚みを有する液晶層５０を形成することによ
り、上記構造の液晶装置が製造される。
【０１５４】（液晶装置の全体構成）上記のように構成
された本実施形態の液晶装置の全体構成を図１５及び図
１６を参照して説明する。尚、図１５は、素子基板１０
を対向基板２０側から見た平面図であり、図１６は、対
向基板２０を含めて示す図１５のＨ−Ｈ’断面図であ
る。
された本実施形態の液晶装置の全体構成を図１５及び図
１６を参照して説明する。尚、図１５は、素子基板１０
を対向基板２０側から見た平面図であり、図１６は、対
向基板２０を含めて示す図１５のＨ−Ｈ’断面図であ
る。
【０１５５】図１５において、素子基板１０の表面上に
は、シール材５２がその縁に沿って設けられており、図
１６に示すように、図１５に示したシール材５２とほぼ
同じ輪郭を持つ対向基板２０が当該シール材５２により
素子基板１０に固着されている。
は、シール材５２がその縁に沿って設けられており、図
１６に示すように、図１５に示したシール材５２とほぼ
同じ輪郭を持つ対向基板２０が当該シール材５２により
素子基板１０に固着されている。
【０１５６】図１５に示すように、対向基板２０の表面
上にはシール材５２の内側に並行させて、例えば第２遮
光膜２３と同じ或いは異なる材料から成る周辺見切りと
しての第２遮光膜５３が設けられている。
上にはシール材５２の内側に並行させて、例えば第２遮
光膜２３と同じ或いは異なる材料から成る周辺見切りと
しての第２遮光膜５３が設けられている。
【０１５７】また、素子基板１０において、シール材５
２の外側の領域には、データ線駆動回路１０１及び実装
端子１０２が素子基板１０の一辺に沿って設けられてお
り、走査線駆動回路１０４が、この一辺に隣接する２辺
に沿って設けられている。走査線３ａに供給される走査
信号遅延が問題にならない場合には、走査線駆動回路１
０４は片側だけでも良いことは言うまでもない。
２の外側の領域には、データ線駆動回路１０１及び実装
端子１０２が素子基板１０の一辺に沿って設けられてお
り、走査線駆動回路１０４が、この一辺に隣接する２辺
に沿って設けられている。走査線３ａに供給される走査
信号遅延が問題にならない場合には、走査線駆動回路１
０４は片側だけでも良いことは言うまでもない。
【０１５８】また、データ線駆動回路１０１を表示領域
（画素部）の辺に沿って両側に配列してもよい。例えば
奇数列のデータ線６ａは表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線６ａは表示領域の反対側の辺に沿って配設
されたデータ線駆動回路から画像信号を供給するように
してもよい。この様にデータ線６ａを櫛歯状に駆動する
ようにすれば、データ線駆動回路の占有面積を拡張する
ことができるため、複雑な回路を構成することが可能と
なる。
（画素部）の辺に沿って両側に配列してもよい。例えば
奇数列のデータ線６ａは表示領域の一方の辺に沿って配
設されたデータ線駆動回路から画像信号を供給し、偶数
列のデータ線６ａは表示領域の反対側の辺に沿って配設
されたデータ線駆動回路から画像信号を供給するように
してもよい。この様にデータ線６ａを櫛歯状に駆動する
ようにすれば、データ線駆動回路の占有面積を拡張する
ことができるため、複雑な回路を構成することが可能と
なる。
【０１５９】更に素子基板１０の残る一辺には、表示領
域の両側に設けられた走査線駆動回路１０４間をつなぐ
ための複数の配線１０５が設けられており、更に、周辺
見切りとしての第２遮光膜５３の下に隠れてプリチャー
ジ回路を設けてもよい。また、素子基板１０と対向基板
２０間のコーナー部の少なくとも１箇所においては、素
子基板１０と対向基板２０との間で電気的導通をとるた
めの導通材１０６が設けられている。
域の両側に設けられた走査線駆動回路１０４間をつなぐ
ための複数の配線１０５が設けられており、更に、周辺
見切りとしての第２遮光膜５３の下に隠れてプリチャー
ジ回路を設けてもよい。また、素子基板１０と対向基板
２０間のコーナー部の少なくとも１箇所においては、素
子基板１０と対向基板２０との間で電気的導通をとるた
めの導通材１０６が設けられている。
【０１６０】また、素子基板１０の表面上には更に、製
造途中や出荷時の液晶装置の品質、欠陥等を検査するた
めの検査回路等を形成してもよい。また、データ線駆動
回路１０１及び走査線駆動回路１０４を素子基板１０の
表面上に設ける代わりに、例えばＴＡＢ（テープオート
メイテッドボンディング基板）上に実装された駆動用Ｌ
ＳＩに、素子基板１０の周辺領域に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。
造途中や出荷時の液晶装置の品質、欠陥等を検査するた
めの検査回路等を形成してもよい。また、データ線駆動
回路１０１及び走査線駆動回路１０４を素子基板１０の
表面上に設ける代わりに、例えばＴＡＢ（テープオート
メイテッドボンディング基板）上に実装された駆動用Ｌ
ＳＩに、素子基板１０の周辺領域に設けられた異方性導
電フィルムを介して電気的及び機械的に接続するように
してもよい。
【０１６１】また、対向基板２０の光が入射する側及び
素子基板１０の光が出射する側には各々、例えば、ＴＮ
（ツイステッドネマティック）モード、ＳＴＮ（スーパ
ーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴ
Ｎ）モード等の動作モードや、ノーマリーホワイトモー
ド／ノーマリーブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光手段などが所定の方向で配
置される。
素子基板１０の光が出射する側には各々、例えば、ＴＮ
（ツイステッドネマティック）モード、ＳＴＮ（スーパ
ーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴ
Ｎ）モード等の動作モードや、ノーマリーホワイトモー
ド／ノーマリーブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光手段などが所定の方向で配
置される。
【０１６２】本実施形態の液晶装置がカラー液晶プロジ
ェクタ（投射型表示装置）に適用される場合には、３枚
の液晶装置がＲＧＢ用のライトバルブとして各々用いら
れ、各パネルには各々ＲＧＢ色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、その場合には上記実施
形態で示したように、対向基板２０に、カラーフィルタ
は設けられていない。
ェクタ（投射型表示装置）に適用される場合には、３枚
の液晶装置がＲＧＢ用のライトバルブとして各々用いら
れ、各パネルには各々ＲＧＢ色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、その場合には上記実施
形態で示したように、対向基板２０に、カラーフィルタ
は設けられていない。
【０１６３】しかしながら、対向基板２０の基板本体２
０Ａの液晶層５０側表面上において、第２遮光膜２３の
形成されていない画素電極９ａに対向する所定領域にＲ
ＧＢのカラーフィルタをその保護膜と共に形成してもよ
い。このような構成とすれば、液晶プロジェクタ以外の
直視型や反射型のカラー液晶テレビなどのカラー液晶装
置に、上記実施形態の液晶装置を適用することができ
る。
０Ａの液晶層５０側表面上において、第２遮光膜２３の
形成されていない画素電極９ａに対向する所定領域にＲ
ＧＢのカラーフィルタをその保護膜と共に形成してもよ
い。このような構成とすれば、液晶プロジェクタ以外の
直視型や反射型のカラー液晶テレビなどのカラー液晶装
置に、上記実施形態の液晶装置を適用することができ
る。
【０１６４】更に、対向基板２０の表面上に１画素に1
個対応するようにマイクロレンズを形成してもよい。こ
のようにすれば、入射光の集光効率を向上することで、
明るい液晶装置が実現できる。更にまた、対向基板２０
の表面上に、何層もの屈折率の相違する干渉層を堆積す
ることで、光の干渉を利用して、ＲＧＢ色を作り出すダ
イクロイックフィルタを形成してもよい。このダイクロ
イックフィルタ付き対向基板によれば、より明るいカラ
ー液晶装置が実現できる。
個対応するようにマイクロレンズを形成してもよい。こ
のようにすれば、入射光の集光効率を向上することで、
明るい液晶装置が実現できる。更にまた、対向基板２０
の表面上に、何層もの屈折率の相違する干渉層を堆積す
ることで、光の干渉を利用して、ＲＧＢ色を作り出すダ
イクロイックフィルタを形成してもよい。このダイクロ
イックフィルタ付き対向基板によれば、より明るいカラ
ー液晶装置が実現できる。
【０１６５】なお、本実施形態における液晶装置では、
入射光を対向基板２０側から入射させることとしたが、
素子基板１０に第１遮光膜１１ａを設ける構成としてい
るので、素子基板１０側から入射光を入射させ、対向基
板２０側から出射するようにしても良い。即ち、このよ
うに液晶装置を液晶プロジェクタに取り付けても、半導
体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１
ｃに光が入射することを防ぐことが出来、高画質の画像
を表示することが可能である。
入射光を対向基板２０側から入射させることとしたが、
素子基板１０に第１遮光膜１１ａを設ける構成としてい
るので、素子基板１０側から入射光を入射させ、対向基
板２０側から出射するようにしても良い。即ち、このよ
うに液晶装置を液晶プロジェクタに取り付けても、半導
体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１
ｃに光が入射することを防ぐことが出来、高画質の画像
を表示することが可能である。
【０１６６】また、本実施形態の液晶装置は、本実施形
態の素子基板の製造方法により製造された素子基板１０
を備えたものであるので、基板本体１０Ａに含有された
不純物、及び基板本体１０Ａと単結晶シリコン基板２０
２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ
（ＴＦＴ３０）側へ拡散することを完全に防止すること
ができるので、ＴＦＴ（トランジスタ素子）３０の特性
の劣化を防止することができ、性能の優れたものとな
る。
態の素子基板の製造方法により製造された素子基板１０
を備えたものであるので、基板本体１０Ａに含有された
不純物、及び基板本体１０Ａと単結晶シリコン基板２０
２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ
（ＴＦＴ３０）側へ拡散することを完全に防止すること
ができるので、ＴＦＴ（トランジスタ素子）３０の特性
の劣化を防止することができ、性能の優れたものとな
る。
【０１６７】（電子機器）上記の実施形態の液晶装置
（電気光学装置）を用いた電子機器の一例として、投射
型表示装置の構成について、図１７を参照して説明す
る。
（電気光学装置）を用いた電子機器の一例として、投射
型表示装置の構成について、図１７を参照して説明す
る。
【０１６８】図１７において、投射型表示装置１１００
は、上記の実施形態の液晶装置を３個用意し、夫々ＲＧ
Ｂ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして
用いた投射型液晶装置の光学系の概略構成図を示す。
は、上記の実施形態の液晶装置を３個用意し、夫々ＲＧ
Ｂ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして
用いた投射型液晶装置の光学系の概略構成図を示す。
【０１６９】本例の投射型表示装置の光学系には、光源
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット９０６を備えている。また、青色光束Ｂを対応す
るライトバルブ９２５Ｂに導く導光系９２７をも備えて
いる。
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット９０６を備えている。また、青色光束Ｂを対応す
るライトバルブ９２５Ｂに導く導光系９２７をも備えて
いる。
【０１７０】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
【０１７１】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
【０１７２】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。
【０１７３】緑反射ダイクロイックミラー９４２を通過
した青色光束Ｂは、青色光束Ｂの出射部９４６から導光
系９２７の側に出射される。本例では、均一照明光学素
子の光束Ｗの出射部から、色分離光学系９２４における
各色光束の出射部９４４、９４５、９４６までの距離が
ほぼ等しくなるように設定されている。
した青色光束Ｂは、青色光束Ｂの出射部９４６から導光
系９２７の側に出射される。本例では、均一照明光学素
子の光束Ｗの出射部から、色分離光学系９２４における
各色光束の出射部９４４、９４５、９４６までの距離が
ほぼ等しくなるように設定されている。
【０１７４】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
【０１７５】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、図示を省略している駆動
手段によって画像情報に応じてスイッチング制御され
て、これにより、ここを通過する各色光の変調が行われ
る。一方、青色光束Ｂは、導光系９２７を介して対応す
るライトバルブ９２５Ｂに導かれ、ここにおいて、同様
に画像情報に応じて変調が施される。尚、本例のライト
バルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさら
に入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出
射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これら
の間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２
Ｂとからなる液晶ライトバルブである。
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、図示を省略している駆動
手段によって画像情報に応じてスイッチング制御され
て、これにより、ここを通過する各色光の変調が行われ
る。一方、青色光束Ｂは、導光系９２７を介して対応す
るライトバルブ９２５Ｂに導かれ、ここにおいて、同様
に画像情報に応じて変調が施される。尚、本例のライト
バルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさら
に入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出
射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これら
の間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２
Ｂとからなる液晶ライトバルブである。
【０１７６】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
【０１７７】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
【０１７８】上記構造を有する投射型表示装置１１００
は、上記の実施形態の液晶装置を備えたものであるの
で、ＴＦＴ（トランジスタ素子）の特性の劣化を防止す
ることができ、性能の優れたものとなる。
は、上記の実施形態の液晶装置を備えたものであるの
で、ＴＦＴ（トランジスタ素子）の特性の劣化を防止す
ることができ、性能の優れたものとなる。
【０１７９】
【発明の効果】以上説明したように、本発明によれば、
支持基板と単結晶シリコン層との間に少なくとも窒化シ
リコン膜若しくは窒化酸化シリコン膜を具備する絶縁部
を設ける構成としたので、支持基板に含有された不純物
が単結晶シリコン層側に拡散することを完全に防止する
ことができるＳＯＩ基板を提供することができる。
支持基板と単結晶シリコン層との間に少なくとも窒化シ
リコン膜若しくは窒化酸化シリコン膜を具備する絶縁部
を設ける構成としたので、支持基板に含有された不純物
が単結晶シリコン層側に拡散することを完全に防止する
ことができるＳＯＩ基板を提供することができる。
【０１８０】また、単結晶シリコン基板側に窒化シリコ
ン膜若しくは窒化酸化シリコン膜を形成してから、単結
晶シリコン基板と支持基板とを貼り合わせることによっ
て、支持基板に含有された不純物、及び支持基板と単結
晶シリコン基板との貼り合わせ面に吸着した不純物が単
結晶シリコン層側に拡散することを完全に防止すること
ができるＳＯＩ基板の製造方法を提供することができ
る。
ン膜若しくは窒化酸化シリコン膜を形成してから、単結
晶シリコン基板と支持基板とを貼り合わせることによっ
て、支持基板に含有された不純物、及び支持基板と単結
晶シリコン基板との貼り合わせ面に吸着した不純物が単
結晶シリコン層側に拡散することを完全に防止すること
ができるＳＯＩ基板の製造方法を提供することができ
る。
【０１８１】また、本発明のＳＯＩ基板を用いて素子基
板を製造することができ、本発明の素子基板は、支持基
板に含有された不純物、あるいは支持基板と単結晶シリ
コン基板との貼り合わせ面に吸着した不純物によるトラ
ンジスタ素子への影響を防止し、トランジスタ素子の特
性の劣化を防止することができるものとなる。
板を製造することができ、本発明の素子基板は、支持基
板に含有された不純物、あるいは支持基板と単結晶シリ
コン基板との貼り合わせ面に吸着した不純物によるトラ
ンジスタ素子への影響を防止し、トランジスタ素子の特
性の劣化を防止することができるものとなる。
【０１８２】また、本発明の素子基板を備えることによ
り、トランジスタ素子の特性の劣化を防止することがで
き、性能の優れた電気光学装置及び電子機器を提供する
ことができる。
り、トランジスタ素子の特性の劣化を防止することがで
き、性能の優れた電気光学装置及び電子機器を提供する
ことができる。
【図１】 図１は、本発明に係る実施形態のＳＯＩ基板
の構造を示す断面図である。
の構造を示す断面図である。
【図２】 図２（ａ）〜（ｅ）は、本発明に係る実施形
態のＳＯＩ基板の製造方法を示す工程図である。
態のＳＯＩ基板の製造方法を示す工程図である。
【図３】 図３（ａ）〜（ｃ）は、本発明に係る実施形
態のＳＯＩ基板の製造方法を示す工程図である。
態のＳＯＩ基板の製造方法を示す工程図である。
【図４】 図４（ａ）〜（ｄ）は、本発明に係る実施形
態のＳＯＩ基板の製造方法において、支持基板と単結晶
シリコン基板の貼り合わせのパターンを示す図である。
態のＳＯＩ基板の製造方法において、支持基板と単結晶
シリコン基板の貼り合わせのパターンを示す図である。
【図５】 図５は、本発明に係る実施形態の素子基板の
構造を示す断面図である。
構造を示す断面図である。
【図６】 図６は、本発明に係る実施形態の電気光学装
置において、画素部を構成する各種素子、配線等の等価
回路図である。
置において、画素部を構成する各種素子、配線等の等価
回路図である。
【図７】 図７は、本発明に係る実施形態の電気光学装
置において、素子基板の相隣接する複数の画素群の平面
図である。
置において、素子基板の相隣接する複数の画素群の平面
図である。
【図８】 図８は、図７のＡ−Ａ’断面図である。
【図９】 図９（ａ）〜（ｉ）は、本発明に係る実施形
態の素子基板の製造方法を示す工程図である。
態の素子基板の製造方法を示す工程図である。
【図１０】 図１０（ａ）〜（ｄ）は、本発明に係る実
施形態の素子基板の製造方法を示す工程図である。
施形態の素子基板の製造方法を示す工程図である。
【図１１】 図１１（ａ）〜（ｅ）は、本発明に係る実
施形態の素子基板の製造方法を示す工程図である。
施形態の素子基板の製造方法を示す工程図である。
【図１２】 図１２（ａ）〜（ｄ）は、本発明に係る実
施形態の素子基板の製造方法を示す工程図である。
施形態の素子基板の製造方法を示す工程図である。
【図１３】 図１３（ａ）〜（ｃ）は、本発明に係る実
施形態の素子基板の製造方法を示す工程図である。
施形態の素子基板の製造方法を示す工程図である。
【図１４】 図１４（ａ）〜（ｃ）は、本発明に係る実
施形態の素子基板の製造方法を示す工程図である。
施形態の素子基板の製造方法を示す工程図である。
【図１５】 図１５は、本発明に係る実施形態の電気光
学装置の素子基板をその上に形成された各構成要素と共
に対向基板側から見た平面図である。
学装置の素子基板をその上に形成された各構成要素と共
に対向基板側から見た平面図である。
【図１６】 図１６は、図１５のＨ−Ｈ’断面図であ
る。
る。
【図１７】 図１７は、本発明に係る実施形態の電気光
学装置を用いた電子機器の一例である投射型表示装置の
構成図である。
学装置を用いた電子機器の一例である投射型表示装置の
構成図である。
【図１８】 図１８（ａ）、（ｂ）は、従来のＳＯＩ基
板の製造方法を示す工程図である。
板の製造方法を示す工程図である。
２００…ＳＯＩ基板 ２０１…支持基板 ２０２…単結晶シリコン層 ２０２Ａ…単結晶シリコン基板 ２０３Ｂ…第１の酸化シリコン膜 ２０３Ａ…第２の酸化シリコン膜 ２０４…窒化シリコン膜若しくは窒化酸化シリコン膜 ２０５…絶縁部 ２１０…素子基板 ２２０…ＴＦＴ（トランジスタ素子） ２０８…半導体層 １ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １０…素子基板 １０Ａ…基板本体（支持基板） ２０…対向基板 ２０Ａ…基板本体 １１ａ…第１遮光膜 １２…第１層間絶縁膜 ３０…画素スイッチング用ＴＦＴ（トランジスタ素子） ５０…液晶層（電気光学材料層）
フロントページの続き Ｆターム(参考） 2H092 GA29 JA24 JA37 JA41 JA46 JB51 KA03 KB25 MA13 MA17 NA27 PA01 PA12 QA07 QA10 5F110 AA26 BB01 BB04 CC02 DD02 DD03 DD05 DD13 DD14 DD15 DD17 DD25 EE45 FF02 FF23 GG02 GG12 GG32 GG34 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL05 HL07 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN44 NN45 NN46 NN47 NN54 NN72 NN73 QQ17
Claims (17)
- 【請求項１】 支持基板の一方の表面上に単結晶シリコ
ン層を具備するＳＯＩ基板であって、 前記支持基板と前記単結晶シリコン層との間に、絶縁膜
の単層又は積層構造からなる絶縁部が設けられ、 該絶縁部が少なくとも窒化シリコン膜若しくは窒化酸化
シリコン膜を具備することを特徴とするＳＯＩ基板。 - 【請求項２】 前記絶縁部が、前記窒化シリコン膜若し
くは窒化酸化シリコン膜と、前記窒化シリコン膜若しく
は窒化酸化シリコン膜の上面若しくは下面に形成された
酸化シリコン膜との積層構造からなることを特徴とする
請求項１に記載のＳＯＩ基板。 - 【請求項３】 前記支持基板が光透過性を有するもので
あることを特徴とする請求項１又は請求項２に記載のＳ
ＯＩ基板。 - 【請求項４】 前記絶縁部を構成する前記窒化シリコン
膜若しくは窒化酸化シリコン膜の膜厚が１００ｎｍ以下
とされたことを特徴とする請求項３に記載のＳＯＩ基
板。 - 【請求項５】 請求項１から請求項４までのいずれか１
項に記載のＳＯＩ基板の前記単結晶シリコン層からなる
半導体層を具備するトランジスタ素子を有することを特
徴とする素子基板。 - 【請求項６】 請求項５に記載の素子基板と、 該素子基板のトランジスタ素子が形成された面と対向す
るように配置された他の基板と、 これら２枚の基板の間に挟持された電気光学材料層とを
具備することを特徴とする電気光学装置。 - 【請求項７】 前記窒化シリコン膜若しくは窒化酸化シ
リコン膜の下面に酸化シリコン膜からなる絶縁膜を介し
て遮光膜が形成されていることを特徴とする請求項６に
記載の電気光学装置。 - 【請求項８】 請求項６又は請求項７に記載の電気光学
装置を備えたことを特徴とする電子機器。 - 【請求項９】 単結晶シリコン基板又は支持基板のいず
れかの一方の表面に窒化シリコン膜若しくは窒化酸化シ
リコン膜を形成する工程と、 前記窒化シリコン膜若しくは窒化酸化シリコン膜の表面
に酸化シリコン膜を形成する工程と、 前記酸化シリコン膜の表面を貼り合わせ面として、前記
単結晶シリコン基板と前記支持基板とを貼り合わせる工
程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を
薄膜化する工程とを有することを特徴とするＳＯＩ基板
の製造方法。 - 【請求項１０】 単結晶シリコン基板の表面に酸化シリ
コン膜を形成する工程と、 前記酸化シリコン膜の前記単結晶シリコン基板側に窒化
シリコン膜若しくは窒化酸化シリコン膜を形成する工程
と、 前記酸化シリコン膜の表面を貼り合わせ面として、前記
単結晶シリコン基板と支持基板とを貼り合わせる工程
と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を
薄膜化する工程とを有することを特徴とするＳＯＩ基板
の製造方法。 - 【請求項１１】 前記酸化シリコン膜を形成する工程に
おいて、前記単結晶シリコン基板の表面を熱酸化するこ
とにより、前記酸化シリコン膜を形成し、 前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成
する工程において、前記酸化シリコン膜を形成した前記
単結晶シリコン基板の表面を一酸化二窒素若しくは一酸
化窒素にて窒化若しくは酸窒化することにより、前記窒
化シリコン膜若しくは窒化酸化シリコン膜を前記酸化シ
リコン膜と前記単結晶シリコン基板の間に形成すること
を特徴とする請求項１０に記載のＳＯＩ基板の製造方
法。 - 【請求項１２】 単結晶シリコン基板又は支持基板のい
ずれかの一方の表面に第１の酸化シリコン膜を形成する
工程と、 前記第１の酸化シリコン膜の表面に窒化シリコン膜若し
くは窒化酸化シリコン膜を形成する工程と、 前記窒化シリコン膜若しくは窒化酸化シリコン膜の表面
に第２の酸化シリコン膜を形成する工程と、 前記第２の酸化シリコン膜の表面を貼り合わせ面とし
て、前記単結晶シリコン基板と支持基板とを貼り合わせ
る工程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を
薄膜化する工程とを有することを特徴とするＳＯＩ基板
の製造方法。 - 【請求項１３】 単結晶シリコン基板の表面に第１の酸
化シリコン膜を形成する工程と、 前記第１の酸化シリコン膜の前記単結晶シリコン基板側
に窒化シリコン膜若しくは窒化酸化シリコン膜を形成す
る工程と、 前記窒化シリコン膜若しくは窒化酸化シリコン膜の前記
単結晶シリコン基板側に第２の酸化シリコン膜を形成す
る工程と、 前記第１の酸化シリコン膜の表面を貼り合わせ面とし
て、前記単結晶シリコン基板と支持基板とを貼り合わせ
る工程と、 前記支持基板と貼り合わせた前記単結晶シリコン基板を
薄膜化する工程とを有することを特徴とするＳＯＩ基板
の製造方法。 - 【請求項１４】 前記第１の酸化シリコン膜を形成する
工程において、前記単結晶シリコン基板の表面を熱酸化
することにより、前記第１の酸化シリコン膜を形成し、 前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成
する工程において、前記第１の酸化シリコン膜を形成し
た前記単結晶シリコン基板の表面を一酸化二窒素若しく
は一酸化窒素にて窒化若しくは酸窒化することにより、
前記窒化シリコン膜若しくは窒化酸化シリコン膜を形成
し、 前記第２の酸化シリコン膜を形成する工程において、前
記窒化シリコン膜若しくは窒化酸化シリコン膜を形成し
た前記単結晶シリコン基板の表面を熱酸化することによ
り、前記第２の酸化シリコン膜を形成することを特徴と
する請求項１３に記載のＳＯＩ基板の製造方法。 - 【請求項１５】 前記支持基板の表面に遮光膜を形成す
る工程と、 前記遮光膜を含む前記支持基板の表面に第２の酸化シリ
コン膜を形成する工程と、 前記第２の酸化シリコン膜の表面を平坦化する工程とを
更に有することを特徴とする請求項１０又は請求項１１
に記載のＳＯＩ基板の製造方法。 - 【請求項１６】 前記支持基板の表面に遮光膜を形成す
る工程と、 前記遮光膜を含む前記支持基板の表面に第３の酸化シリ
コン膜を形成する工程と、 前記第３の酸化シリコン膜の表面を平坦化する工程とを
更に有することを特徴とする請求項１３又は請求項１４
に記載のＳＯＩ基板の製造方法。 - 【請求項１７】 請求項９から請求項１６までのいずれ
か１項に記載のＳＯＩ基板の製造方法により製造された
ＳＯＩ基板を用い、 該ＳＯＩ基板の前記単結晶シリコン層によりトランジス
タ素子を構成する半導体層を形成する工程を有すること
を特徴とする素子基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365714A JP4507395B2 (ja) | 2000-11-30 | 2000-11-30 | 電気光学装置用素子基板の製造方法 |
| US09/988,332 US6583440B2 (en) | 2000-11-30 | 2001-11-19 | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| KR10-2001-0075247A KR100468502B1 (ko) | 2000-11-30 | 2001-11-30 | Ｓｏｉ 기판, 소자 기판, ｓｏｉ 기판의 제조방법 및 소자 기판의 제조방법 |
| US10/431,390 US7112514B2 (en) | 2000-11-30 | 2003-05-08 | SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| US10/431,401 US6818921B2 (en) | 2000-11-30 | 2003-05-08 | SOI substrate, element substrate, semiconductor device, electro-optical apparatus and electronic equipment |
| KR10-2004-0021340A KR100475502B1 (ko) | 2000-11-30 | 2004-03-29 | Ｓｏｉ 기판을 갖는 반도체 장치, 소자 기판을 갖는전기광학 장치 및 전자 기기, 및 전기광학 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000365714A JP4507395B2 (ja) | 2000-11-30 | 2000-11-30 | 電気光学装置用素子基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170942A true JP2002170942A (ja) | 2002-06-14 |
| JP4507395B2 JP4507395B2 (ja) | 2010-07-21 |
Family
ID=18836434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000365714A Expired - Fee Related JP4507395B2 (ja) | 2000-11-30 | 2000-11-30 | 電気光学装置用素子基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4507395B2 (ja) |
Cited By (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 |
| JP2004260170A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法 |
| JP2005072043A (ja) * | 2003-08-26 | 2005-03-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JP2005150356A (ja) * | 2003-11-14 | 2005-06-09 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置及び電子機器 |
| JP2005539259A (ja) * | 2002-09-12 | 2005-12-22 | アプライド マテリアルズ インコーポレイテッド | 共通のガラス基板上のタイル状シリコンウエハ及び製造方法 |
| CN1300822C (zh) * | 2002-12-20 | 2007-02-14 | 精工爱普生株式会社 | 电光基板的制造方法、电光装置的制造方法 |
| JP2008270775A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008270774A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008277789A (ja) * | 2007-04-03 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその作製方法、並びに半導体装置 |
| JP2008288569A (ja) * | 2007-04-06 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2008288563A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2008288578A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及び半導体装置の作製方法 |
| JP2008294425A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその製造方法、並びに半導体装置 |
| JP2008306166A (ja) * | 2007-05-10 | 2008-12-18 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板の作製方法、および半導体装置の作製方法 |
| JP2008311635A (ja) * | 2007-05-11 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008311627A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2009004736A (ja) * | 2007-03-16 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体表示装置及び半導体表示装置の作製方法 |
| JP2009004741A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法、及び半導体装置の作製方法 |
| JP2009004749A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体装置並びにそれらの製造方法 |
| JP2009010351A (ja) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | 半導体基板、及び半導体装置の作製方法 |
| JP2009021567A (ja) * | 2007-06-15 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板及びその作製方法 |
| JP2009027150A (ja) * | 2007-06-20 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板及びその作製方法 |
| JP2009033135A (ja) * | 2007-06-26 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2009033124A (ja) * | 2007-06-22 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2009033136A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 |
| JP2009033138A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 |
| WO2009035063A1 (en) * | 2007-09-14 | 2009-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
| JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
| JP2009105391A (ja) * | 2007-10-04 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2009111373A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2009135437A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、半導体装置、及び電子機器 |
| JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009135448A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
| JP2009135472A (ja) * | 2007-11-05 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009135469A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法および半導体装置の作製方法 |
| WO2009084287A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
| JP2009177154A (ja) * | 2007-12-27 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、および半導体装置の作製方法 |
| US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| WO2009157369A1 (en) * | 2008-06-25 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| JP2010041044A (ja) * | 2008-07-08 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその作製方法 |
| JP2010067815A (ja) * | 2008-09-11 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US7696058B2 (en) | 2007-10-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2010515254A (ja) * | 2006-12-26 | 2010-05-06 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 半導体オンインシュレータ構造体を製造する方法 |
| US7816725B2 (en) | 2005-12-06 | 2010-10-19 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| US8247308B2 (en) | 2008-07-22 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2012160713A (ja) * | 2011-01-14 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2012164975A (ja) * | 2011-01-21 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8383491B2 (en) | 2008-09-29 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| JP2014123129A (ja) * | 2007-05-18 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8936999B2 (en) | 2011-01-07 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| US9059087B2 (en) | 2012-06-20 | 2015-06-16 | Canon Kabushiki Kaisha | SOI substrate, method for manufacturing SOI substrate, and method for manufacturing semiconductor device |
| US9136141B2 (en) | 2010-08-05 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| KR101558190B1 (ko) * | 2007-11-01 | 2015-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판 및 그 제작 방법, 및 반도체 장치의 제작 방법 |
| JPWO2014080874A1 (ja) * | 2012-11-22 | 2017-01-05 | 信越化学工業株式会社 | 複合基板の製造方法及び複合基板 |
| KR101846151B1 (ko) | 2008-10-16 | 2018-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
| JP2019513294A (ja) * | 2016-03-07 | 2019-05-23 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
| CN111048662A (zh) * | 2019-12-26 | 2020-04-21 | 上海华虹宏力半导体制造有限公司 | 并联pps电容器的制作方法及并联pps电容器 |
| JP2020526918A (ja) * | 2017-07-14 | 2020-08-31 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 絶縁体上半導体構造の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030370A1 (fr) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours |
| JP2000286425A (ja) * | 1999-01-28 | 2000-10-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
-
2000
- 2000-11-30 JP JP2000365714A patent/JP4507395B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030370A1 (fr) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours |
| JP2000286425A (ja) * | 1999-01-28 | 2000-10-13 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Cited By (102)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884367B2 (en) | 2002-03-26 | 2011-02-08 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US7619250B2 (en) | 2002-03-26 | 2009-11-17 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 |
| JP2005539259A (ja) * | 2002-09-12 | 2005-12-22 | アプライド マテリアルズ インコーポレイテッド | 共通のガラス基板上のタイル状シリコンウエハ及び製造方法 |
| CN1300822C (zh) * | 2002-12-20 | 2007-02-14 | 精工爱普生株式会社 | 电光基板的制造方法、电光装置的制造方法 |
| JP2004260170A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法 |
| JP4581348B2 (ja) * | 2003-08-26 | 2010-11-17 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JP2005072043A (ja) * | 2003-08-26 | 2005-03-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびｓｏｉウエーハ |
| JP2005150356A (ja) * | 2003-11-14 | 2005-06-09 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置及び電子機器 |
| JP4599831B2 (ja) * | 2003-11-14 | 2010-12-15 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法 |
| US7816725B2 (en) | 2005-12-06 | 2010-10-19 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| US8298899B2 (en) | 2005-12-06 | 2012-10-30 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
| JP2010515254A (ja) * | 2006-12-26 | 2010-05-06 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 半導体オンインシュレータ構造体を製造する方法 |
| JP2009004736A (ja) * | 2007-03-16 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体表示装置及び半導体表示装置の作製方法 |
| JP2008270774A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008270775A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9536774B2 (en) | 2007-04-03 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate, method for manufacturing the same, and semiconductor device |
| JP2008277789A (ja) * | 2007-04-03 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその作製方法、並びに半導体装置 |
| US8823063B2 (en) | 2007-04-03 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate, method for manufacturing the same, and semiconductor device |
| KR101441939B1 (ko) * | 2007-04-03 | 2014-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판 및 그 제작 방법, 및 반도체 장치 |
| JP2008288569A (ja) * | 2007-04-06 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2008288563A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8629031B2 (en) | 2007-04-20 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| US8951878B2 (en) | 2007-04-20 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| JP2008288578A (ja) * | 2007-04-20 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及び半導体装置の作製方法 |
| TWI476870B (zh) * | 2007-04-20 | 2015-03-11 | Semiconductor Energy Lab | Ｓｏｉ基板的製造方法 |
| US8847314B2 (en) | 2007-04-27 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method of the same, and semiconductor device |
| JP2008294425A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその製造方法、並びに半導体装置 |
| JP2008306166A (ja) * | 2007-05-10 | 2008-12-18 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板の作製方法、および半導体装置の作製方法 |
| JP2008311635A (ja) * | 2007-05-11 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8629433B2 (en) | 2007-05-11 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2008311627A (ja) * | 2007-05-17 | 2008-12-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法 |
| US9059247B2 (en) | 2007-05-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
| US8552499B2 (en) | 2007-05-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate, semiconductor device and manufacturing method thereof |
| JP2009004741A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法、及び半導体装置の作製方法 |
| US9431574B2 (en) | 2007-05-18 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device including color filter and black matrix |
| JP2009004749A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体装置並びにそれらの製造方法 |
| JP2014123129A (ja) * | 2007-05-18 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8592908B2 (en) | 2007-06-01 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and manufacturing method of semiconductor device |
| JP2009010351A (ja) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | 半導体基板、及び半導体装置の作製方法 |
| KR101473200B1 (ko) * | 2007-06-15 | 2014-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조용 기판 및 그 제작 방법 |
| JP2009021567A (ja) * | 2007-06-15 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板及びその作製方法 |
| US8912624B2 (en) | 2007-06-20 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same |
| JP2009027150A (ja) * | 2007-06-20 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置製造用基板及びその作製方法 |
| JP2009033124A (ja) * | 2007-06-22 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2009033135A (ja) * | 2007-06-26 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の作製方法、半導体装置、電子機器 |
| JP2009033136A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 |
| JP2009033138A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 |
| KR101530230B1 (ko) * | 2007-06-29 | 2015-06-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법 |
| JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
| JP2009088497A (ja) * | 2007-09-14 | 2009-04-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| WO2009035063A1 (en) * | 2007-09-14 | 2009-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance |
| KR101499175B1 (ko) * | 2007-10-04 | 2015-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제조방법 |
| JP2009105391A (ja) * | 2007-10-04 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2009111373A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7696058B2 (en) | 2007-10-31 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US9837300B2 (en) | 2007-10-31 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8207045B2 (en) | 2007-10-31 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| KR101511070B1 (ko) | 2007-11-01 | 2015-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법, 반도체 장치, 및 전자기기 |
| JP2009135469A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法および半導体装置の作製方法 |
| KR101558192B1 (ko) | 2007-11-01 | 2015-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법 |
| KR101558190B1 (ko) * | 2007-11-01 | 2015-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판 및 그 제작 방법, 및 반도체 장치의 제작 방법 |
| JP2009135437A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、半導体装置、及び電子機器 |
| JP2009135448A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
| KR101499486B1 (ko) * | 2007-11-01 | 2015-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법 |
| KR101523569B1 (ko) * | 2007-11-05 | 2015-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2009135472A (ja) * | 2007-11-05 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| WO2009084287A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置およびその製造方法 |
| JP2009177154A (ja) * | 2007-12-27 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、および半導体装置の作製方法 |
| TWI508141B (zh) * | 2007-12-27 | 2015-11-11 | Semiconductor Energy Lab | 半導體基板的製造方法和半導體裝置的製造方法 |
| US7829432B2 (en) | 2008-06-25 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| WO2009157369A1 (en) * | 2008-06-25 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| JP2010034523A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8198173B2 (en) | 2008-06-25 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8633542B2 (en) | 2008-07-08 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| US8884371B2 (en) | 2008-07-08 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| JP2010041044A (ja) * | 2008-07-08 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその作製方法 |
| US8247308B2 (en) | 2008-07-22 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2010067815A (ja) * | 2008-09-11 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8383491B2 (en) | 2008-09-29 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| KR101846151B1 (ko) | 2008-10-16 | 2018-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
| US11930668B2 (en) | 2008-10-16 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light-emitting device and EL module including transparent conductive film |
| US10340319B2 (en) | 2008-10-16 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Organic light-emitting device having a color filter |
| US11189676B2 (en) | 2008-10-16 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having fluorescent and phosphorescent materials |
| KR101912584B1 (ko) | 2008-10-16 | 2018-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| US9136141B2 (en) | 2010-08-05 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US8936999B2 (en) | 2011-01-07 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| JP2012160713A (ja) * | 2011-01-14 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8877607B2 (en) | 2011-01-14 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2012164975A (ja) * | 2011-01-21 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8735263B2 (en) | 2011-01-21 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US9059087B2 (en) | 2012-06-20 | 2015-06-16 | Canon Kabushiki Kaisha | SOI substrate, method for manufacturing SOI substrate, and method for manufacturing semiconductor device |
| JPWO2014080874A1 (ja) * | 2012-11-22 | 2017-01-05 | 信越化学工業株式会社 | 複合基板の製造方法及び複合基板 |
| JP2019513294A (ja) * | 2016-03-07 | 2019-05-23 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
| JP7002456B2 (ja) | 2016-03-07 | 2022-01-20 | グローバルウェーハズ カンパニー リミテッド | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
| JP2020526918A (ja) * | 2017-07-14 | 2020-08-31 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 絶縁体上半導体構造の製造方法 |
| JP7034186B2 (ja) | 2017-07-14 | 2022-03-11 | サンエディソン・セミコンダクター・リミテッド | 絶縁体上半導体構造の製造方法 |
| JP2022084662A (ja) * | 2017-07-14 | 2022-06-07 | サンエディソン・セミコンダクター・リミテッド | 絶縁体上半導体構造の製造方法 |
| JP7274631B2 (ja) | 2017-07-14 | 2023-05-16 | サンエディソン・セミコンダクター・リミテッド | 絶縁体上半導体構造の製造方法 |
| CN111048662A (zh) * | 2019-12-26 | 2020-04-21 | 上海华虹宏力半导体制造有限公司 | 并联pps电容器的制作方法及并联pps电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4507395B2 (ja) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
| US7112514B2 (en) | SOI substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the SOI substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP2003152193A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| KR20030017428A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
| JP2001305577A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP2001013522A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002214588A (ja) | 電気光学装置とその製造方法 | |
| JP2002277859A (ja) | 液晶装置の製造方法 | |
| JP2000258797A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP2004102256A (ja) | 電気光学装置及び電子機器 | |
| JP2004126558A (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP2004296487A (ja) | トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 | |
| JP4333176B2 (ja) | トランジスタの製造方法、電気光学基板、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |