JP4843840B2 - 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 - Google Patents
電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4843840B2 JP4843840B2 JP2000291005A JP2000291005A JP4843840B2 JP 4843840 B2 JP4843840 B2 JP 4843840B2 JP 2000291005 A JP2000291005 A JP 2000291005A JP 2000291005 A JP2000291005 A JP 2000291005A JP 4843840 B2 JP4843840 B2 JP 4843840B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulator layer
- substrate
- light
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光透過性基板の表面上に所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板の製造方法、該製造方法により製造される電気光学装置用基板、該電気光学装置用基板を備えた電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
絶縁基体上に単結晶シリコン薄膜を形成し、その単結晶シリコン薄膜に半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有することから、例えば液晶装置等の電気光学装置に好適に用いられている。
【０００３】
このように電気光学装置にＳＯＩ技術を適用する場合、光透過性基板に単結晶シリコン基板を貼り合わせて研磨等により薄膜の単結晶シリコン層を形成し、単結晶シリコン層により例えば液晶駆動用のＭＯＳＦＥＴ等のトランジスタ素子を形成している。
【０００４】
ところで、例えば液晶装置を使ったプロジェクタ等の投射型表示装置では、通常、液晶装置を構成する一方の光透過性基板側（液晶装置の表面）から光が入射するが、この光がもう一方の基板の表面上に形成されたトランジスタ素子のチャネル領域に入射して光リーク電流を生ずるのを防ぐためにトランジスタ素子の光が入射する側に遮光層を設ける構造とするのが一般的である。
【０００５】
しかしながら、トランジスタ素子の光が入射する側に遮光層を設けても、トランジスタ素子が形成された基板が光透過性を有する場合には、液晶装置に入射した光がトランジスタ素子が形成された基板の裏面の界面で反射してトランジスタ素子のチャネル部に戻り光として入射することがある。この戻り光は、液晶装置の表面から入射する光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、トランジスタ素子が形成された基板の裏面からの戻り光は素子のスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。なお、ここでは単結晶シリコン層の形成された面を基板の表面とし、反対側を裏面としている。
【０００６】
特開平１０−２９３３２０号公報には、トランジスタ素子を形成する基板の表面上に、各トランジスタ素子に対応させて遮光層を形成する技術が提唱されており、基板表面上に上記の如く所定のパターンの遮光層を形成し、その上に絶縁体層を形成した後、絶縁体層の表面を研磨により平坦化し、その表面上に単結晶シリコン基板を貼り合わせる方法が提唱されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、一般の電気光学装置では、基板の表面上において、表示領域（画素部）にのみトランジスタ素子が形成され、非表示領域にはトランジスタ素子が形成されないなど、トランジスタ素子が密集する領域（形成される領域）と密集しない領域（形成されない領域）とが存在する。そのため、各トランジスタ素子に対応して設けられる遮光層も同様の密度で分布し、その結果、その上に形成される絶縁体層表面に凹凸が形成され、その凹凸にも分布が発生するため、絶縁体層表面の研磨を行っても、基板の表面上において、研磨の度合いにばらつきを生じ、基板表面全体の研磨を行っても、凸部が密集する部分では絶縁体層が厚くなり、凸部が密集しない部分（凹部が密集する部分）では絶縁体層が薄くなり、研磨後の絶縁体層表面の平坦性が低くなるという恐れがある。
【０００８】
例えば、図１７（ａ）に示すように、基板１００１の表面上において、遮光層１００３が密集する領域１０１０と密集しない領域１０２０が存在する場合、遮光層１００３を形成した基板１００１上に形成される絶縁体層１００４の表面において、遮光層１００３が密集する領域１０１０に比較して、密集しない領域１０２０では凹部が多く形成される。なお、遮光層１００３が密集する領域１０１０においても遮光層１００３のパターンに応じて、絶縁体層１００４の表面には微細な凹凸が形成されるが、図面上は簡略化のため、省略している。
【０００９】
このように、凹凸に分布を有する絶縁体層１００４表面を研磨した場合、絶縁体層１００４表面において、凸部の面積が少ない領域（遮光層１００３が密集しない領域１０２０）の方が凸部の面積が多い領域（遮光層１００３が密集する領域１０１０）よりも速く研磨される。その結果、図１７（ｂ）に示すように、遮光層１００３が密集しない領域１０２０の絶縁体層１００４が過剰に研磨されて、絶縁体層１００４表面において、遮光層１００３が密集する領域１０１０と密集しない領域１０２０との間には段差が発生し、絶縁体層１００４表面の平坦性が低いものとなる。
【００１０】
このように、絶縁体層表面の平坦性が低くなった場合には、以下のような問題が生じる。第１に、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じ、このボイドの存在する領域に形成されるトランジスタ素子の特性を劣化させる恐れがある。第２に、絶縁体層と単結晶シリコン層との貼り合わせ強度が弱くなり、単結晶シリコン層形成後のトランジスタ素子形成工程において膜剥がれ等の不良を発生させる原因となり製品の歩留まりを低下させる恐れがある。
【００１１】
本発明は、かかる課題を解決するためになされたもので、単結晶シリコン層を貼り合わせる絶縁体層表面を平坦化することができる電気光学装置用基板の製造方法及び電気光学装置用基板、この電気光学装置用基板を備えた電気光学装置、及びこの電気光学装置を備えた電子機器を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明者は、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合には以下の方法によって上記課題を解決し、単結晶シリコン層を貼り合わせる絶縁体層表面を平坦化することができることを見出した。
【００１３】
すなわち、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合の第１の本発明の電気光学装置用基板の製造方法は、光透過性基板上に遮光層を形成する工程と、前記遮光層をトランジスタ素子の形成領域にパターニングする工程と、前記パターニングされた遮光層上に、前記パターニングされた遮光層の厚みに起因する凸部と、隣合う該凸部間に凹部とを有する絶縁体層を形成する工程と、前記絶縁体層の表面を研磨する工程と、表面を研磨した前記絶縁体層の表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、前記絶縁体層を形成する工程は、前記パターニングされた遮光層上に、第１の絶縁体層を形成する工程と、前記第１の絶縁体層上に、該第１の絶縁体層よりも研磨レートの低い第２の絶縁体層を形成する工程とを有し、前記研磨する工程において、前記凹部に形成された前記第２の絶縁体層の表面と同一面となるように、前記凸部の第１及び第２の絶縁体層を研磨し、当該凸部を除去することを特徴とする。
【００１４】
本発明者は、このように、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合には、遮光層を形成した光透過性基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層を形成してから基板表面を研磨することにより、第２の絶縁体層の存在によって、過剰に研磨される部分が生じることを防止することができ、絶縁体層の表面を平坦化できることを見出した。なお、この方法によって、絶縁体層の表面を平坦化することができる理由については実施の形態において詳細に説明する。
【００１５】
また、本発明者は、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合には、以下の方法によって上記課題を解決し、単結晶シリコン層を貼り合わせる絶縁体層表面を平坦化することができることを見出した。
【００１６】
すなわち、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合の第２の本発明の電気光学装置用基板の製造方法は、光透過性基板上に遮光層を形成する工程と、前記遮光層をトランジスタ素子の形成領域にパターニングする工程と、前記パターニングされた遮光層上に、前記パターニングされた遮光層の厚みに起因する凸部と、隣合う該凸部間に凹部とを有する絶縁体層を形成する工程と、前記絶縁体層の表面を研磨する工程と、表面を研磨した前記絶縁体層の表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、前記絶縁体層を形成する工程は、前記パターニングされた遮光層上に、第１の絶縁体層を形成する工程と、前記第１の絶縁体層上に、該第１の絶縁体層よりも研磨レートの低い第２の絶縁体層を形成する工程と、前記第２の絶縁体層上に、該第２の絶縁体層よりも研磨レートの高い第３の絶縁体層を前記パターニングされた遮光層の厚みに起因して前記第２の絶縁体層に形成された段差の高さよりも厚く形成する工程とを有し、前記研磨する工程において、前記第３の絶縁体層を研磨して前記凸部の第２の絶縁体層を露出させてから研磨を停止することを特徴とする。
【００１７】
本発明者は、このように、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合には、遮光層を形成した基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層と、第２の絶縁体層より研磨レートの高い（研磨されやすい）第３の絶縁体層を形成してから基板表面を研磨することにより、第２の絶縁体層の存在によって、過剰に研磨される部分が生じることを防止することができ、絶縁体層の表面を平坦化できることを見出した。なお、この方法によって、絶縁体層の表面を平坦化することができる理由については実施の形態において詳細に説明する。
【００１８】
上記第１、第２の本発明の電気光学装置用基板の製造方法によれば、絶縁体層表面を平坦化することができるので、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを発生させないため、トランジスタ素子の特性の劣化を防止することができる。また、絶縁体層と単結晶シリコン層との貼り合わせ強度を確保できるので、トランジスタ素子を形成する工程において膜剥がれ等の不良が発生することを防止し、製品の歩留まりを向上させることができる。
【００１９】
上記第１の本発明の電気光学装置用基板の製造方法により、光透過性基板上に、少なくとも所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板であって、前記絶縁体層が、酸化シリコンからなる第１の絶縁体層と、該第１の絶縁体層上に前記遮光層と重ならないように部分的に形成され、該第１の絶縁体層よりも研磨レートの低い窒化シリコンからなる第２の絶縁体層とから構成され、表面が研磨により平坦化されたものであるとともに、前記トランジスタ素子を構成する半導体層が単結晶シリコン層から形成されたものであることを特徴とする電気光学装置用基板を提供することができる。
【００２０】
また、上記第２の本発明の電気光学装置用基板の製造方法により、光透過性基板上に、所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板であって、前記絶縁体層が、酸化シリコンからなる第１の絶縁体層と、該第１の絶縁体層の表面上に形成され、該第１の絶縁体層よりも研磨レートの低い窒化シリコンからなる第２の絶縁体層と、該第２の絶縁体層の表面上に前記遮光層と重ならないように部分的に形成され、該第２の絶縁体層よりも研磨レートの高い酸化シリコンからなる第３の絶縁体層とから構成され、表面が研磨により平坦化されたものであるとともに、前記トランジスタ素子を構成する半導体層が単結晶シリコン層から形成されたものであることを特徴とする電気光学装置用基板を提供することができる。
【００２１】
なお、本発明の電気光学装置用基板において、第１の絶縁体層、第３の絶縁体層の材料としては酸化シリコン、第１の絶縁体層、第３の絶縁体層よりも研磨レートの低い第２の絶縁体層の材料としては窒化シリコンを例示することができる。
【００２２】
さらに、上記の電気光学装置用基板と、該電気光学装置用基板のトランジスタ素子が形成された面と対向するように配置された他の光透過性基板を具備し、これら２枚の光透過性基板の間に挟持された電気光学材料層を具備することを特徴とする電気光学装置を提供することができる。
【００２３】
本発明の電気光学装置用基板及びこの電気光学装置用基板を備えた本発明の電気光学装置は、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドがなく、絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、トランジスタ素子の特性にばらつきや欠陥を生じることがない、性能の優れたものとなる。
【００２４】
また、本発明の電気光学装置を備えることにより、性能の優れた電子機器を提供することができる。
【００２５】
【発明の実施の形態】
以下、本発明に係る実施の形態について詳細に説明する。以下の第１、第２実施形態においては電気光学装置の例として、ＴＦＴ（トランジスタ素子）をスイッチング素子として用いたアクティブマトリクス型の液晶装置を取り上げて説明する。また、第１、第２実施形態において、第１遮光膜（遮光層）を形成した光透過性基板の表面上に第１層間絶縁膜（絶縁体層）を形成する工程及び、形成される第１層間絶縁膜（絶縁体層）の構造が特に特徴的なものとなっている。
【００２６】
［第１実施形態］
（電気光学装置の構造）
はじめに、本発明に係る第１実施形態の電気光学装置の構造について、液晶装置を取り上げて説明する。本実施形態の電気光学装置（液晶装置）は、本実施形態の電気光学装置用基板の製造方法により製造されたＴＦＴアレイ基板（電気光学装置用基板）を備えたものである。
【００２７】
また、本実施形態においては、後述する第１遮光膜（遮光層）をトランジスタ素子の形成領域（画素部）にのみ形成する場合について説明する。
【００２８】
図１は液晶装置の画素部（表示領域）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群を拡大して示す平面図である。また、図３は、図２のＡ−Ａ’断面図である。尚、図１〜図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２９】
図１において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ（トランジスタ素子）３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａに対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。
【００３０】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。
【００３１】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置から画像信号に応じたコントラストを持つ光が出射される。
【００３２】
ここで、保持された画像信号のリークによってコントラスト比の低下やフリッカと呼ばれるちらつきなど表示上の不具合が生じるのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００３３】
次に、図２に基づいて、ＴＦＴアレイ基板のトランジスタ素子の形成領域（画素部）内の平面構造について詳細に説明する。図２に示すように、液晶装置のＴＦＴアレイ基板上のトランジスタ素子の形成領域（画素部）内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００３４】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００３５】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜（遮光層）１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の後述する基板本体側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的に接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的に接続されている。
【００３６】
また、本実施形態において、画素電極９ａ、ＴＦＴ、及び第１遮光膜１１ａは画素部内にのみ設けられている。
【００３７】
次に、図３に基づいて、液晶装置の画素部内の断面構造について説明する。図３に示すように、液晶装置において、ＴＦＴアレイ基板１０と、これに対向配置される対向基板２０との間に液晶層５０が挟持されている。
【００３８】
ＴＦＴアレイ基板１０は、石英などの光透過性基板からなる基板本体１０Ａとその液晶層５０側表面上に形成された画素電極９ａ、ＴＦＴ（トランジスタ素子）３０、配向膜１６を主体として構成されており、対向基板２０は透明なガラスや石英などの光透過性基板からなる基板本体２０Ａとその液晶層５０側表面上に形成された対向電極（共通電極）２１と配向膜２２とを主体として構成されている。
【００３９】
ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面上には、画素電極９ａが設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ（インジウム・ティン・オキサイド）などの透明導電性薄膜からなり、配向膜１６は、例えばポリイミドなどの有機薄膜からなる。
【００４０】
また、基板本体１０Ａの液晶層５０側表面上には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００４１】
他方、対向基板２０の基板本体２０Ａの液晶層５０側表面上には、その全面に渡って対向電極（共通電極）２１が設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯなどの透明導電性薄膜からなり、配向膜２２は、例えばポリイミドなどの有機薄膜からなる。
【００４２】
また、基板本体２０Ａの液晶層５０側表面上には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このように対向基板２０側に第２遮光膜２３を設けることにより、対向基板２０側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することを防止することができるとともに、コントラストを向上させることができる。
【００４３】
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、両基板の周縁部間に形成されたシール材（図示略）により囲まれた空間に液晶（電気光学材料）が封入され、液晶層（電気光学材料層）５０が形成されている。
【００４４】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。
【００４５】
また、シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周縁部で貼り合わせるための、例えば光硬化性接着剤や熱硬化性接着剤等の接着剤からなり、その内部には両基板間の距離を所定値とするためのグラスファイバー、ガラスビーズ等のスペーサが混入されている。
【００４６】
また、図３に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面上において、各画素スイッチング用ＴＦＴ３０に対応する位置には、第１遮光膜（遮光層）１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００４７】
第１遮光膜１１ａをこのような材料から構成することにより、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上において、第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融することを防止することができる。
【００４８】
本実施形態においては、このようにＴＦＴアレイ基板１０に第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することを防止することができる。
【００４９】
また、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶縁体層）１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものであり、第１層間絶縁膜１２は、基板本体１０Ａの表面上の全面に形成されている。
【００５０】
また、このようにＴＦＴアレイ基板１０の表面上に第１層間絶縁膜１２を設けることにより、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染することを防止することもできる。
【００５１】
なお、本実施形態において、第１層間絶縁膜１２は、第１の絶縁体層と第１の絶縁体層の表面上に部分的に形成され、第１の絶縁体層よりも研磨レートの低い第２の絶縁体層とから構成されており、表面が平坦化されたものである。第１層間絶縁膜１２の内部構造については、本実施形態の電気光学装置用基板の製造方法（ＴＦＴアレイ基板１０の製造方法）を説明する際に詳細に説明する。
【００５２】
また、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００５３】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００５４】
更に、蓄積容量７０においては、図２及び図３から分かるように、第１遮光膜１１ａを、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置させることにより（図３の図示右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。このような構造とすることにより、本実施形態の液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能を向上させることができる。
【００５５】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００５６】
また、本実施形態では、第１遮光膜１１ａ（及びこれに電気的に接続された容量線３ｂ）は定電位源に電気的に接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされている。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。なお、定電位源としては、本実施形態の液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等を挙げることができる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａ及び容量線３ｂを定電位にすることができる。
【００５７】
また、図２及び図３に示したように、本実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的に接続するように構成されている。このような構成とした場合には、各第１遮光膜１１ａが、自段の容量線に電気的に接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００５８】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散されやすくなる等の理由により、クラックが発生しにくい。従って、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造工程中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【００５９】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなっている。このため、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に形成される積層構造を簡略化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成することができる。
【００６０】
更に、図２に示したように、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる本実施形態の液晶装置の積層構造において、各膜の物性の違いに起因した製造工程中の加熱冷却に伴い発生するストレスを格段に緩和することができる。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上を図ることができる。
【００６１】
尚、図２では、第１遮光膜１１ａにおける直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ３０に対する遮光機能及び容量線に対する低抵抗化機能を有することができる。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００６２】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的に接続されているが、このようなコンタクトホール１３は、画素毎に開孔されていても良いし、複数の画素からなる画素グループ毎に開孔されていても良い。
【００６３】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高めることができる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００６４】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００６５】
また、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６６】
高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述するように、半導体層１ａに対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。Ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【００６７】
データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。
【００６８】
更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的に接続するようにしてもよい。
【００６９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、ゲート電極（走査線３ａ）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００７０】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７１】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を構成する単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を防止することが出来る。
【００７２】
また、前述のように、画素スイッチング用ＴＦＴ３０の下側（基板本体１０Ａ側）には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を防止することが出来る。
【００７３】
尚、本実施形態においては、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００７４】
（電気光学装置の製造方法）
次に、上記構造を有する液晶装置の製造方法について、図４〜図１１を参照して説明する。
【００７５】
はじめに、図４〜図１１に基づいて、本実施形態の電気光学装置用基板の製造方法として、ＴＦＴアレイ基板１０の製造方法について説明する。なお、図４〜図５と図６〜図１１とは異なる縮尺で示している。
【００７６】
まず、図４、図５に基づいて、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に第１遮光膜（遮光層）１１ａと第１層間絶縁膜１２とを形成するまでの工程について詳細に説明する。尚、図４、図５は各工程におけるＴＦＴアレイ基板の一部分を、図３と同様に、図２のＡ−Ａ’断面に対応させて示す工程図である。
【００７７】
はじめに、石英基板、ハードガラス等の基板本体（光透過性基板）１０Ａを用意し、基板本体１０Ａを好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体１０Ａに生じる歪みが少なくなるように前処理することが望ましい。即ち、製造工程において処理される最高温に合わせて、基板本体１０Ａを同じ温度かそれ以上の温度で熱処理することが望ましい。
【００７８】
このように処理された基板本体１０Ａの表面上の全面に、図４（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積することにより、遮光層１１を形成する。
【００７９】
次に、基板本体１０Ａの表面上の全面にフォトレジストを形成した後、最終的に形成する第１遮光膜１１ａのパターン（図２参照）を有するフォトマスクを用いてフォトレジストを露光し、その後フォトレジストを現像することにより、図４（ｂ）に示すように、最終的に形成する第１遮光膜１１ａのパターンを有するフォトレジスト２０７を形成する。
【００８０】
次に、フォトレジスト２０７をマスクとして遮光層１１のエッチングを行い、その後、フォトレジスト２０７を剥離することにより、図４（ｃ）に示すように、基板本体１０Ａの表面上において、トランジスタ素子の形成領域（画素部）にのみ所定のパターン（図２参照）の第１遮光膜（遮光層）１１ａが形成される。第１遮光膜１１ａの膜厚は、例えば１５０〜２００ｎｍとなる。
【００８１】
次に、図５（ａ）に示すように、第１遮光膜１１ａを形成した基板本体１０Ａの表面上に、スパッタリング法、ＣＶＤ法などにより、第１の絶縁体層１２Ａを形成する。第１の絶縁体層１２Ａの材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。また、第１の絶縁体層１２Ａの膜厚は、少なくとも第１遮光膜１１ａの膜厚よりも厚く設定し、例えば、約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００８２】
次に、図５（ｂ）に示すように、第１の絶縁体層１２Ａの表面上に、スパッタリング法、ＣＶＤ法などにより、第１の絶縁体層１２Ａよりも研磨レートの低い（研磨されにくい）第２の絶縁体層１２Ｂを形成する。第１の絶縁体層１２Ａが酸化シリコンからなる場合には、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂの材料としては窒化シリコンを例示することができる。窒化シリコンの研磨レートは酸化シリコンの研磨レートの１／３〜１／５程度である。
【００８３】
第２の絶縁体層１２Ｂの膜厚は、第１の絶縁体層１２Ａとの研磨レートの差によって決定されるが、後述する研磨工程で過剰な研磨を抑制できる程度の厚さ、例えば５０〜１５０ｎｍ程度とする。
【００８４】
図５（ｂ）に示すように、第２の絶縁体層１２Ｂを形成した後の基板本体１０Ａの表面は、トランジスタ素子の形成領域においては凹凸を有するものとなり、トランジスタ素子の非形成領域においては平坦な凹部となっている。
【００８５】
次に、第２の絶縁体層１２Ｂを形成した基板本体１０Ａの表面をＣＭＰ（化学的機械研磨）法などの方法を用いて研磨する。
【００８６】
この工程において、トランジスタ素子の形成領域にのみ凸部が形成されているので、トランジスタ素子の形成領域において、研磨レートが低く研磨速度は遅いが、凸部表面の第２の絶縁体層１２Ｂは研磨される。凸部表面の第２の絶縁体層１２Ｂが除去された後は、凸部は研磨レートの低い第１の絶縁体層１２Ａで構成されているので、凸部の研磨が進行する。このとき、凹部表面は凸部よりも研磨レートの低い第２の絶縁体層１２Ｂで構成されているので、凹部表面が研磨されることを防止することができ、凸部のみを研磨することができる。
【００８７】
凸部が減少し、トランジスタ素子の非形成領域及び形成領域の凹部表面の第２の絶縁体層１２Ｂの高さに研磨が到達すると、図５（ｃ）に示すように、基板本体１０Ａの表面において、研磨レートの低い第２の絶縁体層１２Ｂの占める面積が増加し、研磨速度が低下するので、この時点で研磨を停止することにより、第１の絶縁体層１２Ａと、第１の絶縁体層１２Ａの表面上に部分的に形成され、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂとから構成され、表面が平坦化された第１層間絶縁膜（絶縁体層）１２が形成される。
【００８８】
なお、この工程において、トランジスタ素子の非形成領域及び形成領域の凹部表面の第２の絶縁体層１２Ｂを全く削らなくても良いし、若干削って薄くしてもよいが、少なくともトランジスタ素子の非形成領域及び形成領域の凹部表面に、第１の絶縁体層１２Ａが露出しないように研磨を行う。
【００８９】
次に、図６〜図１１に基づいて、表面が平坦化された第１層間絶縁膜１２を形成した基板本体１０ＡからＴＦＴアレイ基板１０を製造する方法について説明する。尚、図６〜図１１は各工程におけるＴＦＴアレイ基板の一部分を、図３と同様に、図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９０】
また、図６（ａ）は、図５（ｃ）の一部分を取り出して異なる縮尺で示す図である。また、図６〜図１１においては、簡略化のため、第１層間絶縁膜１２を構成する第１の絶縁体層１２Ａ及び第２の絶縁体層１２Ｂの図示を省略する。
【００９１】
図６（ｂ）に示すように、表面が平坦化された第１層間絶縁膜（絶縁体層）１２を形成した図６（ａ）に示す基板本体１０Ａと単結晶シリコン基板２０６ａとの貼り合わせを行う。
【００９２】
貼り合わせに用いる単結晶シリコン基板２０６ａの厚さは例えば６００μｍであり、あらかじめ、単結晶シリコン基板２０６ａの基板本体１０Ａと貼り合わせる側の表面には、酸化膜層２０６ｂが形成されていると共に、水素イオン（Ｈ+）が例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて注入されている。酸化膜層２０６ｂは単結晶シリコン基板２０６ａの表面を０．０５〜０．８μｍ程度酸化することにより形成される。
【００９３】
貼り合わせ工程は、例えば３００℃で２時間熱処理することによって２枚の基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる基板本体１０Ａと単結晶シリコン基板２０６ａの熱膨張係数には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。
【００９４】
このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０６ａをウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板２０６ａの厚さが１５０μｍなるようエッチングを行った後、基板本体１０Ａとの貼り合わせを行い、さらに４５０℃にて再び熱処理し、貼り合わせ強度を高めることが望ましい。
【００９５】
次に、図６（ｃ）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板本体１０Ａから剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板２０６ａ中に導入された水素イオンによって、単結晶シリコン基板２０６ａの表面近傍のある層でシリコンの結合が分断されるために生じるものである。
【００９６】
熱処理は例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板本体１０Ａと分離し、基板本体１０Ａの表面上には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、単結晶シリコン層２０６は、前に述べた単結晶シリコン基板２０６ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。
【００９７】
なお、薄膜化した単結晶シリコン層２０６は、ここに述べた方法以外に、単結晶シリコン基板の表面を研磨してその膜厚を３〜５μｍとした後、さらにＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってその膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても得ることができる。
【００９８】
次に、図６（ｄ）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【００９９】
次に、図６（ｅ）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１００】
次に、図７（ａ）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）ドープする。
【０１０１】
次に、図７（ｂ）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2のドーズ量にて）ドープする。
【０１０２】
次に、図７（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図７（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図７（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
【０１０３】
次に、図７（ｄ）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａの表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／ｃｍ2のドーズ量にて）ドープする。
【０１０４】
次に、図８（ａ）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる
次に、図８（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。
【０１０５】
次に、図８（ｃ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングにより除去する。
【０１０６】
次に、図８（ｄ）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１０７】
続いて、図８（ｅ）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１０８】
次に、図９（ａ）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１０９】
続いて、図９（ｂ）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１１０】
次に、図９（ｃ）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１１】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１１２】
次に、図９（ｄ）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１３】
次に、図１０（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図１０（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１４】
次に、図１０（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１５】
次に、図１１（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１６】
次に、図１１（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１１（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１７】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１１８】
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。
【０１１９】
本実施形態の電気光学装置用基板の製造方法によれば、基板本体（光透過性基板）１０Ａの表面上において、トランジスタ素子の形成領域（画素部）にのみ第１遮光膜（遮光層）１１ａを形成し、第１遮光膜１１ａを形成した基板本体１０Ａの表面上に第１の絶縁体層１２Ａと第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂを順次積層形成してから基板本体１０Ａ表面の研磨を行うことにより、表面が平坦化された第１層間絶縁膜（絶縁体層）１２を形成することができるので、第１層間絶縁膜（絶縁体層）１２と単結晶シリコン層２０６とを貼り合わせた境界面にボイドを発生させないため、ＴＦＴ（トランジスタ素子）３０の特性の劣化を防止することができる。
【０１２０】
また、第１層間絶縁膜１２と単結晶シリコン層２０６との貼り合わせ強度を確保することができるので、ＴＦＴ（トランジスタ素子）３０を形成する工程において膜剥がれ等の不良が発生することを防止し、製品の歩留まりを向上させることができる。
【０１２１】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
【０１２２】
図３に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜を形成する。第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【０１２３】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２（図３参照）を形成する。以上のようにして、対向基板２０が製造される。
【０１２４】
最後に、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶装置が製造される。
【０１２５】
（液晶装置の全体構成）
上記のように構成された本実施形態の液晶装置の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板１０を対向基板２０側から見た平面図であり、図１３は、対向基板２０を含めて示す図１２のＨ−Ｈ’断面図である。
【０１２６】
図１２において、ＴＦＴアレイ基板１０の表面上には、シール材５２がその縁に沿って設けられており、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２７】
図１２に示すように、対向基板２０の表面上にはシール材５２の内側に並行させて、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。
【０１２８】
また、ＴＦＴアレイ基板１０において、シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。
【０１２９】
また、データ線駆動回路１０１を表示領域（画素部）の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線６ａは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【０１３０】
更にＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、ＴＦＴアレイ基板１０と対向基板２０間のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【０１３１】
また、ＴＦＴアレイ基板１０の表面上には更に、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の表面上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１３２】
また、対向基板２０の光が入射する側及びＴＦＴアレイ基板１０の光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３３】
本実施形態の液晶装置がカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。
【０１３４】
しかしながら、対向基板２０の基板本体２０Ａの液晶層５０側表面上において、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。
【０１３５】
更に、対向基板２０の表面上に１画素に1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３６】
なお、本実施形態における液晶装置では、従来と同様に入射光を対向基板２０側から入射させることとしたが、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設ける構成としているので、ＴＦＴアレイ基板１０側から入射光を入射させ、対向基板２０側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【０１３７】
従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、本実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。
【０１３８】
従って、上記実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３９】
また、本実施形態の液晶装置は、本実施形態の電気光学装置用基板用基板の製造方法により製造されたＴＦＴアレイ基板（電気光学装置用基板）１０を備えたものであるので、第１層間絶縁膜（絶縁体層）１２と単結晶シリコン層２０６とを貼り合わせた境界面にボイドがなく、第１層間絶縁膜（絶縁体層）１２と単結晶シリコン層２０６との貼り合わせ強度が強く、ＴＦＴ（トランジスタ素子）３０の特性にばらつきや欠陥を生じることがない、性能の優れたものとなる。
【０１４０】
［第２実施形態］
（電気光学装置用基板の製造方法）
次に、本発明に係る第２実施形態の電気光学装置用基板の製造方法として、ＴＦＴアレイ基板の製造方法について説明する。
【０１４１】
本実施形態の電気光学装置用基板の製造方法において、第１実施形態の電気光学装置用基板の製造方法と異なる点は第１遮光膜の形成領域と、第１層間絶縁膜の形成方法のみである。
【０１４２】
したがって、図１４、図１５に基づいてＴＦＴアレイ基板の基板本体の表面上に第１層間絶縁膜を形成するまでの工程についてのみ説明する。図１４、図１５は第１実施形態の図４、図５に相当する図である。なお、図１５以降の製造工程、すなわち第１層間絶縁膜を形成した後の工程については第１実施形態において図６〜図１１に示したものと全く同様である。また、図１４、図１５において、第１実施形態と同じ構成要素については同じ参照符号を付し、説明は省略する。
【０１４３】
本実施形態においては、トランジスタ素子の形成領域のみならず、トランジスタ素子の非形成領域にもパターニングされていない第１遮光膜（遮光層）を形成する場合について説明する。
【０１４４】
なお、本実施形態において、トランジスタ素子の非形成領域とは、具体的には、トランジスタ素子の形成領域（画素部）の周辺領域に存在する、対向基板貼り合わせのためのシール材を塗布するシール領域や、データ線、走査線を駆動するための駆動回路の周辺部、入出力信号線を接続するための接続端子を形成する端子パッド領域等を指す。
【０１４５】
図１４（ａ）に示すように、第１実施形態と同様に、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に所定のパターンの第１遮光膜（遮光層）１１ａを形成する。本実施形態においては、トランジスタ素子の形成領域に所定のパターン（図２参照）の第１遮光膜（遮光層）１１ａを形成し、トランジスタ素子の非形成領域にはパターニングされていない第１遮光膜（遮光層）１１ａを形成する。第１遮光膜１１ａの膜厚は、例えば１５０〜２００ｎｍ程度とする。
【０１４６】
次に、図１４（ｂ）に示すように、第１実施形態と同様に、第１遮光膜（遮光層）１１ａを形成した基板本体１０Ａの表面上に、第１の絶縁体層１２Ａを形成する。第１の絶縁体層１２Ａの膜厚は、少なくとも第１遮光膜１１ａの膜厚よりも厚く設定し、例えば約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【０１４７】
次に、図１４（ｃ）に示すように、第１実施形態と同様に、第１の絶縁体層１２Ａの表面上に、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂを形成する。第２の絶縁体層１２Ｂの膜厚は、次の工程で形成する第３の絶縁体層１２Ｃとの研磨レートの差によって決定されるが、後述する研磨工程で過剰な研磨を抑制できる程度の厚さ、例えば５０〜１５０ｎｍ程度とする。
【０１４８】
次に、図１５（ａ）に示すように、第２の絶縁体層１２Ｂの表面上に、スパッタリング法、ＣＶＤ法などにより、第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃを形成する。第３の絶縁体層１２Ｃの膜厚は、少なくとも、第２の絶縁体層１２Ｂを形成した基板本体１０Ａ表面に形成された段差の高さよりも厚く設定する。すなわち、第３の絶縁体層１２Ｃの膜厚は、少なくとも第１遮光膜１１ａの膜厚より厚く設定し、例えば３００ｎｍ程度とする。
【０１４９】
第１の絶縁体層１２Ａ、第３の絶縁体層１２Ｃの材料としては酸化シリコン、第１の絶縁体層１２Ａ、第３の絶縁体層１２Ｃよりも研磨レートの低い第２の絶縁体層１２Ｂの材料としては窒化シリコンを例示することができる。窒化シリコンの研磨レートは酸化シリコンの研磨レートの１／３〜１／５程度である。
【０１５０】
第３の絶縁体層１２Ｃを形成した基板本体１０Ａの表面は、図１５（ａ）に示すように、トランジスタ素子の形成領域においては凹凸を有するものとなり、トランジスタの非形成領域においては平坦な凸部となっている。
【０１５１】
次に、第３の絶縁体層１２Ｃを形成した基板本体１０Ａの表面をＣＭＰ（化学的機械研磨）法などの方法により研磨する。
【０１５２】
この工程において、はじめにトランジスタ素子の形成領域の凸部及び非形成領域において、研磨レートの高い第３の絶縁体層１２Ｃが研磨される。その後、トランジスタ素子の形成領域の凸部及び非形成領域の第２の絶縁体層１２Ｂの高さに研磨が到達すると、基板本体１０Ａの表面における、研磨レートの低い第２の絶縁体層１２Ｂの占める面積が増加し、研磨速度が低下するので、この時点で研磨を停止することにより、図１５（ｂ）に示すように、第１の絶縁体層１２Ａと、第１の絶縁体層１２Ａの表面上に形成され、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂと、第２の絶縁体層１２Ｂの表面上に部分的に形成され、第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃとからなり、表面が平坦化された第１層間絶縁膜１２０が形成される。
【０１５３】
なお、この工程において、トランジスタ素子の非形成領域及び形成領域の凸部の第２の絶縁体層１２Ｂを全く削らなくても良いし、若干削って薄くしてもよいが、基板本体１０Ａの表面に、第１の絶縁体層１２Ａが露出しないように研磨を行う。
【０１５４】
本実施形態の電気光学装置用基板の製造方法によれば、基板本体（光透過性基板）１０Ａの表面上において、トランジスタ素子の非形成領域にも第１遮光膜（遮光層）１１ａを形成し、第１遮光膜（遮光層）１１ａを形成した基板本体１０Ａの表面上に第１の絶縁体層１２Ａと第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂと第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃとを形成してから基板本体１０Ａ表面の研磨を行うことにより、表面が平坦化された第１層間絶縁膜（絶縁体層）１２０を形成することができるので、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層とを貼り合わせた境界面にボイドを発生させないため、ＴＦＴ（トランジスタ素子）の特性の劣化を防止することができる。
【０１５５】
また、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層との貼り合わせ強度を確保できるので、ＴＦＴ（トランジスタ素子）を形成する工程において膜剥がれ等の不良が発生することを防止し、製品の歩留まりを向上させることができる。
【０１５６】
また、本実施形態の電気光学装置用基板の製造方法により、第１の絶縁体層１２Ａと、第１の絶縁体層１２Ａの表面上に形成され、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂと、第２の絶縁体層１２Ｂの表面上に部分的に形成され、第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃとから構成され、表面が平坦化された第１層間絶縁膜（絶縁体層）１２０を備え、ＴＦＴ（トランジスタ素子）を構成する半導体層が単結晶シリコン層から形成されたＴＦＴアレイ基板（電気光学装置用基板）を提供することができる。
【０１５７】
また、本実施形態の電気光学装置用基板用基板の製造方法により製造されたＴＦＴアレイ基板（電気光学装置用基板）を備えることにより、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層とを貼り合わせた境界面にボイドがなく、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層との貼り合わせ強度が強く、トランジスタ素子の特性にばらつきや欠陥を生じることがない、性能の優れた液晶装置（電気光学装置）を提供することができる。
【０１５８】
なお、本実施形態においては、トランジスタ素子の非形成領域にパターニングされていない第１遮光膜（遮光層）を形成する場合についてのみ説明したが、トランジスタ素子の非形成領域に形成する第１遮光膜のパターンはトランジスタ素子の形成領域に形成される第１遮光膜と同じパターンなど、いかなるパターンであっても同等の効果を得ることができる。
【０１５９】
（電子機器）
上記の第１、第２実施形態の電気光学装置用基板の製造方法により製造される電気光学装置用基板を備えた液晶装置（電気光学装置）を用いた電子機器の一例として、投射型表示装置の構成について、図１６を参照して説明する。
【０１６０】
図１６において、投射型表示装置１１００は、第１、第２実施形態の電気光学装置用基板の製造方法により製造される電気光学装置用基板を備えた液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。
【０１６１】
本例の投射型表示装置の光学系には、光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１６２】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１６３】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１６４】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１６５】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１６６】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示を省略している駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１６７】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１６８】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１６９】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に第１遮光膜（遮光層）が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１７０】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１７１】
また、本実施形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１７に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１７２】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１７３】
【発明の効果】
以上説明したように、本発明の電気光学装置用基板の製造方法によれば、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合には、遮光層を形成した光透過性基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層を形成してから基板表面を研磨し、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合には、遮光層を形成した光透過性基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層と、第２の絶縁体層より研磨レートの高い（研磨されやすい）第３の絶縁体層を形成してから基板表面を研磨することにより、第２の絶縁体層の存在によって、過剰に研磨される部分が生じることを防止することができるので、絶縁体層の表面を平坦化することができる。
【０１７４】
また、本発明の電気光学装置用基板の製造方法により製造される電気光学装置用基板及びこの電気光学装置用基板を備えた電気光学装置は、絶縁体層表面が平坦化されているので、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドがなく、絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、トランジスタ素子の特性にばらつきや欠陥を生じることがない、性能の優れたものとなる。
【０１７５】
また、本発明の電気光学装置を備えることにより、性能の優れた電子機器を提供することができる。
【図面の簡単な説明】
【図１】 図１は、本発明に係る第１実施形態の電気光学装置において、画素部を構成する各種素子、配線等の等価回路図である。
【図２】 図２は、本発明に係る第１実施形態の電気光学装置において、ＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図３は、図２のＡ−Ａ’断面図である。
【図４】 図４（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図５】 図５（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図６】 図６（ａ）〜（ｅ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図７】 図７（ａ）〜（ｄ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図８】 図８（ａ）〜（ｅ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図９】 図９（ａ）〜（ｄ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１０】 図１０（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１１】 図１１（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１２】 図１２は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を用いて製造された電気光学装置用基板を備えた電気光学装置のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。
【図１３】 図１３は、図１２のＨ−Ｈ’断面図である。
【図１４】 図１４（ａ）〜（ｃ）は、本発明に係る第２実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１５】 図１５（ａ）、（ｂ）は、本発明に係る第２実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１６】 図１６は、本発明に係る第１、第２実施形態の電気光学装置用基板の製造方法により製造された電気光学装置用基板を備えた電気光学装置を用いた電子機器の一例である投射型表示装置の構成図である。
【図１７】 図１７（ａ）、（ｂ）は、従来の課題を説明するための図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１０…ＴＦＴアレイ基板
２０…対向基板
１０Ａ、２０Ａ…基板本体（光透過性基板）
１１ａ…第１遮光膜（遮光層）
１２、１２０…第１層間絶縁膜（絶縁体層）
１２Ａ…第１の絶縁体層
１２Ｂ…第２の絶縁体層
１２Ｃ…第３の絶縁体層
３０…画素スイッチング用ＴＦＴ（トランジスタ素子）
５０…液晶層（電気光学材料層）
２０６…単結晶シリコン層
【発明の属する技術分野】
本発明は、光透過性基板の表面上に所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板の製造方法、該製造方法により製造される電気光学装置用基板、該電気光学装置用基板を備えた電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
絶縁基体上に単結晶シリコン薄膜を形成し、その単結晶シリコン薄膜に半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有することから、例えば液晶装置等の電気光学装置に好適に用いられている。
【０００３】
このように電気光学装置にＳＯＩ技術を適用する場合、光透過性基板に単結晶シリコン基板を貼り合わせて研磨等により薄膜の単結晶シリコン層を形成し、単結晶シリコン層により例えば液晶駆動用のＭＯＳＦＥＴ等のトランジスタ素子を形成している。
【０００４】
ところで、例えば液晶装置を使ったプロジェクタ等の投射型表示装置では、通常、液晶装置を構成する一方の光透過性基板側（液晶装置の表面）から光が入射するが、この光がもう一方の基板の表面上に形成されたトランジスタ素子のチャネル領域に入射して光リーク電流を生ずるのを防ぐためにトランジスタ素子の光が入射する側に遮光層を設ける構造とするのが一般的である。
【０００５】
しかしながら、トランジスタ素子の光が入射する側に遮光層を設けても、トランジスタ素子が形成された基板が光透過性を有する場合には、液晶装置に入射した光がトランジスタ素子が形成された基板の裏面の界面で反射してトランジスタ素子のチャネル部に戻り光として入射することがある。この戻り光は、液晶装置の表面から入射する光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、トランジスタ素子が形成された基板の裏面からの戻り光は素子のスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。なお、ここでは単結晶シリコン層の形成された面を基板の表面とし、反対側を裏面としている。
【０００６】
特開平１０−２９３３２０号公報には、トランジスタ素子を形成する基板の表面上に、各トランジスタ素子に対応させて遮光層を形成する技術が提唱されており、基板表面上に上記の如く所定のパターンの遮光層を形成し、その上に絶縁体層を形成した後、絶縁体層の表面を研磨により平坦化し、その表面上に単結晶シリコン基板を貼り合わせる方法が提唱されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、一般の電気光学装置では、基板の表面上において、表示領域（画素部）にのみトランジスタ素子が形成され、非表示領域にはトランジスタ素子が形成されないなど、トランジスタ素子が密集する領域（形成される領域）と密集しない領域（形成されない領域）とが存在する。そのため、各トランジスタ素子に対応して設けられる遮光層も同様の密度で分布し、その結果、その上に形成される絶縁体層表面に凹凸が形成され、その凹凸にも分布が発生するため、絶縁体層表面の研磨を行っても、基板の表面上において、研磨の度合いにばらつきを生じ、基板表面全体の研磨を行っても、凸部が密集する部分では絶縁体層が厚くなり、凸部が密集しない部分（凹部が密集する部分）では絶縁体層が薄くなり、研磨後の絶縁体層表面の平坦性が低くなるという恐れがある。
【０００８】
例えば、図１７（ａ）に示すように、基板１００１の表面上において、遮光層１００３が密集する領域１０１０と密集しない領域１０２０が存在する場合、遮光層１００３を形成した基板１００１上に形成される絶縁体層１００４の表面において、遮光層１００３が密集する領域１０１０に比較して、密集しない領域１０２０では凹部が多く形成される。なお、遮光層１００３が密集する領域１０１０においても遮光層１００３のパターンに応じて、絶縁体層１００４の表面には微細な凹凸が形成されるが、図面上は簡略化のため、省略している。
【０００９】
このように、凹凸に分布を有する絶縁体層１００４表面を研磨した場合、絶縁体層１００４表面において、凸部の面積が少ない領域（遮光層１００３が密集しない領域１０２０）の方が凸部の面積が多い領域（遮光層１００３が密集する領域１０１０）よりも速く研磨される。その結果、図１７（ｂ）に示すように、遮光層１００３が密集しない領域１０２０の絶縁体層１００４が過剰に研磨されて、絶縁体層１００４表面において、遮光層１００３が密集する領域１０１０と密集しない領域１０２０との間には段差が発生し、絶縁体層１００４表面の平坦性が低いものとなる。
【００１０】
このように、絶縁体層表面の平坦性が低くなった場合には、以下のような問題が生じる。第１に、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じ、このボイドの存在する領域に形成されるトランジスタ素子の特性を劣化させる恐れがある。第２に、絶縁体層と単結晶シリコン層との貼り合わせ強度が弱くなり、単結晶シリコン層形成後のトランジスタ素子形成工程において膜剥がれ等の不良を発生させる原因となり製品の歩留まりを低下させる恐れがある。
【００１１】
本発明は、かかる課題を解決するためになされたもので、単結晶シリコン層を貼り合わせる絶縁体層表面を平坦化することができる電気光学装置用基板の製造方法及び電気光学装置用基板、この電気光学装置用基板を備えた電気光学装置、及びこの電気光学装置を備えた電子機器を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明者は、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合には以下の方法によって上記課題を解決し、単結晶シリコン層を貼り合わせる絶縁体層表面を平坦化することができることを見出した。
【００１３】
すなわち、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合の第１の本発明の電気光学装置用基板の製造方法は、光透過性基板上に遮光層を形成する工程と、前記遮光層をトランジスタ素子の形成領域にパターニングする工程と、前記パターニングされた遮光層上に、前記パターニングされた遮光層の厚みに起因する凸部と、隣合う該凸部間に凹部とを有する絶縁体層を形成する工程と、前記絶縁体層の表面を研磨する工程と、表面を研磨した前記絶縁体層の表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、前記絶縁体層を形成する工程は、前記パターニングされた遮光層上に、第１の絶縁体層を形成する工程と、前記第１の絶縁体層上に、該第１の絶縁体層よりも研磨レートの低い第２の絶縁体層を形成する工程とを有し、前記研磨する工程において、前記凹部に形成された前記第２の絶縁体層の表面と同一面となるように、前記凸部の第１及び第２の絶縁体層を研磨し、当該凸部を除去することを特徴とする。
【００１４】
本発明者は、このように、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合には、遮光層を形成した光透過性基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層を形成してから基板表面を研磨することにより、第２の絶縁体層の存在によって、過剰に研磨される部分が生じることを防止することができ、絶縁体層の表面を平坦化できることを見出した。なお、この方法によって、絶縁体層の表面を平坦化することができる理由については実施の形態において詳細に説明する。
【００１５】
また、本発明者は、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合には、以下の方法によって上記課題を解決し、単結晶シリコン層を貼り合わせる絶縁体層表面を平坦化することができることを見出した。
【００１６】
すなわち、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合の第２の本発明の電気光学装置用基板の製造方法は、光透過性基板上に遮光層を形成する工程と、前記遮光層をトランジスタ素子の形成領域にパターニングする工程と、前記パターニングされた遮光層上に、前記パターニングされた遮光層の厚みに起因する凸部と、隣合う該凸部間に凹部とを有する絶縁体層を形成する工程と、前記絶縁体層の表面を研磨する工程と、表面を研磨した前記絶縁体層の表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、前記絶縁体層を形成する工程は、前記パターニングされた遮光層上に、第１の絶縁体層を形成する工程と、前記第１の絶縁体層上に、該第１の絶縁体層よりも研磨レートの低い第２の絶縁体層を形成する工程と、前記第２の絶縁体層上に、該第２の絶縁体層よりも研磨レートの高い第３の絶縁体層を前記パターニングされた遮光層の厚みに起因して前記第２の絶縁体層に形成された段差の高さよりも厚く形成する工程とを有し、前記研磨する工程において、前記第３の絶縁体層を研磨して前記凸部の第２の絶縁体層を露出させてから研磨を停止することを特徴とする。
【００１７】
本発明者は、このように、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合には、遮光層を形成した基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層と、第２の絶縁体層より研磨レートの高い（研磨されやすい）第３の絶縁体層を形成してから基板表面を研磨することにより、第２の絶縁体層の存在によって、過剰に研磨される部分が生じることを防止することができ、絶縁体層の表面を平坦化できることを見出した。なお、この方法によって、絶縁体層の表面を平坦化することができる理由については実施の形態において詳細に説明する。
【００１８】
上記第１、第２の本発明の電気光学装置用基板の製造方法によれば、絶縁体層表面を平坦化することができるので、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを発生させないため、トランジスタ素子の特性の劣化を防止することができる。また、絶縁体層と単結晶シリコン層との貼り合わせ強度を確保できるので、トランジスタ素子を形成する工程において膜剥がれ等の不良が発生することを防止し、製品の歩留まりを向上させることができる。
【００１９】
上記第１の本発明の電気光学装置用基板の製造方法により、光透過性基板上に、少なくとも所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板であって、前記絶縁体層が、酸化シリコンからなる第１の絶縁体層と、該第１の絶縁体層上に前記遮光層と重ならないように部分的に形成され、該第１の絶縁体層よりも研磨レートの低い窒化シリコンからなる第２の絶縁体層とから構成され、表面が研磨により平坦化されたものであるとともに、前記トランジスタ素子を構成する半導体層が単結晶シリコン層から形成されたものであることを特徴とする電気光学装置用基板を提供することができる。
【００２０】
また、上記第２の本発明の電気光学装置用基板の製造方法により、光透過性基板上に、所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板であって、前記絶縁体層が、酸化シリコンからなる第１の絶縁体層と、該第１の絶縁体層の表面上に形成され、該第１の絶縁体層よりも研磨レートの低い窒化シリコンからなる第２の絶縁体層と、該第２の絶縁体層の表面上に前記遮光層と重ならないように部分的に形成され、該第２の絶縁体層よりも研磨レートの高い酸化シリコンからなる第３の絶縁体層とから構成され、表面が研磨により平坦化されたものであるとともに、前記トランジスタ素子を構成する半導体層が単結晶シリコン層から形成されたものであることを特徴とする電気光学装置用基板を提供することができる。
【００２１】
なお、本発明の電気光学装置用基板において、第１の絶縁体層、第３の絶縁体層の材料としては酸化シリコン、第１の絶縁体層、第３の絶縁体層よりも研磨レートの低い第２の絶縁体層の材料としては窒化シリコンを例示することができる。
【００２２】
さらに、上記の電気光学装置用基板と、該電気光学装置用基板のトランジスタ素子が形成された面と対向するように配置された他の光透過性基板を具備し、これら２枚の光透過性基板の間に挟持された電気光学材料層を具備することを特徴とする電気光学装置を提供することができる。
【００２３】
本発明の電気光学装置用基板及びこの電気光学装置用基板を備えた本発明の電気光学装置は、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドがなく、絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、トランジスタ素子の特性にばらつきや欠陥を生じることがない、性能の優れたものとなる。
【００２４】
また、本発明の電気光学装置を備えることにより、性能の優れた電子機器を提供することができる。
【００２５】
【発明の実施の形態】
以下、本発明に係る実施の形態について詳細に説明する。以下の第１、第２実施形態においては電気光学装置の例として、ＴＦＴ（トランジスタ素子）をスイッチング素子として用いたアクティブマトリクス型の液晶装置を取り上げて説明する。また、第１、第２実施形態において、第１遮光膜（遮光層）を形成した光透過性基板の表面上に第１層間絶縁膜（絶縁体層）を形成する工程及び、形成される第１層間絶縁膜（絶縁体層）の構造が特に特徴的なものとなっている。
【００２６】
［第１実施形態］
（電気光学装置の構造）
はじめに、本発明に係る第１実施形態の電気光学装置の構造について、液晶装置を取り上げて説明する。本実施形態の電気光学装置（液晶装置）は、本実施形態の電気光学装置用基板の製造方法により製造されたＴＦＴアレイ基板（電気光学装置用基板）を備えたものである。
【００２７】
また、本実施形態においては、後述する第１遮光膜（遮光層）をトランジスタ素子の形成領域（画素部）にのみ形成する場合について説明する。
【００２８】
図１は液晶装置の画素部（表示領域）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群を拡大して示す平面図である。また、図３は、図２のＡ−Ａ’断面図である。尚、図１〜図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２９】
図１において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ（トランジスタ素子）３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａに対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。
【００３０】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。
【００３１】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置から画像信号に応じたコントラストを持つ光が出射される。
【００３２】
ここで、保持された画像信号のリークによってコントラスト比の低下やフリッカと呼ばれるちらつきなど表示上の不具合が生じるのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００３３】
次に、図２に基づいて、ＴＦＴアレイ基板のトランジスタ素子の形成領域（画素部）内の平面構造について詳細に説明する。図２に示すように、液晶装置のＴＦＴアレイ基板上のトランジスタ素子の形成領域（画素部）内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００３４】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００３５】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜（遮光層）１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の後述する基板本体側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的に接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的に接続されている。
【００３６】
また、本実施形態において、画素電極９ａ、ＴＦＴ、及び第１遮光膜１１ａは画素部内にのみ設けられている。
【００３７】
次に、図３に基づいて、液晶装置の画素部内の断面構造について説明する。図３に示すように、液晶装置において、ＴＦＴアレイ基板１０と、これに対向配置される対向基板２０との間に液晶層５０が挟持されている。
【００３８】
ＴＦＴアレイ基板１０は、石英などの光透過性基板からなる基板本体１０Ａとその液晶層５０側表面上に形成された画素電極９ａ、ＴＦＴ（トランジスタ素子）３０、配向膜１６を主体として構成されており、対向基板２０は透明なガラスや石英などの光透過性基板からなる基板本体２０Ａとその液晶層５０側表面上に形成された対向電極（共通電極）２１と配向膜２２とを主体として構成されている。
【００３９】
ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面上には、画素電極９ａが設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ（インジウム・ティン・オキサイド）などの透明導電性薄膜からなり、配向膜１６は、例えばポリイミドなどの有機薄膜からなる。
【００４０】
また、基板本体１０Ａの液晶層５０側表面上には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００４１】
他方、対向基板２０の基板本体２０Ａの液晶層５０側表面上には、その全面に渡って対向電極（共通電極）２１が設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯなどの透明導電性薄膜からなり、配向膜２２は、例えばポリイミドなどの有機薄膜からなる。
【００４２】
また、基板本体２０Ａの液晶層５０側表面上には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このように対向基板２０側に第２遮光膜２３を設けることにより、対向基板２０側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することを防止することができるとともに、コントラストを向上させることができる。
【００４３】
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、両基板の周縁部間に形成されたシール材（図示略）により囲まれた空間に液晶（電気光学材料）が封入され、液晶層（電気光学材料層）５０が形成されている。
【００４４】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。
【００４５】
また、シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周縁部で貼り合わせるための、例えば光硬化性接着剤や熱硬化性接着剤等の接着剤からなり、その内部には両基板間の距離を所定値とするためのグラスファイバー、ガラスビーズ等のスペーサが混入されている。
【００４６】
また、図３に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面上において、各画素スイッチング用ＴＦＴ３０に対応する位置には、第１遮光膜（遮光層）１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００４７】
第１遮光膜１１ａをこのような材料から構成することにより、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上において、第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融することを防止することができる。
【００４８】
本実施形態においては、このようにＴＦＴアレイ基板１０に第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することを防止することができる。
【００４９】
また、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶縁体層）１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものであり、第１層間絶縁膜１２は、基板本体１０Ａの表面上の全面に形成されている。
【００５０】
また、このようにＴＦＴアレイ基板１０の表面上に第１層間絶縁膜１２を設けることにより、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染することを防止することもできる。
【００５１】
なお、本実施形態において、第１層間絶縁膜１２は、第１の絶縁体層と第１の絶縁体層の表面上に部分的に形成され、第１の絶縁体層よりも研磨レートの低い第２の絶縁体層とから構成されており、表面が平坦化されたものである。第１層間絶縁膜１２の内部構造については、本実施形態の電気光学装置用基板の製造方法（ＴＦＴアレイ基板１０の製造方法）を説明する際に詳細に説明する。
【００５２】
また、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００５３】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００５４】
更に、蓄積容量７０においては、図２及び図３から分かるように、第１遮光膜１１ａを、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置させることにより（図３の図示右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。このような構造とすることにより、本実施形態の液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能を向上させることができる。
【００５５】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００５６】
また、本実施形態では、第１遮光膜１１ａ（及びこれに電気的に接続された容量線３ｂ）は定電位源に電気的に接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされている。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。なお、定電位源としては、本実施形態の液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等を挙げることができる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａ及び容量線３ｂを定電位にすることができる。
【００５７】
また、図２及び図３に示したように、本実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的に接続するように構成されている。このような構成とした場合には、各第１遮光膜１１ａが、自段の容量線に電気的に接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００５８】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散されやすくなる等の理由により、クラックが発生しにくい。従って、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造工程中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【００５９】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなっている。このため、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に形成される積層構造を簡略化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成することができる。
【００６０】
更に、図２に示したように、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる本実施形態の液晶装置の積層構造において、各膜の物性の違いに起因した製造工程中の加熱冷却に伴い発生するストレスを格段に緩和することができる。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上を図ることができる。
【００６１】
尚、図２では、第１遮光膜１１ａにおける直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ３０に対する遮光機能及び容量線に対する低抵抗化機能を有することができる。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００６２】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的に接続されているが、このようなコンタクトホール１３は、画素毎に開孔されていても良いし、複数の画素からなる画素グループ毎に開孔されていても良い。
【００６３】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高めることができる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００６４】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００６５】
また、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６６】
高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述するように、半導体層１ａに対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。Ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【００６７】
データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。
【００６８】
更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的に接続するようにしてもよい。
【００６９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、ゲート電極（走査線３ａ）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００７０】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００７１】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を構成する単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を防止することが出来る。
【００７２】
また、前述のように、画素スイッチング用ＴＦＴ３０の下側（基板本体１０Ａ側）には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を防止することが出来る。
【００７３】
尚、本実施形態においては、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００７４】
（電気光学装置の製造方法）
次に、上記構造を有する液晶装置の製造方法について、図４〜図１１を参照して説明する。
【００７５】
はじめに、図４〜図１１に基づいて、本実施形態の電気光学装置用基板の製造方法として、ＴＦＴアレイ基板１０の製造方法について説明する。なお、図４〜図５と図６〜図１１とは異なる縮尺で示している。
【００７６】
まず、図４、図５に基づいて、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に第１遮光膜（遮光層）１１ａと第１層間絶縁膜１２とを形成するまでの工程について詳細に説明する。尚、図４、図５は各工程におけるＴＦＴアレイ基板の一部分を、図３と同様に、図２のＡ−Ａ’断面に対応させて示す工程図である。
【００７７】
はじめに、石英基板、ハードガラス等の基板本体（光透過性基板）１０Ａを用意し、基板本体１０Ａを好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体１０Ａに生じる歪みが少なくなるように前処理することが望ましい。即ち、製造工程において処理される最高温に合わせて、基板本体１０Ａを同じ温度かそれ以上の温度で熱処理することが望ましい。
【００７８】
このように処理された基板本体１０Ａの表面上の全面に、図４（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積することにより、遮光層１１を形成する。
【００７９】
次に、基板本体１０Ａの表面上の全面にフォトレジストを形成した後、最終的に形成する第１遮光膜１１ａのパターン（図２参照）を有するフォトマスクを用いてフォトレジストを露光し、その後フォトレジストを現像することにより、図４（ｂ）に示すように、最終的に形成する第１遮光膜１１ａのパターンを有するフォトレジスト２０７を形成する。
【００８０】
次に、フォトレジスト２０７をマスクとして遮光層１１のエッチングを行い、その後、フォトレジスト２０７を剥離することにより、図４（ｃ）に示すように、基板本体１０Ａの表面上において、トランジスタ素子の形成領域（画素部）にのみ所定のパターン（図２参照）の第１遮光膜（遮光層）１１ａが形成される。第１遮光膜１１ａの膜厚は、例えば１５０〜２００ｎｍとなる。
【００８１】
次に、図５（ａ）に示すように、第１遮光膜１１ａを形成した基板本体１０Ａの表面上に、スパッタリング法、ＣＶＤ法などにより、第１の絶縁体層１２Ａを形成する。第１の絶縁体層１２Ａの材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。また、第１の絶縁体層１２Ａの膜厚は、少なくとも第１遮光膜１１ａの膜厚よりも厚く設定し、例えば、約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００８２】
次に、図５（ｂ）に示すように、第１の絶縁体層１２Ａの表面上に、スパッタリング法、ＣＶＤ法などにより、第１の絶縁体層１２Ａよりも研磨レートの低い（研磨されにくい）第２の絶縁体層１２Ｂを形成する。第１の絶縁体層１２Ａが酸化シリコンからなる場合には、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂの材料としては窒化シリコンを例示することができる。窒化シリコンの研磨レートは酸化シリコンの研磨レートの１／３〜１／５程度である。
【００８３】
第２の絶縁体層１２Ｂの膜厚は、第１の絶縁体層１２Ａとの研磨レートの差によって決定されるが、後述する研磨工程で過剰な研磨を抑制できる程度の厚さ、例えば５０〜１５０ｎｍ程度とする。
【００８４】
図５（ｂ）に示すように、第２の絶縁体層１２Ｂを形成した後の基板本体１０Ａの表面は、トランジスタ素子の形成領域においては凹凸を有するものとなり、トランジスタ素子の非形成領域においては平坦な凹部となっている。
【００８５】
次に、第２の絶縁体層１２Ｂを形成した基板本体１０Ａの表面をＣＭＰ（化学的機械研磨）法などの方法を用いて研磨する。
【００８６】
この工程において、トランジスタ素子の形成領域にのみ凸部が形成されているので、トランジスタ素子の形成領域において、研磨レートが低く研磨速度は遅いが、凸部表面の第２の絶縁体層１２Ｂは研磨される。凸部表面の第２の絶縁体層１２Ｂが除去された後は、凸部は研磨レートの低い第１の絶縁体層１２Ａで構成されているので、凸部の研磨が進行する。このとき、凹部表面は凸部よりも研磨レートの低い第２の絶縁体層１２Ｂで構成されているので、凹部表面が研磨されることを防止することができ、凸部のみを研磨することができる。
【００８７】
凸部が減少し、トランジスタ素子の非形成領域及び形成領域の凹部表面の第２の絶縁体層１２Ｂの高さに研磨が到達すると、図５（ｃ）に示すように、基板本体１０Ａの表面において、研磨レートの低い第２の絶縁体層１２Ｂの占める面積が増加し、研磨速度が低下するので、この時点で研磨を停止することにより、第１の絶縁体層１２Ａと、第１の絶縁体層１２Ａの表面上に部分的に形成され、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂとから構成され、表面が平坦化された第１層間絶縁膜（絶縁体層）１２が形成される。
【００８８】
なお、この工程において、トランジスタ素子の非形成領域及び形成領域の凹部表面の第２の絶縁体層１２Ｂを全く削らなくても良いし、若干削って薄くしてもよいが、少なくともトランジスタ素子の非形成領域及び形成領域の凹部表面に、第１の絶縁体層１２Ａが露出しないように研磨を行う。
【００８９】
次に、図６〜図１１に基づいて、表面が平坦化された第１層間絶縁膜１２を形成した基板本体１０ＡからＴＦＴアレイ基板１０を製造する方法について説明する。尚、図６〜図１１は各工程におけるＴＦＴアレイ基板の一部分を、図３と同様に、図２のＡ−Ａ’断面に対応させて示す工程図である。
【００９０】
また、図６（ａ）は、図５（ｃ）の一部分を取り出して異なる縮尺で示す図である。また、図６〜図１１においては、簡略化のため、第１層間絶縁膜１２を構成する第１の絶縁体層１２Ａ及び第２の絶縁体層１２Ｂの図示を省略する。
【００９１】
図６（ｂ）に示すように、表面が平坦化された第１層間絶縁膜（絶縁体層）１２を形成した図６（ａ）に示す基板本体１０Ａと単結晶シリコン基板２０６ａとの貼り合わせを行う。
【００９２】
貼り合わせに用いる単結晶シリコン基板２０６ａの厚さは例えば６００μｍであり、あらかじめ、単結晶シリコン基板２０６ａの基板本体１０Ａと貼り合わせる側の表面には、酸化膜層２０６ｂが形成されていると共に、水素イオン（Ｈ+）が例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて注入されている。酸化膜層２０６ｂは単結晶シリコン基板２０６ａの表面を０．０５〜０．８μｍ程度酸化することにより形成される。
【００９３】
貼り合わせ工程は、例えば３００℃で２時間熱処理することによって２枚の基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる基板本体１０Ａと単結晶シリコン基板２０６ａの熱膨張係数には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。
【００９４】
このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０６ａをウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板２０６ａの厚さが１５０μｍなるようエッチングを行った後、基板本体１０Ａとの貼り合わせを行い、さらに４５０℃にて再び熱処理し、貼り合わせ強度を高めることが望ましい。
【００９５】
次に、図６（ｃ）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板本体１０Ａから剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板２０６ａ中に導入された水素イオンによって、単結晶シリコン基板２０６ａの表面近傍のある層でシリコンの結合が分断されるために生じるものである。
【００９６】
熱処理は例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板本体１０Ａと分離し、基板本体１０Ａの表面上には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、単結晶シリコン層２０６は、前に述べた単結晶シリコン基板２０６ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。
【００９７】
なお、薄膜化した単結晶シリコン層２０６は、ここに述べた方法以外に、単結晶シリコン基板の表面を研磨してその膜厚を３〜５μｍとした後、さらにＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってその膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても得ることができる。
【００９８】
次に、図６（ｄ）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【００９９】
次に、図６（ｅ）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１００】
次に、図７（ａ）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）ドープする。
【０１０１】
次に、図７（ｂ）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2のドーズ量にて）ドープする。
【０１０２】
次に、図７（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図７（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図７（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
【０１０３】
次に、図７（ｄ）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａの表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／ｃｍ2のドーズ量にて）ドープする。
【０１０４】
次に、図８（ａ）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる
次に、図８（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。
【０１０５】
次に、図８（ｃ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングにより除去する。
【０１０６】
次に、図８（ｄ）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１０７】
続いて、図８（ｅ）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１０８】
次に、図９（ａ）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１０９】
続いて、図９（ｂ）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１１０】
次に、図９（ｃ）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１１】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１１２】
次に、図９（ｄ）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１３】
次に、図１０（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図１０（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１４】
次に、図１０（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１５】
次に、図１１（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１６】
次に、図１１（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１１（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１７】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１１８】
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。
【０１１９】
本実施形態の電気光学装置用基板の製造方法によれば、基板本体（光透過性基板）１０Ａの表面上において、トランジスタ素子の形成領域（画素部）にのみ第１遮光膜（遮光層）１１ａを形成し、第１遮光膜１１ａを形成した基板本体１０Ａの表面上に第１の絶縁体層１２Ａと第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂを順次積層形成してから基板本体１０Ａ表面の研磨を行うことにより、表面が平坦化された第１層間絶縁膜（絶縁体層）１２を形成することができるので、第１層間絶縁膜（絶縁体層）１２と単結晶シリコン層２０６とを貼り合わせた境界面にボイドを発生させないため、ＴＦＴ（トランジスタ素子）３０の特性の劣化を防止することができる。
【０１２０】
また、第１層間絶縁膜１２と単結晶シリコン層２０６との貼り合わせ強度を確保することができるので、ＴＦＴ（トランジスタ素子）３０を形成する工程において膜剥がれ等の不良が発生することを防止し、製品の歩留まりを向上させることができる。
【０１２１】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
【０１２２】
図３に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜を形成する。第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【０１２３】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２（図３参照）を形成する。以上のようにして、対向基板２０が製造される。
【０１２４】
最後に、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶装置が製造される。
【０１２５】
（液晶装置の全体構成）
上記のように構成された本実施形態の液晶装置の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板１０を対向基板２０側から見た平面図であり、図１３は、対向基板２０を含めて示す図１２のＨ−Ｈ’断面図である。
【０１２６】
図１２において、ＴＦＴアレイ基板１０の表面上には、シール材５２がその縁に沿って設けられており、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２７】
図１２に示すように、対向基板２０の表面上にはシール材５２の内側に並行させて、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。
【０１２８】
また、ＴＦＴアレイ基板１０において、シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。
【０１２９】
また、データ線駆動回路１０１を表示領域（画素部）の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線６ａは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【０１３０】
更にＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、ＴＦＴアレイ基板１０と対向基板２０間のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【０１３１】
また、ＴＦＴアレイ基板１０の表面上には更に、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の表面上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１３２】
また、対向基板２０の光が入射する側及びＴＦＴアレイ基板１０の光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１３３】
本実施形態の液晶装置がカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。
【０１３４】
しかしながら、対向基板２０の基板本体２０Ａの液晶層５０側表面上において、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。
【０１３５】
更に、対向基板２０の表面上に１画素に1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１３６】
なお、本実施形態における液晶装置では、従来と同様に入射光を対向基板２０側から入射させることとしたが、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設ける構成としているので、ＴＦＴアレイ基板１０側から入射光を入射させ、対向基板２０側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【０１３７】
従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、本実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。
【０１３８】
従って、上記実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１３９】
また、本実施形態の液晶装置は、本実施形態の電気光学装置用基板用基板の製造方法により製造されたＴＦＴアレイ基板（電気光学装置用基板）１０を備えたものであるので、第１層間絶縁膜（絶縁体層）１２と単結晶シリコン層２０６とを貼り合わせた境界面にボイドがなく、第１層間絶縁膜（絶縁体層）１２と単結晶シリコン層２０６との貼り合わせ強度が強く、ＴＦＴ（トランジスタ素子）３０の特性にばらつきや欠陥を生じることがない、性能の優れたものとなる。
【０１４０】
［第２実施形態］
（電気光学装置用基板の製造方法）
次に、本発明に係る第２実施形態の電気光学装置用基板の製造方法として、ＴＦＴアレイ基板の製造方法について説明する。
【０１４１】
本実施形態の電気光学装置用基板の製造方法において、第１実施形態の電気光学装置用基板の製造方法と異なる点は第１遮光膜の形成領域と、第１層間絶縁膜の形成方法のみである。
【０１４２】
したがって、図１４、図１５に基づいてＴＦＴアレイ基板の基板本体の表面上に第１層間絶縁膜を形成するまでの工程についてのみ説明する。図１４、図１５は第１実施形態の図４、図５に相当する図である。なお、図１５以降の製造工程、すなわち第１層間絶縁膜を形成した後の工程については第１実施形態において図６〜図１１に示したものと全く同様である。また、図１４、図１５において、第１実施形態と同じ構成要素については同じ参照符号を付し、説明は省略する。
【０１４３】
本実施形態においては、トランジスタ素子の形成領域のみならず、トランジスタ素子の非形成領域にもパターニングされていない第１遮光膜（遮光層）を形成する場合について説明する。
【０１４４】
なお、本実施形態において、トランジスタ素子の非形成領域とは、具体的には、トランジスタ素子の形成領域（画素部）の周辺領域に存在する、対向基板貼り合わせのためのシール材を塗布するシール領域や、データ線、走査線を駆動するための駆動回路の周辺部、入出力信号線を接続するための接続端子を形成する端子パッド領域等を指す。
【０１４５】
図１４（ａ）に示すように、第１実施形態と同様に、ＴＦＴアレイ基板１０の基板本体１０Ａの表面上に所定のパターンの第１遮光膜（遮光層）１１ａを形成する。本実施形態においては、トランジスタ素子の形成領域に所定のパターン（図２参照）の第１遮光膜（遮光層）１１ａを形成し、トランジスタ素子の非形成領域にはパターニングされていない第１遮光膜（遮光層）１１ａを形成する。第１遮光膜１１ａの膜厚は、例えば１５０〜２００ｎｍ程度とする。
【０１４６】
次に、図１４（ｂ）に示すように、第１実施形態と同様に、第１遮光膜（遮光層）１１ａを形成した基板本体１０Ａの表面上に、第１の絶縁体層１２Ａを形成する。第１の絶縁体層１２Ａの膜厚は、少なくとも第１遮光膜１１ａの膜厚よりも厚く設定し、例えば約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【０１４７】
次に、図１４（ｃ）に示すように、第１実施形態と同様に、第１の絶縁体層１２Ａの表面上に、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂを形成する。第２の絶縁体層１２Ｂの膜厚は、次の工程で形成する第３の絶縁体層１２Ｃとの研磨レートの差によって決定されるが、後述する研磨工程で過剰な研磨を抑制できる程度の厚さ、例えば５０〜１５０ｎｍ程度とする。
【０１４８】
次に、図１５（ａ）に示すように、第２の絶縁体層１２Ｂの表面上に、スパッタリング法、ＣＶＤ法などにより、第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃを形成する。第３の絶縁体層１２Ｃの膜厚は、少なくとも、第２の絶縁体層１２Ｂを形成した基板本体１０Ａ表面に形成された段差の高さよりも厚く設定する。すなわち、第３の絶縁体層１２Ｃの膜厚は、少なくとも第１遮光膜１１ａの膜厚より厚く設定し、例えば３００ｎｍ程度とする。
【０１４９】
第１の絶縁体層１２Ａ、第３の絶縁体層１２Ｃの材料としては酸化シリコン、第１の絶縁体層１２Ａ、第３の絶縁体層１２Ｃよりも研磨レートの低い第２の絶縁体層１２Ｂの材料としては窒化シリコンを例示することができる。窒化シリコンの研磨レートは酸化シリコンの研磨レートの１／３〜１／５程度である。
【０１５０】
第３の絶縁体層１２Ｃを形成した基板本体１０Ａの表面は、図１５（ａ）に示すように、トランジスタ素子の形成領域においては凹凸を有するものとなり、トランジスタの非形成領域においては平坦な凸部となっている。
【０１５１】
次に、第３の絶縁体層１２Ｃを形成した基板本体１０Ａの表面をＣＭＰ（化学的機械研磨）法などの方法により研磨する。
【０１５２】
この工程において、はじめにトランジスタ素子の形成領域の凸部及び非形成領域において、研磨レートの高い第３の絶縁体層１２Ｃが研磨される。その後、トランジスタ素子の形成領域の凸部及び非形成領域の第２の絶縁体層１２Ｂの高さに研磨が到達すると、基板本体１０Ａの表面における、研磨レートの低い第２の絶縁体層１２Ｂの占める面積が増加し、研磨速度が低下するので、この時点で研磨を停止することにより、図１５（ｂ）に示すように、第１の絶縁体層１２Ａと、第１の絶縁体層１２Ａの表面上に形成され、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂと、第２の絶縁体層１２Ｂの表面上に部分的に形成され、第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃとからなり、表面が平坦化された第１層間絶縁膜１２０が形成される。
【０１５３】
なお、この工程において、トランジスタ素子の非形成領域及び形成領域の凸部の第２の絶縁体層１２Ｂを全く削らなくても良いし、若干削って薄くしてもよいが、基板本体１０Ａの表面に、第１の絶縁体層１２Ａが露出しないように研磨を行う。
【０１５４】
本実施形態の電気光学装置用基板の製造方法によれば、基板本体（光透過性基板）１０Ａの表面上において、トランジスタ素子の非形成領域にも第１遮光膜（遮光層）１１ａを形成し、第１遮光膜（遮光層）１１ａを形成した基板本体１０Ａの表面上に第１の絶縁体層１２Ａと第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂと第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃとを形成してから基板本体１０Ａ表面の研磨を行うことにより、表面が平坦化された第１層間絶縁膜（絶縁体層）１２０を形成することができるので、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層とを貼り合わせた境界面にボイドを発生させないため、ＴＦＴ（トランジスタ素子）の特性の劣化を防止することができる。
【０１５５】
また、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層との貼り合わせ強度を確保できるので、ＴＦＴ（トランジスタ素子）を形成する工程において膜剥がれ等の不良が発生することを防止し、製品の歩留まりを向上させることができる。
【０１５６】
また、本実施形態の電気光学装置用基板の製造方法により、第１の絶縁体層１２Ａと、第１の絶縁体層１２Ａの表面上に形成され、第１の絶縁体層１２Ａよりも研磨レートの低い第２の絶縁体層１２Ｂと、第２の絶縁体層１２Ｂの表面上に部分的に形成され、第２の絶縁体層１２Ｂよりも研磨レートの高い第３の絶縁体層１２Ｃとから構成され、表面が平坦化された第１層間絶縁膜（絶縁体層）１２０を備え、ＴＦＴ（トランジスタ素子）を構成する半導体層が単結晶シリコン層から形成されたＴＦＴアレイ基板（電気光学装置用基板）を提供することができる。
【０１５７】
また、本実施形態の電気光学装置用基板用基板の製造方法により製造されたＴＦＴアレイ基板（電気光学装置用基板）を備えることにより、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層とを貼り合わせた境界面にボイドがなく、第１層間絶縁膜（絶縁体層）１２０と単結晶シリコン層との貼り合わせ強度が強く、トランジスタ素子の特性にばらつきや欠陥を生じることがない、性能の優れた液晶装置（電気光学装置）を提供することができる。
【０１５８】
なお、本実施形態においては、トランジスタ素子の非形成領域にパターニングされていない第１遮光膜（遮光層）を形成する場合についてのみ説明したが、トランジスタ素子の非形成領域に形成する第１遮光膜のパターンはトランジスタ素子の形成領域に形成される第１遮光膜と同じパターンなど、いかなるパターンであっても同等の効果を得ることができる。
【０１５９】
（電子機器）
上記の第１、第２実施形態の電気光学装置用基板の製造方法により製造される電気光学装置用基板を備えた液晶装置（電気光学装置）を用いた電子機器の一例として、投射型表示装置の構成について、図１６を参照して説明する。
【０１６０】
図１６において、投射型表示装置１１００は、第１、第２実施形態の電気光学装置用基板の製造方法により製造される電気光学装置用基板を備えた液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。
【０１６１】
本例の投射型表示装置の光学系には、光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１６２】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１６３】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１６４】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１６５】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１６６】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示を省略している駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１６７】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１６８】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１６９】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に第１遮光膜（遮光層）が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１７０】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１７１】
また、本実施形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１７に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１７２】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【０１７３】
【発明の効果】
以上説明したように、本発明の電気光学装置用基板の製造方法によれば、トランジスタ素子の形成領域にのみ遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的大きい場合には、遮光層を形成した光透過性基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層を形成してから基板表面を研磨し、トランジスタ素子の非形成領域にも遮光層を形成する場合など、光透過性基板の表面における凹部の面積が比較的小さい場合には、遮光層を形成した光透過性基板上に第１の絶縁体層と、第１の絶縁体層よりも研磨レートの低い（研磨されにくい）第２の絶縁体層と、第２の絶縁体層より研磨レートの高い（研磨されやすい）第３の絶縁体層を形成してから基板表面を研磨することにより、第２の絶縁体層の存在によって、過剰に研磨される部分が生じることを防止することができるので、絶縁体層の表面を平坦化することができる。
【０１７４】
また、本発明の電気光学装置用基板の製造方法により製造される電気光学装置用基板及びこの電気光学装置用基板を備えた電気光学装置は、絶縁体層表面が平坦化されているので、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドがなく、絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、トランジスタ素子の特性にばらつきや欠陥を生じることがない、性能の優れたものとなる。
【０１７５】
また、本発明の電気光学装置を備えることにより、性能の優れた電子機器を提供することができる。
【図面の簡単な説明】
【図１】 図１は、本発明に係る第１実施形態の電気光学装置において、画素部を構成する各種素子、配線等の等価回路図である。
【図２】 図２は、本発明に係る第１実施形態の電気光学装置において、ＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図３は、図２のＡ−Ａ’断面図である。
【図４】 図４（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図５】 図５（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図６】 図６（ａ）〜（ｅ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図７】 図７（ａ）〜（ｄ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図８】 図８（ａ）〜（ｅ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図９】 図９（ａ）〜（ｄ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１０】 図１０（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１１】 図１１（ａ）〜（ｃ）は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１２】 図１２は、本発明に係る第１実施形態の電気光学装置用基板の製造方法を用いて製造された電気光学装置用基板を備えた電気光学装置のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。
【図１３】 図１３は、図１２のＨ−Ｈ’断面図である。
【図１４】 図１４（ａ）〜（ｃ）は、本発明に係る第２実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１５】 図１５（ａ）、（ｂ）は、本発明に係る第２実施形態の電気光学装置用基板の製造方法を示す工程図である。
【図１６】 図１６は、本発明に係る第１、第２実施形態の電気光学装置用基板の製造方法により製造された電気光学装置用基板を備えた電気光学装置を用いた電子機器の一例である投射型表示装置の構成図である。
【図１７】 図１７（ａ）、（ｂ）は、従来の課題を説明するための図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１０…ＴＦＴアレイ基板
２０…対向基板
１０Ａ、２０Ａ…基板本体（光透過性基板）
１１ａ…第１遮光膜（遮光層）
１２、１２０…第１層間絶縁膜（絶縁体層）
１２Ａ…第１の絶縁体層
１２Ｂ…第２の絶縁体層
１２Ｃ…第３の絶縁体層
３０…画素スイッチング用ＴＦＴ（トランジスタ素子）
５０…液晶層（電気光学材料層）
２０６…単結晶シリコン層
Claims (9)
- 光透過性基板上に遮光層を形成する工程と、
前記遮光層をトランジスタ素子の形成領域にパターニングする工程と、
前記パターニングされた遮光層上に、前記パターニングされた遮光層の厚みに起因する凸部と、隣合う該凸部間に凹部とを有する絶縁体層を形成する工程と、
前記絶縁体層の表面を研磨する工程と、
表面を研磨した前記絶縁体層の表面に単結晶シリコン層を貼り合わせる工程と、
前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、
前記絶縁体層を形成する工程は、
前記パターニングされた遮光層上に、第１の絶縁体層を形成する工程と、
前記第１の絶縁体層上に、該第１の絶縁体層よりも研磨レートの低い第２の絶縁体層を形成する工程とを有し、
前記研磨する工程において、前記凹部に形成された前記第２の絶縁体層の表面と同一面となるように、前記凸部の第１及び第２の絶縁体層を研磨し、当該凸部を除去することを特徴とする電気光学装置用基板の製造方法。 - 前記遮光層をパターニングする工程において、トランジスタ素子の形成領域にのみ遮光層を形成することを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
- 光透過性基板上に遮光層を形成する工程と、
前記遮光層をトランジスタ素子の形成領域にパターニングする工程と、
前記パターニングされた遮光層上に、前記パターニングされた遮光層の厚みに起因する凸部と、隣合う該凸部間に凹部とを有する絶縁体層を形成する工程と、
前記絶縁体層の表面を研磨する工程と、
表面を研磨した前記絶縁体層の表面に単結晶シリコン層を貼り合わせる工程と、
前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、
前記絶縁体層を形成する工程は、
前記パターニングされた遮光層上に、第１の絶縁体層を形成する工程と、
前記第１の絶縁体層上に、該第１の絶縁体層よりも研磨レートの低い第２の絶縁体層を形成する工程と、
前記第２の絶縁体層上に、該第２の絶縁体層よりも研磨レートの高い第３の絶縁体層を前記パターニングされた遮光層の厚みに起因して前記第２の絶縁体層に形成された段差の高さよりも厚く形成する工程とを有し、
前記研磨する工程において、前記第３の絶縁体層を研磨して前記凸部の第２の絶縁体層を露出させてから研磨を停止することを特徴とする電気光学装置用基板の製造方法。 - 光透過性基板上に、少なくとも所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板であって、
前記絶縁体層が、酸化シリコンからなる第１の絶縁体層と、該第１の絶縁体層上に前記遮光層と重ならないように部分的に形成され、該第１の絶縁体層よりも研磨レートの低い窒化シリコンからなる第２の絶縁体層とから構成され、表面が研磨により平坦化されたものであるとともに、
前記トランジスタ素子を構成する半導体層が単結晶シリコン層から形成されたものであることを特徴とする電気光学装置用基板。 - 前記遮光層がトランジスタ素子の形成領域にのみ形成されたことを特徴とする請求項４に記載の電気光学装置用基板。
- 光透過性基板上に、所定のパターンの遮光層と絶縁体層とトランジスタ素子とを順次具備する電気光学装置用基板であって、
前記絶縁体層が、酸化シリコンからなる第１の絶縁体層と、該第１の絶縁体層の表面上に形成され、該第１の絶縁体層よりも研磨レートの低い窒化シリコンからなる第２の絶縁体層と、該第２の絶縁体層の表面上に前記遮光層と重ならないように部分的に形成され、該第２の絶縁体層よりも研磨レートの高い酸化シリコンからなる第３の絶縁体層とから構成され、表面が研磨により平坦化されたものであるとともに、
前記トランジスタ素子を構成する半導体層が単結晶シリコン層から形成されたものであることを特徴とする電気光学装置用基板。 - 前記遮光層がトランジスタ素子の非形成領域にも形成されたことを特徴とする請求項６に記載の電気光学装置用基板。
- 請求項４から請求項７までのいずれか１項に記載の電気光学装置用基板と、
該電気光学装置用基板のトランジスタ素子が形成された面と対向するように配置された他の光透過性基板を具備し、
これら２枚の光透過性基板の間に挟持された電気光学材料層を具備することを特徴とする電気光学装置。 - 請求項８に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291005A JP4843840B2 (ja) | 2000-09-25 | 2000-09-25 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
| US09/945,830 US6661025B2 (en) | 2000-09-22 | 2001-09-05 | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| TW090122518A TW510056B (en) | 2000-09-22 | 2001-09-11 | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| KR10-2001-0058728A KR100454515B1 (ko) | 2000-09-22 | 2001-09-21 | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 |
| CNB01137232XA CN1165967C (zh) | 2000-09-22 | 2001-09-22 | 制备电光装置衬底的方法、电光装置衬底、电光装置以及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291005A JP4843840B2 (ja) | 2000-09-25 | 2000-09-25 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100779A JP2002100779A (ja) | 2002-04-05 |
| JP4843840B2 true JP4843840B2 (ja) | 2011-12-21 |
Family
ID=18774152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291005A Expired - Fee Related JP4843840B2 (ja) | 2000-09-22 | 2000-09-25 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4843840B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3909583B2 (ja) * | 2001-08-27 | 2007-04-25 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3072326B2 (ja) * | 1990-09-25 | 2000-07-31 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JP3531415B2 (ja) * | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JP2002094078A (ja) * | 2000-06-28 | 2002-03-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2000
- 2000-09-25 JP JP2000291005A patent/JP4843840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002100779A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3909583B2 (ja) | 電気光学装置の製造方法 | |
| JP4092851B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 | |
| JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP4333176B2 (ja) | トランジスタの製造方法、電気光学基板、電気光学装置、電子機器 | |
| JP2003158270A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |