JP2004296487A - トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 - Google Patents

Abstract

【課題】耐圧が高く、ゲート電極同士の短絡が確実に防止されたトランジスタを簡素なプロセスで製造できるようにする。
【解決手段】まず、ＳＩＭＯＸ手法を用いて半導体基板２０６の内部に絶縁層２０７，２０８を形成し、この半導体基板２０６を絶縁基板１０Ａに貼り合わせる。次に、半導体基板２０６を、絶縁層２０７，２０８を含む表層部を除いて絶縁基板１０Ａから分離（剥離）することで、絶縁層２０７により絶縁された半導体膜２０６ｃ，２０６ｄの積層膜を形成する。そして、一方の半導体膜２０６ｃをパターニングして能動層となる半導体膜を形成するとともに、他方の半導体膜２０６ｄをパターニングしてゲート電極を形成する。
【選択図】 図５

Description

【０００１】
【発明の属する技術分野】
本発明は、トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器に関するものである。
【０００２】
【従来の技術】
液晶装置等の表示装置の分野では、各画素に薄膜トランジスタを設けたアクティブマトリクス型のものが多用されている。中でも、単結晶シリコンにより能動層を形成したトランジスタは、高集積化が可能なことから、プロジェクタのライトバルブ等に適用されている。
このような薄膜トランジスタを形成する方法として、従来、特許文献１のような方法が知られている。この方法では、まず、ＳＯＩ技術を用いて絶縁基板上に単結晶シリコン膜を形成し、これをパターニングして能動層となる半導体膜を形成する。次に、この半導体膜を熱酸化してゲート絶縁膜を形成し、この上にドープトポリシリコンを成膜する。そして、このポリシリコン膜をパターニングしてゲート電極を形成する。
【０００３】
【特許文献１】
特開平４−６１２７６号公報
【０００４】
【発明が解決しようとする課題】
ところで、上述のようにポリシリコンを成膜／パターニングしてゲート電極を形成する場合、基板の裏面にもポリシリコンが成膜されてしまい、光透過率の低下要因となる。このため、基板裏面のポリシリコンを除去するためのフォトプロセスが必要となり、製造工程が煩雑となる。
また、ポリシリコンをパターニングする際に、図１４に示すように、半導体膜Ｆ１の側部にドープトポリシリコンＫが一部残渣として堆積し、高電位線と低電位線のゲート電極Ｆ３同士が短絡して周辺駆動回路の正常動作を阻害する虞がある。
さらに、熱酸化によりゲート絶縁膜Ｆ２を形成する場合、図１４に示すように、半導体膜Ｆ１の端面上部Ｅが熱酸化処理時の応力集中等により鋭角形状をなし、この鋭角となった部分のゲート絶縁膜Ｆ２の膜厚が薄くなる結果、トランジスタの耐圧が低下するという課題もあった。
【０００５】
本発明は、上記の課題に鑑み創案されたもので、耐圧が高く、ゲート電極同士の短絡が確実に防止されたトランジスタを簡素なプロセスで製造できるようにしたトランジスタの製造方法及びこの製造方法により製造されたトランジスタ並びにこのトランジスタを備えた電気光学装置、投射型表示装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明のトランジスタの製造方法は、半導体基板からなる第１の基板の内部に絶縁層を形成する工程と、上記第１の基板を第２の基板に貼り合わせる工程と、上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板上に上記絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、上記半導体の積層膜における最上層の半導体膜をパターニングしてゲート電極を形成する工程とを備えたことを特徴とする。
【０００７】
上述したように、従来の製造方法では、第１の基板と第２の基板との貼り合わせ及び分離の工程により第２の基板上に第１の基板の表層部の半導体を転写し、その後、この半導体膜を熱酸化してゲート絶縁膜を形成し、更に、このゲート絶縁膜の上にゲート電極となる半導体膜を成膜していた。これに対して、本製造方法では、上記貼り合わせ及び分離の工程の前に、予め第１の基板の内部にＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ ＯＸｙｇｅｎ）等の手法を用いて（即ち、イオン打ち込みにより）絶縁層を形成し、その後、貼り合わせ及び分離の工程により、この絶縁層を含む第１の基板の表層部（即ち、上記絶縁層と、上記絶縁層に対して貼り合わせ面側の第１の半導体膜と、上記絶縁層に対して貼り合わせ面と反対側の第２の半導体膜）を第２の基板に転写している。これにより、第２の基板の上には、上記絶縁層により互いに絶縁された第１の半導体膜と第２の半導体膜との積層膜が形成され、この積層膜の内、最上層の半導体膜（第２の半導体膜）がパターニングされてゲート電極となる。
【０００８】
すなわち、本製造方法では、イオン打ち込みにより第１の基板の内部にゲート絶縁膜となる絶縁層を形成し、この絶縁層により上下の層に絶縁分離された半導体の積層膜を第２の基板に転写することで、トランジスタの能動層となる半導体膜とゲート電極とを同時に形成している。このように本製造方法では、成膜によらずにゲート電極を形成できるため、基板裏面にポリシリコンが成膜されたり、ポリシリコンの残渣によりゲート電極同士が短絡したりする等の問題は生じない。また、本製造方法では、イオン打ち込み等により均一な膜厚のゲート絶縁膜を形成できるため、熱酸化によりゲート絶縁膜を形成する従来の方法に比べて、トランジスタの耐圧を高めることができる。
【０００９】
なお、一般にＳＩＭＯＸ手法とは、シリコン基板の内部に酸素イオンを注入し熱処理することで基板内部に埋め込みシリコン酸化膜を形成する手法をいうが、本明細書では、酸素イオンの他に窒素イオン等、シリコンと結合して絶縁層を形成するイオンを注入し熱処理することで基板内部に絶縁層を形成する手法としてＳＩＭＯＸ手法を定義する。
【００１０】
ところで、上述の方法では、所望の膜厚のゲート電極を得るために、第２の半導体膜をＣＭＰ（化学的機械研磨）法により薄膜化することができるが、基板面内におけるゲート電極の膜厚均一性を高めるために、第１の基板においてゲート絶縁膜となる上記絶縁層よりも下層側の位置に、イオン打ち込み等により、もう一層絶縁層を形成してもよい。すなわち、本製造方法は、例えば半導体基板からなる第１の基板に異なる深さで２回のイオン打ち込みを行なう等して、上記第１の基板の内部に複数の絶縁層を形成する工程と、上記第１の基板を第２の基板に貼り合わせる工程と、上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板上に上記各絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、上記半導体の積層膜における最上層の半導体膜をパターニングしてゲート電極を形成する工程とを備えたことを特徴とする。
【００１１】
本製造方法では、第１の基板の内部に２層の絶縁膜（以下、これらを区別するために、貼り合わせ面に近い位置から順に、第１の絶縁層、第２の絶縁層という）が形成され、その後、貼り合わせ及び分離の工程により、これらの絶縁層を含む第１の基板の表層部（即ち、第１の絶縁層に対して貼り合わせ面側の第１の半導体膜と、第１の絶縁層と、２層の絶縁層に挟まれた第２の半導体膜と、第２の絶縁層と、第２の絶縁層に対して貼り合わせ面と反対側の第３の半導体膜）を第２の基板に転写している。これにより、第２の基板の上には、上記２層の絶縁層により互いに絶縁された第１〜第３の半導体の積層膜が形成され、この積層膜の内、第２の半導体膜がパターニングされてゲート電極となる。
【００１２】
このように本製造方法では、イオン打ち込みにより平坦性の高い２層の絶縁層を形成し、これらの絶縁層に挟まれた第２の半導体膜をパターニングしてゲート電極を形成しているため、ＣＭＰ法等の機械的方法を用いて平坦化する場合に比べて、基板面内における膜厚均一性を格段に高めることができる。なお、第３の半導体膜はエッチングにより除去されるが、この際、選択比の高いエッチング液を用いることで、第２の絶縁層がエッチストッパとして機能し、第２の半導体膜の膜厚均一性を確実に担保することができる。
【００１３】
なお、上述の各方法では、上記第１の基板を上記第２の基板に貼り合わせる工程の前に、上記半導体の積層膜のうちチャネルが形成される層にイオンを注入する工程を設けてもよい。
また、上記第１の基板を上記第２の基板に貼り合わせる工程の前に、上記半導体の積層膜のうち上記ゲート電極が形成される層にイオンを注入する工程を設けてもよい。なお、このゲート電極へのドープは上記貼り合わせ工程の後でもよい。
【００１４】
本発明のトランジスタは、上述の方法により製造されたことを特徴とする。また、本発明の電気光学基板は、このトランジスタを備えたことを特徴とする。また、本発明の電気光学装置は、上述の電気光学基板を備えたことを特徴とする。さらに、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。これにより、これらのデバイスの信頼性を高めることができる。
【００１５】
【発明の実施の形態】
［第１実施形態］
［電気光学装置用基板および電気光学装置］
図１は、本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図２は、図１のＡ−Ａ’断面図である。
【００１６】
図１，図２に示す液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略記する）アレイ基板１０と、これに対向配置された他方の基板をなす対向基板２０とを備えている。
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素とともに対向基板２０の側から見た状態を示している。図１に示すように、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側には、シール材５１に並行して額縁としての遮光膜５３が設けられている。また、図１において、符号５２は、表示領域を示している。表示領域５２は、額縁としての遮光膜５３の内側の領域であり、液晶パネルの表示に使用する領域である。また、符号５４は、表示領域の外側の領域である非表示領域を示している。
【００１７】
非表示領域５４には、データ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられ、プリチャージ回路１０３が残る一辺に沿って設けられている。さらに、データ線駆動回路１０１、プリチャージ回路１０３、走査線駆動回路１０４と外部回路接続端子１０２との間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部に対応する位置には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、シール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。
【００１８】
また、図２に示すように、ＴＦＴアレイ基板１０は、石英などの光透過性の絶縁基板からなる基板本体１０Ａと、その液晶層５０側表面上に形成され、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜などの透明導電性膜からなる画素電極９ａと、表示領域に設けられた画素スイッチング用ＴＦＴ（スイッチング素子）３０と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜１６とを主体として構成されている。
【００１９】
他方、対向基板２０は、石英からなる基板本体２０Ａと、その液晶層５０側表面上に形成された対向電極２１と、配向膜２２と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜２３、および、遮光膜２３と同じかあるいは異なる材料からなる額縁としての遮光膜５３とを主体として構成されている。
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。
【００２０】
また、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面上において、各画素スイッチング用ＴＦＴ３０に対応する位置には、第１遮光膜１１ａが設けられている。また、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するために設けられるものである。
【００２１】
図２に示すように、画素スイッチング用ＴＦＴ３０はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線３ａからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ａ’、走査線３ａと半導体膜１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体膜１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体膜１ａの高濃度ソース領域（ソース領域）１ｄ並びに高濃度ドレイン領域１ｅ（ドレイン領域）を備えている。
また、この液晶パネルにおいては、半導体膜１ａは単結晶シリコンからなり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術により絶縁基板１０Ａ上に形成されている。このように、トランジスタの能動層となる半導体膜１ａに単結晶シリコンを用いることで、トランジスタの高性能化及び高集積化を図ることができる。
【００２２】
また、図２に示すように、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄへ通じるコンタクトホール５及び画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。さらに、データ線６ａ及び第２層間絶縁膜４の上には、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。また、画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００２３】
［電気光学装置の製造方法］
次に、本発明の電気光学装置の製造方法の一例として、図１，図２に示した液晶パネルを製造する方法を、図３〜図１０を参照して説明する。
まず、図３（ａ）に示すように、単結晶シリコン基板２０６の表面に、熱酸化により酸化膜２０６ｂを形成する。なお、単結晶シリコン基板２０６には、予め水素イオン（Ｈ^＋）が打ち込まれており、水素イオンが注入された部分（図３（ａ）の点線で示す位置）において表層部の半導体が基板から剥離し易くなっている。水素イオンは例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０^１６／ｃｍ^２にて注入されている。
【００２４】
次に、図３（ｂ），図３（ｃ）に示すように、画素スイッチング用ＴＦＴ３０の半導体膜１ａに対応する位置（即ち、能動層の形成される位置）に酸素（Ｏ⁻）又は窒素イオン（Ｎ⁻）２１１，２１２を注入し（各イオン２１１，２１２の注入位置をそれぞれ２０７′，２０８′で示す）、熱処理により単結晶シリコン基板２０６の内部に埋め込み絶縁層（第１の絶縁層）２０７，絶縁層（第２の絶縁層）２０８を形成する（図３（ｄ）参照）。
【００２５】
絶縁層２０７と酸化膜２０６ｂとに挟まれた領域の半導体膜（第１の半導体膜）２０６ｃは最終的にＴＦＴ３０の能動層を構成する半導体膜１ａとなるため、トランジスタの光リーク耐性を高めるために、基板２０６における絶縁層２０７の形成位置（即ち、イオン２１１の打ち込みの深さ）は３０ｎｍ以上１００ｎｍ以下（例えば５５ｎｍ）であることが好ましい。また、絶縁層２０７，２０８に挟まれた領域の半導体膜（第２の半導体膜）２０６ｄは最終的にゲート電極３ａとなるため、絶縁層２０８の形成位置（即ち、イオン２１２の打ち込みの深さ）は絶縁層２０７の形成位置よりも３５０ｎｍ程度深い位置とすることが好ましい。さらに、絶縁層２０７は最終的にゲート絶縁膜２となるため、絶縁層２０７の膜厚は３０ｎｍ以上８０ｎｍ以下（例えば６０ｎｍ）であることが好ましい。
【００２６】
このような層構造を実現するためのイオン打ち込み条件としては、例えばイオン２１１の加速度を１０ｋｅＶ以上５０ｋｅＶ以下（例えば２５ｋｅＶ）とし、注入量を１×１０^１７ｋｅＶ〜９×１０^１８ｋｅＶ（好ましくは１．８×１０^１８ｋｅＶ）とすることが好ましい。また、イオン２１２の加速度を１５０ｋｅＶ以上２５０ｋｅＶ以下（例えば２２０ｋｅＶ）とし、注入量を１×１０^１７ｋｅＶ〜９×１０^１８ｋｅＶ（好ましくは１．８×１０^１８ｋｅＶ）とすることが好ましい。なお、打ち込むイオン２１１，２１２は、酸素イオンや窒素イオンに限らず、シリコンと結合して絶縁層を形成するものであればよい。
次に、図３（ｅ）に示すように、能動層となる半導体膜２０６ｃにＢ（ボロン）等のＩＩＩ族元素のドーパント２１３を低濃度で例えば、Ｂイオンを約２０ｋｅＶ〜１２０ｋｅＶ（好ましくは８５ｋｅＶ）の加速度で１×１０^１０／ｃｍ^２〜９×１０^１２／ｃｍ^２（好ましくは１×１０^１２／ｃｍ^２のドーズ量にて）ドープ（チャネルドープ）する。
【００２７】
一方、図４（ａ）に示すように、ＴＦＴアレイ基板１０の基板本体となる石英基板１０Ａを用意し、この基板１０Ａの表面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積することにより、遮光層１１を形成する。
次に、基板本体１０Ａの表面上の全面にフォトレジストを形成し、最終的に形成する第１遮光膜１１ａのパターンを有するフォトマスクを用いてフォトレジストを露光する。その後、フォトレジストを現像することにより、図４（ｂ）に示すように、最終的に形成する第１遮光膜１１ａのパターンを有するフォトレジスト３０１を形成する。
【００２８】
次に、フォトレジスト３０１をマスクとして遮光層１１のエッチングを行い、その後、フォトレジスト３０１を剥離することにより、基板本体１０Ａの表面上において、画素スイッチング用ＴＦＴ３０の形成領域に、図２に示すような所定のパターンの第１遮光膜１１ａを形成する（図４（ｃ）参照）。なお、第１遮光膜１１ａの膜厚は、例えば１５０〜２００ｎｍとする。
【００２９】
次に、図４（ｄ）に示すように、遮光膜１１ａを形成した基板本体１０Ａの表面に、スパッタリング法、ＣＶＤ法などにより、第１層間絶縁膜１２を形成する。第１層間絶縁膜１２の材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。このとき、遮光膜１１ａの形成された領域には、第１層間絶縁膜１２の表面に凸部１２ａが形成されるため、図４（ｅ）に示すように、第１層間絶縁膜１２の表面をＣＭＰ（化学的機械研磨）法等の方法を用いて研磨し平坦化する。第１層間絶縁膜１２の膜厚は例えば４００ｎｍ〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【００３０】
次に、図５（ａ）に示すように、単結晶シリコン基板２０６の酸化膜２０６ｂを介して、基板本体１０Ａと単結晶シリコン基板２０６とを貼り合わせる。この貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚の基板１０Ａ，２０６を直接貼り合わせる方法を採用することができる。なお、図５（ａ）では、図４（ｅ）の基板本体１０Ａの一部を取り出して異なる尺度で示している。
【００３１】
なお、貼り合わせ強度をさらに高めるためには、熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる基板本体１０Ａの熱膨張係数と単結晶シリコン基板２０６の熱膨張係数とには大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。クラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０６を、ウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くし、その後、さらに高温の熱処理を行うことが望ましい。例えば、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板２０６の厚さが１５０μｍとなるようにエッチングし、その後、基板本体１０Ａとの貼り合わせを行い、さらに４５０℃にて再び熱処理することにより貼り合わせ強度を高めることが望ましい。
【００３２】
次に、図５（ｂ）に示すように、貼り合わせた単結晶シリコン基板２０６の貼り合わせ面側の酸化膜２０６ｂと、埋め込み絶縁層２０７，２０８及びこれらの絶縁層を介して積層された半導体膜２０６ｃ、２０６ｄとを残したまま、単結晶シリコン基板２０６を基板本体１０Ａから剥離（分離）するための熱処理を行なう。
この基板の剥離現象は、単結晶シリコン基板２０６中に導入された水素イオンによって、単結晶シリコン基板２０６の表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行なうことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６が基板本体１０Ａと分離し、基板本体１０Ａの表面上には埋め込み絶縁層２０６ｃにより絶縁された単結晶シリコンからなる半導体膜２０６ｃ、２０６ｄの積層膜が形成される。
【００３３】
次に、図５（ｃ）に示すように、絶縁層２０８の上に残存するシリコンを選択比の高いエッチング液を用いて除去する。この際、絶縁層２０８がエッチストッパとして機能し、選択比によって絶縁層２０８が露出した時点でエッチングが止まる。
次に、図６（ａ）に示すように、ゲート電極３ａとなる半導体膜２０６ｄにリン（Ｐ）を熱拡散し、半導体膜２０６ｄを導電化する。
次に、図６（ｂ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程により、図２に示すような形状の走査線３ａ（ゲート電極）を形成する。そして、更に、図６（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程により、半導体膜２０６ｃ，絶縁層２０７をパターニングし、図２に示すような形状の半導体膜１ａ，ゲート絶縁膜２を形成する。
【００３４】
次に、図７（ａ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０にＬＤＤ領域を形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０^１２／ｃｍ^２のドーズ量にて）ドープし、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【００３５】
続いて、図７（ｂ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いレジスト３０４を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント３０５を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０^１５／ｃｍ^２のドーズ量にて）ドープする。以上により、ＬＤＤ構造の薄膜トランジスタ（半導体装置）３０が製造される。
【００３６】
次に、図７（ｃ）に示すように、走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
この後、チャネル領域１ａ′，高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【００３７】
次に、図８（ａ）に示すように、データ線に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。
次に、図８（ｂ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を、金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積する。
さらに、図８（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００３８】
次に、図９（ａ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【００３９】
次に、図９（ｂ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。
次に、図１０（ａ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、続いて、図１０（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００４０】
そして、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６を形成する。
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。
【００４１】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶パネルを製造する方法について説明する。
図２に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、遮光膜２３及び周辺見切りとしての遮光膜５３を形成する。遮光膜２３及び周辺見切りとしての遮光膜５３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、これらの遮光膜２３、５３は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【００４２】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。以上のようにして、対向基板２０が製造される。
【００４３】
そして、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材５１により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成する。以上により、上記構造の液晶パネルが製造される。
そして、最後に、対向基板２０の投射光が入射する側およびＴＦＴアレイ基板１０の出射光が出射する側に各々、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（ＶｅｒｔｉｃａｌｌｙＡｌｉｇｎｅｄ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【００４４】
上述したように、本実施形態では、基板１０Ａ，２０６の貼り合わせ及び分離の工程の前に、ＳＩＭＯＸ手法を用いて予め半導体基板２０６の内部にゲート絶縁膜となる埋め込み絶縁層２０７を形成し、この絶縁層２０７により互いに絶縁された半導体の積層膜を基板１０Ａに転写することで、ＴＦＴ３０の能動層となる半導体膜２０６ｃとゲート電極となる半導体膜２０６ｄとを基板１０Ａ上に同時に形成している。このため、ポリシリコンの成膜により別途ゲート電極を形成したり、基板１０Ａの裏面に回り込んで成膜されたポリシリコンを除去したりする工程を省略でき、製造工程を大幅に簡略化できる。勿論、ポリシリコンの残渣によりゲート電極同士が短絡したりすることがないため、従来よりも信頼性の高いトランジスタを製造することができる。
【００４５】
また、本実施形態では、イオン打ち込みにより膜厚の均一なゲート絶縁膜を形成できるため、熱酸化によりゲート絶縁膜を形成する従来の方法に比べて、トランジスタの耐圧を高めることができる。
さらに、本実施形態では、イオン打ち込みにより平坦性の高い埋め込み絶縁層２０７，２０８を形成し、これらの絶縁層２０７，２０８に挟まれた半導体膜２０６ｄをパターニングしてゲート電極３ａを形成しているため、膜厚均一性の極めて高いゲート電極３ａが得られる。また、半導体膜２０６ｄの上に絶縁層２０８が配置されることで、絶縁層２０８の上に残存するシリコンをエッチング除去する際に、この絶縁層２０８がエッチストッパとして機能し半導体膜２０６ｄを保護するため、半導体膜２０６ｄの膜厚均一性を確実に担保することができる。
【００４６】
［第２実施形態］
次に、図１１，図１２を参照しながら本発明の第２実施形態について説明する。なお、本実施形態では、上記第１実施形態と同様の部材については同じ符号を付し、その説明を省略する。
【００４７】
本実施形態は、上記第１実施形態における電気光学基板の製造方法において、図３（ｃ）のイオン注入工程を省略したものである。すなわち、本実施形態では、図１１（ａ）に示すように、まず、単結晶シリコン基板２０６の表面に、熱酸化により酸化膜２０６ｂを形成し、続いて、図１１（ｂ）に示すように、画素スイッチング用ＴＦＴ３０の半導体膜１ａに対応する位置（即ち、能動層の形成される位置）に酸素（Ｏ⁻）又は窒素イオン（Ｎ⁻）２１１を注入する（イオン２１１の注入位置を２０７′で示す）。そして、図１１（ｃ）に示すように、熱処理により、単結晶シリコン基板２０６の内部に埋め込み絶縁層２０７を形成する。
【００４８】
次に、図１１（ｄ）に示すように、能動層となる半導体膜２０６ｃにＢ（ボロン）等のＩＩＩ族元素のドーパント２１３を低濃度で例えば、Ｂイオンを約２０ｋｅＶ〜１２０ｋｅＶ（好ましくは８５ｋｅＶ）の加速度で１×１０^１０／ｃｍ^２〜９×１０^１２／ｃｍ^２（好ましくは１×１０^１２／ｃｍ^２のドーズ量にて）ドープ（チャネルドープ）する。
そして、図１２（ａ）に示すように、遮光膜１１ａ及び第１層間絶縁膜１２の形成された基板本体１０Ａと、チャネルドープを行なった単結晶シリコン基板２０６とを貼り合わせる。
【００４９】
次に、図１２（ｂ）に示すように、埋め込み絶縁層２０７の上に一部単結晶シリコンを残したまま、単結晶シリコン基板２０６を基板本体１０Ａから剥離（分離）するための熱処理を行なう。
そして、ＣＭＰ法等の方法を用いて絶縁層２０７上のシリコンを薄膜化し、半導体膜２０６ｄを得る。この半導体膜２０６ｄは最終的にゲート電極３ａとなるため、その膜厚は２００ｎｍ以上５００ｎｍ（例えば３５０ｎｍ）であることが好ましい。
以後の工程は、図６〜図１０に示したものと同様である。なお、本実施形態では、半導体膜２０６ｄ（即ち、ゲート電極３ａ）の上に絶縁層２０８は形成されないが、以後の工程に支障を生じることはない。
【００５０】
したがって、本実施形態でも、信頼性の高いトランジスタを製造することができる。また、本実施形態では、エッチストッパとなる絶縁層２０８を形成せず、ＣＭＰ法により半導体膜２０６ｄを薄膜化及び平坦化しているため、基板面内におけるゲート電極３ａの膜厚均一性は上記第１実施形態に方法に比べて若干劣るものの、製造工程を簡略化することができる。
【００５１】
［投射型表示装置］
次に、本発明の電子機器の一例として、上述の電気光学装置を備えた投射型表示装置の例について説明する。
図１３は、本発明の投射型表示装置の一例を示した概略構成図である。図１３において、投射型表示装置１１００は、上述した液晶パネル（電気光学装置）を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇおよび９６２Ｂとして用いた投射型表示装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、光源装置（光源）９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射光学系としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【００５２】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。したがって、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【００５３】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４から色合成プリズム９１０の側に出射される。
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【００５４】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示しない駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。なお、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶パネル９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【００５５】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【００５６】
このような投射型表示装置は、ライトバルブとして本発明の実施形態の液晶パネル（電気光学装置）９６２Ｒ、９６２Ｇ、９６２Ｂを備えているため、信頼性の高い投射型表示装置を実現できる。
【００５７】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記実施形態では、画素部のＴＦＴ３０を製造する方法について説明したが、周辺駆動回路部を構成するトランジスタの製造方法に上記方法を適用することも可能である。この場合、各トランジスタの要求性能の違いに応じて、能動層となる半導体膜１ａの膜厚を変えることが好ましい。具体的には、周辺駆動回路部を構成するトランジスタでは、能動層厚を１００ｎｍ以上３００ｎｍ以下とすることが好ましい。能動層厚を１００ｎｍ以上とすることで、十分な耐電圧性能が得られる。一方、能動層厚が３００ｎｍよりも厚いと、能動層の電気抵抗が小さくなりすぎてしまい、トランジスタの電気特性が低下する虞がある。なお、画素部と周辺駆動回路部とで能動層厚を変える場合には、半導体基板２０６におけるそれぞれのトランジスタの形成領域に、異なる深さでイオン２１１を打ち込めばよい。この際、イオン２１２もそれに応じて異なる深さに打ち込むようにする。
【００５８】
また、上記第１実施形態では、図５（ｃ）において、絶縁層２０８の上に残存するシリコンをエッチングにより除去したが、ＣＭＰ法等の機械的な方法を用いて除去することも勿論可能である。
また、上記実施形態では、チャネルドープを基板貼り合わせ工程の前に行なったが、この工程は基板貼り合わせ工程の後でもよい。同様に、ゲート電極となる半導体膜へのイオンドープを貼り合わせ工程の後に行なっているが、これを基板貼り合わせ工程の前に行なうことも可能である。
また、基板１０Ａは必ずしも絶縁材料である必要はなく、半導体や導電材料からなる基板を用いてもよい。
さらに、上記実施形態では、電気光学装置の例として透過型液晶装置を説明したが、これ以外にも、反射型の液晶装置やエレクトロルミネッセンス表示装置等、種々の装置に対して本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】図１のＢ−Ｂ’断面図である。
【図４】同、電気光学装置の製造方法を示す工程図である。
【図５】同、電気光学装置の製造方法を示す工程図である。
【図６】同、電気光学装置の製造方法を示す工程図である。
【図７】同、電気光学装置の製造方法を示す工程図である。
【図８】同、電気光学装置の製造方法を示す工程図である。
【図９】同、電気光学装置の製造方法を示す工程図である。
【図１０】同、電気光学装置の製造方法を示す工程図である。
【図１１】本発明の第２実施形態に係る電気光学装置の製造方法を示す工程図である。
【図１２】同、電気光学装置の製造方法を示す工程図である。
【図１３】本発明の投射型表示装置の一例を示した概略構成図である。
【図１４】従来方法により製造したトランジスタの要部を示す図である。
【符号の説明】
１ａ…半導体膜、１ａ′…チャネル領域、２…ゲート絶縁膜、３ａ…ゲート電極、１０Ａ…石英基板（第２の基板）、３０…薄膜トランジスタ、１０１，１０３，１０４…周辺駆動回路、２０６…単結晶シリコン基板（第１の基板）、２０７，２０８…埋め込み絶縁層、９６２Ｒ，９６２Ｇ，９６２Ｂ…液晶パネル（電気光学装置）

Claims (9)

1. 半導体基板からなる第１の基板の内部に絶縁層を形成する工程と、
   上記第１の基板を第２の基板に貼り合わせる工程と、
   上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板上に上記絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、
   上記半導体の積層膜における最上層の半導体膜をパターニングしてゲート電極を形成する工程とを備えたことを特徴とする、トランジスタの製造方法。
2. 半導体基板からなる第１の基板の内部に複数の絶縁層を形成する工程と、
   上記第１の基板を第２の基板に貼り合わせる工程と、
   上記第２の基板に貼り合わされた上記第１の基板のうち、上記第２の基板と反対側の表層部を分離することにより、上記第２の基板上に上記各絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、
   上記半導体の積層膜における最上層の半導体膜をパターニングしてゲート電極を形成する工程とを備えたことを特徴とする、トランジスタの製造方法。
3. 上記第１の基板を上記第２の基板に貼り合わせる工程の前に、上記半導体の積層膜のうちチャネルが形成される層にイオンを注入する工程を有することを特徴とする、請求項１又は２記載のトランジスタの製造方法。
4. 上記第１の基板を上記第２の基板に貼り合わせる工程の前に、上記半導体の積層膜のうち上記ゲート電極が形成される層にイオンを注入する工程を有することを特徴とする、請求項１乃至３記載のトランジスタの製造方法。
5. 上記第１の基板を上記第２の基板に貼り合わせる工程の後に、上記半導体の積層膜のうち上記ゲート電極が形成される層にイオンを注入する工程を有することを特徴とする、請求項１乃至３記載のトランジスタの製造方法。
6. 請求項１乃至５記載のトランジスタの製造方法により製造されたことを特徴とするトランジスタ。
7. 請求項６記載のトランジスタを備えたことを特徴とする、電気光学基板。
8. 請求項７記載の電気光学基板を備えたことを特徴とする、電気光学装置。
9. 請求項８記載の電気光学装置を備えたことを特徴とする、電子機器。

Images