CN111048662A - 并联pps电容器的制作方法及并联pps电容器 - Google Patents
并联pps电容器的制作方法及并联pps电容器 Download PDFInfo
- Publication number
- CN111048662A CN111048662A CN201911370503.7A CN201911370503A CN111048662A CN 111048662 A CN111048662 A CN 111048662A CN 201911370503 A CN201911370503 A CN 201911370503A CN 111048662 A CN111048662 A CN 111048662A
- Authority
- CN
- China
- Prior art keywords
- layer
- plug
- polysilicon
- dielectric layer
- pps capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 116
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 176
- 229920005591 polysilicon Polymers 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000002955 isolation Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 11
- 150000001869 cobalt compounds Chemical class 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种并联PPS电容器的制作方法及并联PPS电容器，所述并联PPS电容器的制作方法包括：提供一衬底，所述衬底上形成有第一多晶硅层、第一介质层、第二多晶硅层、第二介质层及第三多晶硅层；利用第一光罩形成第一沟槽和第二沟槽；形成隔离层；利用第二光罩形成第一插塞、第二插塞及第三插塞，本发明在不额外增加光刻、刻蚀等多道工艺步骤的情况下，新增加一由所述第一多晶硅层、第一介质层及第二多晶硅层构成的第一PPS电容器，极大效率地利用了已有的所述第一多晶硅层、第一介质层，使得器件的总电容值有了显著的提高。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种并联PPS电容器的制作方法及并联PPS电容器。
背景技术
PPS(polypropylene film，聚丙烯薄膜)电容器是一种广泛应用于频率调制和防止模拟电路发射噪声的器件，其具有由多晶硅(通常是制作半导体器件中的逻辑电路的栅极电极的材料)形成的下部电极和上部电极。
但是目前在半导体器件中，PPS电容器通常存在电容值较小的问题，从而导致集成电路的滤波效果差的缺陷。目前为了提高PPS电容器的电容值，通常的做法是使用新的光罩以在逻辑区的一PPS电容器上形成新的插塞，从而形成与其并联的另一PPS电容器，但是这样会额外增加光刻、刻蚀等多道工艺步骤，这势必增加了工艺时长，降低了工作效率，同时也不符合尺寸较小的半导体器件的要求，所以急需一种新的PPS电容器的制作方法，以在尽量不增加额外的工艺步骤的情况下来解决PPS电容器的电容值较小的问题。
发明内容
本发明的目的在于提供一种并联PPS电容器的制作方法及并联PPS电容器，以解决在不增加额外的工艺步骤的情况下增大PPS电容器的电容值的问题。
为解决上述技术问题，本发明提供一种并联PPS电容器的制作方法，包括：
提供一衬底，所述衬底上依次形成有第一多晶硅层、第一介质层、第二多晶硅层、第二介质层及第三多晶硅层；
利用第一光罩对所述第三多晶硅层和所述第二介质层执行刻蚀工艺以形成第一沟槽，以及对所述第三多晶硅层、所述第二介质层、所述第二多晶硅层和所述第一介质层执行刻蚀工艺以形成第二沟槽；
形成隔离层，所述隔离层填充所述第一沟槽和所述第二沟槽以及覆盖所述第三多晶硅层；
利用第二光罩对所述隔离层执行刻蚀工艺以形成第一插塞、第二插塞及第三插塞，所述第一插塞贯穿所述隔离层并与所述第一多晶硅层电连接；所述第二插塞贯穿所述隔离层并与所述第二多晶硅层电连接；所述第三插塞贯穿所述隔离层并与所述第三多晶硅层电连接；
其中，在不增加额外的光罩的情况下，依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器；依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器。
可选的，在所述并联PPS电容器的制作方法中，在形成第一插塞、第二插塞及第三插塞之后，所述并联PPS电容器的制作方法还包括：
形成互连层，所述互连层形成于所述隔离层上，所述第一插塞、所述第二插塞和所述第三插塞分别与所述互连层电连接，且所述第一插塞、所述第二插塞和所述第三插塞相互绝缘。
可选的，在所述并联PPS电容器的制作方法中，所述第一介质层的材质为氧化硅。
可选的，在所述并联PPS电容器的制作方法中，通过化学气相沉积工艺形成所述第一介质层。
可选的，在所述并联PPS电容器的制作方法中，所述第二介质层的材质为氧化硅。
可选的，在所述并联PPS电容器的制作方法中，通过高温氧化工艺形成所述第二介质层。
可选的，在所述并联PPS电容器的制作方法中，所述隔离层和所述第三多晶硅层之间还形成有氮化硅层，所述氮化硅层覆盖所述第三多晶硅层，所述第三插塞贯穿所述隔离层以及所述氮化硅层并与所述第三多晶硅层电连接。
可选的，在所述并联PPS电容器的制作方法中，所述氮化硅层的厚度为
可选的，在所述并联PPS电容器的制作方法中，所述第一多晶硅层的厚度为
所述第一介质层的厚度为
所述第二多晶硅层的厚度为
所述第二介质层的厚度为
所述第三多晶硅层的厚度为
基于同一发明构思，本发明还提供一种并联PPS电容器，包括：
衬底，所述衬底上形成有堆叠的第一多晶硅层、第一介质层、第二多晶硅层、第二介质层以及第三多晶硅层，，其中，所述第三多晶硅层和第二介质层中形成有第一沟槽；所述第三多晶硅层、所述第二介质层、所述第二多晶硅层和所述第一介质层中形成有第二沟槽；
隔离层，所述隔离层填充所述第一沟槽和所述第二沟槽以及覆盖所述第三多晶硅层；
第一插塞、第二插塞及第三插塞，所述第一插塞贯穿所述隔离层并与所述第一多晶硅层电连接；所述第二插塞贯穿所述隔离层并与所述第二多晶硅层电连接；所述第三插塞贯穿所述隔离层并与所述第三多晶硅层电连接；
其中，依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器；依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器。
在本发明提供的并联PPS电容器的制作方法及并联PPS电容器中，所述并联PPS电容器的制作方法包括：提供一衬底，所述衬底上形成有第一多晶硅层、第一介质层、第二多晶硅层、第二介质层及第三多晶硅层；利用第一光罩形成第一沟槽和第二沟槽；形成隔离层；利用第二光罩形成第一插塞、第二插塞及第三插塞，其中，在不增加额外的光罩的情况下，仅使用两道光罩，使得依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器以及依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器，本发明在不额外增加光刻、刻蚀等多道工艺步骤的情况下，新增加一由所述第一多晶硅层、第一介质层及第二多晶硅层构成的第一PPS电容器，极大效率地利用了已有的所述第一多晶硅层、第一介质层，使得器件的总电容值有了显著的提高。
附图说明
图1是本发明实施例的并联PPS电容器的制作方法流程图；
图2-图6是本发明实施例制作并联PPS电容器的各工艺步骤中的半导体结构示意图；
其中，附图标记说明：
10-第一沟槽，20-第二沟槽，100-衬底，110-第一多晶硅层，120-第一介质层，130-第二多晶硅层，140-第二介质层，150-第三多晶硅层，160-隔离层，161-氮化硅层，171-第一插塞，172-第二插塞，173-第三插塞，180-互连层，190-第三沟槽，200-第一PPS电容器，300-第二PPS电容器。
具体实施方式
以下结合附图和具体实施例对本发明提出的并联PPS电容器的制作方法及并联PPS电容器作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种并联PPS电容器的制作方法，参考图1，图1是本发明实施例的并联PPS电容器的制作方法流程图，所述并联PPS电容器的制作方法包括：
S10：提供一衬底，所述衬底上形成有依次堆叠的第一多晶硅层、第一介质层、第二多晶硅层、第二介质层及第三多晶硅层；
S20：利用第一光罩对所述第三多晶硅层和所述第二介质层执行刻蚀工艺以形成第一沟槽，以及对所述第三多晶硅层、所述第二介质层、所述第二多晶硅层和所述第一介质层执行刻蚀工艺以形成第二沟槽；
S30：形成隔离层，所述隔离层填充所述第一沟槽和所述第二沟槽以及覆盖所述第三多晶硅层；
S40：利用第二光罩对所述隔离层执行刻蚀工艺以形成第一插塞、第二插塞及第三插塞，所述第一插塞贯穿所述隔离层并与所述第一多晶硅层电连接；所述第二插塞贯穿所述隔离层并与所述第二多晶硅层电连接；所述第三插塞贯穿所述隔离层并与所述第三多晶硅层电连接。
其中，仅使用第一光罩和第二光罩，在不增加额外的光罩的情况下，依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器；依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器，所述并联PPS电容器这一结构基于HHG的0.12um flash这一特殊产品提出的，本发明在不额外增加光刻、刻蚀等多道工艺步骤的情况下，新增加一由所述第一多晶硅层、第一介质层及第二多晶硅层构成的第一PPS电容器，极大效率地利用了已有的所述第一多晶硅层、第一介质层，使得器件的总电容值有了显著的提高。
具体的，请参考图2-图6，图2-图6是本发明实施例制作并联PPS电容器的各工艺步骤中的半导体结构示意图。
首先，如图2所示，提供一衬底100，所述衬底上形成有依次堆叠的第一多晶硅层110、第一介质层120、第二多晶硅层130、第二介质层140以及第三多晶硅层150。具体的，所述衬底100可以是单晶硅、多晶硅、非晶硅中的一种，所述衬底100的材料也可以是砷化镓、硅稼化合物等，所述衬底100还可以具有绝缘层上硅或硅上外延层结构，当然，所述衬底100还可以是由其它半导体材质制成，这里不再一一列举；此外，在所述衬底100中可以具有N阱或P阱等公知的结构。进一步的，所述第一多晶硅层110的厚度为
所述第一介质层120的厚度为
所述第一介质层120的材质为氧化硅，通过化学气相沉积工艺形成所述第一介质层120；所述第二多晶硅层130的厚度为
所述第二介质层140的厚度为
所述第二介质层140的材质为氧化硅，通过高温氧化工艺形成所述第二介质层140；所述第三多晶硅层150的厚度为
本实施例以半导体闪存器件为例，所述第一多晶硅层110可以看作为闪存器件中的源线多晶硅(SPL，source poly)，所述第一介质层120可以看作为闪存器件中的隧穿氧化层，所述第二多晶硅层130可以看作为闪存器件中的记忆多晶硅(MPL，memory poly)，所述第二介质层140可以看作为闪存器件中的高温氧化层，所述第三多晶硅层150可以看作为闪存器件中的栅极多晶硅(GPL，grid poly)，所述第一多晶硅层110与所述衬底之间通常还形成有依次堆叠的浮栅多晶硅和控制栅多晶硅，浮栅多晶硅和控制栅多晶硅之间通常还形成有ONO介质层。
然后，如图3所示，利用第一光罩对所述第三多晶硅层150和所述第二介质层140执行刻蚀工艺以形成第一沟槽10，以及对所述第三多晶硅层150、所述第二介质层140、所述第二多晶硅层130和所述第一介质层120执行刻蚀工艺以形成第二沟槽20。具体的，形成所述第一沟槽10和所述第二沟槽20的步骤包括：形成第一掩膜层，利用第一光罩对所述第一掩膜层执行光刻工艺以得到图案化的第一掩膜层；利用图案化的第一掩膜层对所述第二多晶硅层和所述第一介质层执行刻蚀工艺以形成第一沟槽10以及利用图案化的第一掩膜层对所述第三多晶硅层150、所述第二介质层140、所述第二多晶硅层130和所述第一介质层120执行刻蚀工艺以形成第二沟槽20。
接着，如图4所示，形成隔离层160，所述隔离层160填充所述第一沟槽10和所述第二沟槽20以及覆盖所述第三多晶硅层150。具体的，所述隔离层160的材质包括但不限于氧化硅，所述隔离层160和所述第三多晶硅层150之间还可以形成有氮化硅层161，所述氮化硅层161覆盖所述第三多晶硅层150，所述氮化硅层161的厚度为
进一步的，在形成所述隔离层160之后，需要通过光刻、刻蚀、原子层沉积(ALD)等工艺在所述第一多晶硅层110表面后续需要与第一插塞171的位置、在所述第二多晶硅层130表面后续需要与第二插塞172接触的位置以及在所述第三多晶硅层150表面后续需要与第三插塞173接触的位置均形成钴化合物薄膜，从而使得所述第一多晶硅层110、所述第二多晶硅层130及所述第三多晶硅层150在特定的位置具备导电功能，从而实现后续所述第一多晶硅层110与第一插塞171的电连接、所述第二多晶硅层130与第二插塞172的电连接以及所述第三多晶硅层150与第三插塞173的电连接。
最后，如图5所示，利用第二光罩对所述隔离层160执行刻蚀工艺以形成第一插塞171、第二插塞172及第三插塞173，所述第一插塞171贯穿所述隔离层160并与所述第一多晶硅层110电连接；所述第二插塞172贯穿所述隔离层160并与所述第二多晶硅层130电连接；所述第三插塞173贯穿所述隔离层160以及所述氮化硅层161并与所述第三多晶硅层150电连接。具体的，形成所述第一插塞171、所述第二插塞172及所述第三插塞173的步骤包括：在所述隔离层160上形成第二掩膜层，利用第二光罩对所述第二掩膜层执行光刻工艺以得到图案化的第二掩膜层；利用图案化的第二掩膜层对所述隔离层160执行刻蚀工艺以形成所述第一插塞171、所述第二插塞172及所述第三插塞173。在本实施例中，所述第一插塞171、所述第二插塞172及所述第三插塞173的材质包括但不限于钨、铜等金属。
进一步的，如图6所示，在形成第一插塞171、第二插塞172及第三插塞173之后，所述并联PPS电容器的制作方法还包括：形成互连层180，所述互连层180形成于所述隔离层160上，所述第一插塞171、所述第二插塞172和所述第三插塞173分别与所述互连层160电连接，从图6中可以看出，所述互连层180中形成有第三沟槽190，所述第三沟槽190可以使得所述第一插塞171、第二插塞172与所述第三插塞173之间断开电性连接，从而使得所述第一插塞171、所述第二插塞172和所述第三插塞173相互绝缘。
其中，本发明仅使用所述第一光罩和所述第二光罩，在不增加额外的光罩的情况下，依次堆叠的所述第一多晶硅层110、第一介质层120及第二多晶硅层130构成第一PPS电容器200；依次堆叠的所述第二多晶硅层130、第二介质层140及第三多晶硅层150构成第二PPS电容器300，所述第一PPS电容器200和所述第二PPS电容器300构成并联PPS电容器。一方面，部分表面覆盖有钴化合物薄膜的所述第一多晶硅层110作为后续形成的所述第一PPS电容器200的上极板，部分表面覆盖有钴化合物薄膜的所述第二多晶硅层130作为后续形成的所述第一PPS电容器200的下极板，所述第一介质层120作为所述第一PPS电容器200的中间绝缘介质；另一方面，部分表面覆盖有钴化合物薄膜的所述第二多晶硅层130同时也作为后续形成的所述第二PPS电容器300的上极板，部分表面覆盖有钴化合物薄膜的所述第三多晶硅层150作为后续形成的所述第二PPS电容器300的下极板，所述第二介质层140作为所述第二PPS电容器300的中间绝缘介质。本发明在不额外增加光刻、刻蚀等多道工艺步骤的情况下，利用闪存器件中已有的所述第一多晶硅层110和第一介质层120，添加一由所述第一多晶硅层110、第一介质层120及第二多晶硅层130构成的第一PPS电容器200，使得器件的总电容值有了显著的提高，并且变相地减小了器件中电路的体积，符合尺寸较小的半导体器件的要求；同时也节省了制造电容的原材料，提高了所述并联PPS电容器的制造效率。
基于同一发明构思，本发明还提供一种并联PPS电容器，参考图6，所述并联PPS电容器包括：
衬底100，所述衬底100上形成有堆叠的第一多晶硅层110、第一介质层120、第二多晶硅层130、第二介质层140以及第三多晶硅层150，其中，所述第三多晶硅层150和第二介质层140中形成有第一沟槽10；所述第三多晶硅层150、所述第二介质层140、所述第二多晶硅层130和所述第一介质层120中形成有第二沟槽20；
隔离层160，所述隔离层160填充所述第一沟槽10和所述第二沟槽20以及覆盖所述第三多晶硅层150；以及，
第一插塞171、第二插塞172及第三插塞173，所述第一插塞171贯穿所述隔离层160并与所述第一多晶硅层110电连接；所述第二插塞172贯穿所述隔离层160并与所述第二多晶硅层140电连接；所述第三插塞173贯穿所述隔离层160并与所述第三多晶硅层150电连接；
其中，依次堆叠的所述第一多晶硅层110、第一介质层120及第二多晶硅层130构成第一PPS电容器200；依次堆叠的所述第二多晶硅层130、第二介质层140及第三多晶硅层150构成第二PPS电容器300，所述第一PPS电容器200和所述第二PPS电容器300构成并联PPS电容器。利用常规工艺中的所述第一多晶硅层110、所述第一介质层120与所述第二多晶硅层130构成第一PPS电容器200，并与常规工艺中的所述第二PPS电容器300并联以得到并联PPS电容器，避免了增加光刻、刻蚀等多道工艺步骤来添加PPS电容器的情况，合理利用了已有的所述第一多晶硅层110和第一介质层120实现了器件的总电容值的提升，提高了并联PPS电容器的制作效率，同时使得最终得到的半导体器件符合尺寸较小的半导体器件的要求。
综上，在本发明提供的并联PPS电容器的制作方法及并联PPS电容器中，所述并联PPS电容器的制作方法包括：提供一衬底，所述衬底上形成有第一多晶硅层、第一介质层、第二多晶硅层、第二介质层及第三多晶硅层；利用第一光罩形成第一沟槽和第二沟槽；形成隔离层；利用第二光罩形成第一插塞、第二插塞及第三插塞，其中，在不增加额外的光罩的情况下，仅使用两道光罩，使得依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器以及依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器，本发明在不额外增加光刻、刻蚀等多道工艺步骤的情况下，新增加一由所述第一多晶硅层、第一介质层及第二多晶硅层构成的第一PPS电容器，极大效率地利用了已有的所述第一多晶硅层、第一介质层，使得器件的总电容值有了显著的提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种并联PPS电容器的制作方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有第一多晶硅层、第一介质层、第二多晶硅层、第二介质层及第三多晶硅层；
利用第一光罩对所述第三多晶硅层和所述第二介质层执行刻蚀工艺以形成第一沟槽，以及对所述第三多晶硅层、所述第二介质层、所述第二多晶硅层和所述第一介质层执行刻蚀工艺以形成第二沟槽；
形成隔离层，所述隔离层填充所述第一沟槽和所述第二沟槽以及覆盖所述第三多晶硅层；
利用第二光罩对所述隔离层执行刻蚀工艺以形成第一插塞、第二插塞及第三插塞，所述第一插塞贯穿所述隔离层并与所述第一多晶硅层电连接；所述第二插塞贯穿所述隔离层并与所述第二多晶硅层电连接；所述第三插塞贯穿所述隔离层并与所述第三多晶硅层电连接；
其中，在不增加额外的光罩的情况下，依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器；依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器。
2.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，在形成第一插塞、第二插塞及第三插塞之后，所述并联PPS电容器的制作方法还包括：
形成互连层，所述互连层形成于所述隔离层上，所述第一插塞、所述第二插塞和所述第三插塞分别与所述互连层电连接，且所述第一插塞、所述第二插塞和所述第三插塞相互绝缘。
3.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，所述第一介质层的材质为氧化硅。
4.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，通过化学气相沉积工艺形成所述第一介质层。
5.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，所述第二介质层的材质为氧化硅。
6.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，通过高温氧化工艺形成所述第二介质层。
7.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，所述隔离层和所述第三多晶硅层之间还形成有氮化硅层，所述氮化硅层覆盖所述第三多晶硅层，所述第三插塞贯穿所述隔离层以及所述氮化硅层并与所述第三多晶硅层电连接。
8.根据权利要求7所述的并联PPS电容器的制作方法，其特征在于，所述氮化硅层的厚度为
9.根据权利要求1所述的并联PPS电容器的制作方法，其特征在于，所述第一多晶硅层的厚度为
所述第一介质层的厚度为
所述第二多晶硅层的厚度为
所述第二介质层的厚度为
所述第三多晶硅层的厚度为
10.一种并联PPS电容器，其特征在于，包括：
衬底，所述衬底上形成有堆叠的第一多晶硅层、第一介质层、第二多晶硅层、第二介质层以及第三多晶硅层，其中，所述第三多晶硅层和第二介质层中形成有第一沟槽；所述第三多晶硅层、所述第二介质层、所述第二多晶硅层和所述第一介质层中形成有第二沟槽；
隔离层，所述隔离层填充所述第一沟槽和所述第二沟槽以及覆盖所述第三多晶硅层；
第一插塞、第二插塞及第三插塞，所述第一插塞贯穿所述隔离层并与所述第一多晶硅层电连接；所述第二插塞贯穿所述隔离层并与所述第二多晶硅层电连接；所述第三插塞贯穿所述隔离层并与所述第三多晶硅层电连接；
其中，依次堆叠的所述第一多晶硅层、第一介质层及第二多晶硅层构成第一PPS电容器；依次堆叠的所述第二多晶硅层、第二介质层及第三多晶硅层构成第二PPS电容器，所述第一PPS电容器和所述第二PPS电容器构成并联PPS电容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911370503.7A CN111048662A (zh) | 2019-12-26 | 2019-12-26 | 并联pps电容器的制作方法及并联pps电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911370503.7A CN111048662A (zh) | 2019-12-26 | 2019-12-26 | 并联pps电容器的制作方法及并联pps电容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048662A true CN111048662A (zh) | 2020-04-21 |
Family
ID=70239116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911370503.7A Pending CN111048662A (zh) | 2019-12-26 | 2019-12-26 | 并联pps电容器的制作方法及并联pps电容器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048662A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0918356A1 (en) * | 1997-11-21 | 1999-05-26 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| EP1029365A1 (en) * | 1997-08-29 | 2000-08-23 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor |
| JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 |
| US20040140527A1 (en) * | 2003-01-21 | 2004-07-22 | Renesas Technology Corp. | Semiconductor device having poly-poly capacitor |
| US20050082592A1 (en) * | 2003-10-16 | 2005-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Compact capacitor structure having high unit capacitance |
| US20060208299A1 (en) * | 2005-03-21 | 2006-09-21 | Samsung Electronics Co., Ltd. | Semiconductor device having stacked decoupling capacitors |
| US20070235788A1 (en) * | 2006-04-04 | 2007-10-11 | Ching-Hung Kao | Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same |
| CN101577283A (zh) * | 2008-05-06 | 2009-11-11 | 三星移动显示器株式会社 | 薄膜晶体管阵列构件和有机发光显示装置及其制造方法 |
| CN102117780A (zh) * | 2010-01-06 | 2011-07-06 | 上海华虹Nec电子有限公司 | 基于BiCMOS工艺的PIP电容形成方法 |
| CN103426728A (zh) * | 2013-08-29 | 2013-12-04 | 上海宏力半导体制造有限公司 | 电容器结构及其制作方法 |
| CN103441061A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 电容器结构及其制作方法 |
| CN103811307A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104795407A (zh) * | 2015-04-23 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN105576038A (zh) * | 2016-01-12 | 2016-05-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN110544682A (zh) * | 2019-09-09 | 2019-12-06 | 上海华虹宏力半导体制造有限公司 | 形成并联电容器的方法及并联电容器 |
-
2019
- 2019-12-26 CN CN201911370503.7A patent/CN111048662A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1029365A1 (en) * | 1997-08-29 | 2000-08-23 | Cardiac Pacemakers, Inc. | Shielded integrated circuit capacitor |
| EP0918356A1 (en) * | 1997-11-21 | 1999-05-26 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 |
| US20040140527A1 (en) * | 2003-01-21 | 2004-07-22 | Renesas Technology Corp. | Semiconductor device having poly-poly capacitor |
| US20050082592A1 (en) * | 2003-10-16 | 2005-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Compact capacitor structure having high unit capacitance |
| US20060208299A1 (en) * | 2005-03-21 | 2006-09-21 | Samsung Electronics Co., Ltd. | Semiconductor device having stacked decoupling capacitors |
| US20070235788A1 (en) * | 2006-04-04 | 2007-10-11 | Ching-Hung Kao | Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same |
| CN101577283A (zh) * | 2008-05-06 | 2009-11-11 | 三星移动显示器株式会社 | 薄膜晶体管阵列构件和有机发光显示装置及其制造方法 |
| CN102117780A (zh) * | 2010-01-06 | 2011-07-06 | 上海华虹Nec电子有限公司 | 基于BiCMOS工艺的PIP电容形成方法 |
| CN103426728A (zh) * | 2013-08-29 | 2013-12-04 | 上海宏力半导体制造有限公司 | 电容器结构及其制作方法 |
| CN103441061A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 电容器结构及其制作方法 |
| CN103811307A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN104795407A (zh) * | 2015-04-23 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN105576038A (zh) * | 2016-01-12 | 2016-05-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN110544682A (zh) * | 2019-09-09 | 2019-12-06 | 上海华虹宏力半导体制造有限公司 | 形成并联电容器的方法及并联电容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10797076B2 (en) | Methods for forming three-dimensional memory devices | |
| US11081524B2 (en) | Three-dimensional memory devices | |
| CN111653574B (zh) | 三维存储器件及其制造方法 | |
| US10680010B2 (en) | Three-dimensional memory device having zigzag slit structures and method for forming the same | |
| JP2023143930A (ja) | ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法 | |
| DE102020103386A1 (de) | Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen | |
| US20180337113A1 (en) | Semiconductor Device with Multi Level Interconnects and Method of Forming the Same | |
| US11043565B2 (en) | Three-dimensional memory device with source contacts connected by an adhesion layer and methods for forming the same | |
| US10763262B2 (en) | Method of preparing semiconductor structure | |
| DE102020104981A1 (de) | Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen | |
| US11127757B2 (en) | Three-dimensional memory device with source structure and methods for forming the same | |
| US11758723B2 (en) | Three-dimensional memory device with source contacts connected by an adhesion layer and methods for forming the same | |
| CN112582375B (zh) | 带侧壁互连结构的半导体装置及其制造方法及电子设备 | |
| CN110739314B (zh) | 多晶硅电阻结构及其制作方法 | |
| CN103811307B (zh) | 半导体器件及其形成方法 | |
| TW202018814A (zh) | 半導體結構的製備方法 | |
| TWI694492B (zh) | 半導體元件之精細互連的製備方法 | |
| US11437398B2 (en) | Three-dimensional memory device with source structure and methods for forming the same | |
| US20240145481A1 (en) | Semiconductor structure and method for manufacturing the same | |
| DE102020102933A1 (de) | Selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architektur mit Gate-Kontakten | |
| CN111048662A (zh) | 并联pps电容器的制作方法及并联pps电容器 | |
| CN109065717B (zh) | 一种pip电容的形成方法 | |
| US20230136674A1 (en) | Self-aligned double patterning (sadp) integration with wide line spacing | |
| US9576847B2 (en) | Method for forming integrated circuit structure with thinned contact | |
| CN118284049A (zh) | Nand flash存储器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200421 |