JP2002050910A - バラン素子 - Google Patents
バラン素子Info
- Publication number
- JP2002050910A JP2002050910A JP2000234312A JP2000234312A JP2002050910A JP 2002050910 A JP2002050910 A JP 2002050910A JP 2000234312 A JP2000234312 A JP 2000234312A JP 2000234312 A JP2000234312 A JP 2000234312A JP 2002050910 A JP2002050910 A JP 2002050910A
- Authority
- JP
- Japan
- Prior art keywords
- coupling
- line
- lines
- dielectric layer
- coupling line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 積層の際に位置ずれを生じても所望の結合特
性を得られるバラン素子を提供する。 【解決手段】 互いに重なる結合線路14c,14dと
結合線路14e,14fのうちの少なくとも1つの結合
線路の幅を他の結合線路の幅よりも大きく設定する。こ
れにより、製造時において表面に結合線路14c,14
dが設けられた誘電体層13dと表面に結合線路14
e,14fが設けられた誘電体層13eを積層するとき
に多少の位置ずれが生じても幅の狭い結合線路14c,
14dを幅の広い結合線路14e,14fの上に重ねて
配置することができる。従って、完成した素子において
結合線路14cと結合線路14eと間の電磁結合度およ
び結合線路14dと結合線路14fと間の電磁結合度は
設計時の値となり、所望の特性を容易に得ることができ
る。
性を得られるバラン素子を提供する。 【解決手段】 互いに重なる結合線路14c,14dと
結合線路14e,14fのうちの少なくとも1つの結合
線路の幅を他の結合線路の幅よりも大きく設定する。こ
れにより、製造時において表面に結合線路14c,14
dが設けられた誘電体層13dと表面に結合線路14
e,14fが設けられた誘電体層13eを積層するとき
に多少の位置ずれが生じても幅の狭い結合線路14c,
14dを幅の広い結合線路14e,14fの上に重ねて
配置することができる。従って、完成した素子において
結合線路14cと結合線路14eと間の電磁結合度およ
び結合線路14dと結合線路14fと間の電磁結合度は
設計時の値となり、所望の特性を容易に得ることができ
る。
Description
【0001】
【発明の属する技術分野】本発明は、携帯型電話機や携
帯型無線通信機において平衡伝送線路と不平衡伝送線路
との間を整合するためのバランのように異なる2つの伝
送線路間を結合するバラン素子に関するものである。
帯型無線通信機において平衡伝送線路と不平衡伝送線路
との間を整合するためのバランのように異なる2つの伝
送線路間を結合するバラン素子に関するものである。
【0002】
【従来の技術】従来、携帯型電話機や携帯型無線通信機
において送受信回路とアンテナとを接続する場合、アン
テナ側が不平衡伝送線路となり送受信回路側が平衡伝送
線となるので、これらの間の整合を取るためにバランを
介在させている。ここでバランとは高周波伝送線路の平
衡・不平衡変換器である。
において送受信回路とアンテナとを接続する場合、アン
テナ側が不平衡伝送線路となり送受信回路側が平衡伝送
線となるので、これらの間の整合を取るためにバランを
介在させている。ここでバランとは高周波伝送線路の平
衡・不平衡変換器である。
【0003】近年において携帯型電話機や携帯型無線通
信機は小型化及び高周波化の傾向が強まり、これに伴っ
てバランも小型化され、フェライトコアに導線を巻き付
けて形成したものから積層体の内部に導体を埋設して形
成したものが用いられるようになってきた。
信機は小型化及び高周波化の傾向が強まり、これに伴っ
てバランも小型化され、フェライトコアに導線を巻き付
けて形成したものから積層体の内部に導体を埋設して形
成したものが用いられるようになってきた。
【0004】この種の積層バラン素子の一例を図2及び
図3に示す。図2は外観図であり、図3はその分解斜視
図である。図において、20は積層バラン素子で、直方
体形状の積層素体21とその外表面に形成された外部端
子22a〜22gから成る。
図3に示す。図2は外観図であり、図3はその分解斜視
図である。図において、20は積層バラン素子で、直方
体形状の積層素体21とその外表面に形成された外部端
子22a〜22gから成る。
【0005】積層素体21は、図3に示すように、表面
に接地導体24a,24bが設けられた誘電体層23
b,23fと、直列接続された2つの結合線路24c,
24dが表面に設けられた誘電体層25d、表面に引出
し電極24eが設けられた誘電体層23c、表面に2つ
の結合線路24f,24gが設けられた誘電体層24
e、ダミーの誘電体層23aが積層されて構成されてい
る。
に接地導体24a,24bが設けられた誘電体層23
b,23fと、直列接続された2つの結合線路24c,
24dが表面に設けられた誘電体層25d、表面に引出
し電極24eが設けられた誘電体層23c、表面に2つ
の結合線路24f,24gが設けられた誘電体層24
e、ダミーの誘電体層23aが積層されて構成されてい
る。
【0006】結合線路24cと結合線路24fは誘電体
層23dを介して互いに電磁結合し、結合線路24dと
結合線路24gは誘電体層23dを介して互いに電磁結
合している。これらの結合線路24c,24d,24
f,24gは、本素子20を介在する伝送線路を伝搬す
る信号の中心周波数に応じた、電気長が1/4波長であ
るストリップラインによって形成されている。
層23dを介して互いに電磁結合し、結合線路24dと
結合線路24gは誘電体層23dを介して互いに電磁結
合している。これらの結合線路24c,24d,24
f,24gは、本素子20を介在する伝送線路を伝搬す
る信号の中心周波数に応じた、電気長が1/4波長であ
るストリップラインによって形成されている。
【0007】
【発明が解決しようとする課題】前述のように各誘電体
層23a〜23fを積層して積層素体21を形成するた
め、積層するときに位置ずれが生じて上下層のストリッ
プライン間の電磁結合度が変化し、所望の結合特性が得
られないことがあった。
層23a〜23fを積層して積層素体21を形成するた
め、積層するときに位置ずれが生じて上下層のストリッ
プライン間の電磁結合度が変化し、所望の結合特性が得
られないことがあった。
【0008】本発明の目的は上記の問題点に鑑み、積層
の際に位置ずれを生じても所望の結合特性を得られるバ
ラン素子を提供することである。
の際に位置ずれを生じても所望の結合特性を得られるバ
ラン素子を提供することである。
【0009】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項1では、積層体の内部に誘電体層を
介して互いに重なるように積層して形成され且つ互いに
電磁結合する少なくとも2つの結合線路を有し、異なる
2つの伝送線路間を結合するバラン素子であって、前記
互いに重なる結合線路のうちの少なくとも1つの結合線
路の幅が他の結合線路の幅よりも大きく設定されている
バラン素子を提案する。
成するために請求項1では、積層体の内部に誘電体層を
介して互いに重なるように積層して形成され且つ互いに
電磁結合する少なくとも2つの結合線路を有し、異なる
2つの伝送線路間を結合するバラン素子であって、前記
互いに重なる結合線路のうちの少なくとも1つの結合線
路の幅が他の結合線路の幅よりも大きく設定されている
バラン素子を提案する。
【0010】該バラン素子によれば、前記互いに重なる
結合線路のうちの少なくとも1つの結合線路の幅が他の
結合線路の幅よりも大きく設定されているため、製造時
において各層の結合線路を積層するときに多少の位置ず
れを生じても幅の狭い結合線路を幅の広い結合線路の上
に重ねて配置することができる。これにより完成した素
子において前記結合線路間の電磁結合度は設計時の値と
なる。
結合線路のうちの少なくとも1つの結合線路の幅が他の
結合線路の幅よりも大きく設定されているため、製造時
において各層の結合線路を積層するときに多少の位置ず
れを生じても幅の狭い結合線路を幅の広い結合線路の上
に重ねて配置することができる。これにより完成した素
子において前記結合線路間の電磁結合度は設計時の値と
なる。
【0011】また、請求項2では請求項1に記載のバラ
ン素子において、一端が不平衡外部端子に接続された第
1結合線路と、一端が開放され他端が前記第1結合線路
の他端に接続された第2結合線路と、一端が接地端子に
接続されると共に他端が第1平衡外部端子に接続され、
誘電体層を介して前記第1結合線路に重なるように配置
されて前記第1結合線路と電磁結合する第3導体線と、
一端が接地外部端子に接続されると共に他端が第2平衡
外部端子に接続され、誘電体層を介して前記第2結合線
路に重なるように配置されて前記第2結合線路と電磁結
合する第4導体線と、接地外部端子に接続されると共に
前記第1乃至第4結合線路のそれぞれが1/4波長共振
器を構成するように前記積層体内部に配置された1つ以
上の接地導体とを備え、前記互いに電磁結合する第1結
合線路と第3結合線路のうちの一方の幅が他方の幅より
も大きく設定されていると共に、前記互いに電磁結合す
る第2結合線路と第4結合線路のうちの一方の幅が他方
の幅よりも大きく設定されているバラン素子を提案す
る。
ン素子において、一端が不平衡外部端子に接続された第
1結合線路と、一端が開放され他端が前記第1結合線路
の他端に接続された第2結合線路と、一端が接地端子に
接続されると共に他端が第1平衡外部端子に接続され、
誘電体層を介して前記第1結合線路に重なるように配置
されて前記第1結合線路と電磁結合する第3導体線と、
一端が接地外部端子に接続されると共に他端が第2平衡
外部端子に接続され、誘電体層を介して前記第2結合線
路に重なるように配置されて前記第2結合線路と電磁結
合する第4導体線と、接地外部端子に接続されると共に
前記第1乃至第4結合線路のそれぞれが1/4波長共振
器を構成するように前記積層体内部に配置された1つ以
上の接地導体とを備え、前記互いに電磁結合する第1結
合線路と第3結合線路のうちの一方の幅が他方の幅より
も大きく設定されていると共に、前記互いに電磁結合す
る第2結合線路と第4結合線路のうちの一方の幅が他方
の幅よりも大きく設定されているバラン素子を提案す
る。
【0012】該バラン素子によれば、前記互いに重なる
第1結合線路と第3結合線路のうちの一方の結合線路の
幅が他方の結合線路の幅よりも大きく設定され、さらに
前記互いに重なる第2結合線路と第4結合線路のうちの
一方の結合線路の幅が他方の結合線路の幅よりも大きく
設定されているため、製造時においてこれらの結合線路
を積層するときに多少の位置ずれを生じても幅の狭い結
合線路を幅の広い結合線路の上に重ねて配置することが
できる。これにより完成した素子において前記結合線路
間の電磁結合度は設計時の値となる。また、上記構成に
より前記第1及び第2平衡外部端子に接続される平衡伝
送線路と前記不平衡外部端子に接続される不平衡伝送線
路間を結合するバランが構成される。
第1結合線路と第3結合線路のうちの一方の結合線路の
幅が他方の結合線路の幅よりも大きく設定され、さらに
前記互いに重なる第2結合線路と第4結合線路のうちの
一方の結合線路の幅が他方の結合線路の幅よりも大きく
設定されているため、製造時においてこれらの結合線路
を積層するときに多少の位置ずれを生じても幅の狭い結
合線路を幅の広い結合線路の上に重ねて配置することが
できる。これにより完成した素子において前記結合線路
間の電磁結合度は設計時の値となる。また、上記構成に
より前記第1及び第2平衡外部端子に接続される平衡伝
送線路と前記不平衡外部端子に接続される不平衡伝送線
路間を結合するバランが構成される。
【0013】また、請求項3では、請求項2に記載のバ
ラン素子において、前記第1及び第2結合線路が同一層
に配置されると共に、該層とは異なる同一層に前記第3
及び第4結合線路が配置されているバラン素子を提案す
る。
ラン素子において、前記第1及び第2結合線路が同一層
に配置されると共に、該層とは異なる同一層に前記第3
及び第4結合線路が配置されているバラン素子を提案す
る。
【0014】該バラン素子によれば、前記第1及び第2
結合線路が同一層に配置され、前記第3及び第4結合線
路が同一層に配置され、これらの層は互いに異なる。従
って、積層するときに前記2つの層間のずれのみを低減
するように注意すればよい。
結合線路が同一層に配置され、前記第3及び第4結合線
路が同一層に配置され、これらの層は互いに異なる。従
って、積層するときに前記2つの層間のずれのみを低減
するように注意すればよい。
【0015】また、請求項4では、請求項2に記載のバ
ラン素子において、前記第1乃至第4結合線路がそれぞ
れ異なる層に形成されているバラン素子を提案する。
ラン素子において、前記第1乃至第4結合線路がそれぞ
れ異なる層に形成されているバラン素子を提案する。
【0016】該バラン素子によれば、前記第1乃至第4
結合線路がそれぞれ異なる層に形成されているため、請
求項3に記載の素子に比べて素体の底面積を縮小するこ
とができる。
結合線路がそれぞれ異なる層に形成されているため、請
求項3に記載の素子に比べて素体の底面積を縮小するこ
とができる。
【0017】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。
実施形態を説明する。
【0018】図1は本発明の第1の実施形態における積
層バラン素子の構成を示す分解斜視図、図4はその等価
回路図である。図において、10は積層バラン素子で、
直方体形状の積層素体11とその外表面に形成された外
部端子12a〜12gから構成されている。
層バラン素子の構成を示す分解斜視図、図4はその等価
回路図である。図において、10は積層バラン素子で、
直方体形状の積層素体11とその外表面に形成された外
部端子12a〜12gから構成されている。
【0019】積層素体11は、図1に示すように表面に
結合線路或いは接地導体が設けられた複数の誘電体層1
3b〜13fとダミーの誘電体層13aを積層して構成
されている。
結合線路或いは接地導体が設けられた複数の誘電体層1
3b〜13fとダミーの誘電体層13aを積層して構成
されている。
【0020】図1において最上層の誘電体層13aはダ
ミー層であり、第2層目の誘電体層13bの表面には接
地導体14aが設けられている。この接地導体14aは
接地端子となる外部端子12a,12c,12d、12
gに接続されている。
ミー層であり、第2層目の誘電体層13bの表面には接
地導体14aが設けられている。この接地導体14aは
接地端子となる外部端子12a,12c,12d、12
gに接続されている。
【0021】第3層目の誘電体層13cの表面には引出
し導体14bが設けられている。引出し導体14bの一
端は外部端子12bに接続され、他端部にはビアホール
15aが形成されている。
し導体14bが設けられている。引出し導体14bの一
端は外部端子12bに接続され、他端部にはビアホール
15aが形成されている。
【0022】第4層目の誘電体層13dの表面には結合
線路14c,14dが設けられている。結合線路14
c,14dのそれぞれは図5に示すように幅W1を有し
た渦巻き状をなすと共にその一端は互いに接続され、一
方の結合線路14cの他端はビアホール15aを介して
引出し導体14bの他端に接続されている。また、これ
らの結合線路14c,14dのそれぞれは、本素子10
を介在する伝送線路を伝搬する信号の中心周波数に応じ
た1/4波長共振器を構成する。
線路14c,14dが設けられている。結合線路14
c,14dのそれぞれは図5に示すように幅W1を有し
た渦巻き状をなすと共にその一端は互いに接続され、一
方の結合線路14cの他端はビアホール15aを介して
引出し導体14bの他端に接続されている。また、これ
らの結合線路14c,14dのそれぞれは、本素子10
を介在する伝送線路を伝搬する信号の中心周波数に応じ
た1/4波長共振器を構成する。
【0023】第5層目の誘電体層13eの表面には結合
線路14e,14fが設けられている。結合線路14
e,14fのそれぞれは図6に示すように幅W2(>W
1)を有した渦巻き状をなすと共にその一端はそれぞれ
外部端子12e,12fに接続されている。また、一方
の結合線路14eの他端はビアホール15bを介して後
述する接地導体14gに接続され、他方の結合線路14
fの他端はビアホール15cを介して接地導体14gに
接続されている。また、これらの結合線路14e,14
fのそれぞれは、本素子10を介在する伝送線路を伝搬
する信号の中心周波数に応じた1/4波長共振器を構成
する。
線路14e,14fが設けられている。結合線路14
e,14fのそれぞれは図6に示すように幅W2(>W
1)を有した渦巻き状をなすと共にその一端はそれぞれ
外部端子12e,12fに接続されている。また、一方
の結合線路14eの他端はビアホール15bを介して後
述する接地導体14gに接続され、他方の結合線路14
fの他端はビアホール15cを介して接地導体14gに
接続されている。また、これらの結合線路14e,14
fのそれぞれは、本素子10を介在する伝送線路を伝搬
する信号の中心周波数に応じた1/4波長共振器を構成
する。
【0024】第6層目の誘電体層13fの表面には接地
導体14gが設けられ、この接地導体14gは接地端子
となる外部端子12a,12c,12d、12gに接続
されている。
導体14gが設けられ、この接地導体14gは接地端子
となる外部端子12a,12c,12d、12gに接続
されている。
【0025】上記構成によれば、不平衡伝送線路と平衡
伝送線路との間に本素子10を介在させて不平衡伝送線
路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡
信号とを相互に変換する場合、外部端子12bに不平衡
伝送線路を接続し、外部端子12f,12eに平衡伝送
線路を接続する。
伝送線路との間に本素子10を介在させて不平衡伝送線
路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡
信号とを相互に変換する場合、外部端子12bに不平衡
伝送線路を接続し、外部端子12f,12eに平衡伝送
線路を接続する。
【0026】この不平衡伝送線路を伝搬してきた不平衡
信号は、外部端子12bと引出し導体14bを介して結
合線路14cに伝搬し、結合線路14cから結合線路1
4dに伝搬する。ここで、結合線路14cは結合線路1
4eと電磁結合し、結合線路14dは結合線路14fと
電磁結合するため、不平衡信号は平衡信号に変換され、
この平衡信号は外部端子12f,12eを介して平衡伝
送線路の二つの信号線路間に取り出される。
信号は、外部端子12bと引出し導体14bを介して結
合線路14cに伝搬し、結合線路14cから結合線路1
4dに伝搬する。ここで、結合線路14cは結合線路1
4eと電磁結合し、結合線路14dは結合線路14fと
電磁結合するため、不平衡信号は平衡信号に変換され、
この平衡信号は外部端子12f,12eを介して平衡伝
送線路の二つの信号線路間に取り出される。
【0027】また、平衡伝送線路の二つの信号線路間の
平衡信号は、外部端子12f,12eを介してそれぞれ
結合線路14e,14fに伝搬し、結合線路14eが結
合線路14cと電磁結合し、結合線路14fが結合線路
14dと電磁結合するため、平衡信号が不平衡信号に変
換され、この不平衡信号が外部端子12aを介して不平
衡伝送路に取り出される。
平衡信号は、外部端子12f,12eを介してそれぞれ
結合線路14e,14fに伝搬し、結合線路14eが結
合線路14cと電磁結合し、結合線路14fが結合線路
14dと電磁結合するため、平衡信号が不平衡信号に変
換され、この不平衡信号が外部端子12aを介して不平
衡伝送路に取り出される。
【0028】上記構成よりなる積層バラン素子10は、
誘電体層13dの表面に設けられた結合線路14c,1
4dの幅W1が誘電体層13eの表面に設けられた結合
線路14e,14fの幅W2よりも狭く設定されている
ので、製造時においてこれらの誘電体層13d,13e
を積層して結合線路14c,14dと結合線路14e,
14fが重なるようにするときに、多少のズレが生じて
も結合線路14c,14dは結合線路14e,14fの
上に重なる。このため、結合線路14cと結合線路14
eとの間の電磁結合度、及び結合線路14dと結合線路
14fとの間の電磁結合度は設計時の値となり、所望の
特性を容易に得ることができる。
誘電体層13dの表面に設けられた結合線路14c,1
4dの幅W1が誘電体層13eの表面に設けられた結合
線路14e,14fの幅W2よりも狭く設定されている
ので、製造時においてこれらの誘電体層13d,13e
を積層して結合線路14c,14dと結合線路14e,
14fが重なるようにするときに、多少のズレが生じて
も結合線路14c,14dは結合線路14e,14fの
上に重なる。このため、結合線路14cと結合線路14
eとの間の電磁結合度、及び結合線路14dと結合線路
14fとの間の電磁結合度は設計時の値となり、所望の
特性を容易に得ることができる。
【0029】次に、本発明の第2の実施形態を説明す
る。
る。
【0030】第2の実施形態は、第1の実施形態におい
て同一誘電体層の表面に設けていた2つの1/4波長共
振器を構成する結合線路をそれぞれ別の層に設けること
により親回路基板への実装面積を低減した積層バラン素
子を構成した。
て同一誘電体層の表面に設けていた2つの1/4波長共
振器を構成する結合線路をそれぞれ別の層に設けること
により親回路基板への実装面積を低減した積層バラン素
子を構成した。
【0031】図7は第2の実施形態における積層バラン
素子の構成を示す分解斜視図、図8はその平面図、図9
はその等価回路図、図10は図8におけるA−A線矢視
方向断面図である。図において、30は積層バラン素子
で、直方体形状の積層素体31とその外表面に形成され
た外部端子32a〜32fから構成されている。
素子の構成を示す分解斜視図、図8はその平面図、図9
はその等価回路図、図10は図8におけるA−A線矢視
方向断面図である。図において、30は積層バラン素子
で、直方体形状の積層素体31とその外表面に形成され
た外部端子32a〜32fから構成されている。
【0032】積層素体31は、図7に示すように表面に
結合線路又は接地導体が設けられた或いはダミーの複数
の誘電体層33a〜33vを積層して構成されている。
結合線路又は接地導体が設けられた或いはダミーの複数
の誘電体層33a〜33vを積層して構成されている。
【0033】最上層の誘電体層33aはダミー層であ
り、第2層目の誘電体層33bの表面には接地導体34
aが設けられている。この接地導体34aは接地端子と
なる外部端子32bに接続されている。第3層目の誘電
体層33cはダミー層である。
り、第2層目の誘電体層33bの表面には接地導体34
aが設けられている。この接地導体34aは接地端子と
なる外部端子32bに接続されている。第3層目の誘電
体層33cはダミー層である。
【0034】第4層目の誘電体層33dの表面には引出
し導体34bが設けられている。引出し導体34bの一
端は外部端子32aに接続され、他端部にはビアホール
35aが形成されている。第5層目の誘電体層33eに
はビアホール35aに連結されたビアホール35bが形
成されている。
し導体34bが設けられている。引出し導体34bの一
端は外部端子32aに接続され、他端部にはビアホール
35aが形成されている。第5層目の誘電体層33eに
はビアホール35aに連結されたビアホール35bが形
成されている。
【0035】第6層目の誘電体層33fの表面には結合
線路34cが設けられている。結合線路34cは図11
に示すように幅W3を有した渦巻き状をなすと共にその
一端はビアホール35a,35bを介して引出し導体3
4bの他端に接続され、他端は開放されている。この結
合線路34cは本素子30を介在する伝送線路を伝搬す
る信号の中心周波数に応じた1/4波長共振器を構成す
る。第7層目の誘電体層33gはダミー層である。
線路34cが設けられている。結合線路34cは図11
に示すように幅W3を有した渦巻き状をなすと共にその
一端はビアホール35a,35bを介して引出し導体3
4bの他端に接続され、他端は開放されている。この結
合線路34cは本素子30を介在する伝送線路を伝搬す
る信号の中心周波数に応じた1/4波長共振器を構成す
る。第7層目の誘電体層33gはダミー層である。
【0036】第8層目の誘電体層33hの表面には結合
線路34dが設けられている。結合線路34dは図12
に示すように幅W4(>W3)を有した渦巻き状をなす
と共にその一端部にはビアホール35cが形成され、他
端は外部端子32eに接続されている。この結合線路3
4dは本素子10を介在する伝送線路を伝搬する信号の
中心周波数に応じた1/4波長共振器を構成する。第9
層目の誘電体層33iにはビアホール35cに連結され
たビアホール35dが形成されている。
線路34dが設けられている。結合線路34dは図12
に示すように幅W4(>W3)を有した渦巻き状をなす
と共にその一端部にはビアホール35cが形成され、他
端は外部端子32eに接続されている。この結合線路3
4dは本素子10を介在する伝送線路を伝搬する信号の
中心周波数に応じた1/4波長共振器を構成する。第9
層目の誘電体層33iにはビアホール35cに連結され
たビアホール35dが形成されている。
【0037】第10層目の誘電体層33jの表面には引
出し導体34eが設けられている。引出し導体34eの
一端はビアホール35c,35dを介して導体線と34
dの一端に接続され、他端は外部端子32cに接続され
ている。第11層目の誘電体層33kはダミー層であ
る。
出し導体34eが設けられている。引出し導体34eの
一端はビアホール35c,35dを介して導体線と34
dの一端に接続され、他端は外部端子32cに接続され
ている。第11層目の誘電体層33kはダミー層であ
る。
【0038】第12層目の誘電体層33lの表面には接
地導体34fが設けられている。この接地導体34fは
接地端子となる外部端子32bに接続されている。第1
3層目の誘電体層33mはダミー層である。
地導体34fが設けられている。この接地導体34fは
接地端子となる外部端子32bに接続されている。第1
3層目の誘電体層33mはダミー層である。
【0039】第14層目の誘電体層33nの表面には引
出し導体34gが設けられている。引出し導体34gの
一端部にはビアホール35eが形成され、他端は外部端
子32dに接続されている。第15層目の誘電体層33
oにはビアホール35eに連結されたビアホール35f
が形成されている。
出し導体34gが設けられている。引出し導体34gの
一端部にはビアホール35eが形成され、他端は外部端
子32dに接続されている。第15層目の誘電体層33
oにはビアホール35eに連結されたビアホール35f
が形成されている。
【0040】第16層目の誘電体層33pの表面には結
合線路34hが設けられている。結合線路34hは図1
3に示すように幅W4を有した渦巻き状をなすと共にそ
の一端はビアホール35e,35fを介して引出し導体
34gの一端に接続され、他端は外部端子32eに接続
されている。この結合線路34hは、本素子10を介在
する伝送線路を伝搬する信号の中心周波数に応じた1/
4波長共振器を構成する。第17層目の誘電体層33q
はダミー層である。
合線路34hが設けられている。結合線路34hは図1
3に示すように幅W4を有した渦巻き状をなすと共にそ
の一端はビアホール35e,35fを介して引出し導体
34gの一端に接続され、他端は外部端子32eに接続
されている。この結合線路34hは、本素子10を介在
する伝送線路を伝搬する信号の中心周波数に応じた1/
4波長共振器を構成する。第17層目の誘電体層33q
はダミー層である。
【0041】第18層目の誘電体層33rの表面には結
合線路34iが設けられている。結合線路34iは図1
4に示すように幅W3を有した渦巻き状をなすと共にそ
の一端部にはビアホール35gが形成され、他端は外部
端子32fに接続されている。この結合線路34iは、
本素子10を介在する伝送線路を伝搬する信号の中心周
波数に応じた1/4波長共振器を構成する。第19層目
の誘電体層33sにはビアホール35gに連結されたビ
アホール35hが形成されている。
合線路34iが設けられている。結合線路34iは図1
4に示すように幅W3を有した渦巻き状をなすと共にそ
の一端部にはビアホール35gが形成され、他端は外部
端子32fに接続されている。この結合線路34iは、
本素子10を介在する伝送線路を伝搬する信号の中心周
波数に応じた1/4波長共振器を構成する。第19層目
の誘電体層33sにはビアホール35gに連結されたビ
アホール35hが形成されている。
【0042】第20層目の誘電体層33tの表面には引
出し導体34jが設けられている。引出し導体34jの
一端はビアホール35g,35hを介して結合線路34
iの一端に接続され、他端は外部端子32aに接続され
ている。
出し導体34jが設けられている。引出し導体34jの
一端はビアホール35g,35hを介して結合線路34
iの一端に接続され、他端は外部端子32aに接続され
ている。
【0043】第21層目の誘電体層33uは最下層であ
り、その表面には接地導体34kが設けられている。こ
の接地導体34kは接地端子となる外部端子32bに接
続されている。第22層目の誘電体層33vはダミー層
である。
り、その表面には接地導体34kが設けられている。こ
の接地導体34kは接地端子となる外部端子32bに接
続されている。第22層目の誘電体層33vはダミー層
である。
【0044】上記構成によれば、不平衡伝送線路と平衡
伝送線路との間に本素子30を介在させて不平衡伝送線
路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡
信号とを相互に変換する場合、外部端子32fに不平衡
伝送線路を接続し、外部端子32d,32cに平衡伝送
線路を接続する。
伝送線路との間に本素子30を介在させて不平衡伝送線
路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡
信号とを相互に変換する場合、外部端子32fに不平衡
伝送線路を接続し、外部端子32d,32cに平衡伝送
線路を接続する。
【0045】この不平衡伝送線路を伝搬してきた不平衡
信号は、外部端子32fを介して結合線路34iに伝搬
し、結合線路34iから引き出し導体34j,34bを
介して結合線路24cに伝搬する。ここで、結合線路3
4iは結合線路34hと電磁結合し、結合線路34cは
結合線路34dと電磁結合するため、不平衡信号は平衡
信号に変換され、この平衡信号は外部端子32d,32
cを介して平衡伝送線路の二つの信号線路間に取り出さ
れる。
信号は、外部端子32fを介して結合線路34iに伝搬
し、結合線路34iから引き出し導体34j,34bを
介して結合線路24cに伝搬する。ここで、結合線路3
4iは結合線路34hと電磁結合し、結合線路34cは
結合線路34dと電磁結合するため、不平衡信号は平衡
信号に変換され、この平衡信号は外部端子32d,32
cを介して平衡伝送線路の二つの信号線路間に取り出さ
れる。
【0046】また、平衡伝送線路の二つの信号線路間の
平衡信号は、外部端子32d,32cを介してそれぞれ
結合線路34h,34dに伝搬し、結合線路34hが結
合線路34iと電磁結合し、結合線路34dが結合線路
34cと電磁結合するため、平衡信号が不平衡信号に変
換され、この不平衡信号が外部端子32fを介して不平
衡伝送路に取り出される。
平衡信号は、外部端子32d,32cを介してそれぞれ
結合線路34h,34dに伝搬し、結合線路34hが結
合線路34iと電磁結合し、結合線路34dが結合線路
34cと電磁結合するため、平衡信号が不平衡信号に変
換され、この不平衡信号が外部端子32fを介して不平
衡伝送路に取り出される。
【0047】上記構成よりなる積層バラン素子30は、
誘電体層33rの表面に設けられた結合線路34iの幅
W3が誘電体層33pの表面に設けられた結合線路34
hの幅W4よりも狭く設定されているので、製造時にお
いて誘電体層33rの上に誘電体層pを積層して結合線
路34iの上に結合線路34hを重ねるときに、多少の
ズレが生じても結合線路34hを結合線路34iの上に
重ねることができる。さらに、誘電体層33hの表面に
設けられた結合線路34dの幅W4が誘電体層33fの
表面に設けられた結合線路34cの幅W3よりも広く設
定されているので、製造時において誘電体層33hの上
に誘電体層fを積層して結合線路34dの上に結合線路
34cを重ねるときに、多少のズレが生じても結合線路
34cを結合線路34dの上に重ねることができる。
誘電体層33rの表面に設けられた結合線路34iの幅
W3が誘電体層33pの表面に設けられた結合線路34
hの幅W4よりも狭く設定されているので、製造時にお
いて誘電体層33rの上に誘電体層pを積層して結合線
路34iの上に結合線路34hを重ねるときに、多少の
ズレが生じても結合線路34hを結合線路34iの上に
重ねることができる。さらに、誘電体層33hの表面に
設けられた結合線路34dの幅W4が誘電体層33fの
表面に設けられた結合線路34cの幅W3よりも広く設
定されているので、製造時において誘電体層33hの上
に誘電体層fを積層して結合線路34dの上に結合線路
34cを重ねるときに、多少のズレが生じても結合線路
34cを結合線路34dの上に重ねることができる。
【0048】従って、結合線路34cと結合線路34d
との間の電磁結合度、及び結合線路34hと結合線路3
4iとの間の電磁結合度は設計時の値となり、所望の特
性を得ることができる。また、第1の実施形態に比べて
実装面積がほぼ1/2になるので、尚、前述した実施形
態では結合線路を渦巻き状(スパイラル)に形成したが
ミアンダや直線の形状であっても良い。
との間の電磁結合度、及び結合線路34hと結合線路3
4iとの間の電磁結合度は設計時の値となり、所望の特
性を得ることができる。また、第1の実施形態に比べて
実装面積がほぼ1/2になるので、尚、前述した実施形
態では結合線路を渦巻き状(スパイラル)に形成したが
ミアンダや直線の形状であっても良い。
【0049】さらに、電磁結合する結合線路間の距離を
変えたり誘電体層の誘電率を変えることによって電磁結
合度の設計における自由度を増大することができる。
変えたり誘電体層の誘電率を変えることによって電磁結
合度の設計における自由度を増大することができる。
【0050】
【発明の効果】以上説明したように本発明の請求項1乃
至請求項4に記載のバラン素子によれば、互いに重なる
結合線路のうちの少なくとも1つの結合線路の幅が他の
結合線路の幅よりも大きく設定されているため、製造時
において各層の結合線路を積層するときに多少の位置ず
れを生じても幅の狭い結合線路を幅の広い結合線路の上
に重ねて配置することができるので、完成した素子にお
いて前記結合線路間の電磁結合度を設計時の値とするこ
とができ、所望の特性を容易に得ることができる。
至請求項4に記載のバラン素子によれば、互いに重なる
結合線路のうちの少なくとも1つの結合線路の幅が他の
結合線路の幅よりも大きく設定されているため、製造時
において各層の結合線路を積層するときに多少の位置ず
れを生じても幅の狭い結合線路を幅の広い結合線路の上
に重ねて配置することができるので、完成した素子にお
いて前記結合線路間の電磁結合度を設計時の値とするこ
とができ、所望の特性を容易に得ることができる。
【図1】本発明の第1の実施形態における積層バラン素
子の構成を示す分解斜視図
子の構成を示す分解斜視図
【図2】一従来例におけるを積層バラン素子を示す外観
図
図
【図3】一従来例におけるを積層バラン素子を示す分解
斜視図
斜視図
【図4】本発明の第1の実施形態における積層バラン素
子を示す等価回路図
子を示す等価回路図
【図5】本発明の第1の実施形態における結合線路の構
成を示す平面図
成を示す平面図
【図6】本発明の第1の実施形態における結合線路の構
成を示す平面図
成を示す平面図
【図7】本発明の第2の実施形態における積層バラン素
子の構成を示す分解斜視図
子の構成を示す分解斜視図
【図8】本発明の第2の実施形態における積層バラン素
子の構成を示す平面図
子の構成を示す平面図
【図9】本発明の第2の実施形態における積層バラン素
子の構成を示す等価回路図
子の構成を示す等価回路図
【図10】本発明の第2の実施形態における積層バラン
素子の構成を示す側断面図
素子の構成を示す側断面図
【図11】本発明の第2の実施形態における結合線路の
構成を示す平面図
構成を示す平面図
【図12】本発明の第2の実施形態における結合線路の
構成を示す平面図
構成を示す平面図
【図13】本発明の第2の実施形態における結合線路の
構成を示す平面図
構成を示す平面図
【図14】本発明の第2の実施形態における結合線路の
構成を示す平面図
構成を示す平面図
10…積層バラン素子、11…積層素体、12a〜12
g…外部端子、13a〜13f…誘電体層、14a,1
4g…接地導体、14b…引き出し導体、14c,14
d,14e,14f…結合線路、15a〜15c…ビア
ホール、30…積層バラン素子、31…積層素体、32
a〜32f…外部端子、33a〜33v…誘電体層、3
4a,34f,34k…接地導体、34b,34e,3
4g,34j…引き出し導体、34c,34d,34
h,34i…結合線路、35a〜35h…ビアホール。
g…外部端子、13a〜13f…誘電体層、14a,1
4g…接地導体、14b…引き出し導体、14c,14
d,14e,14f…結合線路、15a〜15c…ビア
ホール、30…積層バラン素子、31…積層素体、32
a〜32f…外部端子、33a〜33v…誘電体層、3
4a,34f,34k…接地導体、34b,34e,3
4g,34j…引き出し導体、34c,34d,34
h,34i…結合線路、35a〜35h…ビアホール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今泉 達也 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 天野 崇 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 Fターム(参考) 5E070 AA16 AB03 AB10 CB12 CB17 CB20
Claims (4)
- 【請求項1】 積層体の内部に誘電体層を介して互いに
重なるように積層して形成され且つ互いに電磁結合する
少なくとも2つの結合線路を有し、異なる2つの伝送線
路間を結合するバラン素子であって、 前記互いに重なる結合線路のうちの少なくとも1つの結
合線路の幅が他の結合線路の幅よりも大きく設定されて
いることを特徴とするバラン素子。 - 【請求項2】 一端が不平衡外部端子に接続された第1
結合線路と、 一端が開放され他端が前記第1結合線路の他端に接続さ
れた第2結合線路と、 一端が接地端子に接続されると共に他端が第1平衡外部
端子に接続され、誘電体層を介して前記第1結合線路に
重なるように配置されて前記第1結合線路と電磁結合す
る第3導体線と、 一端が接地外部端子に接続されると共に他端が第2平衡
外部端子に接続され、誘電体層を介して前記第2結合線
路に重なるように配置されて前記第2結合線路と電磁結
合する第4導体線と、 接地外部端子に接続されると共に前記第1乃至第4結合
線路のそれぞれが1/4波長共振器を構成するように前
記積層体内部に配置された1つ以上の接地導体とを備
え、 前記互いに電磁結合する第1結合線路と第3結合線路の
うちの一方の幅が他方の幅よりも大きく設定されている
と共に、 前記互いに電磁結合する第2結合線路と第4結合線路の
うちの一方の幅が他方の幅よりも大きく設定されている
ことを特徴とする請求項1に記載のバラン素子。 - 【請求項3】 前記第1及び第2結合線路が同一層に配
置されると共に、該層とは異なる同一層に前記第3及び
第4結合線路が配置されていることを特徴とする請求項
2に記載のバラン素子。 - 【請求項4】 前記第1乃至第4結合線路がそれぞれ異
なる層に形成されていることを特徴とする請求項2に記
載のバラン素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234312A JP2002050910A (ja) | 2000-08-02 | 2000-08-02 | バラン素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234312A JP2002050910A (ja) | 2000-08-02 | 2000-08-02 | バラン素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002050910A true JP2002050910A (ja) | 2002-02-15 |
Family
ID=18726697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000234312A Pending JP2002050910A (ja) | 2000-08-02 | 2000-08-02 | バラン素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002050910A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2862158A1 (fr) * | 2003-11-07 | 2005-05-13 | St Microelectronics Sa | Balun distribue a rapport d'impedance non unitaire |
WO2007027840A3 (en) * | 2005-09-02 | 2007-06-21 | Northrop Grumman Corp | 3d mmic balun and methods of making the same |
US7595704B2 (en) * | 2002-05-15 | 2009-09-29 | Broadcom Corporation | System and apparatus for a three-line balun with power amplifier bias |
JP2009290855A (ja) * | 2008-05-29 | 2009-12-10 | Qiankun Kagi Kofun Yugenkoshi | バラン |
JP2010109871A (ja) * | 2008-10-31 | 2010-05-13 | Tdk Corp | 薄膜バラン |
JP2010109837A (ja) * | 2008-10-31 | 2010-05-13 | Tdk Corp | 薄膜バラン |
WO2010055682A1 (ja) | 2008-11-14 | 2010-05-20 | 株式会社フジクラ | 樹脂多層デバイスおよびその製造方法 |
US8319577B2 (en) | 2008-10-31 | 2012-11-27 | Tdk Corporation | Thin film balun |
-
2000
- 2000-08-02 JP JP2000234312A patent/JP2002050910A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855613B2 (en) | 2002-05-15 | 2010-12-21 | Broadcom Corporation | Communication transceiver having a three-line balun with power amplifier bias |
US7595704B2 (en) * | 2002-05-15 | 2009-09-29 | Broadcom Corporation | System and apparatus for a three-line balun with power amplifier bias |
US8283992B2 (en) | 2002-05-15 | 2012-10-09 | Broadcom Corporation | Communication transceiver having a three-line balun with power amplifier bias |
US8067998B2 (en) | 2002-05-15 | 2011-11-29 | Broadcom Corporation | Communication transceiver having a three-line balun with power amplifier bias |
US7199682B2 (en) | 2003-11-07 | 2007-04-03 | Stmicroelectronics S.A. | Distributed balun with a non-unity impedance ratio |
FR2862158A1 (fr) * | 2003-11-07 | 2005-05-13 | St Microelectronics Sa | Balun distribue a rapport d'impedance non unitaire |
WO2007027840A3 (en) * | 2005-09-02 | 2007-06-21 | Northrop Grumman Corp | 3d mmic balun and methods of making the same |
JP2009507426A (ja) * | 2005-09-02 | 2009-02-19 | ノースロップ グラマン コーポレイション | 3dmmicバラン及びその製造方法 |
US7570129B2 (en) | 2005-09-02 | 2009-08-04 | Northrop Grumman Corporation | 3D MMIC balun and methods of making the same |
JP4703698B2 (ja) * | 2008-05-29 | 2011-06-15 | 乾坤科技股▲ふん▼有限公司 | バラン |
US7924112B2 (en) | 2008-05-29 | 2011-04-12 | Cyntec Co., Ltd. | Balun |
JP2009290855A (ja) * | 2008-05-29 | 2009-12-10 | Qiankun Kagi Kofun Yugenkoshi | バラン |
JP2010109837A (ja) * | 2008-10-31 | 2010-05-13 | Tdk Corp | 薄膜バラン |
JP2010109871A (ja) * | 2008-10-31 | 2010-05-13 | Tdk Corp | 薄膜バラン |
US8319577B2 (en) | 2008-10-31 | 2012-11-27 | Tdk Corporation | Thin film balun |
WO2010055682A1 (ja) | 2008-11-14 | 2010-05-20 | 株式会社フジクラ | 樹脂多層デバイスおよびその製造方法 |
US8154360B2 (en) | 2008-11-14 | 2012-04-10 | Fujikura Ltd. | Resin multilayer device and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2773617B2 (ja) | バルントランス | |
JP4500840B2 (ja) | 積層型バラン及び混成集積回路モジュール並びに積層基板 | |
JP3520411B2 (ja) | 結合線路を用いた高周波部品 | |
US8044749B1 (en) | Coupler device | |
US8212630B2 (en) | Thin film balun | |
JP5240669B2 (ja) | 薄膜バラン | |
JP2002271111A (ja) | 積層バラン素子 | |
JP5051062B2 (ja) | 薄膜バラン | |
US9300023B2 (en) | Thin film balun | |
US8653904B2 (en) | Thin film balun | |
JP4034787B2 (ja) | 積層型バルントランス | |
JP2002050910A (ja) | バラン素子 | |
JP2840814B2 (ja) | チップ型トランス | |
JP4783996B2 (ja) | 積層型複合バラントランス | |
JP5326931B2 (ja) | 薄膜バラン | |
JPH09153708A (ja) | 方向性結合器 | |
JP3752433B2 (ja) | 積層型バラントランス | |
JP2002190413A (ja) | 積層型バラントランス | |
WO2006123482A1 (ja) | 積層型方向性結合器 | |
JP2002330008A (ja) | 積層型方向性結合器 | |
JP3766262B2 (ja) | バラントランス | |
JP2002260930A (ja) | 積層型バラントランス | |
JP2003069317A (ja) | 積層型方向性結合器 | |
JP2001006941A (ja) | 高周波トランスおよびインピーダンス変換器 | |
JP5326880B2 (ja) | 薄膜バラン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |