JPH09153708A

JPH09153708A - 方向性結合器

Info

Publication number: JPH09153708A
Application number: JP31385595A
Authority: JP
Inventors: Katsuhiko Hayashi; 克彦林; Tadashi Iwata; 匡史岩田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1995-12-01
Filing date: 1995-12-01
Publication date: 1997-06-10
Anticipated expiration: 2015-12-01
Also published as: JP3021337B2

Abstract

(57)【要約】【課題】小型化と低挿入損失化を実現し、かつ十分なア
イソレーション特性を有する方向性結合器を提供する。【解決手段】本発明の方向性結合器は、誘電体層を挟
んで形成された第１及び第２の結合ラインと第１及び第
２の結合ライン並びに第１及び第２の結合ラインにそれ
ぞれ外接する誘電体層を挟んで配設されほぼ全面を覆う
第１及び第２の接地電極とを含む積層された多層基板か
らなり、第１及び第２の結合ラインは第２の結合ライン
に較べ第１の結合ラインのライン幅が広いか、またはラ
イン長が短いか、あるいはそれらの組み合わせであるこ
とを特徴とする。また、本発明の方向性結合器は、誘電
体層を挟んで形成された第１及び第２の結合ラインと第
１及び第２の結合ライン並びに第１及び第２の結合ライ
ンにそれぞれ外接する誘電体層を挟んで配設されほぼ全
面を覆う第１及び第２の接地電極とを含む積層された多
層基板からなり、第１及び第２の結合ラインにおける自
己インダクタンスは、第２の結合ラインに較べ第１の結
合ラインの自己インダクタンスが小さいことを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話、自動車
電話等の無線機器、或いはその他各種通信機器等の分野
において利用可能な方向性結合器に係わり、特に、多層
基板を使用し、ＳＭＤ（表面実装部品）化した方向性結
合器に関する。

【０００２】

【従来の技術】一般に、方向性結合器は４つ以上の入出
力端子を持つ回路で、方向性結合器に入出力される信号
が１方向に通過するレベルを検出するために使用され
る。例えば、図９の方向性結合器の等価回路図に示され
るように２本のストリップラインによって、第１の結合
ライン（主ライン）、及び第２の結合ライン（副ライ
ン）が構成される。第１の結合ラインの入力端に信号を
入力し出力端（１）から信号を出力させたとき、第２の
結合ラインの出力端（２）に、第１の結合ラインから設
定された結合度に応じて電力が発生する。しかし、この
とき出力端（３）には電力が発生しない。また実際の回
路において、方向性結合器の入力端より信号が入力され
ると、出力端（１）から出力された信号の一部が後段の
回路の入力部等で反射され、反射信号が方向性結合器の
出力端（１）から再び入り込み、その反射信号によって
第１及び第２の結合ライン間に設定された結合度に応じ
て、出力端（３）に電力が発生する。しかし、このとき
出力端（２）に電力は発生しない。従って、出力端
（２）の電力は、方向性結合器の入力端より入力された
信号によって、第１及び第２の結合ライン間に設定され
た結合度に応じた電力のみを出力しているのであって、
このことが方向性結合器を通過する信号の１方向性の電
力を検出する機能を示している。

【０００３】通常方向性結合器を回路内で使用する場
合、第１及び第２の結合ラインのラインインピーダンス
は５０Ωに設定され、出力端（３）には５０Ωの抵抗が
他端を接地する形で付加される。また、方向性結合器の
性能を表す項目としては、図９における出力端（３）に
５０Ωの抵抗を付加した状態で、信号を入力端から入力
し、第１の結合ラインを通過して出力端（１）から出力
するときに発生する損失を「挿入損失」、入力端から第
１の結合ラインを通過する信号に対して出力端（２）に
現れる電力を「結合度」、反対に出力端（１）から入力
され第１の結合ラインを通過して入力端より出力される
信号に対して、出力端（２）に現れる微小な電力を「ア
イソレーション」と呼ぶ。更に、前記「結合度」と「ア
イソレーション」の差を「ダイレクティビティ」と呼
び、特に方向性結合器の通過する信号に対する１方向性
の検出能力の指標となる。前記「結合度」は、第１及び
第２の結合ライン間の距離により決まり、両者の距離が
近ければ密結合になり、遠ければ疎結合となる。また、
方向性結合器は、第１及び第２の結合ラインの長さが対
象とする周波数帯に対して約１／４波長程度になると
き、その周波数帯において大きなアイソレーションが得
られる。

【０００４】従来の積層型方向性結合器２０の外観斜視
図を図１０に、分解斜視図を図１１に示す。この積層型
方向性結合器２０は、誘電体層２０-１〜２０-１０の積
層体からなり、各誘電体層には、第１の結合ライン（主
ライン）を構成するストリップライン４-１〜５-１、第
２の結合ライン（副ライン）を構成するストリップライ
ン７-１〜８-１、接地電極２-１、１０-１が、また、層
間を接続するスルーホール電極１１、１２、及び各層か
ら積層型方向性結合器２０の側面に第１及び第２の結合
ライン及び接地電極から各端子に導出するリード部分２
-２〜２-３、４-２〜５-２、７-２〜８-２、１０-２〜
１０-３が設けられている。更に、積層型方向性結合器
２０の積層体の側面には、外部接続用の端子電極１Ａ〜
６Ａが設けられている。

【０００５】詳細に説明すると誘電体層２０-４と誘電
体層２０-５上に形成されたストリップライン４-１とス
トリップライン５-１が、スルーホール電極１１で接続
され第１の結合ライン（主ライン）を構成し、誘電体層
２０-７と誘電体層２０-８上に形成されたストリップラ
イン７-１とストリップライン８-１が、スルーホール電
極１２で接続され第２の結合ライン（副ライン）を構成
している。これらの第１及び第２の結合ライン間には、
結合度を調整する誘電体層２０-６が挿入され、第１及
び第２の結合ラインの誘電体層の積層方向で中央に対し
て外側に接地電極２-１と接地電極１０-１が、それぞれ
誘電体層２０-２と誘電体層２０-１０上に形成されてい
る。

【０００６】更に、第１及び第２の結合ラインの入力イ
ンピーダンスを、例えば５０Ωに調整するために、それ
ぞれ第１及び第２の結合ラインを構成するストリップラ
インとシールド層との距離を設定する誘電体層２０-３
と誘電体層２０-９が挿入される。そして、接地電極２-
１は、誘電体層２０-１により覆われる。

【０００７】上記の各誘電体層は積層され一体化され
る。第１及び第２の結合ラインを構成する各ストリップ
ライン及び接地電極は、各端子に側面導出部から積層型
方向性結合器２０の外部接続用の端子電極１Ａ〜６Ａに
接続される。接地電極２-１及び接地電極１０-１は、側
面導出部２-２及び側面導出部１０-２により外部電極２
Ａに接続する。また、側面導出部２-３及び側面導出部
１０-３により外部電極５Ａと接続する。第１の結合ラ
インは、側面導出部５-２及び側面導出部４-２により、
それぞれ外部接続電極１Ａ及び外部接続電極３Ａに接続
し、第２の結合ラインは、側面導出部７-２及び側面導
出部８-２によりそれぞれ外部接続電極６Ａ及び外部接
続電極４Ａに接続する。

【０００８】上記のような方向性結合器は、結合ライン
と為すストリップラインを対象周波数帯に対して、その
ライン長を１／４波長の長さに設定したものではない。
例えば特開平７−１３１２１１に開示されているよう
に、ストリップラインをコイル状に構成したものであ
る。これは、対象周波数帯に対して１／４波長のストリ
ップラインを使用した方向性結合器よりもストリップラ
インの導体長が短くでき、方向性結合器を小型化しやす
いという特長がある。更に、第１及び第２の結合ライン
は、ほぼ同一の自己インダクタンスに設定されているの
で、方向性結合器２０の積層方向で、その中央に対して
上下に設定される第１及び第２の結合ライン、誘電体
層、及び接地電極は、ほぼ対称に積層配置すればよい、
という設計上の利点もあった。

【０００９】

【発明が解決しようとする課題】一方、このような方向
性結合器の小型化に伴い、結合ラインを構成しているス
トリップラインのパターン領域も狭くなる。しかし、方
向性結合器としての特性を満足するため、十分な自己イ
ンダクタンスが得られるライン長のストリップラインを
パターニングするパターン領域を確保しにくくなるとい
う課題が発生する。結合ラインに十分な自己インダクタ
ンスがない場合、大きなアイソレーションが得られる帯
域が高周波側にシフトしてしまう。このため、設計の対
象とする周波数帯が前記周波数帯よりも低い側の場合、
対象となる周波数帯で十分なアイソレーションが得られ
なくなる。

【００１０】結合ラインに十分な自己インダクタンスを
与える方法として、結合ラインのライン幅を細くするこ
とが考えられる。しかし、結合ラインの電極幅を細くす
ると各ラインが持っている実抵抗成分が大きくなるた
め、信号の挿入損失が増大する。方向性結合器が携帯電
話等の携帯機器の高周波回路で使用される場合、送信ア
ンプの後段で送信アンプの出力電力レベルの検出用に使
用されるが、この場合送信アンプにより増幅された高い
電力（例えば１Ｗ程度）の信号が方向性結合器を通過す
るため、挿入損失の増大が増幅された高い電力の信号に
対しておきる。携帯通信機は、設定されるべきレベルの
信号の電力を送信できるように送信アンプを駆動させる
必要があり、これが携帯通信機器の消費電流の増加を招
くことになる。この電流消費の増大は、特に消費電流が
大きい送信アンプを持つ電池駆動の携帯通信機にとっ
て、長い通話時間を確保する上で重要な問題である。
尚、大電力信号及び小電力信号に対して挿入損失等の減
衰量が生じる場合、それを対数（ｄＢ）で扱う場合はそ
れぞれ同等の変化量で表現されるが、その変化量の絶対
値（真数）は大電力信号及び小電力信号では桁違いの大
きさで大電力信号の方が大きい。

【００１１】本発明は、このような従来の課題を解決
し、方向性結合器の小型化と低挿入損失化の双方を実現
すると共に、十分なアイソレーションを実現することを
目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するた
め、本発明の方向性結合器は、誘電体層を挟んで形成さ
れた第１及び第２の結合ラインと、第１及び第２の結合
ライン並びに第１及び第２の結合ラインにそれぞれ外接
する誘電体層を挟んで配設されほぼ全面を覆う第１及び
第２の接地電極と、を含む積層された多層基板からな
り、第１及び第２の結合ラインは、第２の結合ラインに
較べ第１の結合ラインのライン幅が広いか、またはライ
ン長が短いか、あるいはそれらの組み合わせであること
を特徴とする。

【００１３】また、本発明の方向性結合器は、誘電体層
を挟んで形成された第１及び第２の結合ラインと、第１
及び第２の結合ライン並びに第１及び第２の結合ライン
にそれぞれ外接する誘電体層を挟んで配設されほぼ全面
を覆う第１及び第２の接地電極と、を含む積層された多
層基板からなり、第１及び第２の結合ラインにおける自
己インダクタンスは、第２の結合ラインに較べ第１の結
合ラインの自己インダクタンスが小さいことを特徴とす
る。

【００１４】本発明の方向性結合器においては、第１及
び第２の結合ラインの各々を、２又はそれ以上の層の誘
電体層にわたって形成することが好ましい。また、本発
明においては、第１及び第２の結合ラインは、スパイラ
ル形状、またはヘリカル形状、あるいはそれらの組み合
わせであることが好ましい。

【００１５】（作用）本発明の方向性結合器の原理を説
明する等価回路図を図５に、実際の回路に近い等価回路
図を図６に示す。本発明の方向性結合器では、信号を通
過させる第１の結合ライン（主ライン）のスパイラル状
ストリップラインの長さについて、ライン間結合により
信号が現れる第２の結合ライン（副ライン）のスパイラ
ル状ストリップラインの長さより短く設定することを特
徴としている。即ち、図１１で説明したような多層基板
で方向性結合器の設計する上で小型化を図っていくと、
結合ラインのパターン設計する領域が方向性結合器の小
型化に応じて小さくなるため各結合ラインにとって十分
な自己インダクタンスで設計できなくなる。それを補う
ために各結合ラインのスパイラル状ストリップラインの
ライン幅を細くすることになるが、この時、信号を通過
させる第１の結合ライン（主ライン）側のスパイラル状
ストリップラインのライン長を短く設定し、且つ、第２
の結合ライン（副ライン）のスパイラル状ストリップラ
インのライン長を第１の結合ライン（主ライン）側のス
パイラル状ストリップラインよりも長く設定する。

【００１６】本発明の方向性結合器の第１及び第２の結
合ラインのストリップラインの配置関係の例を方向性結
合器の断面で図７に示す。各結合ラインは前記のように
細くすることによりスパイラル状ストリップラインをパ
ターンニング可能な領域が確保できると共に、ライン自
体が細くなることによりスパイラル状ストリップライン
の自己インダクタンスも上昇する。更にヘリカル構造の
コイルパターンで結合ラインを設計するの場合、平面方
向で周回するコイル導体によって囲まれる領域の面積
は、同一パターニング領域内でヘリカルパターンを設計
した場合、コイル導体の幅が細いほうが実質広く設計で
きるため、コイルとしての自己インダクタンスを更に大
きくできる。

【００１７】本発明の方向性結合器の特性は図６に示さ
れる等価回路の計算により説明される。図６中、Ｌ1は
第１の結合ラインの自己インダクタンス、Ｌ2は第２の
結合ラインの自己インダクタンス、Ｍは第１の結合ライ
ンと第２の結合ラインの相互インダクタンス、Ｃoは第
１の結合ラインと第２の結合ライン間の浮遊容量、Ｃ1
は第１の結合ラインと接地電極間の浮遊容量、Ｃ2は第
２の結合ラインと接地電極間の浮遊容量、ＣＰ1は第１
の結合ライン自身が持つ浮遊容量、ＣＰ2は第２の結合
ライン自身が持つ浮遊容量である。通常、方向性結合器
の出力端（３）には５０Ωの抵抗が図６のように接地さ
れる形で接続されて使用される。本発明では、図６にお
いて各結合ラインの自己インダクタンスの関係はＬ1＜
Ｌ2となるが、仮に、本発明の方向性結合器と同一周波
数帯用の方向性結合器を従来例のように各ラインの自己
インダクタンス（その時のインダクタンスをＬoとす
る）をほぼ等しくて設計しようとする場合、本発明にお
ける第１の結合ライン及び第２の結合ラインの自己イン
ダクタンスの関係は、この時のインダクタンスＬoに対
してＬ1＜Ｌo＜Ｌ2の関係にする。前記したように各結
合ラインの自己インダクタンスは、その各結合ラインの
ストリップラインの導体幅を同一にした場合、その導体
長に対して比例的に変化する。従って、上記の自己イン
ダクタンスの関係により、第１の結合ラインにおける導
体長は従来の設計よりも短くなるので、そのライン幅を
細くしても第１の結合ラインがもつ実抵抗成分を増大さ
せないですみ、その結果、方向性結合器としての挿入損
失が増大しない。また、主ラインの導体長と導体幅の条
件によっては挿入損失を改善することも可能となる。

【００１８】次にアイソレーション特性であるが、第１
の結合ライン（主ライン）のストリップラインの長さを
前記のように短くしたままで、第２の結合ライン（副ラ
イン）のストリップラインの長さを調整することで目的
とする帯域にアイソレーションが大きく取れる帯域を調
整できることを本発明では見いだしている。その状況を
示したものが図８である。図中のグラフに方向性結合器
中の第１の結合ラインの長さは一定にして、第２の結合
ラインについてのみ、そのストリップラインの長さを変
えたときのアイソレーション特性の変化を示してしる。
図８では第１の結合ライン（主ライン）が第２の結合ラ
イン（副ライン）と同一のライン長のとき−４０ｄＢ以
下のアイソレーション帯域は、１．２〜２ＧＨzの帯域
であるが、第１の結合ライン（主ライン）よりも第２の
結合ライン（副ライン）のライン長を長くすることによ
り、前記アイソレーション帯域は１．２ＧＨz以下の帯
域に低下させることができている。即ち、本発明の方向
性結合器は、第１の結合ライン（主ライン）のストリッ
プラインよりも第２の結合ライン（副ライン）のストリ
ップラインのライン長を長くすることにより、アイソレ
ーション帯域を従来例の方向性結合器よりも自由度をも
って低周波側に移動できることを示している。尚、第１
及び第２の結合ラインのストリップラインのライン幅は
従来の方向性結合器の設計よりも細くなっているが、第
１の結合ライン（主ライン）側については前述したよう
にストリップラインのライン長が短くなっているので、
方向性結合器の挿入損失としては増大させずにすむ。し
かし、第２の結合ライン（副ライン）のストリップライ
ンは、従来の方向性結合器の設計よりもそのライン幅は
細くなり、更にライン長が長くなったために第２の結合
ライン（副ライン）のストリップライン自身がもつ実抵
抗成分は増大している。しかしながら、第２の結合ライ
ン（副ライン）に流れる電力が第１の結合ライン（主ラ
イン）比べ１５〜２５ｄＢ程度小さな電力であり、更に
第２の結合ライン（副ライン）の出力端（２）と出力端
（３）には前述のダイレクティビティの関係で等しい電
力はかかっているわけではなく、第２の結合ライン（副
ライン）全体としては電力的に小信号の領域の電力しか
かからないため携帯電話等の回路内で重大なパワーロス
に繋がる問題は発生しない。また、その実際の損失量の
増加分も０．０５〜０．１５ｄＢ程度であり小信号の領
域ではほとんど問題にならない。

【００１９】

【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。先ず、図１、図２を参照すると、この第
１の実施例における方向性結合器は、複数の誘電体層グ
リーンシート３０-１〜３０-１０と、複数のストリップ
ラインからなるスパイラル状の第１の結合ライン４-
ａ、５-ａと、複数のストリップラインからなるスパイ
ラル状の第２の結合ライン７-ａ、８-ａと、複数の接地
電極２-ａ、１０-ａを積層して、焼成することにより一
体化され、形成される。この方向性結合器は、各誘電体
層から、積層された方向性結合器側面の端子に導出する
複数のリード部分２-ｂ、２-ｃ、４-ｂ、５-ｂ、７-
ｂ、８-ｂ、１０-ｂ、１０-ｃと、層間のストリップラ
インを接続させる複数のスルーホール電極１５、１６が
設けられている。

【００２０】誘電体層３０-４、誘電体層３０-５上に形
成されたスパイラル状ストリップライン４-ａ及び５-ａ
がスルーホール電極１５で接続され、第１の結合ライン
（主ライン）を構成し、誘電体層３０-７、誘電体層３
０-８上に形成されたスパイラル状ストリップライン７-
ａ及び８-ａがスルーホール電極１６で接続され、第２
の結合ライン（副ライン）を構成する。この時、第１の
結合ラインのスパイラル状ストリップライン４-ａと５-
ａを足した長さは、第２の結合ラインのスパイラル状ス
トリップライン７-ａと８-ａを足した長さよりも短くな
るように設定した。また、第１、第２の結合ライン同士
を基板の積層方向に対し、例えば、各スパイラル状スト
リップラインの渦巻きの中央を一致させるような特定の
配置は考慮せず任意の位置で対向させた。更に、第１、
第２の結合ラインのスパイラル状ストリップラインの旋
回する方向や、互いに併走させるようなパターニングに
設計しなかった。

【００２１】第１、第２の結合ラインのスパイラル状ス
トリップライン間には、結合度を調整する誘電体層３０
-６を挿入した。また、第１の結合ラインのスパイラル
状ストリップラインの積層方向の中央に対して外側に
は、接地電極２-ａ、１０-ａを誘電体層３０-２、３０-
１０上にそれぞれ形成した。更に、各結合ラインの入力
インピーダンスを５０Ωに調整するために、各結合ライ
ンのスパイラル状ストリップラインと接地電極との距離
を設定するため、誘電体層３０-３及び３０-９をそれぞ
れ挿入した。

【００２２】従来例では、各結合ラインのスパイラル状
ストリップラインは、ほぼ同一の長さであったため、誘
電体層もほぼ同一の厚みでの設計が可能であったが、本
発明の構成では、第１の結合ライン（主ライン）のスパ
イラル状ストリップラインが第２の結合ライン（副ライ
ン）のスパイラル状ストリップラインよりも長くなって
いるため、接地電極との距離を設定する誘電体層の厚み
の設定は、誘電体層３０-９を誘電体層３０-３よりも厚
くした。尚、誘電体層の厚み調整については、各層の誘
電体層のシート厚みを調整すれば良い。また、本実施例
の分解斜視図（図１）には示されていないが、複数の誘
電体層シートを挿入することにより誘電体層の厚みを調
整することも可能である。そして、接地電極２-ａは、
誘電体層３０-１により覆われる。

【００２３】各誘電体層を積層し、焼成した後、図２に
図示するように一体化する。接地電極並びに第１及び第
２の結合ラインは、方向性結合器の側面にそれぞれ電極
を導出する。接地電極２-ａ及び１０-ａは、側面導出部
２-ｂ及び１０-ｂにより外部接続用電極２Ｂ接続し、側
面導出部２-ｃ及び１０-ｃにより外部接続用電極５Ｂと
接続する。また、第１の結合ラインは、側面導出部５-
ｂ及び４-ｂにより、外部接続用電極１Ｂ及び３Ｂにそ
れぞれ接続し、第２の結合ラインは、側面導出部７-ｂ
及び８-ｂにより、外部接続用電極６Ｂ及び４Ｂにそれ
ぞれ接続した。

【００２４】本実施例の方向性結合器の第１の結合ライ
ン（主ライン）のスパイラル状ストリップラインの長さ
を８．０５mm、第２の結合ライン（副ライン）のスパイ
ラル状ストリップラインの長さを１２．９５mm、それぞ
れのストリップラインの幅を０．１５mmで設計した。こ
のパターンにより方向性結合器の形状は、３．５ｘ２．
５ｘ１．６（mm）になった。この方向性結合器の特性を
図３に示す。電気性能としては、１ＧＨz帯で挿入損失
は０．２ｄＢ以下で、アイソレーションは絶対値で４０
ｄＢ以上がとれ、更にダイレクティビティ（アイソレー
ションと結合度の差）も２０ｄＢ以上とれていた。通
常、方向性結合器は小型化してゆくと特に十分なダイレ
クティビティが得られなくなる傾向にあるが、上記性能
はこの形状としては非常に良好な性能といえる。

【００２５】（他の実施例）本発明は次のようにしても
実施が可能である。前記第１の実施例では、入力側（第
１）の結合ラインの形状はスパイラル型パターンで設計
を行い、そのスパイラル状ストリップラインのライン長
をパラメータとして使っているが、基本的には入力側
（第１）の結合ラインの自己インダクタンスの大きさに
課題がある。そこで、自己インダクタンスを小さくする
ため、入力側（第１）の結合ラインは、図４に示すよう
なヘリカル型パターンであってもよい。この入力側（第
１）の結合ラインは、複数の誘電体層グリーンシート４
０-１〜４０-２と、複数のストリップライン１、３から
なるヘリカル状の第１の結合ラインを積層して形成され
る。また、各誘電体層から積層された方向性結合器側面
の端子に導出する複数のリード部分２、４と、層間のス
トリップラインを接続させるスルーホール電極１２が設
けられている。誘電体層４０-１、４０-２上に形成され
たヘリカル状ストリップライン１及び３がスルーホール
電極１２で接続され、第１の結合ライン（主ライン）を
構成する。この時、第１の結合ラインのヘリカル状スト
リップライン１と３を足した長さは、第２の結合ライン
の長さよりも短くなるように、各結合ライン間のストリ
ップラインの旋回径や巻き数を変化させることが可能で
ある。

【００２６】また、第１の結合ラインをスパイライル型
とヘリカル型とを組み合わせて方向性結合器を設計して
も良い。

【００２７】入力側の結合ラインのストリップラインに
ついて、実施例では２層にわたってパターニングしてい
るが、それ以上の層数にわたってパターニングしてもよ
い。

【００２８】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。

【００２９】（1）方向性結合器の挿入損失を改善でき
る。

【００３０】（2）方向性結合器のアイソレーション帯
域の低周波化が可能で、かつ大きなをアイソレーション
を得ることが可能である。

【００３１】（3）上記の事柄を満たし且つ、方向性結
合器の小型化が可能である。

【図面の簡単な説明】

【図１】本発明の第１実施例の分解斜視図である。

【図２】本発明の第１実施例の外観斜視図である。

【図３】本発明の第１実施例の特性図である。

【図４】本発明の第２実施例の第１の結合ラインのパタ
ーンである。

【図５】本発明の原理を説明する方向性結合器の概念図
である。

【図６】本発明の原理を説明する方向性結合器の等価回
路図である。

【図７】本発明の原理を説明する方向性結合器の断面図
である。

【図８】本発明の方向性結合器の第１の結合ラインの長
さを変化させたときのアイソレーションの変化を示した
図である。

【図９】従来の方向性結合器の分解斜視である。

【図１０】従来の方向性結合器の等価回路図である。

【図１１】従来の方向性結合器の外観斜視図である。

【符号の説明】

２０、３０方向性結合器２０-１〜２０-１０、３０-１〜３０-１０、４０-１〜
４０-２誘電体層４-１、５-１、４-ａ、５-ａ第１の結合ラインを構成
するスパイラル状ストリップライン７-１、８-１、７-ａ、８-ａ第２の結合ラインを構成
するスパイラル状ストリップライン１、３第１の結合ラインを構成するヘリカル状ストリ
ップライン２-１、１０-１、２-ａ、１０-ａ接地電極

Claims

【特許請求の範囲】

【請求項１】誘電体層を挟んで形成された第１及び第
２の結合ラインと、該第１及び第２の結合ライン並びに該第１及び第２の結
合ラインにそれぞれ外接する誘電体層を挟んで配設さ
れ、ほぼ全面を覆う第１及び第２の接地電極と、を含む
積層された多層基板からなる方向性結合器において、前記第１及び第２の結合ラインは、第２の結合ラインに
較べ第１の結合ラインのライン幅が広いか、またはライ
ン長が短いか、あるいはそれらの組み合わせであること
を特徴とする方向性結合器。
【請求項２】誘電体層を挟んで形成された第１及び第
２の結合ラインと、該第１及び第２の結合ライン並びに該第１及び第２の結
合ラインにそれぞれ外接する誘電体層を挟んで配設さ
れ、ほぼ全面を覆う第１及び第２の接地電極と、を含む
積層された多層基板からなる方向性結合器において、前記第１及び第２の結合ラインにおける自己インダクタ
ンスは、第２の結合ラインに較べ第１の結合ラインの自
己インダクタンスが小さいことを特徴とする方向性結合
器。
【請求項３】請求項１ないし請求項２のいずれか１項
に記載した方向性結合器であって、前記第１及び第２の結合ラインの各々を、２又はそれ以
上の層の誘電体層にわたって形成したことを特徴とする
方向性結合器。
【請求項４】請求項１ないし請求項３のいずれか１項
に記載した方向性結合器であって、前記第１及び第２の結合ラインは、スパイラル形状、ま
たはヘリカル形状、あるいはそれらの組み合わせである
ことを特徴とする方向性結合器。