FR2826807A1 - Procede de reemission et de reception de donnees et appareils d'emission et de reception de donnees - Google Patents

Abstract

L'invention concerne un appareil et un procédé pour l'émission et la réception de données, minimisant les erreurs de décodage lors d'une transmission par paquet à haute vitesse.Lors de la réémission de données dans la technique de demande automatique de répétition hybride ("DAR-H "), l'appareil et le procédé d'émission/ réception effectue un mappage de symboles sur des bits codés devant être réémis en affectant les facteurs de fiabilité différents aux bits codés en fonction du nombre de réémissions, ce qui améliore les performances du système.Domaine d'application : systèmes de communications du service mobile du type AMRC, etc.

Description

<Desc/Clms Page number 1>

L'invention concerne de façon générale un appareil et un procédé pour l'émission et la réception de données dans un système de communications du service mobile du type AMRC (accès multiple par répartition par code), et en particulier un appareil et un procédé d'émission/réception de données destinés à ajuster le facteur de fiabilité des bits de données mappés sur un symbole modulé avant une émission.

Dans un système de communications, des signaux d'émission sont invariablement mélangés avec une certaine forme de distorsion et de bruits. Un système de communications du service mobile émettant et recevant des signaux par l'intermédiaire d'un réseau sans fil est particulièrement plus sujet à la distorsion et aux bruits qu'un système de communications câblé.

Pour cette raison, divers procédés de réduction de l'effet de la distorsion et des bruits sur le système de communications du service mobile ont été proposés. Par exemple, pour réduire un taux d'erreurs sur les bits de 10-2 à 10-3 dans un environnement à bruit blanc additif gaussien (BBAG) utilisant la technique de modulation et la technique de codage habituelles, un RSB (RSB) d'environ 1 dB à 2 dB est nécessaire. Par ailleurs, pour obtenir les mêmes résultats dans un environnement à évanouissement par trajets multiples, il est nécessaire d'élever le RSB à environ 10 dB. Cependant, un procédé pour augmenter la puissance d'émission afin d'élever le RSB pour réduire le taux d'erreurs sur les bits peut diminuer de façon indésirable les performances d'ensemble du système. Par conséquent, une technique pour réduire ou supprimer efficacement l'effet de l'évanouissement, c'est-à-dire l'effet de la distorsion ou des bruits, sans puissance supplémentaire ou perte de largeur de bande à la fois dans un équipement d'utilisateur (EU) et dans un N#ud B est très importante pour le système de communications du service mobile. L'un des moyens efficaces utilisés à cet effet est

<Desc/Clms Page number 2>

une technologie d'entrelacement de canaux combinée avec une technique de codage pour la limitation d'erreurs.

La technologie d'entrelacement entrelace des bits d'émission avant l'émission pour disperser une partie de bits de données, qui peuvent être endommagés, vers différents emplacements au lieu de concentrer la partie sur un seul emplacement. Autrement dit, la technologie d'entrelacement empêche une erreur en paquet en permettant à des bits adjacents d'être affectés de façon aléatoire par un évanouissement.

Par ailleurs, des codes utilisés pour la technique de codage pour la limitation d'erreurs sont divisés en un code sans mémoire et un code à mémoire. Le code sans mémoire comprend un code à blocs linéaires, tandis que le code à mémoire comprend un code à convolution et un turbocode. En outre, un dispositif destiné à effectuer un codage par la technique de codage pour la limitation d'erreurs est appelé "codeur de canal".

Un système de communications du service mobile du futur a besoin d'une émission fiable de données multimédia à haute vitesse, et, par conséquent, une technique de codage de canaux plus puissante est nécessaire. Une technique de codage de canaux utilisant le turbocode présente les performances plus proches de la limite de Shannon en ce qui concerne le taux d'erreurs sur les bits (TEB), même à un faible RSB. Un signal de sortie d'un codeur de canal utilisant le turbocode peut être divisé en bits systématiques et en bits de parité. On entend ici par "bits systématiques" les signaux d'information réels devant être émis, tandis qu'on entend par "bits de parité" des signaux additionnés pour aider un récepteur à corriger une erreur possible de transmission. Cependant, même les signaux codés pour la limitation d'erreurs ne peuvent pas surmonter une erreur possible en paquet apparaissant dans les bits systématiques ou les bits de parité. Un phénomène a souvent lieu alors que les données parcourent un canal à

<Desc/Clms Page number 3>

évanouissement. L'entrelacement est l'une des techniques pour empêcher ce phénomène. Cette technique d'entrelacement empêche la génération de l'erreur en paquet, contribuant à une amélioration de l'effet de codage de canaux.

Les signaux entrelacés sont mappés sur une base symbole par symbole dans un modulateur numérique. Ici, une augmentation de l'ordre du modulateur a pour résultat une augmentation du nombre de bits inclus dans un symbole. En particulier, dans le cas d'une technique de modulation d'ordre élevé dépassant une modulation par déplacement de phase d'ordre 8 ("8PSK"), un symbole comprend 3 ou plus de 3 bits d'information, et les bits peuvent être classés en fonction de leurs facteurs de fiabilité. Ici, en ce qui concerne le facteur de fiabilité, dans un processus de modulation d'un symbole par l'émetteur, le symbole exprimant 2 bits dans une macrorégion telle que les quadrants gauche/droit ou les quadrants supérieur/inférieur sur l'axe X/Y comme montré sur les figures 1 et 2 est dit avoir "un facteur de fiabilité plus élevé", et le symbole exprimant 2 bits dans une microrégion est dit avoir "un facteur de fiabilité plus bas".

La figure 1 des dessins annexés et décrits ci-après illustre un diagramme de constellation de signaux pour une modulation d'amplitude à quadrature d'ordre 16 ("MAQ16"), et la figure 2 illustre un diagramme de constellation de signaux pour une modulation d'amplitude à quadrature d' ordre 64 ("MAQ64").

En référence à la figure 1, les symboles à modulation MAQ16 sont constitués chacun de 4 bits, et ont un diagramme de facteurs de fiabilité [H,H,L,L] où H représente une position de bit ayant un facteur de fiabilité plus élevé et L représente une position de bit ayant un facteur de fiabilité plus bas. Autrement dit, les deux premiers bits ont un facteur de fiabilité plus élevé et les deux bits suivants ont un facteur de fiabilité plus bas.

En référence à la figure 2, des symboles à modulation

<Desc/Clms Page number 4>

MAQ64 sont constitués chacun de 6 bits, et ont un diagramme de facteurs de fiabilité [H,H,M,M,L,L] où H représente une position de bit de facteur de fiabilité plus élevé, M représente une position de bit de facteur de fiabilité moyen et L représente une position de bit de facteur de fiabilité plus bas.

Un émetteur pour un système commun de communications du service mobile à accès par paquet en liaison descendant à haute vitesse ("HSDPA") est constitué d'un codeur de canal, d'un dispositif d'entrelacement et d'un modulateur, comme illustré sur la figure 3.

En référence à la figure 3, N blocs de transport sont pourvus d'un générateur 310 de bits de queue où des bits de queue sont additionnés à chacun des N blocs de transport. Un codeur 312 de canaux code les bits constituant chacun des N blocs de transport additionnés de bits de queue, et délivre en sortie des bits codés. Le codeur 312 de canaux a au moins un taux de codage pour coder les N blocs de transport. Le codage peut être au taux d'émission de 1/2 ou 3/4. Le codeur 312 de canaux peut obtenir un taux de codage souhaité par perforation de symboles de code ou répétition de symboles en utilisant un code mère R=1/6 ou 1/5. De plus, lorsqu'il supporte plusieurs taux de codage, le codeur 312 de canaux doit sélectionner un taux de codage devant être utilisé parmi les taux de codage supportables en commandant la perforation de symboles de code et la répétition de symboles. La figure 3 illustre une structure dans laquelle le codeur 312 de canaux sélectionne le taux de codage sous la commande du dispositif de commande 320.

Les bits codés délivrés en sortie du codeur 312 de canaux sont appliqués à un adaptateur 314 de cadence où ils sont soumis à une adaptation de cadence. Habituellement, l'adaptation de cadence est effectuée par répétition et/ou perforation sur les bits codés, lorsqu'un canal de transport est soumis à un multiplexage ou que les bits de sortie du codeur de canal ne sont pas en nombre égal à

<Desc/Clms Page number 5>

celui des symboles transmis par l'air. Les bits codés dont la cadence est adaptée par l'adaptateur 314 de cadence sont appliqués à un dispositif d'entrelacement 316 où les bits codés adaptés en cadence sont entrelacés. L'opération d'entrelacement a pour but de minimiser une perte possible de données pendant la transmission. Les bits codés entrelacés sont appliqués à un modulateur 318 d'ordre M où ils sont soumis à un mappage de symboles conformément à un mode ou une technique de modulation QPSK, 8PSK, MAQ16 ou MAQ64. Le dispositif de commande 320 commande une opération de codage du codeur 312 de canaux et un mode de modulation du modulateur 318 en fonction d'un état du canal radio en cours. Le système de communication du service mobile HSDPA utilise un processus adaptatif de modulation et de codage ("AMCS") pour le dispositif de commande 320 afin d'utiliser sélectivement les modes de modulation QPSK, 8PSK, MAQ16 et MAQ64 en fonction de l'environnement radio. Bien que cela ne soit pas illustré sur les dessins, le système de communications du service mobile du type AMRC étale les données de transmission avec des codes de Walsh W et des codes orthogonaux PN, afin qu'un équipement d'utilisateur EU correspondant puisse identifier un canal transmettant les données et un N#ud B transmettant les données.

Dans la description précédente de l'émetteur, les bits codés ne sont pas décrits séparément pour les bits systématiques et les bits de parité. Cependant, les bits codés délivrés en sortie du turbocodeur 312 de l'émetteur peuvent être divisés en bits systématiques et en bits de parité. Les bits systématiques et les bits de parité sortant du codeur 312 de canaux ont évidemment des priorités différentes. En d'autres termes, dans le cas où des erreurs apparaissent dans la transmission de données à une cadence donnée, il est possible de réaliser un meilleur décodage lorsque les erreurs apparaissent dans les bits de parité que lorsque les erreurs apparaissent dans les bits systématiques. La raison en est que, comme indiqué

<Desc/Clms Page number 6>

précédemment, les bits systématiques sont les bits d'information réelle, alors que les bits de parité sont les bits ajoutés pour aider le récepteur à corriger des erreurs d'émission au cours du décodage.

Il est donc possible de mapper les bits systématiques et les bits de parité entrelacés sur les positions de bits ayant un facteur de fiabilité plus élevé, les positions de bits avec un facteur de fiabilité moyen et les positions de bits avec un facteur de fiabilité plus bas en fonction de leurs priorités. Récemment, il a été proposé une technique utilisant un procédé de Mappage de Symboles basé sur la Priorité ("MSP") pour augmenter les performances du système en diminuant la probabilité d'apparition d'erreurs dans les bits systématiques ayant une priorité supérieure à celle des bits de parité.

Par exemple, dans le cas de la technique MAQ16,4 bits codés sont mappés sur un symbole avant l'émission d'une manière telle que les deux premiers bits sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et que les deux derniers bits sont mappés sur les positions de bits ayant un facteur de fiabilité plus bas.

Dans le cas d'une réémission, les bits de réémission sont également émis avec le même facteur de fiabilité à chaque émission. Autrement dit, les bits codés initialement émis par l'intermédiaire des positions de bits ayant un facteur de fiabilité plue élevé sont émis par l'intermédiaire des positions de bits ayant un facteur de fiabilité plus élevé même lors d'une réémission. Similairement les bits codés émis initialement par l'intermédiaire des positions de bits ayant un facteur de fiabilité plus bas sont émis par l'intermédiaire des positions de bits ayant un facteur de fiabilité plus bas même lors d'une réémission. Par conséquent, il existe une probabilité élevée que des erreurs apparaissent dans des bits spécifiques. Dans ce cas, l'effet d'un gain de codage peut être réduit, car les performances de décodage d'un turbodécodeur sont améliorées

<Desc/Clms Page number 7>

lorsque ses bits d'entrée ont un taux logarithmique de vraisemblance ("TLV") homogène.

Par conséquent, une technique nouvelle de réémission (demande automatique de rappel hybride ("DAR-H") doit être introduite pour l'émetteur et le récepteur, considérant le fait que les performances de décodage du turbodécodeur sont améliorées lorsque ses bits d'entrée ont un taux TLV homogène.

L'invention a donc pour objet de proposer un appareil et un procédé d'émission/réception de données pour améliorer les performances d'un système de communications du service mobile.

Un autre objet de l'invention est de proposer un appareil et un procédé d'émission/réception de données ayant une haute fiabilité dans un système de communications du service mobile.

Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission/réception capables de recevoir des bits à une probabilité de réception plus élevée, à un récepteur dans un système de communications du service mobile.

Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission/réception ayant un rendement supérieur dans une technique de réémission (DAR-H) .

Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission/réception de données capables d'obtenir à la fois un effet de codage et un gain en diversité dans un système de communications du service mobile utilisant la technique DAR-H.

Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission/réception de données pouvant utiliser les caractéristiques d'un turbodécodeur.

Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission de données destinés à augmenter la probabilité de décodage par le mappage de bits

<Desc/Clms Page number 8>

dans une trame d'émission sur des positions de bits ayant des facteurs de fiabilité différents lors d'une émission initiale et à chaque réémission, afin d'établir ainsi les valeurs TLV moyennes pour des bits d'entrée d'un décodeur de canal.

Un autre objet encore de l'invention est de proposer un appareil et un procédé de réception de données pour augmenter la probabilité de décodage en réorganisant les bits dans une trame reçue lors d'une réception initiale et à chaque nouvelle réception, afin d'établir ainsi des valeurs TLV moyennes pour les bits d'entrée d'un décodeur de canal.

Conformément à un premier aspect de l'invention, il est proposé un procédé pour la réémission de kxN bits codés dans un système de communications du service mobile du type AMRC comprenant un modulateur et un modulateur d'ordre élevé. Le modulateur génère un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données. Le modulateur d'ordre élevé module kxN bits codés dans le train de bits codés en N symboles constitués chacun de k bits, chaque symbole étant constitué d'une première partie binaire ayant un facteur de fiabilité plus élevé et d'une seconde partie binaire ayant un facteur de fiabilité plus bas. Le procédé comprend un décalage cyclique des kxN bits codés devant être réémis par un nombre prescrit de bits, à chaque demande de réémission, la division séquentielle des kxN bits codés décalés cycliquement par k/2 bits, et l'agencement alterné des bits codés divisés dans la première partie binaire et dans la seconde partie binaire.

Conformément à un deuxième aspect de l'invention, il est proposé un procédé pour la réémission d'un train de bits codés dans un appareil d'émission pour un système de communications du service mobile du type AMRC comprenant un codeur et un modulateur d'ordre élevé. Le codeur génère un train de bits codés avec des bits de correction d'erreurs

<Desc/Clms Page number 9>

en recevant un train de bits de données. Le modulateur d'ordre élevé mappe séquentiellement le train de bits codés sur des symboles ayant chacun un diagramme de facteurs de fiabilité fixe. Le procédé comprend un décalage cyclique du train de bits codés devant être réémis par un nombre prescrit de bits, à une demande de réémission, et le mappage séquentiel, sur une base bit par bit, du train de bits codés décalé cycliquement sur le diagramme fixe de facteurs de fiabilité.

Conformément à un troisième aspect de l'invention, il est proposé un appareil d'émission pour un système de communications du service mobile du type AMRC qui, par exemple, comprend un codeur destiné à générer un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données, un dispositif d'entrelacement destiné à entrelacer le train de bits codés et à générer un train de bits codés entrelacés, et un modulateur d'ordre 2kdestiné à moduler kxN bits codés dans le train de bits codés en N symboles constitués chacun de k bits. Chaque symbole comporte une première partie binaire ayant un facteur de fiabilité plus élevé et une seconde partie binaire ayant un facteur de fiabilité plus bas.

L'appareil comporte un dispositif de décalage intervenant entre un dispositif d'entrelacement et un modulateur, pour décaler cycliquement k/2 premiers bits codés parmi les kxN bits codés vers une partie arrière des kxN bits codés, à une demande de réémission pour les kxN bits codés.

L'appareil comprend aussi un modulateur d'ordre 2kdestiné à diviser séquentiellement les kxN bits codés décalés cycliquement par k/2 bits, et à agencer de façon alternée les bits codés divisés dans une première partie binaire et une seconde partie binaire, chaque partie ayant N symboles constitués chacun de k bits.

Conformément à un quatrième aspect de l'invention, il est proposé un appareil d'émission pour un système de communications du service mobile du type AMRC qui comprend

<Desc/Clms Page number 10>

un codeur destiné à générer un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données, et un modulateur d'ordre élevé destiné à mapper séquentiellement le train de bits codés sur des symboles ayant chacun un diagramme fixe de facteurs de fiabilité.

L'appareil comporte un dispositif de commande de tampon destiné à commander un décalage cyclique sur le train de bits codés devant être réémis conformément à un diagramme de décalage cyclique prédéterminé pour changer le train de bits codés sur la base du nombre de demandes de réémission, lors d'une demande de réémission. L'appareil comprend également un dispositif de décalage destiné à stocker le train de bits codés devant être réémis, et à soumettre à un décalage cyclique le train de bits codés devant être réémis d'un nombre prescrit de bits conformément au diagramme de décalage cyclique provenant du dispositif de commande de tampon. Un modulateur mappe séquentiellement le train de bits codés décalé cycliquement devant être réémis conformément au diagramme fixe de facteurs de fiabilité sur une base bit par bit.

Conformément à un cinquième aspect de l'invention, il est proposé un procédé pour la réception de données dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits de facteur de fiabilité plus élevé et une seconde partie de bits de facteur de fiabilité plus bas, dans un appareil de réception pour un système de communications du service mobile AMRC. Le procédé comprend la démodulation de bits codés existant dans la première partie de bits et de bits codés existant dans la seconde partie de bits et la délivrance en sortie d'un train de bits codés, lors d'une réémission. Le train de bits codés démodulés est soumis à un décalage cyclique d'un nombre prescrit de bits et le train de bits codés démodulés est réorganisé. Le procédé comprend également la combinaison de bits codés constituant le train de bits codés réorganisé avec des bits codés

<Desc/Clms Page number 11>

constituant un train de bits codés reçu lors d'une émission initiale et d'une réémission précédente, et l'émission d'une demande de réémission selon que des erreurs sont apparues ou non dans des bits d'information décodés à partir des bits codés combinés.

Selon une sixième forme de réalisation de l'invention, il est proposé un appareil de réception destiné à recevoir des données dans lesquelles un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits de facteur de fiabilité plus élevé et une seconde partie de bits de facteur de fiabilité plus bas, dans un appareil de réception pour un système de communications du service mobile du type AMRC. L'appareil comporte un démodulateur destiné à démoduler des données reçues et à délivrer en sortie un train de bits codés. Un dispositif de commande de tampon commande un décalage cyclique sur le train de bits codés démodulés conformément à un diagramme prédéterminé de décalage cyclique pour modifier le train de bits codés sur la base d'un nombre de demandes de réémission, lors d'une réémission. Une partie de réagencement destinée à stocker le train de bits codés démodulés réagence le train de bits codés démodulés par un décalage cyclique portant sur le train de bits codés démodulés d'un nombre prescrit de bits conformément au diagramme prédéterminé de décalage cyclique provenant du dispositif de commande de tampon.

L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels : la figure 1 illustre un diagramme classique de constellation de signaux pour une modulation d'amplitude à quadrature d'ordre 16 ("MAQ16") ; la figure 2 illustre un diagramme classique de constellation de signaux pour une modulation d'amplitude à quadrature d'ordre 64 ("MAQ64") ;

<Desc/Clms Page number 12>

la figure 3 illustre une structure d'un codeur de canal dans un système classique de communications du service mobile du type AMRC ; la figure 4 illustre une structure d'un émetteur dans un système de communications du service mobile AMRC selon une forme de réalisation de l'invention ; la figure 5 illustre une structure détaillée du codeur de canal montré sur la figure 4 ; la figure 6 illustre une structure d'un récepteur correspondant à l'émetteur de la figure 4, dans le système de communications du service mobile AMRC selon une forme de réalisation de l'invention ; la figure 7 illustre un exemple d'une opération de réorganisation de tampon dans l'émetteur selon une forme de réalisation de l'invention ; la figure 8 illustre un autre exemple d'une opération de réorganisation de tampon dans l'émetteur selon une forme de réalisation de l'invention ; la figure 9 illustre un exemple d'une opération de réorganisation d'un tampon dans un récepteur selon une forme de réalisation de l'invention ; la figure 10 montre une comparaison de performances entre le procédé classique et le procédé proposé dans des environnements à évanouissement ; et la figure 11 illustre une comparaison de performances entre le procédé classique et le procédé proposé dans des environnements à bruit blanc additif gaussien ("BBAG").

Dans un système de communications du service mobile, un taux de codage R d'un codeur de canal peut être représenté par R=k/n. Ici, k indique le nombre de bits d'entrée et n indique le nombre de bits de sortie. Par exemple, dans le cas d'un codage symétrique au taux d'émission de 1/2, le codeur de canal reçoit 1 bit d'entrée et génère 2 bits de sortie. Les bits de sortie sont constitués d'1 bit systématique et d'l bit de parité. Dans le cas du taux de codage asymétrique de 3/4, le codeur de

<Desc/Clms Page number 13>

canal reçoit 3 bits d'entrée et génère 4 bits de sortie.

Les bits de sortie sont constitués de 3 bits systématiques et d'1 bit de parité.

La demande automatique de rappel hybride ("DAR-H") devant être associée à la technique MSP selon un aspect de l'invention est une technique de commande de liaison pour corriger une erreur en réémettant les données erronées lors de l'apparition d'une erreur en paquet. La demande DAR-H est classée en une demande DAR-H de type II et une demande DAR-H de type III selon que des bits d'information sont réémis ou non. Habituellement, une redondance incrémentielle complète (RIC) représente la demande DAR-H de type II. En outre, la demande DAR-H de type II est divisée en une combinaison de poursuite (CP) et une redondance incrémentielle partielle (RIP) selon que des bits de parité utilisés pour la réémission sont identiques ou non entre eux. Ici, une description de la forme de réalisation de l'invention sera donnée séparément en référence à la demande DAR-H du type II et à la demande DAR-H du type III.

La figure 4 illustre un structure d'un émetteur dans un système de communications du service mobile du type AMRC selon une forme de réalisation de l'invention. En référence à la figure 4, une partie 402 d'addition de contrôle de redondance cyclique (CRC) reçoit une source de données d'émission, et ajoute un contrôle CRC pour un contrôle d'erreurs portant sur les données reçues. Un codeur 404 de canaux reçoit les données additionnées du contrôle CRC et code les données reçues en utilisant un codeur prescrit. Le codeur prescrit fait référence à un codeur pour délivrer en sortie des bits d'émission et des bits de limitation d'erreurs pour les bits d'émission en codant les données reçues. Comme mentionné ci-dessus, le codeur prescrit comprend un turbocodeur et un codeur à convolution systématique. Par ailleurs, le codeur de canal 404 code des données à un taux de codage prescrit. Le taux de codage prescrit détermine un rapport des bits systématiques à des

<Desc/Clms Page number 14>

bits de parité délivrés en sortie du codeur 404 de canaux.

Par exemple, si le taux de codage prescrit est un taux de codage symétrique de 1/2, le codeur 404 de canaux reçoit 1 bit et délivre en sortie 1 bit systématique et 1 bit de parité. Par contre, si le taux de codage prescrit est un taux de codage asymétrique de 3/4, le codeur 404 de canaux reçoit 3 bits et délivre en sortie 3 bits systématiques et 1 bit de parité. Une forme de réalisation de l'invention décrite ci-dessous peut être appliquée également non seulement aux taux de codage de 1/2 et 3/4, mais aussi à d'autres taux de codage. Autrement dit, la forme de réalisation de l'invention retarde les bits codés uniquement de l'ordre de modulation indépendamment du taux de codage. Une structure détaillée du codeur 404 de canaux est illustrée sur la figure 5.

Un adaptateur 406 de cadence effectue une adaptation de cadence par la répétition et la perforation des bits codés provenant du codeur 404 de canaux. Un dispositif 408 d'entrelacement reçoit les bits codés provenant de l'adaptateur 406 de cadence, et entrelace les bits codés reçus. Par conséquent, les bits codés délivrés en sortie du dispositif d'entrelacement 408 sont placés de façon aléatoire dans un élément à retard du tampon 410. L'élément à retard du tampon 410 retarde les bits codés tamponnés dans une unité de bits prescrite, sous la commande d'un dispositif de commande 412 de tampon.

Le dispositif 412 de commande de tampon détermine s'il faut retarder les bits codés tamponnés ou stockés temporairement dans l'élément à retard 410 du tampon, lors d'une demande de réémission provenant d'un récepteur. En outre, le dispositif de commande de tampon 412 commande l'élément à retard 410 du tampon en fonction de la détermination. Le fonctionnement de l'élément à retard 410 du tampon peut être appliqué aux demandes DAR-H de tous les types CP, DIP et DIC, et on en donnera ci-après une description détaillée en référence à une forme de

<Desc/Clms Page number 15>

réalisation. Bien que la demande de réémission soit représentée par un signal ACK/NACK sur la figure 4, un ordre de réémission est délivré par une couche supérieure qui a reçu une demande de réémission provenant du récepteur. Par conséquent, dans cette forme de réalisation, un ordre de réémission peut être appliqué depuis la couche supérieure au dispositif 412 de commande de tampon.

Un modulateur 414 mappe les bits codés provenant de l'élément à retard 410 du tampon sur des symboles prescrits avant l'émission vers le récepteur. Par exemple, lors de l'utilisation de la modulation MAQ16, le modulateur 414 mappe les bits codés sur les symboles ayant le diagramme de facteurs de fiabilité [H,H,L,L]. Un dispositif de commande 420 commande le fonctionnement d'ensemble de l'émetteur. Le dispositif de commande 420 détermine le taux de codage et le mode de modulation devant être utilisés dans l'état en cours du canal radio. Le dispositif de commande 420 commande un taux de codage du codeur de canal 404 en fonction du taux de codage déterminé, et commande le modulateur 414 en fonction du mode de modulation déterminé.

Bien que l'élément à retard 410 du tampon soit commandé par la demande de réémission provenant du dispositif de commande 412 de tampon sur la figure 4, la fonction du dispositif de commande 412 de tampon peut être remplacée par la même fonction dans une couche supérieure non représentée.

La figure 5 illustre une structure détaillée du codeur 404 de canaux représenté sur la figure 4. Le codeur de canal de la figure 5 utilise un code R=l/6 adopté dans le projet de partenariat de 3ème génération (3GPP).

En référence à la figure 5, lors de la réception d'une trame d'émission, le codeur de canal délivre en sortie la trame d'émission intacte sous la forme d'une trame X de bits systématiques. La trame d'émission est également appliquée à un codeur 510 de premier canal, et le codeur 510 de premier canal effectue un codage sur la trame

<Desc/Clms Page number 16>

d'émission et délivre en sortie deux trames de bits de parité différentes Y1 et Y2.

De plus, la trame d'émission est également appliquée à un dispositif d'entrelacement 512, et celui-ci entrelace la trame d'émission. La trame d'émission entrelacée et intacte est émise sous la forme d'une trame de bits systématiques entrelacée X'. La trame d'émission entrelacée est appliquée à un codeur 514 de second canal, et le codeur 514 de second canal effectue un codage sur la trame d'émission entrelacée et délivre en sortie deux trames de parités différentes Z1 et Z2.

La trame X de bits systématiques est constituée d'une unité d' émission de x1, x2, ... , xN, et la trame entrelacée X' de bits systématiques est constituée d'une unité d' émission de x'1, x'2, ..., x'N. La trame Y1 de bits de parité est constituée d'une unité d'émission de y11, y12, ... , y1N, et la trame Y2 de bits de parité est constituée d'une unité d'émission y21, y22, ..., Y2N. Enfin, la trame Z1 de bits de parité est constituée d'une unité d'émission Z11, Z12, ..., Z1N, et la trame Z2 de bits de parité est constituée d'une unité d' émission Z21, Z22, ..., Z2N-
La trame X de bits systématiques, la trame entrelacée X' de bits systématiques et les quatre trames différentes de bits de parité Y1, Y2, Z1 et Z2 sont appliquées à un dispositif de perforation ou de suppression 516. Le dispositif 516 perfore la trame X de bits systématiques, la trame entrelacée X' de bits systématiques, et les quatre trames différentes de bits de parité Y1, Y2, Z1 et Z2 en fonction d'un diagramme de perforation fourni par le dispositif de commande (AMCS) 420, et délivre exclusivement en sortie des bits systématiques S et des bits de parité P souhaités. Ici, le diagramme de perforation est déterminé en fonction d'un taux de codage du codeur de canal 404 et du type de demande DAR-H en utilisation. Les diagrammes typiques de perforation sont définis sous la forme

<Desc/Clms Page number 17>

Equation (1)

Equation (2)

Les diagrammes de perforation des équations (1) et (2) sont utilisés lorsque la demande DAR-Q de type III (CP et RIP) est utilisée et lorsque le codeur de canal 404 a un taux de codage de 1/2. Dans le cas de la demande CP, le dispositif de perforation 516 utilise de façon répétée le diagramme de perforation de l'équation (1) ou (2) lors d'une émission initiale et d'une réémission. Dans le cas de la demande DIP, le dispositif de perforation 516 utilise de façon répétée les deux diagrammes de perforation à chaque émission. Si la demande DAR-H de type II (DIC) est utilisée, le dispositif de perforation 516 utilise un diagramme de perforation pour perforer les bits systématiques lors d'une réémission. Par exemple, un diagramme de perforation pour la demande DAR-H de type II devient "010010".

Dans le cas de la demande CP, si l'on suppose que le dispositif de perforation 516 utilise le diagramme de perforation de l'équation (1), le dispositif de perforation 516 délivre en sortie X et Y1 conformément au diagramme de perforation "110000" et, en outre, il délivre en sortie X

<Desc/Clms Page number 18>

et Z2 conformément au diagramme de perforation "100001", et il perfore ou supprime les autres bits, à chaque émission.

Dans un autre exemple, si l'on suppose que le dispositif de perforation 516 utilise le diagramme de perforation de l'équation (2), ce dispositif de perforation 516 délivre en sortie X et Y1 conformément au diagramme de perforation "110000" et, en outre, il délivre en sortie X et Z1 conformément au diagramme de perforation "100010", et il perfore les autres bits, à chaque émission. Dans le cas de la demande DIP, si X, Y1, X et X2 sont émis lors de l'émission initiale, X, Y1, X et Z1 sont émis lors d'une réémission.

Lorsqu'on utilise un code R=1/3 adopté dans le projet 3GPP, le codeur de canal peut être réalisé à l'aide du premier codeur de canal 510 et du dispositif de perforation 516 montrés sur la figure 5.

La figure 6 illustre une structure d'un récepteur correspondant à l'émetteur de la figure 4, selon une forme de réalisation de l'invention. En référence à la figure 6, un démodulateur 610 reçoit des données modulées émises depuis l'émetteur, et démodule les données reçues conformément à un mode de démodulation correspondant au mode de modulation utilisé dans le modulateur 414 de l'émetteur. Une partie 612 de réorganisation de tampon reçoit les données démodulées provenant du démodulateur 610 et réarrange les données démodulées pour les combiner sous la commande d'un dispositif 614 de commande de tampon. La partie 612 de réorganisation de tampon fournit les données réagencées à un dispositif de désentrelacement 616. On décrira plus en détail ci-après le fonctionnement du dispositif 614 de commande de tampon. Une opération de désentrelacement effectuée par le dispositif de désentrelacement 616 correspond à l'opération d'entrelacement effectuée par le dispositif d'entrelacement de l'émetteur.

Un combinateur 618 combine les mêmes bits codés en tampon. Autrement dit, le combinateur 618 est inactivé lors

<Desc/Clms Page number 19>

de la réception normale des bits codés provenant de l'émetteur. Par contre, le combinateur 618 effectue la combinaison lorsque l'émetteur réémet les mêmes bits codés que les bits codés précédemment émis lors d'une demande de réémission. Un décodeur 622 de canaux reçoit les bits codés combinés provenant du combinateur 618, décode les bits codés reçus en fonction d'une technique de décodage prescrite et délivre en sortie des bits reçus souhaités. Ici, la technique de décodage prescrite reçoit des bits systématiques et des bits de parité, et décode les bits systématiques. La technique de décodage prescrite est déterminée par la technique de codage de l'émetteur.

Un dispositif de contrôle de redondance cyclique (CRC) 624 reçoit les bits décodés délivrés en sortie du décodeur 622 de canaux, et vérifie le contrôle CRC ajouté aux bits reçus pour déterminer si des erreurs sont apparues dans les bits reçus. S'il est déterminé qu'aucune erreur n'est apparue dans les bits reçus, le dispositif de contrôle CRC 624 délivre en sortie les bits reçus, et transmet un accusé de réception ACK à l'émetteur pour accuser réception des bits reçus. Par contre, s'il est déterminé que des erreurs sont apparues dans les bits reçus, le dispositif de contrôle CRC 624 transmet un accusé de réception négatif NACK à l'émetteur pour demander une réémission des bits erronés.

Un tampon 620 est initialisé pour rejeter les bits codés correspondants qu'il contient en mémoire tampon lors de la réception d'un accusé ACK du dispositif de contrôle CRC 624. Par contre, lors de la réception d'un accusé NACK, le tampon 620 place en mémoire tampon ou stocke temporairement les bits codés correspondants pour les combiner aux bits codés devant être réémis. De plus, le dispositif de contrôle CRC 624 applique l'accusé ACK/NACK au dispositif de commande 614 de tampon afin que ce dernier puisse commander la partie 612 de réorganisation de la mémoire tampon.

<Desc/Clms Page number 20>

La présente invention propose un émetteur et un récepteur supportant la technique DAR-H dans un système de communications du service mobile du type AMRC utilisant la modulation MAQ16 en tant qu'ordre de modulation.

L'invention élargit la modulation à un ordre de modulation d'ordre M par une normalisation. L'invention divise le type DAR-H et propose plusieurs formes de réalisation correspondant aux types DAR-H séparés.

Les formes de réalisation de l'invention seront davantage décrites ci-dessous en référence aux dessins d'accompagnement. Dans les descriptions qui suivent, on suppose que les formes de réalisation de l'invention utilisent la modulation MAQ16 en tant qu'ordre de modulation, utilisent le taux de codage 1/2, utilisent les techniques CP et DIP en tant que modulation du type DAR-H, et utilisent le diagramme de perforation de l'équation (1).

De plus, on donnera une description détaillée des formes de réalisation séparément pour les différents types de modulation DAR-H, incluant les types CP, DIP et DIC. En outre, les bits S et les bits P sont bien connus en tant que bits codés. Par conséquent, dans la description suivante, on entend par "bits codés" les bits S et les bits P.

1. Combinaison de poursuite ("CP") utilisée en tant que type DAR-H
On décrira d'abord une opération d'émission de données en référence à la structure de l'émetteur HSDPA (émetteur à accès par paquet à une liaison descendante à haute vitesse) montré sur la figure 4.

La partie d'addition CRC 402 additionne un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur 404 de canal. Autrement dit, le codeur 404 de canal délivre en sortie des bits codés. On décrira plus en détail le fonctionnement du codeur 404 de canal en référence à la figure 5. La source de données additionnées du contrôle CRC est délivrée en sortie sous la forme des

<Desc/Clms Page number 21>

bits S X et, dans le même temps, appliquée au premier codeur de canal 510. La source de données appliquée au premier codeur de canal 510 est codée en différents bits P Y1 et Y2 à un taux de codage prescrit. En outre, la source de données est entrelacée par le dispositif d'entrelacement 512, puis est appliquée au second codeur de canal 514. Les données entrelacées appliquées au second codeur de canal 514 sont délivrées en sortie sous forme d'autres bits S X'.

En outre, les données entrelacées appliquées au second codeur de canal 514 sont codées en différents bits P Z1 et Z2 à un taux de codage prescrit. Le dispositif de perforation 516 effectue une perforation sur les bits S X et X' , et sur les bits P Y1, Y2, Z1 et Z2 conformément à un diagramme de perforation prescrit, et délivre en sortie les bits S et bits P finalement obtenus à un taux de codage souhaité. Comme indiqué précédemment, si la demande du type DAR-H est du type CP, le diagramme de perforation lors d'une émission initiale est identique au diagramme de perforation lors d'une réémission. Autrement dit, lorsqu'on utilise la combinaison CP en tant que demande du type DAR-H, les bits émis lors de l'émission initiale sont identiques à ceux émis lors d'une réémission. Le diagramme de perforation est soit préalablement reconnu par le dispositif de perforation 516, soit appliqué depuis l'extérieur. Sur la figure 5, le codeur de canal reçoit le diagramme de perforation de l'extérieur.

En référence de nouveau à la figure 4, les bits codés provenant du codeur de canal 404 sont appliqués à l'adaptateur de cadence 406, où ils sont soumis à une adaptation de cadence. Habituellement, l'adaptation de cadence est effectuée par des opérations de répétition et de perforation sur les bits codés lorsqu'un canal de transport est soumis à un multiplexage ou lorsque les bits de sortie du codeur de canal ne sont pas en nombre identique à celui des symboles transmis par l'air. Les bits codés dont la cadence est adaptée par l'adaptateur de

<Desc/Clms Page number 22>

cadence 406 sont entrelacés par le dispositif d'entrelacement 408 conformément à un diagramme d'entrelacement prédéterminé. Le diagramme d'entrelacement est reconnu par le récepteur. Les bits codés entrelacés provenant du dispositif d'entrelacement 408 sont retardés comme montré sur la figure 7 par l'élément à retard 410 du tampon sous la commande du dispositif 412 de commande de mémoire tampon. Les bits codés retardés sont appliqués au modulateur 414 où ils sont mappés sur des symboles prescrits. Une opération effectuée par l'élément à retard 410 du tampon est illustrée sur la figure 7 à titre d'exemple.

On suppose sur la figure 7 que la modulation est de 16 et qu'une trame a 12 bits pour la commodité de l'explication. Dans ce cas, un symbole est constitué de 4 bits et possède un diagramme de facteurs de fiabilité [H, H, L, L] . Par conséquent, comme illustré sur la figure 7, lors d'une émission initiale 702, les 1ère, 2ème, Sème, 6ème, 9ème et 10ème positions de bits sont mappées sur les bits ayant un facteur de fiabilité plus élevé, et les 3ème, 4ème, 7ème, Sème, llème et 12ème positions de bits sont mappées sur les bits ayant un facteur de fiabilité plus bas.

Par contre, lors d'une réémission 704 provoquée par la réception d'un accusé NACK provenant du récepteur, les 1ère 2ème, Sème, 6ème, gème et 10ème positions de bits sont mappées sur les bits ayant un facteur de fiabilité plus bas, et les 3ème 4ème 7ème, Sème, 11ème et 12ème positions de bits sont mappées sur les bits ayant un facteur de fiabilité plus élevé. Autrement dit, un bit réémis deux fois est mappé sur la position de bit ayant un facteur de fiabilité plus élevé lors d'une émission initiale et la position de bit ayant un facteur de fiabilité plus bas lors d'une deuxième émission.

Ce procédé est répété pour une troisième émission.

À titre d'application du premier procédé, on introduit un second procédé comme montré sur la figure 8. De même que dans le premier procédé de la figure 7, on suppose aussi

<Desc/Clms Page number 23>

dans le second procédé de la figure 8 que l'ordre de modulation est de MAQ16 et qu'une trame a 12 bits pour la commodité de l'explication. Dans ce cas, un symbole est constitué de 4 bits et possède un diagramme de facteurs de fiabilité [H, H, L, L]. Par conséquent, lors d'une émission initiale, les bits codés sont émis sans retard. Par contre, à partir de la première réémission, les bits codés sont retardés bit par bit à chaque réémission. Par conséquent, de l'émission initiale jusqu'à la troisième réémission, un certain bit est émis deux fois par l'intermédiaire de la position de bit ayant un facteur de fiabilité plus élevé et deux fois par l'intermédiaire de la position de bit ayant un facteur de fiabilité plus bas.

On décrira ci-dessous des opérations effectuées par les premier et second procédés, normalisées avec un signal modulé d'ordre M.

1) Premier procédé
1. 1) Lors d'une émission initiale, les bits entrelacés intacts sont transmis vers le modulateur 414.

1. 2) À la réception d'un accusé ACK, le dispositif 412 de commande de mémoire tampon transmet les bits entrelacés intacts vers le modulateur 414.

1. 3) À la réception d'un accusé NACK, le dispositif 412 de commande de mémoire tampon retarde les bits codés devant être réémis de (log2M)/2 avant l'émission vers le modulateur 414.

1. 4) À la réception de nouveau de l'accusé NACK, le dispositif 412 de commande de mémoire tampon transmet au modulateur 414 les bits codés intacts devant être réémis.

1. 5) À la réception une fois de plus de l'accusé NACK, le dispositif 412 de commande de la mémoire tampon retarde les bits codés devant être réémis de (log2M)/2 avant la transmission au modulateur 414.

1. 6) À la réception de l'accusé ACK, le dispositif 412 de commande de la mémoire tampon effectue de façon répétée les opérations 1. 4) et 1.5).

<Desc/Clms Page number 24>

2) Second procédé
2. 1) Lors d'une émission initiale, les bits entrelacés intacts sont transmis au modulateur 414.

2. 2) À la réception de l'accusé ACK, le dispositif 412 de commande de la mémoire tampon transmet au modulateur 414 les bits entrelacés intacts.

2. 3) À chaque réception de l'accusé NACK, le dispositif 412 de commande de la mémoire tampon retarde de 1 bit les bits codés devant être réémis, effectue cette opération sur les 1er jusqu'au (log2M-1)ème bit, puis retarde de nouveau les bits codés dans l' ordre du 1er bit, du 2ème bit, du (log2M-l)ème bit.

2. 4) Le dispositif 412 de commande de la mémoire tampon continue l'opération 2. 3) jusqu'à la réception de l'accusé ACK.

Lorsque le second procédé est utilisé, le récepteur réorganise les bits reçus en effectuant de façon inverse l'opération de retard, puis il combine les bits réorganisés. Le second procédé a été introduit à titre d'application du premier procédé. Dans le texte qui suit, l'invention sera décrite en référence au premier procédé.

On décrira maintenant une opération de réception de données en référence à la structure du récepteur HSDPA, montré sur la figure 6, correspondant à l'émetteur.

Le démodulateur 610 reçoit des données émises depuis l'émetteur, et démodule les données reçues en bits codés conformément à un mode de démodulation correspondant au mode de modulation utilisé dans le modulateur 414 de l'émetteur. Les bits codés démodulés provenant du démodulateur 610 sont réorganisés par la partie 612 de réorganisation de la mémoire tampon sous la commande du dispositif 614 de commande de la mémoire tampon. Les bits codés réorganisés sont appliqués au dispositif de désentrelacement 616 où ils sont désentrelacés. On décrira cidessous en référence à la figure 9 une opération effectuée par la partie 612 de réorganisation de la mémoire tampon.

<Desc/Clms Page number 25>

Après la première émission de l'accusé NACK, la partie 612 de réorganisation de la mémoire tampon reçoit une trame réémise telle que représentée par la référence numérique 902 sur la figure 9. Pour la combinaison, les bits codés sont présents dans les mêmes parties à chaque émission. Par conséquent, comme indiqué par la référence numérique 904 sur la figure 9, la partie 612 de réorganisation de la mémoire tampon réorganise les bits codés en retardant (décalant vers la gauche) de 2 bits les bits respectifs, et applique les bits codés réorganisés au dispositif de désentrelacement 616. Autrement dit, l'opération effectuée par la partie 612 de réorganisation de la mémoire tampon correspond à l'opération effectuée par l'élément 410 à retard de la mémoire tampon dans l'émetteur.

Le dispositif de désentrelacement 616 effectue un désentrelacement conforme au diagramme d'entrelacement utilisé par le dispositif d'entrelacement 408 de l'émetteur. Les bits codés désentrelacés provenant du dispositif 616 de désentrelacement sont appliqués au combinateur 618 où ils sont soumis à une combinaison.

Autrement dit, le combinateur 618 combine les bits codés reçus lors d'une émission initiale avec les mêmes bits codés reçus lors d'une réémission. S'il y a eu plusieurs réémissions, le combinateur 618 combine les bits codés reçus à chaque réémission avec les bits codés reçus lors de l'émission initiale et d'une réémission précédente. Comme indiqué précédemment, la combinaison est effectuée sur les mêmes bits codés.

Pour effectuer une combinaison sur les bits codés réémis, le combinateur 618 reconnaît les bits codés reçus précédemment. Par exemple, le combinateur 618 est pourvu des bits codés reçus précédemment provenant du tampon 620, et le tampon 620 détermine s'il faut placer en mémoire tampon les bits codés précédemment reçus, d'après les résultats du contrôle CRC provenant du dispositif 624 de contrôle CRC. Le combinateur 618 applique les bits codés

<Desc/Clms Page number 26>

combinés au décodeur de canal 622. Cependant, lors d'une émission initiale, le combinateur 618 ne peut pas effectuer une combinaison sur les bits codés provenant du dispositif de désentrelacement 616. Par conséquent, lors d'une émission initiale, le combinateur 618 applique les bits codés intacts provenant du dispositif de désentrelacement 616 au décodeur de canal 622.

Le décodeur de canal 622 décode les bits codés provenant du combinateur 618 en bits d'information émis par l'émetteur conformément à une technique de décodage prescrite. Ici, la technique de décodage prescrite consiste à recevoir des bits S et des bits P, et à décoder les bits S, et la technique de décodage prescrite est déterminée par la technique de codage de l'émetteur.

Le dispositif de contrôle CRC 624 reçoit les bits d'information décodés par le décodeur de canal 622, et détermine si des erreurs sont apparues dans les bits d'information reçus, en effectuant un contrôle CRC inclus dans les bits d'information. S'il est déterminé que des erreurs sont apparues dans les bits d'information, le dispositif de contrôle CRC 624 l'indique à la couche supérieure, et émet une demande de réémission pour les bits d'information correspondants. Par contre, s'il est déterminé qu'aucune erreur n'est apparue dans les bits d'information, le dispositif de contrôle CRC 624 délivre en sortie les bits d'information, puis effectue un contrôle pour la recherche d'erreurs sur les bits d'information suivants fournis par le décodeur de canal 622.

Bien que cela ne soit pas illustré sur la figure 6, lorsque le dispositif de contrôle CRC 624 détecte une erreur, la couche supérieure envoie un accusé de réception NACK à l'émetteur pour une demande de réémission. Par contre, si le dispositif de contrôle CRC 624 ne détecte aucune erreur, la couche supérieure envoie un accusé ACK à l'émetteur en accusant réception des bits d'information.

Comme mentionné précédemment, lorsque l'accusé NACK est

<Desc/Clms Page number 27>

transmis, les bits codés erronés sont stockés dans la mémoire tampon 620. Par contre, lorsqu'un accusé ACK est transmis, le tampon 620 est initialisé.

Les figures 10 et 11 illustrent une comparaison de débit entre le procédé classique et le procédé proposé dans un environnement à évanouissement et dans un environnement à bruit blanc additif gaussien ("BBAG"), respectivement. Il convient de noter que le procédé selon l'invention permet d'obtenir un gain de performances remarquables à la fois dans l'environnement à évanouissement et dans l'environnement à bruit BBAG.

2. Demande incrémentielle partielle ("DIP") utilisée en tant que demande du type DAR-H
On décrira d'abord une opération d'émission de données en référence à la structure de l'émetteur HSDPA montré sur la figure 4.

La partie d'addition de contrôle CRC 402 additionne un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur de canal 404. Autrement dit, le codeur de canal 404 délivre en sortie des bits systématiques (bits S) qui sont des bits d'émission réels, et des bits de parité (bits P) pour la limitation des erreurs des bits d'émission, par l'intermédiaire d'un codage. Une opération réalisée par le codeur de canal 404 est effectuée de la même manière que celle effectuée lorsqu'une combinaison de poursuite CP est utilisée en tant que demande du type DAR-H. Cependant, le diagramme de perforation pour le dispositif de perforation 516 du codeur de canal 404 est défini de façon nouvelle. Le diagramme de perforation pour la redondance RIP est défini de façon que les mêmes bits soient émis pour les bits S à la fois lors d'une émission initiale et lors d'une réémission et que des bits différents des bits précédemment émis soient émis pour les bits P lors d'une émission initiale et d'une réémission. Lorsque la redondance RIP est utilisée, le

<Desc/Clms Page number 28>

dispositif de perforation 516 peut utiliser alternativement les diagrammes de perforation des équations (1) et (2).

Les bits S et les bits P délivrés en sortie par le codeur 404 de canal subissent une modulation après être passés par l'adaptateur de cadence 406 et le dispositif d'entrelacement 408, comme cela est effectué lorsque la combinaison CP est utilisée. Autrement dit, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, l'émetteur émet des données de la même manière que celle utilisée lorsque la combinaison CP est utilisée en tant que demande du type DAR-H, sauf que le codeur de canal 404 possède un diagramme de perforation différent. Ici, le dispositif 412 de commande de tampon retarde les bits codés en commandant l'élément à retard 410 du tampon uniquement lorsque le paquet est réémis. Le diagramme de perforation permet de reconnaître au préalable si le paquet doit être émis.

On décrira ensuite une opération de réception de données en référence à la structure du récepteur HSDPA, montré sur la figure 6, correspondant à l'émetteur.

Une opération de traitement des données reçues par l'intermédiaire du démodulateur 610, de la partie 612 de réorganisation du tampon et du dispositif de désentrelacement 616 est effectuée par le même procédé que lorsque la combinaison CP est utilisée en tant que demande du type DAR-H. Cependant, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, le combinateur 618 effectue une combinaison en considérant si les bits codés désentrelacés fournis par le dispositif de désentrelacement 616 sont identiques aux bits codés précédemment désentrelacés, lors d'une réémission. Ceci est dû au fait que le diagramme de perforation utilisé pour la combinaison CP est différent du diagramme de perforation utilisé pour la redondance RIP. Autrement dit, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, les mêmes bits S sont émis à la fois lors d'une émission initiale et lors d'une réémission, alors que les

<Desc/Clms Page number 29>

mêmes bits P ne sont pas émis lors d'une émission initiale et d'une réémission. Par conséquent, la combinaison est effectuée uniquement lorsque la même trame est émise. Par exemple, on suppose que les mêmes bits P que les bits P émis lors d'une première émission ou d'une émission initiale sont émis lors d'une troisième émission ou d'une deuxième réémission, et que les mêmes bits P que les bits P émis lors d'une deuxième émission ou d'une première réémission sont émis lors d'une quatrième émission ou d'une troisième réémission. Dans ce cas, les bits codés ne sont pas retardés lors de l'émission initiale et de la première réémission, et les bits codés sont retardés lors d'une deuxième réémission et d'une troisième réémission. On peut déterminer si les bits codés émis sont identiques en se basant sur le diagramme de perforation. Une structure pour décoder le signal de sortie du combinateur 618 est également identique à la structure présente dans le cas où la combinaison CP est utilisée, en sorte que sa description détaillée ne sera pas donnée.

3. Demande incrémentielle complète ("DIC") utilisée en tant que demande du type DAR-H
La partie d'addition de contrôle CRC 402 additionne un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur de canal 404. Le codeur de canal 404 délivre en sortie les bits S et les bits P à la même cadence conformément aux diagrammes de perforation des équations (1) et (2) lors d'une émission initiale, et délivre en sortie uniquement les bits P lors d'une réémission. Ceci peut être réalisé en ajustant le diagramme de perforation du dispositif de perforation 516 dans le codeur de canal 404, et le diagramme de perforation est reconnaissable à la fois par l'émetteur et le récepteur.

Lorsque la demande DIP est utilisée en tant que demande du type DAR-H, les diagrammes de perforation P3 et P4 utilisés pour l'émission sont définis sous la forme

<Desc/Clms Page number 30>

Equation (3)

Comme montré dans les équations (3) et (4), lorsque la demande DIP est utilisée en tant que demande du type DAR-H, le codeur de canal 404 a les diagrammes de perforation pour perforer les bits S et délivrer uniquement les bits P en sortie. Par exemple, lorsque le diagramme de perforation de l'équation (3) est appliqué au codeur de canal 404 de la figure 5, le codeur de canal 404 délivre en sortie les bits codés Y1, Y2, Z1 et Z2.

Par conséquent, le codeur de canal 404 fournit les bits codés constitués des bits S et des bits P à l'adaptateur 406 de cadence lors d'une émission initiale, mais ne fournit que les bits P à l'adaptateur de cadence 406 lors d'une réémission. Les bits codés fournis à l'adaptateur de cadence 406, après avoir été adaptés en cadence, sont appliqués au dispositif d'entrelacement 408.

Lorsque la demande DIC est utilisée en tant que demande du type DAR-H, les bits S sont émis uniquement lors de l'émission initiale et ne sont pas émis lors de réémissions. Etant donné que seuls les bits P sont émis lors des réémissions, un retard dans l'émission des bits

<Desc/Clms Page number 31>

codés n'est pas pris en considération lors d'une émission initiale, mais est pris en considération à partir d'une première réémission. Autrement dit, après une réémission, seuls les mêmes bits codés sont retardés. Ceci est dû au fait qu'il est préférable d'émettre tous les bits P avec un facteur de fiabilité plus élevé au lieu d'émettre un bit P spécifique avec un facteur de fiabilité plus élevé. Par conséquent, l'émetteur décide d'un facteur de fiabilité plus bas pour les deux bits codés pour lesquels un facteur de fiabilité plus élevé avait été précédemment décidé, et d'un facteur de fiabilité plus élevé pour les deux bits codés pour lesquels un facteur de fiabilité plus bas avait été précédemment décidé, grâce à un retard dans l'émission des bits codés. Le point où les bits codés sont retardés peut être reconnu sur la base du diagramme de perforation, par exemple lorsqu'on utilise la combinaison CP ou la redondance RIP. Le retard est établi uniquement lorsque le paquet devant être émis est identique au paquet précédemment émis.

Par exemple, si le diagramme de perforation de l'équation (3) est utilisé lors d'une réémission, l'émetteur décide d'un facteur de fiabilité plus élevé pour les bits codés Y1 et Y2 et d'un facteur de fiabilité plus bas pour les bits codés Z1 et Z2 lors d'une première réémission, et décide d'un facteur de fiabilité plus bas pour les bits codés Y1 et Y2 et d'un facteur de fiabilité plus élevé pour les bits codés Z1 et Z2 lors d'une deuxième réémission. La décision concernant les facteurs de fiabilité peut être prise suivant le retard établi par l'élément à retard 410 du tampon.

Les bits codés entrelacés sont appliqués au modulateur 414 où ils sont mappés sur les positions de bits correspondant aux facteurs de fiabilité décidés avant l'émission vers le récepteur.

<Desc/Clms Page number 32>

On décrira ensuite une opération de réception de données en référence à la structure du récepteur HSDPA, montré sur la figure 6, correspondant à l'émetteur.

Une opération de traitement des données reçues par l'intermédiaire du démodulateur 610, de la partie 612 de réorganisation du tampon et du dispositif de désentrelacement 616 est effectuée par le même procédé que celui exécuté lorsqu'on utilise la combinaison CP ou la demande DIC en tant que demande du type DAR-H. Cependant, lorsque la demande DIP est utilisée en tant que demande du type DAR-H, les mêmes bits P sont reçus avec différents facteurs de fiabilité à chaque réémission sur deux. Par conséquent, le combinateur 618 effectue une combinaison sur les mêmes bits P reçus à chaque réémission. Le combinateur 618 effectue une combinaison par le même procédé que celui utilisé lorsque la combinaison CP ou la redondance RIP est utilisée en tant que demande du type DAR-H. Par ailleurs, un procédé pour décoder les bits d'information délivrés en sortie par le combinateur 618 est également identique au procédé utilisé dans le cas où la combinaison CP ou la redondance RIP est utilisée, en sorte que sa description détaillée ne sera pas donnée.

Comme décrit ci-dessus, l'invention peut accroître notablement l'efficacité de l'émission en réorganisant les bits stockés dans la mémoire tampon et en mappant les bits réorganisés sur les positions de bits ayant des facteurs de fiabilité différents à chaque réémission, établissant ainsi des valeurs TLV moyennes pour les bits d'entrée du décodeur de canal. De plus, la présente invention peut augmenter notablement les performances de l'ensemble du système sans augmenter la complexité du système, lorsqu'elle est utilisée pour la transmission HSDPA, qui peut être appliquée aux émetteur et récepteur câblés/sans fil et peut également être normalisée dans le futur. Autrement dit, en comparaison avec le système existant, le système selon

<Desc/Clms Page number 33>

l'invention permet d'augmenter le débit en réduisant le taux d'erreurs sur les bits.

Il va de soi que de nombreuses modifications peuvent être apportées à l'appareil et au procédé décrits et représentés sans sortir du cadre de l'invention.

Claims (22)

REVENDICATIONS

1. Procédé pour la réémission de kxN bits codés dans un système de communications du service mobile à accès multiple par division par code ("AMRC") ayant un modulateur (414) destiné à générer un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données, et un modulateur d'ordre élevé destiné à moduler les kxN bits codés dans le train de bits codés en N symboles constitués chacun de k bits, chaque symbole étant constitué d'une première partie de bits ayant un facteur de fiabilité plus élevé et d'une seconde partie de bits ayant un facteur de fiabilité plus bas, le procédé étant caractérisé en ce qu'il consiste : à décaler cycliquement kxN bits codés devant être réémis d'un nombre prescrit de bits, à chaque demande de réémission ; à diviser séquentiellement par k/2 bits les kxN bits codés décalés cycliquement ; et à organiser de façon alternée les bits codés divisés dans la première partie de bits et la seconde partie de bits.

2. Procédé selon la revendication 1, caractérisé en ce que le nombre prescrit de bits pour le décalage cyclique est de 0 si la demande de réémission est une demande de réémission d'ordre pair.

3. Procédé selon la revendication 1, caractérisé en ce que le nombre prescrit de bits pour le décalage cyclique est de k/2 si la demande de réémission est une demande de réémission d'ordre impair.

4. Procédé selon la revendication 1, caractérisé en ce que le nombre prescrit de bits pour le décalage cyclique est de 1 si la demande de réémission est une demande de réémission d'ordre impair.

5. Procédé pour la réémission d'un train de bits codés dans un appareil d'émission pour un système de communications du service mobile à accès multiple par

<Desc/Clms Page number 35>

division par code ("AMRC") ayant un codeur (404) destiné à générer un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données, et un modulateur (414) d'ordre élevé destiné à mapper séquentiellement le train de bits codés sur des symboles ayant chacun un diagramme de facteurs de fiabilité fixe, le procédé étant caractérisé en ce qu'il consiste : à décaler cycliquement d'un nombre prescrit de bits un train de bits codés devant être réémis, lors d'une demande de réémission ; à mapper séquentiellement le train de bits codés décalés cycliquement, en un diagramme de facteurs de fiabilité fixe, sur une base bit par bit.

6. Procédé selon la revendication 5, caractérisé en ce que le décalage cyclique consiste à décaler cycliquement du nombre prescrit de bits le train de bits codés devant être réémis lorsque la demande de réémission est une demande de réémission d'ordre impair, et à délivrer en sortie le train de bits codés devant être réémis sans décalage cyclique lorsque la demande de réémission est une demande de réémission d'ordre pair.

7. Procédé selon la revendication 6, caractérisé en ce que le nombre de bits prescrits est la moitié d'un nombre total de bits codés qui peuvent être mappés séquentiellement sur un symbole conformément au diagramme de facteurs de fiabilité fixe.

8. Procédé selon la revendication 6, caractérisé en ce que le nombre prescrit de bits est de 1.

9. Appareil d'émission pour un système de communications du service mobile à accès multiple par division par code ("AMRC") ayant un codeur (404) destiné à générer un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données, un dispositif d'entrelacement (408) destiné à entrelacer le train de bits codés et à générer un train de bits codés entrelacés, et un modulateur (414) d'ordre 2k destiné à

<Desc/Clms Page number 36>

moduler kxN bits codés dans le train de bits codés en N symboles constitués chacun de k bits, chaque symbole étant constitué d'une première partie de bits ayant un facteur de fiabilité plus élevé et d'une seconde partie de bits ayant un facteur de fiabilité plus bas, l'appareil étant caractérisé en ce qu'il comporte un dispositif (410) de décalage intervenant entre un dispositif d'entrelacement (408) et un modulateur (414) pour décaler cycliquement k/2 premiers bits codés parmi les kN bits codés vers une partie arrière des kxN bits codés, lors d'une demande de réémission pour les kxN bits codés ; un modulateur (414) d'ordre 2k destiné à diviser séquentiellement par k/2 bits les kxN bits codés décalés cycliquement ; et l'organisation alternée des bits codés divisés dans la première partie de bits et la seconde partie de bits, chaque partie ayant N symboles constitués chacun de k bits.

10. Appareil d'émission selon la revendication 9, caractérisé en ce que les bits codés sont délivrés en sortie sans retard si la demande de réémission est une demande de réémission d'ordre pair.

11. Appareil d'émission pour un système de communications du service mobile à accès multiple par division par code ("AMRC") ayant un codeur (404) destiné à générer un train de bits codés avec des bits de correction d'erreurs en recevant un train de bits de données, et un modulateur (414) d'ordre élevé destiné à mapper séquentiellement le train de bits codés sur des symboles ayant chacun un diagramme de facteurs de fiabilité fixe, l'appareil étant caractérisé en ce qu'il comporte un dispositif (412) de commande de tampon destiné à commander un décalage cyclique sur un train de bits codés devant être réémis conformément à un diagramme de décalage cyclique prédéterminé afin de modifier le train de bits codés sur la base d'un nombre de demandes de réémission, lors d'une demande de réémission ; un dispositif de décalage (410) destiné à stocker le train de bits codés devant être

<Desc/Clms Page number 37>

réémis, et à décaler cycliquement le train de bits codés devant être réémis d'un nombre prescrit de bits qui dépend du diagramme de décalage cyclique prédéterminé provenant du dispositif de commande de tampon ; et un modulateur (414) destiné à mapper séquentiellement, sur une base bit par bit, le train de bits codés décalés cycliquement devant être réémis suivant un diagramme de facteurs de fiabilité fixe.

12. Appareil d'émission selon la revendication 11, caractérisé en ce que le diagramme de décalage cyclique comprend le décalage cyclique du train de bits codés devant être réémis, du nombre prescrit de bits, lorsque la demande de réémission est une demande de réémission d'ordre impair, et la délivrance en sortie du train de bits codés devant être réémis sans décalage cyclique lorsque la demande de réémission est une demande de réémission d'ordre pair.

13. Appareil d'émission selon la revendication 12, caractérisé en ce que le nombre prescrit de bits est la moitié d'un nombre total de bits codés qui peuvent être mappés séquentiellement sur un symbole conformément au diagramme de facteurs de fiabilité fixe.

14. Appareil d'émission selon la revendication 12, caractérisé en ce que le nombre prescrit de bits est de 1.

15. Procédé pour la réception de données dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, dans un appareil de réception pour un système de communications du service mobile à accès multiple par division par code ("AMRC"), le procédé étant caractérisé en ce qu'il consiste : à démoduler des bits codés présents dans la première partie de bits et des bits codés présents dans la seconde partie de bits et à délivrer en sortie un train de bits codés, lors d'une réémission ;

<Desc/Clms Page number 38>

à décaler cycliquement le train de bits codés démodulés d'un nombre prescrit de bits et à réorganiser le train de bits codés démodulés ; à combiner des bits codés constituant le train de bits codés réorganisés avec des bits codés constituant un train de bits codés reçus lors d'une émission initiale et d'une réémission précédente ; et à transmettre une demande de réémission selon que des erreurs sont apparues ou non dans des bits d'information décodés à partir des bits codés combinés.

16. Procédé selon la revendication 15, caractérisé en ce que le décalage cyclique et la réorganisation comprend le décalage cyclique du train de bits codés devant être réémis du nombre prescrit de bits, lorsque la demande de réémission est une demande de réémission d'ordre impair, et la délivrance en sortie du train de bits codés devant être réémis sans décalage cyclique lorsque la demande de réémission est une demande de réémission d'ordre pair.

17. Procédé selon la revendication 16, caractérisé en ce que le nombre prescrit de bits est la moitié d'un nombre total de bits codés pouvant être mappés séquentiellement sur un symbole.

18. Procédé selon la revendication 15, caractérisé en ce que le nombre prescrit de bits est de 1.

19. Appareil de réception destiné à recevoir des données dans lesquelles un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, dans un appareil de réception pour un système de communications du service mobile à accès multiple par division par code ("AMRC"), l'appareil étant caractérisé en ce qu'il comporte un démodulateur (610) destiné à démoduler des données reçues et à délivrer en sortie un train de bits codés ; un dispositif (614) de commande de tampon destiné à commander un décalage cyclique sur le train de bits codés

<Desc/Clms Page number 39>

démodulés conformément à un diagramme prédéterminé de décalage cyclique pour modifier le train de bits codés sur la base d'un nombre de demandes de réémission, lors d'une réémission ; et une partie (612) de réorganisation destinée à stocker le train de bits codés démodulés, et à réorganiser le train de bits codés démodulés par un décalage cyclique sur le train de bits codés démodulés, d'un nombre prescrit de bits, conformément au diagramme prédéterminé de décalage cyclique du dispositif de commande du tampon.

20. Appareil de réception selon la revendication 19, caractérisé en ce que le dispositif de commande du tampon décale en outre cycliquement le train de bits codés devant être réémis du nombre prescrit de bits lorsque la demande de réémission est une demande de réémission d'ordre impair, et délivre en sortie le train de bits codés devant être réémis sans décalage cyclique lorsque la demande de réémission est une demande de réémission d'ordre pair.

21. Appareil de réception selon la revendication 20, caractérisé en ce que le nombre prescrit de bits est la moitié d'un nombre total de bits codés pouvant être mappés séquentiellement sur un symbole conformément à un diagramme fixe de facteurs de fiabilité.

22. Appareil de réception selon la revendication 20, caractérisé en ce que le nombre prescrit de bits est de 1.