이하 본 발명의 실시 예에 따라 첨부된 도면을 참조하여 설명하면 다음과 같다.
후술될 본 발명에서 고려된 복합재전송(H-ARQ : Hybrid Automatic Repeat Request)은 패킷 오류 발생 시 재전송에 의해 오류를 보정하는 링크제어 기법이다. 통상적으로 재전송은 초기 전송에 실패하여 초기 전송한 데이터를 다시 전송하는 것이므로 새로운 데이터를 전송하는 것을 의미하지는 않는다.앞서 설명한 바와 같이, 복합 재전송은 시스티메틱 비트들과 패리티 비트들의 재전송 여부에 따라 복합 재전송 유형 2(H-ARQ-type Ⅱ)와 복합 재전송 유형 3(H-ARQ-type Ⅲ)으로 구분된다. 상기 복합 재전송 유형 2는 전 증가 리던던시(Full Incremental Redundancy, 이하 "FIR"이라 칭함)로 대표된다. 상기 복합 재전송 유형 3은 동일 패리티 비트들의 재전송 여부에 의해 체이스 결합(Chase Combining, 이하 "CC"라 칭함)과 부분 증가 리던던시(Partial Incremental Request, 이하 "PIR"이라 칭함)로 구분되어 진다.
이하 설명되는 본 발명은 상기한 모든 복합 재전송방식에 적용될 수 있다. 즉, CC의 경우 재전송되는 패킷은 초기 전송되는 패킷과 동일한 비트들을 가지게 될 것이고, FIR이나 PIR의 경우 재전송되는 패킷은 초기 전송되는 패킷과 다른 비트들을 가지게 될 것이다. 이하 후술되는 상세한 설명에서는 상기한 바와 같이 구분되는 복합재전송 유형들 각각을 구분하여 설명할 것이다.<<송신>>
도 4는 본 발명의 실시 예에 따른 송신기 구성을 도시한 것으로서, 도시된 바와 같이 CRC(Cyclic Redundancy Check) 추가부(CRC bits Adder)(210)와 채널 부호화부(Channel Encoder)(220)와 래이트 매칭부(Rate Controller)(230)와 인터리버(Interleaver)(240)와 비트 재배열부(Bit Re-arranger)(250)와 재배열 제어부(Re-arrangement Controller)(255)와 변조부(Modulatior)(260)와 송신 제어부(270)로 구성된다. 상기 도 4에서는 재전송시 변조심볼에 매핑되는 부호화된 비트들을 재배열함으로써 상기 부호화된 비트들이 초기 전송시와는 다른 심볼에 매핑되도록 한다.상기 도 4를 참조하여 본 발명의 실시 예에 따른 송신기 구성을 살펴보면 하기와 같다.
상기 CRC 추가부(210)는 전송을 위한 정보 비트들을 입력으로 하고, 상기 입력되는 정보 비트들에 패킷 데이터 단위로 에러 검사를 위한 CRC 비트들을 추가한다. 상기 채널 부호화부(220)는 상기 CRC 비트들을 포함하는 패킷 데이터를 입력으로 하고 상기 입력되는 패킷 데이터를 소정 부호화 기법을 이용하여 소정 부호율(Code Rate)에 따라 부호화한 뒤 부호화 비트들(Encoded Bits)을 출력한다. 상기 부호화 기법은 상기 입력되는 패킷 데이터를 부호화함으로서 전송하고자 하는 정보 비트들(즉 시스티메틱 비트들)과 상기 정보 비트들의 에러 제어 비트들(즉 패리티 비트들)을 출력하는 부호화 기법을 통칭한다. 이러한 부호화 기법으로는 바와 같이 터보 부호화(turbo coding), 컨벌루션날 부호화(convolutional coding) 등이 있다.상기 소정 부호화율은 상기 채널 부호화부(220)로부터 출력되는 시스티메틱 비트들과 패리티 비트들의 비율을 결정한다. 예컨대, 상기 소정 부호화율이 대칭 부호화율인 1/2인 경우 상기 채널 부호화부(220)는 한 비트의 입력에 대하여 하나의 시스티메틱 비트와 하나의 패리티 비트를 출력한다. 다른 예로서, 상기 소정 부호화율이 비대칭 부호화율인 3/4인 경우 상기 채널 부호화부(220)는 세 비트를 입력으로 하여 세 개의 시스티메틱 비트들과 한 개의 패리티 비트를 출력한다. 후술될 본 발명의 실시 예에서는 상기 두 가지의 서로 다른 부호화율들(1/2, 3/4)은 물론 모든 부호화율에 대하여 동일하게 적용될 수 있다.
래이트 매칭부(230)는 상기 채널 부호화부(220)로부터의 부호화 비트들에 대해 반복(Repetition), 천공(Puncturing) 등의 동작을 통해 래이트 매칭을 수행한다. 래이트 매칭부(230)를 거친 부호화 비트들은 인터리버(240)에 의해 랜덤하게 재배치된다. 이때 CC의 경우에는 상기 인터리버(240)를 통과한 부호화 비트들이 재전송시의 사용을 위해 송신 버퍼(도시하지 않음)에 저장된다. 즉, 동일 패킷이 재전송되는 CC의 경우에는 수신기로부터 재전송 요청이 잇을 시 상기 송신 제어부(270)의 제어하에 상기 송신 버퍼에 기 저장된 데이터가 출력된다.
비트 재배열부(250)는 재배열 제어부(255)의 제어에 따라, 입력되는 비트들을 변조심볼 단위로 재배열한다. 여기서 상기 재배열 제어부(255)는 초기전송인지 또는 재전송인지에 따라 상기 비트 재배열부(250)를 동작시킨다. 초기 전송의 경우, 비트 재배열부(250)는 재배열 제어기(255)의 제어하에 원래 비트들을 재배열 없이 바이패스시킨다. 재전송의 경우, 비트 재배열부(250)는 재배열 제어기(255)의 제어하에 하나의 변조심볼을 이루는 부호화 비트들을 재배열한다.이상과 같이 동작하는 상기 비트 재배열부(250)는 재전송시의 부호화 비트들이 초기 전송시와는 다른 신뢰도를 가지는 부분에 매핑되도록 하기 위한 것이다. 상기 비트 재배열부(250)의 동작은 CC,PIR,FIR 모두에 적용 가능하며 각각의 동작에 대해서는 후술되는 실시 예에서 상세히 기술하기로 한다.
변조부(260)는 상기 비트 재배열부(250)를 통과한 부호화 비트들을 미리 정해지는 변조방식에 따라 변조하여 출력한다.
상기 송신 제어부(270)는 본 발명의 실시 예에 따른 송신기의 각 구성들의 전반적인 동작을 제어한다. 먼저, 상기 송신 제어부(270)는 현재의 무선 채널 상태에 따라 사용할 상기 채널 부호화부(220)를 위한 부호화율과 상기 변조부9260)를 위한 변조 방식을 결정한다. 또한 상기 송신 제어부(270)는 수신기로부터의 재전송 요청에 따른 상위 계층(upper layer)의 재전송 명령(Re-transmission Request)을 처리하고, 이에 대한 정보를 상기 재배열 제어부(255)로 제공한다. 상기 재전송 요청은 수신기로부터 패킷의 재전송이 요청되었는지의 여부와 함께 몇 번째 재전송이 요청되었는지에 대한 정보를 포함한다.
본 발명의 변형된 실시예에서 상기 재배열 제어부(260)는 상기 송신 제어부(270)에 통합될 수 있다. 이러한 경우 통합된 제어부는 상위 계층으로부터의 시그널링에 의해, 상기 채널 부호화부(220)의 부호화율과 상기 변조부(260)의 변조방식을 제어하는 한편 상기 비트 재배열부(2500)의 동작 여부를 제어한다.
도 5는 상기 도 4에서 보이고 있는 채널 부호화부(404)의 상세 구성을 보이고 있는 도면으로서, 여기서는 3GPP(3rd Generation Partnership Project) 표준에서 채택하고 있는 1/6의 모부호화율(mother code rate)을 사용하는 것으로 한다.
상기 도 5를 참조하여 설명하면, 채널 부호화부(404)에서 사용하고 있는 부호화율에 따른 크기 N을 가지는 하나의 데이터 프레임은, 그대로 시스티메틱 비트 프레임 X로 출력된다. 상기 데이터 프레임은 제1 채널 부호화기(224)로 입력되고, 상기 제1 채널 부호화기(224)는 상기 데이터 프레임에 대해 소정 부호화를 수행하여 두 개의 서로 다른 패리티 비트 프레임들 Y1,Y2를 출력한다.
상기 데이터 프레임은 내부 인터리버(222)로 입력되고, 상기 내부 인터리버(222)는 상기 데이터 프레임을 소정 인터리빙 규칙에 의해 인터리빙하여 출력한다. 상기 인터리빙된 프레임은 그대로 인터리빙된 시스티메틱 비트 프레임 X'으로서 출력된다. 상기 인터리빙된 프레임 X'은 제2 채널 부호화기(226)로 입력되고, 상기 제2 채널 부호화기(226)는 상기 인터리빙된 프레임에 대해 소정 부호화를 수행하여 두 개의 서로 다른 패리티 비트 프레임들 Z1,Z2를 출력한다.
상기 시스티메틱 비트 프레임 X, 상기 인터리빙된 시스티메틱 비트 프레임 X' 및 상기 패리티 비트 프레임들 Y1,Y2,Z1,Z2는 천공기(228)로 제공된다. 상기 천공기(228)는 송신 제어부(270)로부터 제공되는 천공 패턴(Puncturing Pattern)에 의해 상기 시스티메틱 비트 프레임 X, 상기 인터리빙된 시스티메틱 비트 프레임 X' 및 상기 패리티 비트 프레임들 Y1,Y2,Z1,Z2를 천공하여 원하는 시스티메틱 비트들 S와 패리티 비트들 P로 이루어진 부호화 비트들을 출력한다.
삭제
이때, 상기 천공 패턴은 상기 채널 부호화부(220)의 부호화율과 복합재전송 방식에 의해 결정된다. 예를 들어, 상기 채널 부호화부(220)의 부호화율이 1/2인 경우에 있어 복합재전송 유형 3(CC, PIR)에서 사용될 수 있는 천공 패턴의 예들 P1,P2를 하기 <수학식 1>과 <수학식 2>에 나타내었다. 하기의 천공패턴들에 있어 "1"은 천공되지 않고 전송되는 비트를 나타내며, "0"은 천공되는 비트를 나타낸다. 각각의 입력 비트들은 좌측 열부터 사용하여 순차적으로 천공되고 우측 열까지 사용되면 다시 좌측 열부터 반복되어 천공된다.
예를 들어, CC의 경우에는 초기전송과 재전송시 상기 <수학식 1> 또는 상기 <수학식 2>의 천공패턴을 반복하여 사용하고, PIR의 경우에는 상기 천공패턴들을 매 전송 시에 반복하여 사용한다.복합 재전송 유형 2(FIR)를 사용하는 경우에는 재전송 시 시스티메틱 비트를 천공하여야 한다. 따라서 이 경우의 천공 패턴은 예를 들어 "010010"이 된다.
CC의 경우 상기 <수학식 1>에서 보여지고 있는 천공패턴이 사용된다고 하면, 상기 천공기(228)는 매 전송 시 천공 패턴 "110000", "100001"에 의해 X, Y1, X, Z2를 출력하고, 나머지 입력에 대하여는 천공을 수행한다. 다른 예로서 상기 <수학식 2>에서 보여지고 있는 천공 패턴이 사용된다고 하면, 상기 천공기(228)는 매 전송 시 천공 패턴 "110000", "100010"에 의해 X, Y1, X, Z1을 출력하고, 나머지 입력에 대하여는 천공을 수행한다.PIR의 경우, 상기 천공기(228)는 초기 전송 시에 천공패턴 "110000"및 "100001"에 의해 X, Y1, X, Z2를 출력하고, 재전송 시에는 천공패턴 "110000" 및 "100010"에 의해 X, Y1, X, Z1을 출력한다.
여기에서는 1/6의 모부호화율을 사용하는 채널 부호화부의 구성에 대하여 상세히 설명하였으나, 3GPP II에서 채택하고 있는 1/3의 모부호화율을 사용하는 채널 부호화부 또한 이와 유사하게 하나의 채널 부호화기와 천공기를 이용하여 구현할 수 있다. 즉, 천공기는 제공된 천공패턴에 따라 시스티메틱 비트 프레임 X와 패리티 비트 프레임들 Y1,Y2를 천공하여 원하는 시스티메틱 비트들 S과 패리티 비트들 P로 이루어진 부호화 비트들을 출력한다.
도 6은 본 발명의 실시 예에 따른 송신기의 동작 흐름도를 나타낸 것이다.
상기 도 6을 참조하면, 과정(310)에서 CRC 추가부(210)는 전송을 위한 입력 데이터에 에러 검사를 위한 CRC 비트를 패킷 단위로 추가한다. 과정(320)에서 채널 부호화부(220)는 상기 CRC 비트를 포함하는 패킷 데이터를 부호화하고 과정(330)에서 래이트 매칭부(230)는 상기 채널 부호화부(220)로부터의 출력에 대해 반복(Repetition), 천공(Puncturing) 등의 동작을 통해 래이트 매칭을 수행한다. 과정(340)에서 인터리버(240)는 상기 래이트 매칭부의 출력을 인터리빙하여 출력한다.
인터리버(240)로부터 부호화 비트들이 출력되면, 과정(350)에서 재배열 제어부(255)는 송신 제어부(270)로부터 제공된 재전송 요청(Re-transmission Request) 명령을 참조하여 동일 패킷에 대한 재전송 요청이 있는지를 판단한다. 만일 동일한 패킷의 재전송 요청이 아니면 비트 재배열부(255)는 인터리버(240)로부터의 부호화 비트들을 바이패스시켜 변조부(260)로 제공한다. 그러면 상기 바이패스된 부호화 비트들은 과정(370)에서 변조부(260)에 의해 변조되고 과정(380)에서 전송된다.반면에 상기 과정(350)에서 동일한 패킷의 재전송인 것으로 판단되면 비트 재배열부(250)는 상기 인터리버(240)로부터의 부호화 비트들을 변조부(260)에서 사용하는 변조심볼 단위로 소정의 재배열 패턴에 따라 재배열하여 출력한다. 이후 상기 재배열된 부호화 비트들은 과정(370)에서 변조부(260)에 의해 변조되고, 과정(380)에서 전송된다. 상기 재배열에 의해 상기 부호화 비트들은 이전 전송시와는 다른 신뢰도를 가지고 전송된다.
앞서 언급한 도 2와 같이 신뢰도 패턴이 [H H L L]인 16QAM 변조방식을 예를 들어 설명할 때, 초기 전송시의 변조심볼이 "abcd"이라고 하면, 상위 2비트 "ab"는 높은 신뢰도를 가지는 부분에 매핑되고 하위 2비트 "cd"은 낮은 신뢰도를 가지는 부분에 매핑된다. 이에 비해 재배열된 변조심볼이 "acbd"이라고 하면 상위 2비트 "ac"는 높은 신뢰도를 가지는 부분에 매핑되고 하위 2비트 "bd"는 낮은 신뢰도를 가지는 부분에 매핑된다.비트 재배열의 패턴에 대한 보다 상세한 설명은 후술될 것이다.
<<수신>>
도 7은 상기 도 4에 도시하고 있는 송신기에 대응한 본 발명의 실시 예에 따른 수신기 구성으로서, 도시된 바와 같이 복조부(Demodulator)(410)와 비트 재배열부(Bit Re-arranger)(420)와 재배열 제어부(Re-arrangement Controller)(425)와 디인터리버(De-interleaver)(430)와 결합부(Combiner)(440)와 수신 버퍼(450)와 채널 복호화부(Channel Decoder)(460)와 CRC 검사부(CRC Checker)(470)로 구성된다.
상기 도 7을 참조하여 수신기의 동작을 살펴보면, 상기 복조부(410)는 송신기로부터 수신되는 데이터를 입력으로 하고, 상기 입력되는 데이터를 상기 송신기의 변조부(260)에서 사용한 변조 방식에 대응하는 복조 방식에 의해 복조를 수행하여 부호화 비트들을 복원한다. 비트 재배열부(420)는 재배열 제어부(425)의 제어하에 상기 송신기의 비트 재배열부(250)에서 사용한 재배열 방식에 대응하는 재배열 방식에 의해 변조심볼 단위로 재배열을 수행한다. 상기 재배열에 대해서는 추후 상세히 설명할 것이다.
디인터리버(430)는 상기 비트 재배열부(420)의 출력에 대해 디인터리빙 동작을 수행한다. 상기 디인터리버(430)의 디인터리빙 동작은 상기 송신기의 인터리버9240)에서 수행되는 인터리빙 동작에 대응하여야 한다.
결합부(440)는 동일 패킷에 대하여 버퍼(450)에 누적하여 저장된 부호화 비트들을 현재 수신된 부호화 비트들과 결합하여 출력한다. 만일 버퍼(450)에 누적되어 저장된 동일 패킷의 부호화 비트들이 없는 경우, 즉 초기 전송인 경우 현재 수신된 부호화 비트들은 결합부(440)에 의하여 버퍼(450)에 저장되는 한편, 변형되지 않고 출력된다. 채널 복호화부(460)는 상기 결합부(440)로부터의 출력되는 부호화 비트들을 입력으로 하고, 상기 부호화 비트들을 소정 복호화 방식에 의해 복호화하여 정보 비트들을 복원한다. 이때, 상기 소정 복호화 방식으로는 시스티메틱 비트들과 패러티 비트들을 입력으로 하여 상기 시스티메틱 비트들을 복원하는 터보 복호 방식을 사용하며, 상기 송신기의 채널 부호화기(220)에서 수행되는 부호화 방식에 대응하도록 결정된다.
CRC 검사부(470)는 상기 채널 복호화부(460)로부터 복호화되어 출력되는 정보 비트들을 입력으로 하여 패킷 단위로 CRC 비트를 추출하고 상기 추출된 CRC 비트를 이용하여 상기 패킷의 에러 발생 여부를 판단한다. 상기 판단결과는 상위계층의 수신 제어부(도시하지 않음)에게로 제공된다. 상기 수신 제어부는 상기 패킷에 에러가 발생되지 않았다고 판단되면 상기 패킷을 처리하고, 상기 패킷의 수신을 확인하는 응답신호인 ACK(Acknowledge)를 송신기로 전송한다. 반면, 상기 패킷에 에러가 발생하였다고 판단되면 상기 패킷의 재전송을 요구(Re-transmission Request)하는 응답신호인 NACK(Non-acknowledge)를 상기 송신기로 전송한다.
만일 ACK가 전송되는 경우에는 버퍼 초기화가 수행되어 해당 패킷에 대한 부호화 비트들은 버퍼(450)에서 제거된다. 반면 NACK가 전송되는 경우에는 해당 패킷에 대한 부호화 비트들은 버퍼(450)에 남겨진다. 한편, 재배열 제어부(425)는 상기 NACK가 전송되는 경우에 이를 카운트하여 다음번에 수신되는 부호화 비트들이 몇 번째 재전송된 것인지를 판단하고 그 결과에 따라 비트 재배열부(420)를 제어한다.
도 8은 본 발명의 실시 예에 따른 수신기의 동작 흐름도를 나타낸 것이다.
상기 도 8을 참조하면, 과정(510)에서 무선 전송채널을 통해 수신기로 데이터가 수신되면 과정(520)에서 복조부(410)는 송신기와의 사이에 약속된 변조방식에 대응하는 복조방식에 따라 상기 수신 데이터를 변조심볼 단위로 복조하여 부호화 비트들을 복원한다. 과정(530)에서 재배열 제어부(425)는 동일 패킷에 대한 NACK의 발생을 카운트한 결과에 따라 상기 부호화 비트들이 재전송인지의 여부 및 몇 번째 재전송인지를 판단한다.만일 동일한 패킷의 재전송이면 과정(550)에서 재배열 제어부(425)는 비트 재배열부(420)를 구동하며, 비트 재배열부(420)는 상기 부호화 비트들을 변조심볼 단위로 재배열시켜 출력한다. 반면에 과정(530)에서의 판단결과 동일 패킷의 재전송이 아니면, 재배열 제어부(425)의 제어하에 비트 재배열부(420)는 복조기(410)로부터의 부호화 비트들을 바이패스시킨다.
상기 재배열된 부호화 비트들 또는 상기 바이패스된 부호화 비트들은 과정(550)에서 디인터리버(430)에 의해 디인터리빙되고 과정(560)에서 결합부(440)에 의해 버퍼(450)에 누적된 동일 패킷의 부호화 비트들과 결합된다. 과정(570)에서 채널 복호화부(460)는 상기 결합부(440)로부터 제공되는 부호화 비트들을 송신기와의 사이에 약속된 소정 복호화 방식에 의해 복호화하여 상기 송신기에서 전송하고자 한 정보 비트들, 즉 패킷을 출력한다. 상기 채널 복호화부(460)에 의해 복호된 상기 정보 비트들이 CRC 검사부(470)로 제공되면, 과정(580)에서 상기 CRC 검사부(470)는 상기 정보 비트들에 대해 패킷 단위로 CRC비트를 추출하고, 상기 CRC비트에 의해 상기 패킷의 에러 발생 여부를 검사하여 그 결과를 상위 계층으로 보고한다. 상기 패킷에 에러가 발생하지 않았으면,과정(590)에서 버퍼(450)가 초기화되고 송신단으로 ACK가 전송된다. 이때 상기 에러를 가지지 않는 패킷은 상위계층의 수신 제어부에 의해 처리된다. 반면, 상기 패킷에 에러가 발생하였으면, 과정(595)에서 상기 버퍼(450)에 저장된 부호화 비트들은 유지되고 송신단으로 상기 패킷의 재전송을 요구하는 NACK가 전송된다.
이하 전술한 도면들을 참조하여 본 발명의 실시 예에 따른 동작의 예를 상세히 설명한다. 후술될 예에는 16QAM의 변조차수와 1/2의 부호화율을 사용하며 CC와 PIR을 복합재전송 유형으로 사용하는 경우에 있어서 천공패턴으로 상기 <수학식 1>에 보이고 있는 천공 패턴을 사용하는 것으로 한다.
1. CC(Chase-Combining)를 사용한 경우
먼저, 도 4에서 보이고 있는 송신기의 구조를 참조하여 데이터를 송신하는 동작을 설명한다.
전송하고자 하는 데이터는 CRC 추가부(210)에 의하여 패킷 단위로 CRC비트가 추가된다. 상기 CRC비트가 추가된 상기 데이터는 채널 부호화부(220)로 입력되어 수신기와 협약된 소정 부호화율에 의해 부호화가 행하여진다. 상기 부호화에 의하여 상기 채널 부호화부(220)는 부호화 비트들을 출력한다.상기 채널 부호화부(220)의 동작을 도 5를 참조하여 보다 구체적으로 살펴보면, 상기 CRC비트가 추가된 상기 데이터는 시스티메틱 비트 프레임 X로 출력됨과 동시에 제1 채널 부호화기(224)로 제공된다. 상기 제1 채널 부호화기(224)는 상기 데이터를 부호화하여 서로 다른 두 개의 패리티 비트 프레임들 Y1,Y2를 출력한다. 또한, 상기 데이터는 내부 인터리버(222)에 의해 인터리빙된 후 다른 시스티메틱 비트 프레임 X'로서 출력된다. 상기 제2 채널 부호화기(226)는 상기 인터리빙된 데이터를 소정 부호화율에 따라 부호화하여 서로 다른 두 개의 패리티 비트 프레임들 Z1,Z2를 출력한다.천공기(228)는 상기 시스티메틱 비트 프레임들 X,X'과 상기 패리티 비트 프레임들 Y1,Y2,Z1,Z2를 소정 천공패턴에 따라 천공하여 부호화율에 의해 시스티메틱 비트들과 패리티 비트들로 이루어진 부호화 비트들을 출력한다. 상기 천공패턴은 송신기와 수신기 사이에 협약에 의해 정해지는 것으로서, 앞에서도 밝힌 바와 같이 복합 재전송 유형으로서 CC가 사용되는 경우에는 초기 전송 시의 천공패턴과 재전송 시의 천공패턴은 동일하다. 즉, CC를 복합 재전송 유형으로 사용하는 경우에는 초기 전송과 재전송에 있어 전송되는 비트들이 동일하다. 상기 천공패턴은 상기 천공기(228)가 미리 알고 있거나 송신 제어부(270)로부터 제공받을 수 있는데, 상기 도 5에서는 외부로부터 천공패턴을 제공받는 구성을 보이고 있다.
상기 채널 부호화부(220)로부터의 부호화 비트들은 래이트 매칭부(230)에 의해 래이트 매칭이 이루어진다. 상기 래이트 매칭부(230)에 의해 래이트 매칭된 부호화 비트들은 인터리버(2408)에 의해 수신기와의 사이에 약속된 소정 인터리빙 규칙에 따라 인터리빙되어 출력된다. 상기 인터리빙된 비트들은 재배열 제어부(255)로부터의 제어하에 비트 재배열부(250)에 의하여 비트 재배열이 수행된다. 상기 재배열된 비트들은 변조부(260)에 의하여 소정 심볼들에 매핑된 후 수신기로 전송된다.하기에서 본 발명에 의한 비트 재배열 패턴을 예를 참조하여 상세히 설명한다.
도 9는 16QAM에서 원래 비트들과 재배열된 비트들의 예를 보이고 있다.
상기 도 9에서 한 변조심볼에 매핑되는 4개의 부호화 비트들은 [i1 q1 i2 q2]로 구성되며 그 신뢰도 패턴은 [H, H, L, L]과 같다고 한다. 여기서 i와 q는 각각 동위상(In-phase: I) 채널을 통해 전송되는 비트와 직교위상(In-quadrature: Q) 채널을 통해 전송되는 비트를 의미하며, H와 L은 각각 높은 신뢰도를 가지는 부분(Part)과 낮은 신뢰도를 가지는 부분을 의미한다. 즉, 초기 전송 시에 각 변조심볼에 매핑되는 부호화 비트들 중 상위 2비트 1,2,5,6,9,10은 높은 신뢰도를 가지는 부분으로 매핑되고, 하위 2비트 3,4,7,8,11,12는 낮은 신뢰도를 가지는 부분으로 매핑된다.
1차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 높은 신뢰도를 가지는 비트들과 낮은 신뢰도를 가지는 비트들이 상호 대체(replace)되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [i2 q2 i1 q1]이 된다. 즉, 초기 전송시에는 높은 신뢰도를 가지고 전송된 비트들 1,2,5,6,9,10은 1차 재전송시에 낮은 신뢰도를 가지고 전송되며, 초기 전송시에 낮은 신뢰도를 가지고 전송된 비트들 3,4,7,8,11,12은 1차 재전송시에 높은 신뢰도를 가지고 전송된다.2차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 I 채널의 비트들과 Q 채널의 비트들이 상호 대체되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [q1 i1 q2 i2]이 된다. 즉, 초기 전송시 I 채널로 전송됐던 비트들은 2차 재전송시에 Q 채널로 전송되고, 초기 전송시에 Q 채널로 전송된 비트들은 2차 재전송시에 I 채널로 전송된다. 이와 같이 2차 재전송에서는 I채널과 Q채널의 상호 교환을 통해 I-Q채널간의 위상 다이버시티(phase diversity) 효과를 얻을 수 있다.3차 재전송의 경우각 변조심볼에 매핑되는 부호화 비트들은 높은 신뢰도를 가지는 비트들과 낮은 신뢰도를 가지는 비트들이 상호 대체되고, I 채널의 비트들과 Q 채널의 비트들이 상호 대체되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [q2 i2 q1 i1]이 된다. 즉, 초기 전송시 높은 신뢰도를 가지고 I 채널로 전송됐던 비트들은 3차 재전송시에 낮은 신뢰도를 가지고 Q 채널로 전송된다.4차 재전송 이후로는 위의 재배열 절차가 반복된다. 도 10은 64QAM에서 원래 비트들과 재배열된 비트들의 예를 보이고 있다.
상기 도 10을 참조하면, 한 변조심볼에 매핑되는 6개의 부호화 비트들은 [i1 q1 i2 q2 i3 q3]으로 구성되며 그 신뢰도 패턴은 [H, H, M, M, L, L]과 같다. 마찬가지로 여기서 i와 q는 각각 동위상(I) 채널을 통해 전송되는 비트와 직교위상(Q) 채널을 통해 전송되는 비트를 의미하며, H와 M과 L은 각각 높은 신뢰도를 가지는 부분과 중간 신뢰도를 가지는 부분과 낮은 신뢰도를 가지는 부분을 의미한다. 즉, 초기 전송 시에 각 변조심볼에 매핑되는 부호화 비트들 중 최상위 2비트 1,2,7,8은 가장 높은 신뢰도를 가지는 H 부분으로 매핑되고, 중간 2비트 3,4,9,10은 중간 신뢰도를 가지는 M 부분으로 매핑되며, 최하위 2비트 5,6,11,12는 가장 낮은 신뢰도를 가지는 L 부분으로 매핑된다..
1차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 2비트만큼 우향 순환(right rotation)되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [i3 q3 i1 q1 i2 q2]이 된다. 즉, 초기 전송시에 높은 신뢰도를 가지고 전송된 비트들 1,2,7,8은 1차 재전송시에 중간 신뢰도를 가지고 전송되고, 초기 전송시에 중간 신뢰도를 가지고 전송된 비트들 3,4,9,10은 1차 재전송시에 낮은 신뢰도를 가지고 전송되며, 초기 전송시에 낮은 신뢰도를 가지고 전송된 비트들 5,6,11,12은 1차 재전송시에 높은 신뢰도를 가지고 전송된다.2차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 4비트만큼 우향 순환되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [i2 q2 i3 q3 i1 q1]이 된다. 결국 3회 전송되는 비트는 매 전송시마다 각각 높은 신뢰도와 중간 신뢰도와 낮은 신뢰도를 가지고 전송된다.3차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 I 채널의 비트들과 Q 채널의 비트들이 상호 대체되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [q1 i1 q2 i2 q3 i3]이 된다. 이와 같이 3차 재전송에서는 I채널과 Q채널의 상호 교환을 통해 I-Q채널간의 위상 다이버시티 효과를 얻을 수 있다.4차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 2비트만큼 우향 순환되고 I 채널의 비트들과 Q 채널의 비트들이 상호 대체되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [q3 i3 q1 i1 q2 i2]이 된다.5차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 4비트만큼 우향 순환되고 I 채널의 비트들과 Q 채널의 비트들이 상호 대체되도록 재배열된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [q2 i2 q3 i3 q1 i1]이 된다.6차 재전송 이후로는 위의 재배열 절차가 반복된다.도 11은 8PSK에서 원래 비트들과 재배열된 비트들의 예를 보이고 있다.
상기 도 11을 참조하면, 한 변조심볼에 매핑되는 3개의 부호화 비트들은 [b1 b2 b3]로 구성되며, 그 신뢰도 패턴은 [H, H, L]과 같다. 초기 전송 시에 각 변조심볼에 매핑되는 부호화 비트들 중 상위 2비트 1,2,4,5,7,8은 높은 신뢰도를 가지는 부분으로 매핑되고, 하위 1비트 3,6,9는 낮은 신뢰도를 가지는 부분으로 매핑된다.
1차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 1비트만큼 우향 순환(right rotation)되도록 재배열된다. 그러면 비트 1,3,4,6,7,9는 높은 신뢰도를 가지는 부분으로 매핑되고, 비트 2,5,8은 낮은 신뢰도를 가지는 부분으로 매핑된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [b3 b1 b2]이 된다. 2차 재전송시 각 변조심볼에 매핑되는 부호화 비트들은 2비트만큼 우향 순환되도록 재배열된다. 즉 비트 2,3,5,6,8,9는 높은 신뢰도를 가지는 부분으로 매핑되고, 비트 1,4,7은 낮은 신뢰도를 가지는 부분으로 매핑된다. 여기서 재배열된 부호화 비트들의 구성을 원래 구성과 비교하여 보면 [b2 b3 b1]이 된다. 3차 재전송 이후로는 위의 재배열 절차가 반복된다.
이상에서 본 발명은 재전송시 변조 심볼의 신뢰도 패턴에 따라서 비트를 재배열하거나 I,Q 채널에 따라서 비트를 재배열하는 예에 대하여 상세히 설명하였으나, 본 발명은 이로 인하여 한정되는 것은 아니다. 즉 상기한 재배열 패턴들의 순서를 바꾸거나 그 일부를 생략한 경우에라도 역시 본 발명의 일부가 된다.
다음으로, 전술한 송신기에 대응하여 도 7에서 보이고 있는 수신기의 구조를 참조하여 데이터를 수신하는 동작을 설명한다.
송신기로부터 수신되는 데이터는 복조부(410)에 의해서, 상기 송신기의 변조부(260)에서 사용한 변조 방식에 대응하는 복조 방식에 의해 복조되어 부호화 비트들로서 출력된다. 상기 복조부(410)로부터의 복조된 부호화 비트들은 재배열 제어부(425)의 제어하에 비트 재배열부(420)에 의해 재배열된다. 상기 비트 재배열부(420)의 재배열 동작에 대해서 16QAM을 사용하여 1차 재전송된 프레임을 재배열하는 예를 도 12를 참조하여 설명한다.
상기 도 12의 상단에 나타낸 바와 같이, 수신기에서 첫 번째 NACK에 응답하여 수신된 비트들은 송신기에 의하여 초기 전송과는 다른 신뢰도를 가지도록 재배열된 것이다. 패킷 결합을 위해서는 각 비트들이 매 전송 시마다 동일한 위치에 있어야 하므로 비트 재배열부(420)는 상기 수신된 비트들을 도 12의 하단에 나타낸 바와 같이 원래의 구성대로 재배열한다. 이러한 재배열 동작은 송신기의 비트 재배열 동작에 대응되어야 함은 물론이다.
상기 원래의 구성으로 재배열된 비트들은 디인터리버(430)에 의해 디인터리빙된다. 상기 디인터리버(430)로부터의 디인터리빙된 부호화 비트들은 결합부(440)로 제공되어 동일 패킷에 대해 기 수신된 비트들과 결합된다. 즉, 상기 결합부(440)는 초기 전송 시 수신한 부호화 비트들과 동일한 패킷에 대해 다시 수신된 부호화 비트들을 결합하여 출력한다. 만약, 재전송이 여러 번 이루어졌다면 매 재전송 시 수신한 부호화 비트들과 현재 수신된 부호화 비트들을 누적하여 결합한다. 상기 결합은 앞에서도 밝힌 바와 같이 동일한 패킷을 구성하는 부호화 비트들에 대해 수행된다.
상기 결합부(440)가 재전송에 의한 결합을 수행하기 위해서, 상기 결합부(440)는 상기 이전에 수신한 부호화 비트들은 버퍼(450)로부터 제공받는다. 상기 버퍼(450)는 CRC 검사부(470)로부터의 에러 발생 판단 여부에 의해 상기 이전에 수신한 부호화 비트의 저장 여부를 결정한다. 상기 결합부(440)는 결합이 이루어진 부호화 비트들을 채널 복호화부(460)로 제공한다. 단 초기 전송의 경우, 버퍼(450)에는 동일 패킷에 대해 기 저장된 부호화 비트들이 존재하지 않을 것이므로 결합부(440)는 상기 디인터리버(430)로부터 제공되는 부호화 비트들에 대해서 결합을 수행하지 못한다. 따라서, 초기 전송 시에는 디인터리버(430)로부터 제공되는 부호화 비트들을 그대로 상기 채널 복호화부(460)로 제공한다.
상기 채널 복호화부(460)는 상기 결합부(440)에 의해 결합이 이루어진 부호화 비트들을 소정 복호화 방식에 의해 복호화하여 상기 송신기에서 전송하고자 한 정보 비트들을 복원한다. 즉 상기 채널 복호화부(460)는 시스티메틱 비트들과 패리티 비트들로 이루어진 부호화 비트들을 입력으로 하여 상기 시스티메틱 비트들을 복원된다.
상기 채널 복호화부(460)에 의해 복호된 상기 정보 비트들은 CRC 검사부(470)로 제공되며, 상기 CRC 검사부(470)는 상기 정보 비트들에 대해 패킷 단위로 CRC비트를 검출하여 에러 발생 여부를 검사한다. 만약, 상기 검사결과 에러가 발생하였다고 판단되면 상기 CRC 검사부(470)는 이를 상위 계층으로 보고하여 해당 패킷의 재전송을 요구한다. 하지만, 에러가 발생하지 않았다고 판단되면 상기 CRC 검사부(470)는 상기 패킷을 출력한다.
2 PIR(Partial Incremental Redundancy)을 사용하는 경우
먼저, 도 4에서 보이고 있는 송신기의 구조를 참조하여 데이터를 송신하는 동작을 설명한다.
전송하고자 하는 데이터는 CRC 추가부(210)에 의하여 패킷 단위로 CRC비트가 추가된 후 채널 부호화부(220)로 입력되어 소정 부호화율에 의해 부호화가 행하여진다. 상기 채널 부호화부(220)는 부호화를 통해 상기 전송하고자 하는 데이터인 시스티메틱 비트들과, 상기 전송하고자 하는 데이터의 에러 컨트롤을 위한 패리티 비트들로 이루어진 부호화 비트들을 출력한다.상기 채널 부호화부(220)의 상세 동작은 CC를 사용하는 경우에서 이미 설명한 바와 유사하나, 상기 채널 부호화부(220)를 구성하는 천공기(228)에 있어 다른 천공패턴을 사용한다. 즉, PIR에서의 천공패턴은 초기 전송 시와 매 재전송 시에 동일한 시스티메틱 비트들이 전송되고, 초기 전송 시와 매 재전송 시마다 다른 패리티 비트들이 전송되도록 정해진다.이러한 천공패턴으로서 예를 들어 상기 <수학식 1>과 상기 <수학식 2>가 교대로 사용 될 수 있으며 이는 송신기와 수신기간에 협약에 의해 정해진다. 상기 채널 부호화부(220)로부터 출력되는 부호화 비트들은 CC를 사용하는 경우와 동일하게 래이트 매칭부(230)와 인터리버(240)에서 래이트 매칭되고 인터리빙된다.
PIR을 사용하는 경우와 CC를 사용하는 경우를 비교하여 보면 채널 부호화부(220)의 천공패턴만이 상이할 뿐 그 외에는 동일한 동작에 의해 데이터를 전송한다. 단, PIR은 매 전송시마다 다른 비트들이 전송될 수 있으므로, 비트 재배열부(440)는 재배열 제어부(255)의 제어하에, 동일한 비트들이 재전송될 경우에만 비트 재배열을 수행한다. 이때 재배열 제어부(255)는 송신 제어부(270)에 의해서 채널 부호화부(220)로 제공되는 천공패턴에 의해 동일한 비트들이 재전송되는지의 여부를 알 수 있다. 즉, 동일한 천공패턴이 사용된다면 동일한 비트들이 재전송되는 것으로 판단한다. 동일한 비트들이 재전송되는 경우 비트 재배열을 위한 상세한 동작 예는 앞서 설명한 도 9 내지 도 11에 나타낸 바와 동일하다.
다음으로, 전술한 송신기에 대응하여 도 7에서 보이고 있는 수신기의 구조를 참조하여 데이터를 수신하는 동작을 설명한다.
송신기로부터 수신되는 데이터는 복조부(410)로 입력되고, 상기 복조부(410)는 상기 수신 데이터를 상기 송신기의 변조부(260)에서 사용한 변조방식에 대응하는 복조방식에 의해 복조하여 부호화 비트들을 출력한다. 재배열 제어부(425)는 상기 부호화 비트들이 재전송된 것인지의 여부 및 몇 번째 재전송된 것인지를 판단하고, 그 결과에 따라 비트 재배열부(420)를 제어하여 상기 부호화 비트들을 재배열하도록 한다. 이러한 재배열 동작은 송신기의 비트 재배열 동작에 대응되어야 함은 물론이다. PIR을 사용하는 경우 시스티메틱 비트들은 초기 전송시나 재전송 시에 관계없이 항상 동일하나 패리티 비트들은 매 전송시마다 달라진다. 따라서, 재배열 제어부(420)는 동일한 비트들이 다시 수신되는 경우에만 상기 비트 재배열부(420)를 구동한다.예를 들어 초기 전송된 비트들은 2차 재전송 시에 다시 전송되고, 1차 재전송된 비트들은 3차 재전송 시에 다시 전송되는 경우, 비트 재배열부(420)는 초기 전송과 1차 재전송 시에는 비트 재배열을 수행하지 않고 2차 재전송과 3차 재전송 시에만 비트 재배열을 수행한다. 여기서 비트들이 동일한지의 여부는 천공패턴에 근거하여 알 수 있다. 즉 동일한 천공패턴이 사용되는 경우에만 비트 재배열을 수행한다.상기 재배열된 부호화 비트들은 디인터리버(430)에 의해 디인터리빙된 후 결합부(440)에 의하여, 이전에 수신된 동일 패킷의 부호화 비트들과 결합된다. 여기서 결합부(440)는 재전송에 의해 수신된 비트들을 이전 수신된 동일한 비트들과 결합한다. 채널 복호화부(460)는 상기 결합기(440)의 출력을 복호하여 정보 비트들을 복원한다.
3. FIR(Full Incremental Redundancy)을 사용하는 경우
전송하고자 하는 데이터는 CRC 추가부(210)로 입력되어 패킷 단위로 CRC비트가 추가된 후 채널 부호화부(220)로 입력되어 소정 부호화율에 의해 부호화가 행하여진다. 상기 채널 부호화부(220)는 초기 전송 시에는 상기 <수학식 1>이나 상기 <수학식 2>에서 보이고 있는 천공패턴에 의해 시스티메틱 비트들과 패리티 비트들을 출력하며, 재전송 시에는 패리티 비트들만을 출력한다. 이는 상기 채널 부호화부(220)를 구성하는 천공기(228)의 천공패턴을 조정함으로서 가능하며, 상기 천공패턴은 송신기와 수신기간의 협약에 의해 정해진다. 상기 FIR을 사용하는 경우에 있어 재전송시에 사용되는 천공패턴의 예는 하기 <수학식 3>과 <수학식 4>에서 나타낸 바와 같다.
상기 <수학식 3>과 상기 <수학식 4>에서 보이고 있는 바와 같이 FIR을 복합재전송 유형으로 사용하는 경우 시스티메틱 비트들을 천공하고 패리티 비트들만을 출력하는 천공 패턴이 사용된다. 예컨대, 상기 도 5에 도시한 채널 부호화부(220)에 상기 <수학식 3>의 천공 패턴 P3을 적용하는 경우 출력되는 부호화 비트들은 "Y1,Y2,Z1,Z2"가 된다.
상기 천공패턴에 의해, 채널 부호화부(220)는 초기 전송 시에는 시스티메틱 비트들과 패리티 비트들로 이루어진 부호화 비트들을 출력하며, 재전송 시에는 패리티 비트들만으로 이루어진 부호화 비트들을 출력한다. 상기 부호화 비트들은 래이트 매칭부(230)에 의하여 래이트 매칭이 이루어진 후 인터리버(240)를 거쳐 인터리빙된다. 상기 인터리빙된 부호화 비트들은 변조부(260)로 제공되어 소정 변조방식에 따라 해당하는 심볼에 매핑되어 수신기로 전송된다.
이상과 같이 FIR을 복합 재전송 유형으로 사용하는 경우에 있어 시스티메틱 비트는 초기 전송 시에만 전송되고 재전송 이후에는 전송되지 않는다. 재전송 이후에는 패리티 비트들만이 전송되기 때문에, 비트 재배열은 초기 전송에서는 고려되지 않고 1차 재전송 이후부터 고려된다. 즉 동일한 패리티 비트들에 대해서만 비트 재배열을 수행한다. 왜냐하면 특정 패리티 비트 프레임만 높은 신뢰도를 가지고 전송되는 것보다는 모든 패리티 비트 프레임들이 균일한 신뢰도를 가지고 전송되는 것이 복호성능을 더욱 개선시킬 수 있기 때문이다. 비트 재배열의 시점은 CC나 PIR과 마찬가지로 천공패턴에 의해 판단할 수 있다. 즉, 동일한 천공패턴이 사용되는 경우에만 비트 재배열을 수행한다.
일 예로서, 1차 재전송시 <수학식 3>에서 보이고 있는 천공 패턴 P3이 사용된다고 하면, 부호화 비트들은 재배열없이 Y1,Y2,Z1,Z2로 이루어지고, 여기서 Y1,Y2는 높은 신뢰도를 가지는 부분에 매핑되며 Z1,Z2는 낮은 신뢰도를 가지는 부분에 매핑된다. 이후 임의의 x차 재전송시에 상기 천공패턴 P3이 사용된다고 하면, 부호화 비트들은 Z1,Z2,Y1,Y2와 같이 재배열되고, 여기서 Y1,Y2는 낮은 신뢰도를 가지는 부분에 매핑되며 Z1,Z2는 높은 신뢰도를 가지는 부분에 매핑된다. 이후 동일한 천공패턴이 다시 사용되면 부호화 비트들은 다시 다른 재배열 패턴에 의해 재배열된다. 여기서 다른 재배열 패턴들은 앞서 언급한 도 9 내지 도 11에 나타낸 바와 같다.
삭제
다음으로, 전술한 송신기에 대응하여 도 7에 보이고 있는 수신기의 구조를 참조하여 데이터를 수신하는 동작을 설명한다.송신기로부터 수신되는 데이터는 복조부(410)로 입력되고, 상기 복조부(410)는 상기 수신 데이터를 상기 송신기의 변조부(260)에서 사용한 변조방식에 대응하는 복조방식에 의해 복조하여 부호화 비트들을 출력한다. 재배열 제어부(425)는 상기 부호화 비트들이 재전송된 것인지의 여부 및 몇 번째 재전송된 것인지를 판단하고, 그 결과에 따라 비트 재배열부(420)를 제어하여 상기 부호화 비트들을 재배열하도록 한다. 이러한 재배열 동작은 송신기의 비트 재배열 동작에 대응되어야 함은 물론이다.
FIR을 복합재전송 유형으로 사용하는 경우에는 동일한 부호화 비트들이 재전송될 때만 비트 재배열을 수행한다. 따라서, 상기 결합부(710)는 재전송에 의해 P 비트들이 수신될 때마다 동일한 P 비트들 각각에 대해 결합을 수행한다. 상기 결합부(710)에서 결합을 수행하는 것은 전술한 CC를 복합재전송 유형으로 사용하는 경우와 동일하다. 한편, 상기 결합부(710)의 출력으로부터 정보 비트들을 복호하는 절차는 전술한 실시 예에서와 동일함에 따라 상세한 설명은 생략한다.
본 명세서 전반에 걸쳐서 비트 재배열부와 인터리버를 구분하여 설명하였지만, 본 발명의 변형된 실시예에 있어서 비트 재배열부는 인터리버와 통합되어 구현될 수 있다. 인터리버는 입력되는 비트들을 인터리빙 쓰기 규칙에 따라 메모리에 저장하고, 인터리빙 읽기 규칙에 따라 읽어올 메모리 주소가 발생되면 해당 주소의 비트들을 읽어 출력한다. 비트 재배열부와 통합된 인터리버는, 메모리에 저장된 비트들을 읽어오기 위한 읽기 주소들을 해당하는 변조방식에 따라 하나의 변조심볼을 구성하는 비트 수만큼 발생시키고, 상기 발생된 메모리 주소들을 해당하는 재전송 패턴에 따라 재배열한다. 그러면 메모리에 저장된 비트들은 상기 재배열된 메모리 주소들에 따라 출력된다.
예를 들어 16QAM을 사용하고 8비트의 입력 프레임을 저장하기 위해 발생된 쓰기 주소들이
100, 101, 102, 103, 104, 105, 106, 107
이고, 읽기 주소들이
104, 107, 100, 105, 103, 106, 101,102
인 경우, 통합된 인터리버의 동작을 설명한다.초기 전송 시 통합된 인터리버는 메모리에 저장된 비트들을 상기 읽기 주소들의 순서에 따라 읽어 출력한다. 1차 재전송시에는 도 9에 나타낸 1차 재전송 패턴에 대응하도록 상기 읽기 주소들을 4비트 단위로 재배열하면, 재배열된 읽기 주소들은
[100, 105, 104, 107], [101, 102, 103, 106]
가 된다. 그러면 통합된 인터리버는 메모리에 저장된 비트들을 상기 재배열된 읽기 주소들의 순서에 따라 읽어 출력한다. 2차 재전송과 그 이후의 재전송에 대해서도 같은 방식으로 도 9에 나타낸 재배열 패턴에 따라 인터리버가 읽어올 입력 비트의 읽기 주소 순서를 변조심볼 단위로 재배열한다.
마찬가지로, 수신기의 비트 재배열부는 디인터리버와 통합될 수 있다. 그 구체적인 동작은 송신기에서 비트 재배열부와 통합된 인터리버의 동작에 대응한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.