DE68926184T2

DE68926184T2 - DA-Wandler

Info

Publication number: DE68926184T2
Application number: DE68926184T
Authority: DE
Inventors: Hiroshi Asazawa
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1988-06-29
Filing date: 1989-06-27
Publication date: 1996-11-28
Anticipated expiration: 2009-06-28
Also published as: EP0348918A3; EP0348918B1; US5119095A; DE68926184D1; EP0348918A2; JPH0734542B2; JPH0213014A

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf einen D/A- Wandler mit Widerständen und Schaltern und insbesondere auf eine Schaltkreisanordnung für die Minimierung eines nicht-linearen Fehlers eines D/A-Wandlers, der von einem ON-Widerstand eines Schalters verursacht wird.
Bei einem derartigen herkömmlichen D/A-Wandler mit Widerständen und Schaltern werden erste und zweite Referenzspannungen VR1 und VR2 von n Widerständen R geteilt, wie in Fig. 1 gezeigt. Einer der (n + 1) Schalter SW, die mit jedem Abzweigpunkt verbunden sind, wird von einem Dekoder 51 angeschaltet, um ein Eingangsdigitalsignal in ein Schaltungssteuerungssignal zu konvertieren, so daß eine mit dem digitalen Eingangssignal korrespondierende Spannung von einem Operationsverstärker 52 als Ausgangsspannung VOUT aus gegeben wird.
Eine weitere herkömmliche Schaltanordnung ist in Fig. 2 dargestellt. Dieser D/A-Wandler besteht aus einer Widerstandsleiter, die aus Widerständen R besteht, die alle einen Widerstand R haben, und aus Widerständen 2R, die alle einen Widerstand 2R haben, ünd aus Dualschaltern 1, 2, ..., n, die jeweils aus Schaltern C&sub1;, &sub1;, ..., Cn, n bestehen. Eine Ausgangselektrode jedes Dualschalters ist mit einem invertierenden Eingangsterminal (-) eines Operationsverstärkers 62 verbunden, und die andere Elektrode ist mit der Referenzspannung VR2 und einem nicht-invertierenden Eingangsterminal (+) des Operationsverstärkers 62 verbunden. Auf der anderen Seite hat der Operationsverstärker 62 eine Schaltkreisanordnung, die einem Rückkopplungswiderstand Rf einer Widerstandsrückkoppelung unterworfen ist, um einen Strom IOUT in eine Spannung zu konvertieren. Signallinien B1 und B2, die mit den Eingangsterminals des Operationsverstärkers 62 verbunden sind, sind virtuell geerdet, um mit der Referenzspannung VR2 gleiche Potentiale zu haben. Es sei angenommen, daß ein ON-Widerstand der Dualschalter vernachlässigt werden kann. Selbst wenn der Dualschalter mit einem der beiden Kontakte verbunden ist, ist ein Widerstand 2R, wenn er bezüglich eines Knotens An von rechts und von unten betrachtet wird. Aus diesem Grunde ist In1 = In2. Bei gleichzeitiger Betrachtung nach rechts und nach unterhalb des Knotens An ist der zusammengesetzte Widerstand R. Bei Betrachtung von einem Knoten An-1 ist ein Widerstand 2R. Daher gilt In-1,1 = In-2,2.
Auf ähnliche Art und Weise kann das obige Resultat bei allen Knoten A&sub1;, A&sub2;, ... , An erzielt werden. Daher kann ein Strom in den Knoten A&sub1;, A&sub2;, ... , An in der genannten Reihenfolge zu 1/2 gewichtet werden, und 2n Kombinationen können als Ausgangsstrom IOUT erzielt werden.
Bei dem oben genannten herkömmlichen D/A-Konverter, der in Fig. 1 gezeigt ist, kann jedoch, da in die Schalter SW kein Strom eingespeist wird, der ON-Widerstand der Schalter vernachlässigt werden. Da jedoch die n Widerstände und (n + 1) Schalter eine D/A-Wandlung in (n + 1) Schritten ausführen sollen, erhöht sich so unerwünschterweise die Anzahl der Elemente des Schaltkreises.
Der in Fig. 2 gezeigte herkömmliche D/A-Wandler kann mit den n Dualschaltern eine D/A-Wandlung in 2n-Schritten ausführen. Wenn jedoch alle Dualschalter aus MOS- Transistoren bestehen, kann jedoch aufgrund ihres ON- Widerstandes eine Verstimmung auftreten, und so die Nicht-Linearität der Charakteristika der D/A-Wandlung verursachen.
Der herkömmliche 3-Bit-D/A-Wandler, der in Fig. 3 dargestellt ist die Basis für die Präambel von Anspruch dar. Die gleichen Referenzzeichen in Fig. 3 kennzeichnen die gleichen Teile wie in Fig. 2. Das Referenzzeichen 63 kennzeichnet einen Steuerungsschaltkreis für die Steuerung der Dualschalter 1 bis 3.
Um die Einflüsse der ON-Widerstände der drei Dualschalter 1, 2 und 3 zu minimieren, werden gewöhnlich ON-Schalter 4 und 5, die gleiche ON-Widerstände wie die drei Dualschalter 1, 2 und 3 haben, jeweils in Serie mit dem Widerstand R rechts des Knotens A&sub3; und mit dem Rückkopplungswiderstand Rf des Operationsverstärkers 62 als Leerschalter verbunden.
Um es detaillierter zu sagen, sind unter der Annahme, daß der ON-Widerstand jedes Dualschalters gleich r ist, die Widerstände gleich (2R + r), wenn von dem Knoten A&sub3; nach rechts und nach unten des Knotens A&sub3; betrachtet werden. Daher gilt I&sub3;&sub1; ≠ I&sub3;&sub2;.
Ein zusammengesetzter Widerstand ist (2R + r)/2 =R + r/2, wenn er von dem Knoten A&sub3; gleichzeitig nach rechts und nach unten betrachtet wird. Um es detaillierter zu sagen, ist ein Widerstand (2R + r/2) , wenn er von dem Knoten A&sub2; nach rechts betrachtet wird, und ein Widerstand ist (2R + r), wenn er von dem Knoten A&sub2; nach unten betrachtet wird. Daher tritt eine Verstimmung auf, so daß I&sub2;&sub1; ≠ I&sub2;&sub2; ist.
Ähnlich ist ein Widerstand (2R + 3r/8), wenn er von dem Knoten A&sub1; nach rechts betrachtet wird, und ein Widerstand ist (2R + r), wenn er von dem Knoten A&sub1; nach unten betrachtet wird. Daher ergibt sich I&sub1;&sub1; ≠ I&sub1;&sub2;. Der Grad der Verstimmung wird schlechter als die Beziehung zwischen den Strömen I&sub2;&sub1; und I&sub2;&sub2; . Die Verstimmung zwischen den Strömen I&sub1;&sub1; und I&sub1;&sub2; erscheint als nichtlinearer Ausgang, wenn die Kontrolldaten der Schalter 1, 2 und 3 (1, 0, 0) und (0, 1, 1) sind.
Fig. 4 zeigt die Ausgangscharakteristika dieses D/A- Wandlers als Resultat einer Simulation eines Rechners. Wie in Fig. 4 zu sehen ist, nimmt die Veränderung der Fehlerspannung EOUT zu, wenn die Kontrolldaten (0,1,1) und (1,0,0) sind. Aus diesem Grunde wird bei einem D/A- Wandler von 3Bit oder mehr sein Fehler zu einem kritischen Problem. Um die Nichtlinearität der in Fig. 4 gezeigten Fehlerspannung zu vermeiden, müssen, wenn der ON-Widerstand des Dualschalters 3 von Fig. 3 gleich r ist, die ON-Widerstände der Dualschalter 2 und 1 gleich r/2 bzw. r/4 sein. Das bedeutet, daß die Größe des Schalters mit einer Potenz von "2" zunimmt. Wenn ein D/A- Wandler von beispielsweise 8-Bit verwendet wird, und die Größe des kleinstens Schalters "1" ist, muß die Größe des größten Schalters 2&sup8;&supmin;¹ sein, d.h. 128. Als Resultat ergibt sich das gleiche Problem wie bei dem in Fig. 1 gezeigten Schaltkreis.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher die Hauptaufgabe der vorliegenden Erfindung, einen D/A-Wandler bereitzustellen, der die Nichtlinearität der D/A-Wandlungscharakteristika verbessern kann, die durch Stromungleichgewichte durch ON- Widerstände erzeugt wird.
Um gemäß einem Aspekt der vorliegenden Erfindung die vorstehende Aufgabe zu lösen, wird ein D/A-Wandler bereitgestellt, bestehend aus einer ersten Widerstandsgruppe, die aus einer Vielzahl von Widerständen besteht, die zwischen ersten und zweiten Referenzpotentialen verbunden sind, einer zweiten Widerstandsgruppe, die aus einer Vielzahl von Widerständen besteht, deren erste Terminals zwischen erste Referenzpotentiale und einen ersten Knoten eines ersten Widerstandes in der ersten Widerstandsgruppe und weiteren Knoten in der ersten Widerstandsgruppe verbunden sind, einem Operationsverstärker mit invertierenden und nicht-invertierenden Eingangsterminals und einem Ausgangsterminal, wobei der Operationsverstärker mit einem Rückkopplungsschaltkreis ausgestattet ist, der zwischen die Ausgangs- und invertierenden Eingangsterminais verbunden ist, ersten Schaltelementen, die aus Halbleiterelementen bestehen, die alle eine Eingangselektrode und zwei Ausgangselektroden haben, wobei eine der Ausgangselektroden jedes ersten Schaltelements mit einem korrespondierenden der zweiten Terminals der Widerstände der zweiten Widerstandsgruppe verbunden ist, und die andere Ausgangselektrode mit dem nicht-invertierenden Eingangsterminal verbunden ist, zweiten Schaltelemente, die aus Halbleiterelementen bestehen, die alle eine Eingangselektrode und zwei Ausgangselektroden haben, wobei eine der Ausgangselektroden jedes zweiten Schaltelementes mit dem korrespondierenden der zweiten Terminals in der zweiten Widerstandsgruppe verbunden ist und, die andere Ausgangselektrode mit dem invertierenden Eingangsterminal verbunden ist, und ein Steuerschaltkreis für die Übertragung von Steuersignalen zu den Eingangselektroden der ersten und zweiten Schaltelemente, wobei das zweite Referenzpotential mit dem nicht-invertierenden Eingangsterminal des Operationsverstärkers verbunden ist, und Widerstände der ersten und zweiten Widerstandsgruppe, die von dem ersten Knoten nach unten führen, sind einander gleichgesetzt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Figur 1 zeigt den Schaltkreis eines herkömmlichen D/A-Wandlers;
Figur 2 zeigt den Schaltkreis eines weiteren herkömmlichen D/A-Wandlers;
Figur 3 zeigt die detaillierte Anordnung eines Schaltkreises eines herkömmlichen 3-Bit-D/A-Wandlers;
Figur 4 zeigt die Charakteristika des herkömmlichen 3-Bit-D/A-Wandlers;
Figur 5 zeigt einen Schaltkreis eines D/A-Wandlers gemäß einer Ausführung der vorliegenden Erfindung;
Figur 6A zeigt einen Schaltkreis des unteren Schaltkreises mit Referenz zu dem in Fig. 5 gezeigten Knoten A&sub1;;
Figur 6B zeigt einen Schaltkreis, der die detaillierte Anordnung des in Fig. 6A gezeigten Schaltkreises darstellt;
Figur 7 ist eine Draufsicht auf einen integrierten Schaltkreis, der den in Fig. 6B gezeigten Schaltkreis enthält;
Figur 8 ist ein Schnitt entlang der Linie VIII- VIII des Bauelements in Fig. 7;
Figur 9 ist ein Schaltkreis der detaillierten Anordnung eines 3-Bit-D/A-Wandlers gemäß der vorliegenden Erfindung;
Figur 10 zeigt die Charakteristika des 3-Bit-D/A- Wandlers gemäß der vorliegenden Erfindung; und
Figur 11 ist ein Schaltkreis einer weiteren Ausführung der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG DER VORTEILHAFTEN AUSFÜHRUNGEN

Fig. 5 ist ein Schaltkreis eines D/A-Wandlers gemäß einer Ausführung der vorliegenden Erfindung. Das Merkmal dieser Ausführung ist das folgende. Die Elemente R12a, VDD, ..., Rn2a, VDD, Rnb, VDD (erste Widerstandsgruppe) werden nämlich zwischen ersten und zweiten Referenzspannungen VR1 und VR2 angeordnet, und die Elemente R11a, VDD, R11b, ... , Rn1a, VDD, Rn1b (zweite Widerstandsgruppe) werden jeweils mit einem ersten Knoten A&sub1; zwischen der Referenzspannung VR1 und einem ersten Widerstand in der ersten Widerstandsgruppe und Knoten A&sub2; bis An der ersten Widerstandsgruppe verbunden. Zusätzlich ist der ON- Widerstand des Schalters VDD gleich dem der Schalter C&sub1; und &sub1; (erste und zweite Schaltelemente).
Um es detaillierter zu sagen, ist diese Ausführung mit dem Schalter VDD ausgestattet, der aus einem MOS- Transistor besteht, und einen gleichen Widerstand wie der ON-Widerstand jeder der Dualschalter 1, 2, 3, ..., n hat, die aus MOS-Transistoren bestehen, um den Einfluß der ON- Widerstände der Dualschalter 1, 2, ..., n bestehend aus MOS-Transistoren zu vermeiden.
Fig. 6A ist ein Schaltkreis, der bezüglich des in Fig. 5 gezeigten Knotens A&sub1; einen unteren Schaltkreis zeigt, und Fig. 6B ist ein Schaltkreis, der die detaillierte Anordnung des in Fig. 6A gezeigten Schaltkreises darstellt.
Aus den Fig. 6A und 6B geht hervor, daß der Schalter VDD aus n- und p-Kanal-MOS-Transistoren 21 und 22 besteht. Die Eingangselektrode des n-Kanals-MOS-Transistors 22 ist mit der Spannung VDD verbunden, und die Eingangselektrode des p-Kanal-MOS-Transistors 21 ist mit GND verbunden.
Die Schalter C&sub1; und &sub1; haben dieselbe Anordnung wie der Schalter VDD. Die Eingangselektrode eines n-Kanal-MOS- Transistors 24 ist mit einem Signal C&sub1; verbunden, und die Eingangselektrode eines p-Kanal-MOS-Transistors 23 ist mit einem Signal &sub1; verbunden. Auf der anderen Seite sind die MOS-Transistoren 25 und 26 des Schalters &sub1; mit bezüglich des Schalters C&sub1; invertierten Signalen verbunden.
Man beachte, daß obwohl in diesem Fall nur der bezüglich des Knotens A&sub1; untere Schaltkreis beschrieben wurde, andere Schalter VDD, C&sub2;, &sub2;, ..., Cn, n, die in Fig. 5 gezeigt sind, die gleiche Anordnung haben.
Fig. 7 ist die Draufsicht auf einen integrierten Schaltkreis, der den in Fig. 6B gezeigten Schaltkreis enthält. In Fig. 7 kennzeichnen die gleichen Referenzzeichen die gleichen Teile, wie in Fig. 6B. Wie in Fig. 7 gezeigt, werden die Schalter VDD, C&sub1;, und &sub1; gleichzeitig auf einem einzigen Substrat gebildet, so daß sie benachbart sind. Zusätzlich werden die n- und p-Kanal-MOS- Transistoren, die die Schalter beinhalten, gebildet, daß sie einander angrenzen. Wie vorstehend beschrieben, ist daher der ON-Widerstand des Schalters VDD gleich dem der Schalter C&sub1; und &sub1;.
Fig. 8 ist ein Schnitt durch das Bauelement entlang der Linie VIII-VIII in Fig. 7. In Fig. 8 kennzeichnet das Referenzsymbol L eine Ausgangselektrode des Schalters VDD; m eine Eingangselektrode des p-Kanal-MOS-Transistors 21; n die andere Ausgangselektrode des Schalters VDD; o eine Leitungsschicht der Spannung VDD; p eine Leitungsschicht von dem Widerstand R zu den Schaltern C&sub1; und &sub1;; q eine Ausgangselektrode des Schalters &sub1;; r eine Eingangselektrode des p-Kanal-MOS-Transistors 25; s eine Ausgangselektrode der Schalter C&sub1; und &sub1;; p eine Eingangselektrode des p-Kanal-MOS-Transistors 23; u eine Ausgangselektrode des Schalters C&sub1;; und v eine Leitungsschicht des Signals C&sub1;.
Das Referenzzeichen 27 kennzeichnet das Halbleitersubstrat; 28 und 29 kennzeichnen Diffusionsschichten der MOS-Transistoren 21, 22 und 25, die in dem Halbleitersubstrat 27 gebildet sind; 30 kennzeichnet eine Widerstandschicht des Widerstands R; 31 kennzeichnet eine Isolationszwischenschicht; und 32 kennzeichnet eine Schutzisolationsschicht.
Man nehme an, daß bei dem D/A-Wandler mit der vorstehenden Anordnung der ON-Widerstand des Schalters, der aus dem MOS-Transistor besteht, gleich r ist. Widerstände sind einander gleich, d.h. (2R + 2r), wenn sie bezüglich des Knotens An in Fig. 5 nach rechts und nach unten betrachtet werden. Daher ist In1 = In2. Daher ist ein zusammengesetzter Widerstand gleich (R + r), wenn er gleichzeitig bezüglich des Knotens An nach rechts und nach unten betrachtet wird, und Widerstände sind einander gleich, d.h. (2R + 2r), wenn sie nach rechts und nach unten betrachtet werden. Daher gilt In-1,1 = In-1,2 = In1 + In2 = 2In1.
Ähnlich ist I&sub1;&sub1; = I&sub1;&sub2; , und ein Wert des Stromes wird mit der Potenz von "2" gewichtet.
Um es detaillierter zu sagen, gilt bei einem willkürlichen Knoten Ai, I1+1,1 = I&sub1;&sbplus;&sub1;, und 2 = 2Ii1 = 2Ii2. Da ein Widerstand (erster zusammengesetzter Widerstand), wenn er bezüglich des Knotens A&sub1; nach rechts betrachtet wird, und ein Widerstand (zweiter zusammengesetzter Widerstand), wenn er nach unten betrachtet wird (2R + 2r) wird, ist zusätzlich der zusammengesetzte Widerstand (R + r). Daher kann, um beispielsweise die Verstärkung eines phaseninvertierenden Verstärkers unter der Verwendung eines Operationsverstärkers 62 auf "1" zu setzen, ein Rückkopplungswiderstand Rf leicht durch eine Serienschaltung, bestehend aus dem Widerstand R und den normalen ON-MOS-Schaltern gebildet werden. Zu diesem Zeitpunkt ist ein Rückkopplungswiderstand gleich (R + r).
Der in Fig. 9 gezeigte 3-Bit-D/A-Wandler wird im folgenden detailliert beschrieben.
Die Charakteristika der Ausgangs- und Fehlerspannungen des D/A-Wandlers bezüglich der Kontrolleingänge der drei Dualschalter sind in Fig. 10 gezeigt.
Die Fehlerspannung wird durch die Differenz in der Vorspannung (bias points) der Schalter 1, 2 und 3 verursacht. Um es genauer zu sagen, sind die Schalter C&sub1;, C&sub1;, ..., Cn, n, der R-2R-Widerstandsleiter bezüglich dem negativen Eingang des Operationsverstärkers 62 auf Hochpotentialseite angeordnet. Im Gegensatz dazu ist der Rückkopplungswiderstand Rf des Operationsverstärkers 62 auf Niedrigpotentialseite unterhalb einer Spannung von (R x IOUT) angeordnet. Als Resultat wird die Fehlerspannung durch die Differenz zwischen der Bias-Spannungen der MOS- Schalter verursacht.
Fig. 10 zeigt, daß die linearen Charakteristika verglichen mit den Charakteristika des herkömmlichen D/A- Wandlers von Fig. 4 bemerkenswert verbessert sind.
Fig. 11 ist ein Schaltkreis einer weiteren Ausführung der vorliegenden Erfindung. In dieser Ausführung sind ein Schalter VDD zwischen den Knoten A&sub1; und A&sub2; und ein Schalter VDD zwischen den Knoten A&sub1; und dem Dualschalter C&sub1; nicht so angeordnet, wie in dem in Fig. 5 gezeigten Schaltkreis. Das Merkmal dieses Schaltkreises ist, daß zwei Schalter VDD als Rückkopplungswiderstände Rf dienen, und parallel geschaltet sind.
In dieser Ausführung ist daher ein Widerstand, wenn er von dem Knoten A&sub1; nach rechts betrachtet wird, gleich mit einem Widerstand, wenn er von dem Knoten A&sub1; nach unten betrachtet wird, d.h. (2R + r). Daher gilt I&sub1;&sub1; = I&sub1;&sub2;. Zusätzlich ist ein zusammengesetzter Widerstand, wenn er bezüglich des Knotens A&sub1; gleichzeitig nach rechts nach unten betrachtet wird, (R + r/2). Aus diesem Grunde kann in dieser Ausführung der Wert des ON-Widerstands r halb so groß sein als in dem Schaltkreis von Fig. 5 und die Spannungen EOUT in Fig. 10 erhalten den halben Wert. Um es genauer zu sagen, sind die beiden Schalter beseitigt und ein anderer Schalter ist parallel in dem Rückkopplungsschaltkreis angeordnet, so daß derselbe Effekt erzielt werden kann, wie in dem Fall, der in Fig. 3 gezeigt ist, indem die Größen aller Schalter verdoppelt werden und ihre ON-Widerstände von r/2 erzielt werden können. Dies kann auf einen n-Bit-D/A-Wandler angewendet werden.
So enthält der Schaltkreis der vorliegenden Erfindung R12a, VDD, ..., Rn2a, VDD, Rnb, VDD (erste Schaltelemente), und R11a, VDD, R11b, ..., Rn1a, VDD, Rn1b (zweite Schaltelemente). Die Widerstände der ersten und zweiten Widerstandsgruppe sind derart bestimmt, daß ein erster zusammengesetzter Widerstand, wenn er von dem Knoten, einschließlich des Knotens A&sub1; (erster Knoten) zu der ersten Widerstandsgruppe betrachtet wird, gleich dem zweiten zusammengesetzten Widerstand ist, wenn dieser zu der zweiten Widerstandsgruppe betrachtet wird. Daher kann der gemäß der ON-Widerstände der Schaltelemente unabgeglichene Strom beseitigt werden, und so die Nichtlinearität der D/A-Wandlung wirksam verbessert werden.
Da der Schaltkreis der vorliegenden Erfindung eine Anordnung hat, die kaum von den ON-Widerständen der Schaltelemente beeinflußt wird, können die Schaltelemente (MOS-Transistoren) verglichen mit dem herkömmlichen Schaltkreis kompakter hergestellt werden. Wenn daher der D/A-Wandler in einem LSI oder ähnlichem gebildet wird, kann die Chipgröße effektiv reduziert werden.

Claims

1. D/A-Wandler mit einer R/2R-Abzweigschaltung, bestehend aus

einer Vielzahl von Widerständen, die als Serienkette zwischen ersten und zweiten Referenzpotentialen (VR1, VR2) liegt,

einer zweiten Widerstandsgruppe aus einer Vielzahl von Widerständen, deren erste Anschlüsse jeweils mit einem ersten Knoten A&sub1; eines ersten Widerstandes in der ersten Widerstandsgruppe mit dem ersten Referenzpotential und mit einem weiteren Knoten (A&sub2;, ..., An) in der ersten Widerstandsgruppe verbunden sind,

einem Operationsverstärker (G2) mit invertierendem und nicht-invertierendem Eingangsterminals und einem Ausgangsterminal, wobei der Operationsverstärker mit einem Rückkoppelungsstromkreis versehen ist, der zwischen die Ausgangs- und Eingangsterminals angeschlossen ist, und

Dual-Schaltern (C&sub1;, &sub1;, C&sub2;, &sub2;, ..., Cn, n), wobei die Dualschalter

aus Schaltern (C&sub1;, C&sub2;, ... , Cn),

aus ersten Halbleiterbauelementen bestehen, die jeweils eine Eingangselektrode und zwei Ausgangselektroden haben, wobei eine der Ausgangselektronen jedes der Dualschalter mit einem betreffenden Terminal des zweiten Terminals der Widerstände der zweiten Widerstandsgruppe, und die andere Ausgangselektrode mit dem invertierenden Eingangsterminal des Operationsverstärkers verbunden ist, und

aus Schaltern (C&sub1;, C&sub2;, ...., Cn) aus zweiten Halbleiterbauelementen bestehen, die jeweils eine Eingangselektrode und zwei Ausgangselektroden haben,

wobei eine der Ausgangselektrden jedes der Dualschalter mit einem betreffenden Terminal der zweiten Terminals der Widerstände der zweiten Widerstandsgruppe, und die andere Ausgangselektrode mit dem nicht-invertierenden Eingangsterminal des Operationsverstärkers verbunden ist,

dadurch gekennzeichnet,

daß wenigstens ein Widerstand der ersten Widerstandsgruppe anders als der letztere aus einem Festwiderstand Riza besteht, der seriell mit einem Schaltelement (VDD) verbunden ist (i = 1 bis n; i ist eine ganze Zahl korrespondierend mit den Knoten A&sub1;, A&sub2;, ... , An),

und wenigstens ein betreffender Widerstand der zweiten Widerstandsgruppe aus zwei partiellen Festwiderständen Ri1a und Ri1b besteht, die seriell mit den Einschaltwiderständen eines Schaltelementes verbunden sind, die die gleiche zusammensetzung haben, wie einer der Dualschalter.

2. D/A-Wandler nach Anspruch 1, in dem jeder Widerstand der ersten Widerstandsgruppe, außer dem Widerstand R12a, aus einem Widerstand Ri2a besteht, der seriell mit einem Schaltelement (VDD) verbunden ist (i = 2 bis 12, i ist eine ganze Zahl korrespondierend mit den Knoten A&sub1;, A&sub2;, ..., An) und jeder Widerstand der zweiten Widerstandsgruppe, außer dem Widerstand (R11a und R11b), aus den Widerständen (Ri1a und Ri1b) besteht, die seriell mit einem Schaltelement (VDD) verbunden sind (i = 2 bis n, i eine ganze Zahl ist korrespondierend mit den Knoten A&sub1;, A&sub2;, ... , An), und ein dritter Widerstand mit dem Ausgangsterminal und dem invertierenden Eingangsterminal des Verstärkers (62) verbunden ist.

3. D/A-Wandler nach Anspruch 1 und 2, in dem die Schaltelemente (VDD) und Dualschalter (C&sub1;, &sub1;), C&sub2;, &sub2;), ..., (Cn, n) MOS-Transistoren sind.

4. D/A-Wandler nach einem der vorstehenden Ansprüche, in dem das Schaltelement (VDD) aus MOS- Transistoren besteht, die einen Widerstand, gleich dem Einschaltwiderstand jedes der Dualschalter (C&sub1;, &sub1;, C&sub2;, &sub2;, ..., Cn, n) aufweisen.

5. D/A-Wandler nach Anspruch 4, in dem die MOS- Transistoren aus n- und p-Kanal MOS-Transistoren (21 und 22) bestehen, und die Eingangselektrode des n-Kanal MOS-Transistors (22) mit der Spannung (VDD) verbunden ist und die Eingangselektrode des p-Kanal MOS-Transistors (21) mit GND verbunden ist.

6. D/A-Wandler nach einem der vorstehenden Ansprüche, in dem Einschalt-Schalter (4, 5), die gleichen Einschaltwiderstände wie die Dualschalter (C&sub1;, &sub1;, C&sub2;, &sub2;, ..., Cn, n) seriell mit dem letzten Widerstand der ersten Gruppe bzw. mit dem Operationsverstärker (62) verbunden sind.