DE2805475A1 - Digitalanalogwandler mit binaer- und bcd-betriebsart - Google Patents

Description

Die Erfindung bezieht sich auf elektronische Schaltkreise und insbesondere auf Digitalanalogwandler mit alternativer Binär- und BCD-Betriebsart.

Beim BCD- bzw. binärkodierten Dezimalen handelt es sich um eine Logikkodierung, die weniger strenge Linearitätsanforderungen an Digitalanalogwandler stellt als Binärkodierungen. In Abhängigkeit von den Erfordernissen des speziellen Verwendungszwecks kann ein Digitalanalogwandler oder ein DAC so konstruiert werden, daß er entweder in der Binärbetriebsart oder in der BCD-Betriebsart arbeitet. Die beiden Kodiersysteme sind in Fig. 1 erläutert. Bei der Binärkodierung hat jede Stelle oder jedes Bit den doppelten Wert des vorhergehenden Bit. Die Binärkodierung für die Zahl 729, die zehn Bits umfasst, ist bei dem Beispiel in Fig. 1 wiedergegeben. Die BCD-Kodierung stellt andererseits eine Kombination eines Binärsystems und eines Dezimalsystems dar. Der Code ist in Gruppen von vier Bits, d.h. in Vierergruppen oder sogenannten Quads aufgebaut, wobei die vier Bits in jeder aufeinander folgenden Vierergruppe eine binäre Kodierung von fortschreitend höheren Dezimalzahlen darstellen. Von links nach rechts gesehen repräsentieren beispielsweise die ersten vier Bits die Zahlen 0 bis 9 multipliziert mit 100, die zweiten vier Bits repräsentieren die Zahlen 0 bis 9 multipliziert mit 10 und die dritten vier Bits repräsentieren die Zahlen 0 bis 9. Auf diese Weise sind zwölf zu drei Vierergruppen gruppierte Bits erforderlich, um die Zahlen von 0 bis 999 zu bilden, wobei der BCD-Kode für die Zahl 729 lediglich beispielsweise angegeben ist. Da die größte Dezimalzahl für jede der Vierergruppen ein dezimales Vielfaches der Zahl 9 ist, wird maximaler Ausgang oder Vollausschlag dann erreicht, wenn das erste und das vierte Bit der Vierergruppe eingeschaltet sind; beim BCD-Kode ist es nicht möglich, gleichzeitig sämtliche vier Bits der Vierergruppe eingeschaltet zu haben.

Die bisher bekannten für BCD-Betriebsart geeigneten Digitalanalog-

809833/0921

wandler sind im allgemeinen nach dem in Fig. 2 wiedergegebenen Muster aufgebaut und haben drei im wesentlichen unabhängige Digitalanalogwandler 2',4' und 6', die mit den strichlierten Kästen angedeutet sind. Jede Vierergruppe besteht aus vier Bit-Schaltkreisen für eine Gesamtheit von 12 Bits, die mit 1 bis 12 in der in Fig. 2 wiedergegebenen Anordnung für drei Dezimalen bezeichnet sind. Die Vierergruppen 2', 4' und 6' liefern Ausgangsströme, welche den Zahlen 0 bis 9 entsprechen, die in der Vierergruppe 2' mit einem Faktor 100, in der Vierergruppe 4^r mit einem Faktor 10 und in der Vierergruppe 6' mit einem Faktor 1 multipliziert sind. Da die Eingangsströme für die entsprechenden Bits der entsprechenden als Vierergruppen ausgebildeten Digitalanalogwandler gleich sind, wird eine zutreffende BCD-Einteilung zwischen den Vierergruppen dadurch erreicht, daß man hohe Eingangsströme bei jeder Vierergruppe verwendet und dann die Ausgänge der Vierergruppen 4' und 6' abschwächt. Zu diesem Zweck sind Stromteile 8' und 10' zwischen die Ausgangsleitungen der Vierergruppen 2' und 4' bzw. der Vierergruppen 4' und 6' geschaltet. Der Ausgangsstrom wird über eine Ausgangsklemme 12 in jedes der Bits gezogen, wobei der Ausgang für die Vierergruppe 4' um einen Faktor 10 und der Ausgang der Vierergruppe 6' um einen Faktor 100 abgeschwächt wird. Bei einer derartigen Anordnung wird der meiste Strom, der von den Vierergruppen 4' und 6' gezogen wird, verschwendet, wobei ein relativ kleiner Teil des Stromes am Ausgang auftritt. Diese Situation ist in Fig. 3 zusammengefasst, welche den von jedem Bit in Mikroampere gezogenen Eingangsstrom und schließlich den aus den einzelnen Bits resultierenden Ausgangsstrom angibt. Wenn das erste und das vierte Bit jeder Vierergruppe arbeiten, um einen Vollausschlag-Ausgangsstrom von 999 Mikroampere zu liefern, so wird tatsächlich ein Strom von 2700 Mikroampere durch die Einzelbits gezogen. Die Differenz zwischen diesen beiden Strompegeln gibt einen beträchtlichen Energieverlust bei der Umwandlung von der Binärin die BCD-Betriebsart wieder.

Zusätzlich zu dem Energieverlust weisen die Anordnungen nach dem

— 6 —

809833/0921

Stande der Technik noch weitere Nachteile auf. Wenn man die Bit-Schaltkreise zwangsläufig zu Vierergruppen zusammenfasst, so beinhaltet das einen Verlust an Wendigkeit beim Aufbau der Anordnung, während die Verwendung von Widerstands-Stromteilern zur Abschwächung der Ausgangsströme zwischen den Vierergruppen Fehler bei der relativen Stromwichtung für die jeweiligen Vierergruppen hervorrufen kann. Außerdem muß die Ausgangsklemme auf einer virtuellen Masse gehalten werden, um eine präzise Abschwächung zwischen den Vierergruppen aufrecht zu erhalten, und führt damit zu einer geringen Elastizität, d.h. einer Fähigkeit, oberhalb eines bestimmten Spannungsbereiches zu arbeiten und dabei die Genauigkeit aufrecht zu erhalten.

Ein anderes Problem liegt im Ausgangs-Spannungspegel. Die Digitalanalogwandler werden üblicherweise in einem in Fig. 4 wiedergegebenen Schaltkreis verwendet, wobei der Ausgang des Digitalanalogwandlers oder DAC 14 für eine Strom-Spannungs-Wandlung an den positiven Eingang eines externen Operationsverstärkers 16 angeschlossen ist, der an der Ausgangsklemme 18 ein Ausgangsspannungssignal hervorruft. Das Umwandlungsverhältnis wird durch einen Uberbrückungswiderstand 20 gesteuert, der zwischen den Ausgang und den positiven Eingang des Operationsverstärkers 16 gesteuert ist. In der Vergangenheit hat eine derartige Ausführungsform zu einem Problem beim übergang von der Binär-Betriebsart zur BCD-Betriebsart geführt, und zwar aufgrund von Bestrebungen in der Industrie, die eine feste Vollausschlagspannung von üblicherweise 10 Volt an der Ausgangsklemme 18 fordert, und zwar unabhängig von der Betriebsart der Digitalanalogwandler. Da der volle Ausgangsstrom bei der Binärbetriebsart um einen Faktor von 1,6 größer als der volle Ausgangsstrom bei der BCD-Betriebsart ist, ist die Ausgangsspannung an der Ausgangsklemme 18 bei der Binärbetriebsart größer als bei BCD-Betriebsart, wenn nicht Kompensationseinstellungen beim System vorgenommen werden. Bei den Anordnungen nach dem Stande der Technik wird diese Einstellung dadurch vorgenommen, daß man den Widerstandswert des Überbrückungswiderstandes 20 ändert, wenn der volle Ausgangsstrom geändert wird. Es ist wünschenswert und wirtschaftlich ge-

·· 7 —

809833/0921

sehen wirkungsvoll, wenn diese Einstellung beim Endtest vorgenommen wird, nachdem der Digitalanalogwandler vollständig hergestellt worden ist, so daß diejenigen Anordnungen, die den strengen Linearitätsanforderungen genügen, der Binärverwendung zugeführt werden können, während die übrigen für BCD-Betriebsart geeignet sind. Da aber der Überbrückungswiderstand 20 im allgemeinen direkt auf den Chip für integrierte Schaltkreise ausgebildet ist, kann er beim Endtest nicht mit der gleichen Präzision auf einen BCD-Wert eingestellt werden, als es der Fall wäre, wenn er ursprünglich dafür-gebaut worden wäre. Infolge dessen bietet diese Methode des Überganges von Binärbetriebsart zur BCD-Betriebsart die Möglichkeit unerwünschter Fehler bei der Größe des Ausgangsspannungssignales.

Ausgehend von den oben erörterten Schwierigkeiten, ist es Aufgabe der Erfindung, einen neuen Digitalanalogwandler anzugeben der verbesserte Eigenschaften bei der Umstellung von Binär- auf BCD-Betriebsart besitzt. Die erfindungsgemäßen Anordnungen Weisen einen Digitalanalogwandler auf, bei dem eine Umstellung von Binärauf BCD-Betriebsart in bequemer Weise nach der vollständigen Herstellung der Anordnung ohne Beeinträchtigung der Genauigkeit erfolgen kann. Die Anordnung ist dabei so ausgelegt, daß die einzelnen Bit-Schaltkreise in identischer Weise sowohl für Binärkodierung als auch für BCD-Kodierung zu Gruppen zusammengefasst werden können, um das Erfordernis der Gruppierung in Vierergruppen zu beseitigen und eine wirksamere Nutzung der Energie zu erreichen, indem die Stromabschwächung zwischen den Vierergruppen beseitigt wird. Außerdem können die erfindungsgemäßen Anordnungen mit ihren Digitalanalogwandlern so ausgelegt sein, daß die Ausgangsströme der Bit-Schaltkreise bei der Umstellung von Binär- auf BCD-Betriebsart automatisch eingestellt werden, so daß die vollen Ausgangsströme bei beiden Betriebsarten im wesentlichen gleich groß sind, und zwar ohne das Erfordernis der Einstellung eines überbrückungswiderstandes und ohne die Ungenauigkeiten, welche mit einer derartigen Einstellung verknüpft sein können.

808833/0921

Die erfindungsgemäße Anordnung weist einen Digitalanalogwandler mit einer Vielzahl von Bit-Schaltkreisen auf, die in fortschreitender binärer Ordnung angeordnet sind und die an einen Vorspannungsschaltkreis angeschlossen sind. Ferner sind Einrichtungen zur Umstellung von Binär- auf BCD-Betriebsart vorgesehen, indem der Ausgangsstrom bestimmter Bits selektiv auf BCD-Niveau angehoben wird. Zur Durchführung dieser Umstellung ist jeder einzelne Bit-Schaltkreis mit einer primären Transistoreinrichtung versehen, die an die Binär-Betriebsart angepasst ist, während ausgewählte Bit-Schaltkreise außerdem eine zusätzliche Transistoreinrichtung aufweisen, die so angepasst ist, daß sie einen zusätzlichen Ausgangsstrom liefert, der zusammen mit dem Ausgangsstrom der primären Transistoreinrichtung für das jeweilige Bit einen BCD-Strompegel liefert. Außerdem ist eine Einrichtung vorgesehen, mit der die zusätzliche Transistoreinrichtung bei Binär-Betriebsart abgeschaltet bzw. bei BCD-Betriebsart eingeschaltet wird.

Bei einer bevorzugten Ausführungsform sind zumindest einige der primären und zusätzlichen Transistoreinrichtungen in den höheren Bit-Schaltkreisen als denen der ersten Ordnung mit einem Multiemitter-Transistor ausgestattet, bei dem der eine Emitter so geschaltet ist, daß er einen primären binären Ausgangsstrom liefert, während der andere Emitter so geschaltet ist, daß er einen zusätzlichen BCD-Ausgangsstrom liefert. Der VorspannungssOhaltkreis weist eine Kombination einer Vorspannungsleitung für die Bit-Schaltkreis-Transistoren, BCD- und Binär- NPN-Transistoren, die mit den BCD- und Binär-Vorspannungswiderständen in Reihe geschaltet sind, und eine Einrichtung, wie zum Beispiel einen Verstärkerschaltkreis, auf, um einen Referenzstrom durch die Vorspannungstransistoren und -widerstände anzulegen und somit geeignete Vorspannungen an die Vorspannungsleitung anzulegen. Bei dieser Ausführungsform weisen die zusätzlichen Transistoreinrichtungen NPN-Transistoranordnungen auf, die mit ihren Emittern in Serie mit dem Emitter des BCD-Vorspannungstransistors geschaltet sind, um in Tandemschaltung mit dem Transistor zu schalten. Die

809833/0921

Umstellung von Binär- auf BCD-Betriebsart wird durch eine Betätigungseinrichtung gesteuert, die so eingestellt oder vorgewählt werden kann, um'ein Abschalt-Spannungssignal entweder den Emittern der zusätzlichen und BCD-Vorspannungstransistoren oder aber dem Emitter des binären Vorspannungstransistors zu liefern. Die Abschaltspannung wird vorzugsweise dem einen oder dem anderen Vorspannungstransistoren über einen Differentialschalter zugeführt, der ein externes Betriebsart-Steuersignal erhält.

Die Umschaltanordnung gemäß der Erfindung ermöglicht einen flexibleren Aufbau der Digitalanalogwandler, wie z.B. eine Widerstandsleiter, die in Haupt- oder Mutterteile und Hilfs- oder Nebenteile aufgeteilt ist, wobei jedes Teil einer Anzahl von Bit-Schaltkreisen zugeordnet ist, die ein ungleichmässiges Vielfaches von 4 ist. Der Digitalanalogwandler ist ferner mit einer internen Einrichtung versehen, die im Zusammenhang mit der Einrichtung zur Umstellung von Binär- auf BCD-Betriebsart betätigbar ist, um die vollen Binär- und BCD-Ausgangsströme auszugleichen. Die BCD-Ausgangsströme von jedem Bit-Schaltkreis werden mit einem ausreichenden gemeinsamen Verstärkungsfaktor auf BCD-Pegel multipliziert, um die erwünschte Angleichung zu erreichen. Bei einem bevorzugten Ausführungsbeispiel wird dies unter Verwendung von Stromquellen erreicht, um die Ströme der zusätzlichen Transistoren zu erhöhen, die durch die BCD-Vorspannungswiderstände geleitet werden. Dies erhöht die BCD-Vorspannung bei den Bitschaltkreisen auf einen Pegel, bei dem die vollen Binär- und BCD-Ausgangsströme im wesentlichen gleich sind.

Weitere Merkmale und Vorteile der Erfindung sollen im folgenden anhand von Ausführungsbeispielen und anhand der dazugehörigen Zeichnung näher erläutert werden. Die Zeichnung zeigt in

Fig. 1-4 schematische Schaltungsanordnungen und Tabellen zur Erläuterung des Standes der Technik;

Fig. 5 eine schematische Darstellung eines Stromlaufes gemäß einer bevorzugten Ausführungsform der Erfindung; und in

- 10 -

809833/0921

-«τ- 2605475

Fig. 6 eine Tabelle zur Erläuterung der Stromstärken der einzelnen Bit-Schaltkreise bei den verschiedenen Betriebsarten.

Der als integrierter Schaltkreis ausgebildete Digitalanalogwandler nach Fig. 5 ermöglicht es, die bei den bisherigen Anordnungen auftretenden Probleme zu überwinden. Der Schaltkreis weist das übliche Widerstandsleiterformat mit NPN-Transistoren auf, ist aber in einen Haupt- oder Mutterteil 22 und einen Hilfs-oder Tochterteil 24 aufgeteilt. Diese Art der Anordnung ist, mit Ausnahme des nachstehend näher beschriebenen Schaltkreises zur Umstellung von Binär- auf BCD-Betriebsart, im wesentlichen ähnlich dem 8-Bit-Digitalanalogwandler, der in der US-SN 642 770 vom 22. Dezember 1975 beschrieben ist. Das Leiternetz oder der Kettenleiter bildet zwölf Bit-Schaltkreise mit Transistoren Q1 bis Q12. Zu Erläuterungszwecken können die Bit-Schaltkreise oder Bits zu Vierergruppen oder Quads aus jeweils vier Bits zusammengefasst sein, wobei die erste Vierergruppe die Transistoren Q1 bis Q4, die zweite Vierergruppe die Transistoren Q5 bis Q8 und die dritte Vierergruppe die Transistoren Q9 bis Q12 umfasst. Die Vierergruppen sind hierbei lediglich funktionelle Gruppierungen; der Kettenleiter selbst ist nicht physikalisch oder körperlich in Gruppen zu vier Bits aufgeteilt, wie es bei den bisher bekannten Anordnungen der Fall war. Die erste Vierergruppe befindet sich im Hauptteil des Kettenleiters und die dritte Vierergruppe im Hilfsteil, während die zweite Vierergruppe mit ihren ersten zwei Bits zum Hauptteil· und mit ihren zweiten zwei Bits zum Hilfsteil gehört. Jeder der Bit-Schaltkreise ist ferner mit geeigneten Leiterwiderständen versehen. Schalter 26 sind zwischen die Bits und eine Ausgangsklemme 28 geschaltet, wobei der Betrieb dieser Schalter 26 in Abhängigkeit von einem digitalen Eingangssignal gesteuert wird, so daß die Ausgangsklemme 28 an eine Kombination von Bits angeschlossen ist, welche das Eingangssignal in analoger Form wieder herstellt. Die Basen von jedem Transistor des Hauptkettenleiters sind an eine Haupt-Vorspannungsleitung 29 angeschlossen, die als Vorspannungsleitung 30 zu den Basen der Kettenleiterwiderstände im Hilfsteil weitergeführt ist. Die Vorspannungsleitung 29 wird durch einen Restglied-Transistor Q 13 abgeschlossen, der einen genauso·

- 11 -

809833/0921

großen Strom führt, wie der Transistor Q6 im Masterteil mit der geringsten Bedeutung. Der Restgliedstrom wird anteilig zwischen den Bits 7 bis 12 aufgeteilt.

Jeder der Bit-Transistoren hat einen primären Emitter, der in Fig. 5 der Zeichnung als rechter Emitter wiedergegeben ist und der sowohl bei Binär- als auch bei BCD-Betriebsart verwendet wird. Die primären Emitter des Hilfskettenleiters sind so geschaltet, daß ihre Ströme aufsummiert und durch den Transistor Q13 als Restgliedsignal geleitet werden. Darüber hinaus ist jedes der Bits, das größer ist als die der Vierergruppen erster Ordnung, d.h. die Bits 5 bis 12, mit einer zusätzlichen Transistoreinrichtüng versehen, die ihrem Ausgangsstrom während BCD-Betriebsart einen ausreichenden Betrag zufügt, um den Strompegel für sämtliche Bits auf BCD-Verhältnisse zu bringen. Bei sämtlichen Transistoren Q7 bis Q12 des Hilfskettenleiters haben die zusätzlichen Transistoreinrichtungen die Form eines zusätzlichen Emitters, die durch den Hauptkettenleiter an einen anderen Punkt angeschlossen sind als den Restgliedtransistor Q13. Die zusätzlichen Transistoreinrichtungen für die Bits 5 und 6 des Hauptlettenleiters weisen getrennten Transistoren Ql4 und Q15 beim Hilfskettenleiter auf, die mit ihren Kollektoren an die Kollektoren Q5 bzw. Q6 angeschlossen sind. Die zusätzlichen Transistoreinrichtungen für die zweite Vierergruppe' und für die dritte Vierergruppe sind über entsprechende Transistorschalter Q16 bzw. Q 17 im Hauptkettenleiter an den unten beschriebenen Vorspannungsschaltkreis angeschlossen.

Ein Eingangssignal als Vorspannungsreferenz kann für den Digitalanalogwandler von einem Operationsverstärker 31 geliefert werden, der an eine Referenzspannung V angeschlossen ist, der einen Referenzstrom I_ für einen NPN-Vorspannungstransistor Q 18 mit doppeltem Emitter liefert. Einer der Emitter des Transistors Q18 ist an einen ersten Vorspannungswiderstand 32 angeschlossen, um einen Vorspannungspegel für Binär-Betriebsart zu liefern, während dear andere Emitter an einen zweiten Vorspannungswiderstand 34 angeschlossen ist, um einen Vorspannungspegel für BCD-Betriebsart zu

- 12 -

809833/09 21

liefern. Die Auswahl der Betriebsart wird von einem Schaltkreis gesteuert, der einen Differentialschalter 36 mit einem Paar von Zweigen aufweist, welche von PNP-Transistoren Q19 und Q20 gebildet werden. Die Basis des Transistors Q19 wird auf einer konstanten Vorspannung V„ gehalten, während die Basis des

Jd

Transistors Q20 über einen Emitterfolger-Puffertransistor Q21 an eine Zenerdiode 40 angeschlossen ist. Die Zenerdiode 40 ist außerdem an Kontaktklemmen 38 und 42 angeschlossen, die nach der Herstellung der Anordnung an einen Spannungsmeßkopf anschließbar sind, wenn BCD-Betriebsart gewünscht wird. Diese Anordnung ermöglicht die Verwendung einer überspannung, welche die Durchbruchspannung der Zenerdiode 40 in Sperr-Richtung überschreitet, um einen permanenten Kurzschlußkreis durch die Zenerdiode 40 zwischen den Kontaktklemmen 38 und 42 zu erzeugen. In diesem Falle wird ein positives Signal an die Basis des Transistors Q20 angelegt, das den Transistor abschaltet und den Transistor Q19 leitend macht. In Abwesenheit eines induzierten Kurzschlußes durch die Zenerdiode 40 wird die Spannung an der Basis des Transistors Q20 geringer sein als die Spannung an der Basis des Transistors Q19, was dazu führt, daß der Transistor Q20 betätigt wird, während der Transistor Q19 nicht leitend ist.

Der Differentialschalter 36 liefert dem Vorspannungsschaltkreis eine Stromeinschaltung durch einen Schaltkreis, der aus einem Transistor Q 22 im Hauptkettenleiter und einem diodenmässig geschalteten Transistor Q23 besteht, der den Transistor Q22 an eine positive Spannungsquelle anschließt. Der Strom durch den Transistor Q23 wird vom Transistor Q24 zur Weitergabe an den Schalter gespiegelt. Der Kollektor des Transistors QI9 ist an den binären Emitter des Vorspannungstransistors Q18 angeschlossen, während der Kollektor des Transistors Q20 an den BCD-Emitter dieses Transistors angeschlossen ist. Unabhängig davon, welcher Zweig des Differentialschalters 36 leitend ist, wird ein Strom geliefert, der durch seinen entsprechenden Vorspannungswiderstand 32 oder 34 hindurchgeht. Dieser Strom erhöht die Spannung des jeweiligen Emitters des Transistors Q18, der an den leitenden Wider-

- 13 -

809833/0921

stand angeschlossen ist, auf einen höheren Pegel als die Basisspannung des Transistors Q18, was dazu führt, daß der Emitter abgeschaltet und der andere Emitter des Transistors Q18 leitend gemacht wird. Das Abschalten des an den Vorspannungswiderstand 34 angeschlossenen BCD-Emitters schaltet auch die Transistoren Q 16 und Q17 der zusätzlichen Transistoreinrichtung ab, indem ihre entsprechenden Emitterspannungen erhöht werden und damit verhindert wird, daß ein zusätzlicher Strom fließt.

Unabhängig davon, welcher Emitter des Transistors Q18 leitend ist, erhält er den Referenzstrom I_n von vorzugsweise 0,5 Milliampere und überträgt ihn durch seinen entsprechenden VorSpannungswiderstand, um eine Vorspannung über dem Widerstand aufzubauen, die auf die Basis des Transistors Q18 zurückgespiegelt wird, um eine Kettenleiter-Vorspannung aufzubauen. Bei Binär-Betriebsart läuft der Referenzstrom von 0,5 Milliampere durch den Vorspannungswiderstand 32 und erzeugt eine Kettenleitervorspannung von 4 Volt. Bei BCD-Betriebsart werden jedoch die Ströme von den zusätzlichen Transistoreinrichtungen im Hilfskettenleiter dem Referenzstrom hinzugefügt, bevor er durch den Vorspannungswiderstand 34 hindurchgeht. Dies erhöht den Spannungsabfall über dem Vorspannungswiderstand 34 und erhöht damit die Kettenleiter-Vorspannung, die ihrerseits den Ausgangsstrom von jedem der Bits erhöht. Durch eine geeignete Auswahl und Anordnung der Schaltkreiselemente wird der zusätzliche Vorspannungsstrom während der BCD-Eetriebsart groß genug gemacht, daß er die Kettenleiter-Vorspannung auf einen Pegel anhebt, bei dem der volle BCD-Ausgangsstrom im wesentlichen ebenso groß wie der volle Binär-Ausgangsstrom ist. Um dieses Ziel zu erreichen, wird dem Hauptkettenleiter ein Stromquellen-Transistor Q25 zugeführt, dessen Emitter an die Emitter der zusätzlichen BCD-Transistoren QI6 und Q17 angeschlossen ist, während ein Stromquellen-Transistor Q26 mit doppeltem Emitter dem Hilfskettenleiter zugefügt wird, dessen zwei Emitter so geschaltet sind, daß sie zu den zusätzlichen Ausgangsströmen der zweiten bzw. dritten Vierergruppe beitragen. Eine Spannungsquelle V ist an die Kollektoren der beiden Stromquellen-Transistoren Q25 und Q26 angeschlossen, so daß sie einen Strom

- 14 -

809833/09 21

liefern, der, wenn er zu den zusätzlichen BCD-Ausgangsströmen der Bits 5 bis 12 hinzugefügt ist, ausreichend hoch ist, um den vollen zusätzlichen Gesamtstrom durch den Vorspannungswiderstand 34 auf 300 Mikroampere zu bringen. Dies erhöht die BCD-Vorspannung um einen Faktor von 1,6 über die Binär-Vorspannung, wobei diese Erhöhung oder Verstärkung ausreichend hoch ist, um die vollen Ausgangsstrompegel für Binär-Betriebsart und BCD-Betriebsart auszugleichen. Da lediglich die ersten und vierten Bits jeder Vierergruppe bei Vollausschlag oder voller BCD-Betriebsart eingeschaltet sind, basieren die von den Transistoren Q25 und Q26 übertragenen Ströme nur auf diesen Bits und nicht auf der Gesamtheit der einzelnen Bit-Ströme.

Die Ströme durch die verschiedenen Schaltkreiselemente bei Binär-Betriebsart sind in Fig. 5 angedeutet, während die Ströme bei BCD-Betriebsart in Klammern angegeben sind. Nur BCD-Ströme sind für diejenigen Bauelemente angegeben, die einen binären Nullstrom führen. Die Stromverhältnisse für jedes der zwölf Bits sind in Fig. 6 zusammengefasst. Die erste Zeile gibt den Strom für jedes Bit bei Binär-Betriebsart an und ergibt einen Strom bei Vollausschlag von 1999,5 Mikroampere. Die zweite Zeile gibt an, welcher gesamte Primär- und zusätzliche Strom bei jedem Bit bei BCD-Betriebsart ohne Einstellung der Vorspannungspegel von der Binär-Vorspannung fließen würde. Wenn die ersten und vierten Bits jeder Vierergruppe leitend sind, so beträgt der Ausgangsstrom bei Vollausschlag 1248,8 Mikroampere. Es darf darauf hingewiesen werden, daß beim übergang von Binär-Betriebsart auf BCD-Betriebsart der von jedem Bit in der Vierergruppe erster Ordnung geführte Strom unverändert gegenüber dem binären Pegel ist, während der Strom für jedes Bit in der zweiten Vierergruppe um einen Faktor von 1,6 verstärkt ist. In der dritten Vierergruppe ist die Verstärkung um einen weiteren Faktor von 1,6 heraufgesetzt, was zu BCD-Bit-Strömen für die dritte Vierergruppe führt, welche den Binär-Pegel um einen Faktor von 2,56 überschreiten. Die dritte Zeile in Fig. 6 gibt die BCD-Ströme nach weiterer Verstärkung durch den Vorspannungs-Einstellmechanismus an. Die Ströme durch die einzelnen Bits

- 15 809833/0921

-MT-

sind um einen Faktor von 1,6 gegenüber dem Pegel der zweiten Zeile multipliziert, was zu einem Strom bei Vollausschlag von 1,998 Mikroampere führt, der im wesentlichen ebenso groß wie der binäre Strom bei Vollausschlag ist.

809833/09 21

Claims (4)

Digitalanalogwandler mit Binär- und BCD-Betriebsart P a tentansprüche

1. Digitalanalogwandler zur Aufnahme eines digitalen Eingangssignales und zur Erzeugung eines" dem digitalen Eingangssignal entsprechenden analogen Ausgangssignales, gekennzeichnet durch eine Vielzahl von in fortschreitend binärer Ordnung angeordneten Bit-Schaltkreisen, durch einen Vorspannungsschaltkreis für die Bit-Schaltkreise und durch eine Einrichtung zur Umschaltung von Binär- auf BCD-Eingangsbetriebsart, wobei die Umschalteinrichtung eine einstellbare Einrichtung zum Anheben des Ausgangsstromes ausgewählter Bit-Schaltkreise auf BCD-Pegel aufweist.

2. Digitalanalogwandler nach Anspruch 1, dadurch gekennzeichnet , daß jeder Bit-Schaltkreis eine für Binär-Betriebsart ausgelegte primäre Transistoreinrichtung aufweist, daß jeder ausgewählte Bit-Schaltkreis eine zusätzliche Transistoreinrichtung

809833/0921 -

aufweist, die zur Lieferung eines zusätzlichen Ausgangsstromes ausgelegt ist, der zusammen mit dem Ausgangsstrom der primären Transistoreinrichtung in dem jeweiligen Bit BCD-Pegel besitzt, und daß eine Schalteinrichtung für die zusätzliche Transistoreinrichtung vorgesehen ist, mit der sie in BCD- bzw. Binär-Betriebsart einschaltbar oder ausschaltbar ist.

3. Digitalanalogwandler, gekennzeichnet durch eine Vielzahl von in fortschreitend binärer Ordnung angeordneten Bit-Schaltkreisen, durch einen Vorspannungsschaltkreis für die Bit-Schaltkreise, durch eine Einrichtung zur Umstellung des Digitalanalogwandlers von Binär- auf BCD-Betriebsart und durch eine Einrichtung, die den binären Ausgangsstrom bei Vollausschlag und den BCD-Ausgangsstrom bei Vollausschlag im wesentlichen ausgleicht, wobei die Ausgleichseinrichtung eine einstellbare Einrichtung enthält, die intern im Digitalanalogwandler angeordnet und zusammen mit der Umschalteinrichtung betätigbar ist, um die Beträge der BCD-Ausgangsströme für jeden Bitschaltkreis um einen gemeinsamen Verstärkungsfaktor auf angehobene BCD-Pegel zu verstärken, dessen Beträge ausreichend groß sind, daß die Binär- und BCD-Ausgangsströme bei Vollausschlag im wesentlichen gleich groß sind.

4. Digitalanalogwandler, gekennzeichnet durch eine Vielzahl von Bit-Schaltkreisen, die in einer Widerstandsleiter fortschreitend binärer Ordnung angeordnet und funktionell zu Vier-Bit-Vierergruppen zusammengefasst sind, wobei jeder Bit-Schaltkreis eine angepasste primäre Transistoranordnung aufweist, die einen vorgegebenen Ausgangsstrom zieht, wenn der entsprechende Bit-Schaltkreis betätigt ist, durch einen Transistor-Vorspannungsschaltkreis für die Bit-Schaltkreise und durch eine Einrichtung zur Vorwahl zwischen Binär- und BCD-Betriebsart, die eine zusätzliche Transistoranordnung, die an die Transistoranordnung jedes einzelnen Bit-Schaltkreises in den Vierergruppen höherer als erster Ordnung angeschlossen ist, wobei jede der zusätzlichen Transistoranordnungen so angepasst ist, daß sie einen zusätzlichen Ausgangsstrom ausreichender Größe zieht, um BCD-Verhältnisse zwischen den gesamten

809833/0921

primären und zusätzlichen Ausgangsströmen der Bit-Schaltkreise zu erzielen, sowie eine einstellbare Einrichtung aufweist, mit der die zusätzliche Transistoranordnung betätigbar ist.

'S33/ο821