CH644233A5 - Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk. - Google Patents

Description

644 233

2

PATENTANSPRUCH

Schaltungsanordnung zur Umsetzung von jeweils eine Anzahl von Bits umfassenden Digitalsignalen, insbesondere PCM-Signalen, in diesen entsprechende Analogsignale, mit einem Längswiderstände des Widerstandswertes R und Querwiderstände des Widerstandswertes 2R aufweisenden R-2R-Kettennetzwerk,

a) in das an dem Verbindungspunkt des am einen Ende des R-2R-Kettennetzwerks liegenden Querwiderstandes und des ihm benachbarten Längswiderstandes ein Konstantstrom eingespeist wird,

b) dessen anderes Ende durch einen Widerstand des Widerstandswertes 2R abgeschlossen ist und c) in dem zur Umsetzung eines Digitalsignals, das eine der Anzahl der Querwiderstände entsprechende Anzahl von Bits umfasst, diejenigen Enden der Querwiderstände, die den Längswiderständen abgewandt sind, den Bits des Digitalsignals entsprechend jeweils entweder direkt an den Fusspunkt der Konstantstromquelle oder an eine virtuell auf gleichem Potential gehaltene, den Analogsignalausgang bildende Summenstromleitung anschaltbar sind,

d) wobei sämtliche Widerstände des R-2R-Kettennetzwer-kes durch die Quelle-Senke-Strecken von auf einem Chip integrierten einzelnen oder in Serie geschalteten, untereinander gleichen MOS-Transistoren gebildet sind, dadurch gekennzeichnet, dass e) die mit den Quelle-Senke-Strecken jeweils zweier Paare von in Serie geschalteten MOS-Transistoren (TI 1-T12, T13-T14;..Tnl-Tn2, Tn3-Tn4) die Querwiderstände bildenden MOS-Transistoren zu zwei Gruppen von MOS-Tran-sistor-Paaren gehören, von denen f) die zu der einen Gruppe von MOS-Transistor-Paaren gehörenden MOS-Transistor-Paare (T13-T14,..., Tn3-Tn4) jeweils zwischen dem betreffenden Verbindungspunkt (1,.. n) von Längswiderstand und Querwiderstand des R-2R-Ket-tennetzwerk und dem Fusspunkt der den Konstantstrom mit vom Digitalsignal (Bo) bestimmten Vorzeichen einspeisenden Konstantstromquelle (Iq) liegen und g) die zu der anderen Gruppe von MOS-Transistor-Paaren gehörenden MOS-Transistor-Paare (TI 1-T12,..Tnl-Tn2) jeweils zwischen dem betreffenden Verbindungspunkt (1,.. n) von Längswiderstand und Querwiderstand des R-2R-Ket-tennetzwerks und der Summenstromleitung (s) liegen, wobei h) die jeweils beiden MOS-Transistor-Paare (TI 1-T12, T13-T14;..Tnl-Tn2, Tn3-Tn4) von einer Steuerschaltung (Stl,..Stn) her, der eingangsseitig jeweils ein Bit (Bi,..., Bn) des jeweiligen Digitalsignals zuführbar ist, durch Ansteuerung an ihren Steuerelektroden mit dem gleichen Steuerpotential (UGg), das an den Steuerelektroden der mit ihren Quelle-Senke-Strecken Längswiderstände des R-2R-Kettennetzwerks bildenden, stets im leitenden Zustand befindlichen MOS-Transistoren (T10, T20,...) liegt, alternativ in den leitenden Zustand steuerbar sind.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Umsetzung von jeweils eine Anzahl von Bits umfassenden Digitalsignalen, insbesondere PCM-Signalen, in diesen entsprechende Analogsignale, unter Verwendung eines R-2R-Kettennetzwerks.

Ein solches R-2R-Kettennetzwerk kann in der Weise aufgebaut sein (s.z.B. DE-AS 23 15 986 [VPA 73/6053]), dass seine sämtliche Längswiderstände und seine an den beiden Kettennetzwerksenden liegenden Querwiderstände jeweils ein und denselben Widerstandwert R besitzen, während alle übrigen Querwiderstände den doppelten Widerstandswert 2R

besitzen, wobei das eine Ende des R-2R-Kettennetzwerks den Analogsignalausgang bildet; zur Umsetzung von jeweils n + m + 1 Bits umfassenden Digitalsignalen in Analogsignale nach einer nichtlinearen Knickkennlinie, die aus 2m+1 linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht,

kann dabei jedem Verbindungspunkt einer Gruppe von n benachbarten Verbindungspunkten jeweils eines Querwiderstandes und wenigstens eines Längs Widerstandes selektiv ein Konstantstrom von einer von n Konstantstromquellen entsprechend den jeweils durch eine binäre « 1 » gebildeten n nie-derstwertigen Bits des jeweiligen Digitalsignals zuführbar sein, wobei der dem Analogsignalausgang zugewandte Verbindungspunkt der Gruppe von n benachbarten Verbindungspunkten von dem betreffenden Ende des R-2R-Kettennetz-werks einen Abstand entsprechend 1 bis 2m_I Verbindungspunkten gemäss dem Wert der jeweils durch eine binäre «1» gebildeten m-Bits des jeweiligen Digitalsignals hat und wobei dem ihm in Richtung zu dem genannten Ende des R-2R-Ket-tennetzwerks benachbarten Verbindungspunkt eines Querwiderstandes und wenigstens eines Längswiderstandes ein Konstantstrom von einer gesonderten Konstantstromquelle in dem Falle zugeführt wird, dass wenigstens eines der m-Bits des jeweiligen Digitalsignals durch eine binäre «1» gebildet ist.

Ein solches R-2R-Kettennetzwerk kann aber auch in der Weise aufgebaut sein (s.z.B. Elektronik 21 (1972) 2,39, 40, Bild 3; 1978 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, 186, 187, Fig. 2 oben), dass sämtliche Längswiderstände den Widerstandwert R und sämtliche Querwiderstände den Widerstandwert 2R besitzen, wobei das eine Ende des R-2R-Kettennetzwerks den Analogsignalausgang bildet und das andere Ende des R-2R-Ketten-netzwerks durch einen zusätzlichen Widerstand des Widerstandswertes 2R abgeschlossen ist; zur Umsetzung eines Digitalsignals, das eine der Anzahl der Querwiderstände entsprechende Anzahl von Bits umfasst, sind dann an diejenigen Enden der Querwiderstände, die den Längswiderständen abgewandt sind, den Bits des Digitalsignals entsprechende Binärspannungen anschaltbar.

Das R-2R-Kettennetzwerk kann dabei in der Weise realisiert sein (s.z.B. DE-OS 24 23 130 [VPA 74/6069); FR-PS 20 43 946), dass die den Widerstandswert R aufweisenden Längswiderstände durch die Quelle-Senke-Strecken von MOS-Transistoren gebildet sind, die stets im leitenden Zustand sind, und die den Widerstandswert 2R aufweisenden Querwiderstände durch die Quelle-Senke-Strecken jeweils zweier MOS-Transistoren bzw. zweier MOS-Transistorpaare zweier Gruppen von an gruppeneigene, unterschiedliche Spannungen abgebende Speisespannungsquellen angeschlossenen MOS-Transistoren gebildet sind, die von alternativ aktivierten Ausgängen jeweils einer Steuerschaltung her, der eingangsseitig jeweils ein Bit des jeweiligen Digitalsignals zuführbar ist, durch Ansteurung an ihren Steuerelektroden mit dem gleichen Steuerpotential, das auch an den Steuerelektroden der Längswiderstände bildenden MOS-Transistoren liegt, alternativ in den leitenden Zustand steuerbar sind, wobei einem der beiden MOS-Transistoren (bzw. MOS-Transistorpaare), die diejenigen Querwiderstände des R-2R-Ket-tennetzwerks bilden, welche an dem vom Analogsignalausgang abgewandten Ende des Kettennetzwerks liegen, ein stets im leitenden Zustand befindlicher zusätzlicher MOS-Transi-stor (bzw. MOS-Transistorpaar) parallelgeschaltet ist.

Die Genauigkeit, mit der die Digital-Analog-Umsetzung vor sich geht, hängt bei einem solchen R-2R-Kettennetzwerk, abgesehen von den geometrischen Toleranzen der MOS-Transistoren, weitgehend von dem Einfluss der jeweiligen Steuerelektrode-Quelle-Spannung und Steuerelektrode-Senke-Spannung auf den Widerstand des leitenden MOS-

5

10

15

20

25

30

35

40

45

50

55

60

65

3

644 233

Transistors ab; infolgedessen weichen die Widerstandswerte der einzelnen MOS-Transistoren in Abhängigkeit von der Bitkombination des jeweiligen Digitalsignals in unterschiedlichen Kombinationen von einem theoretisch einheitlichen Widerstandswert R in beiden Richtungen relativ stark ab, so dass die Digital-Analog-Umsetzung mit einem Fehler von bis zu 20% behaftet sein kann.

Schliesslich kann ein solches R-2R-Kettennetzwerk auch in der Weise ausgebildet sein (s.z.B. Electronics 45 (1972) 12, 83, 87,90, Fig. 5; 1978 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, 186,187, Fig. 2 unten), dass wiederum sämtliche Längswiderstände den Widerstandswert R und sämtliche Querwiderstände den Widerstandswert 2R besitzen, wobei an dem Verbindungspunkt des am einen Ende des R-2R-Kettennetzwerks liegenden Querwiderstandes und des ihm benachbarten Längswiderstandes ein Konstantstrom eingespeist wird und das andere Ende des R-2R-Kettennetzwerks durch einen zusätzlichen Widerstand des Widerstandswertes 2R abgeschlossen ist; zur Umsetzung eines Digitalsignals, das eine der Anzahl der Querwiderstände entsprechende Anzahl von Bits umfasst, sind dann diejenigen Enden der Querwiderstände, die den Längswiderständen abgewandt sind, den Bits des Digitalsignals entsprechend direkt an den Gegenpol der Konstantstromquelle oder an eine auf gleichem Potential gehaltene, den Analogsignalausgang bildende Summenstromleitung anschaltbar.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Digital-Analog-Umsetzung unter Verwendung eines R-2R-Kettennetzwerks der letztgenannten Art, in welchem die Widerstände des R-2R-Netzwerks durch MOS-Transistoren gebildet sind; dabei mögen alle den Widerstandswert 2R aufweisenden MOS-Transistoren durch ein Paar von zwei gleichen, in Serie geschalteten MOS-Transistoren des Widerstandswertes R gebildet sein. Auch ein solches R-2R-Ketten-netzwerk ermöglicht eine exakte Digital-Analog-Umsetzung bei entsprechend exakter Realisierung des Widerstandswerts R in allen MOS-Transistoren, womit die Genauigkeit, mit der die Digital-Analog-Umsetzung vor sich geht, wiederum von den geometrischen Toleranzen der MOS-Transistoren und von dem Einfluss der Steuerelektrode-Quelle-Spannungen und der Steuerelektrode-Senke-Spannungen auf die Widerstände der leitenden MOS-Transistoren abhängt. Die Erfindung stellt sich demgegenüber die Aufgabe, Beeinträchtigungen der Genauigkeit der Digital-Analog-Umsetzung durch den Einfluss von Steuerelektrode-Quelle-Spannungen und Steuerelektrode-Senke-Spannungen auf die Widerstände leitender MOS-Transistoren weitestgehend zu vermeiden.

Die Erfindung betrifft somit eine Schaltungsanordnung zur Umsetzung von jeweils eine Anzahl von Bits umfassenden Digitalsignalen, insbesondere PCM-Signalen, in diesen entsprechende Analogsignale, mit einem Längswiderstände des Widerstandswertes R und Querwiderstände des Widerstandswertes 2R aufweisenden R-2R-Kettennetzwerk,

a) in das an dem Verbindungspunkt des am einen Ende des R-2R-Kettennetzwerks liegenden Querwiderstandes und des ihm benachbarten Längswiderstandes ein Konstantstrom eingespeist wird,

b) dessen anderes Ende durch einen zusätzlichen Widerstand des Widerstandswertes 2R abgeschlossen ist und c) in dem zur Umsetzung eines Digitalsignals, das eine der Anzahl der Querwiderstände entsprechende Anzahl von Bits umfasst, diejenigen Enden der Querwiderstände, die den Längswiderständen abgewandt sind, den Bits des Digitalsignals entsprechend jeweils entweder direkt an den Gegenpol der Konstantstromquelle oder an eine virtuell auf gleichem Potential gehaltene, den Analogsignalausgang bildende Summenstromleitung anschaltbar sind,

d) wobei sämtliche Widerstände des R-2R-Kettennetz-werks durch die Quelle-Senke-Strecken von auf einem Chip integrierten einzelnen oder in Serie geschalteten, untereinander gleichen MOS-Transistoren gebildet sind;

diese Schaltungsanordnung ist erfindungsgemäss gekennzeichnet durch die Kombination der genannten Merkmale damit, dass e) die mit den Quelle-Senke-Strecken jeweils zweier Paare von in Serie geschalteten MOS-Transistoren die Querwiderstände bildenden MOS-Transistoren zu zwei Gruppen von MOS-Transistor-Paaren gehören, von denen f) die zu der einen Gruppe von MOS-Transistor-Paaren gehörenden MOS-Transistor-Paare jeweils zwischen dem betreffenden Verbindungspunkt von Längswiderstand und Querwiderstand des R-2R-Kettennetzwerks und dem Fusspunkt der den Konstantstrom mit vom Digitalsignal bestimmten Vorzeichen einspeisenden Konstantstromquelle liegen und g) die zu der anderen Gruppe von MOS-Transistor-Paaren gehörenden MOS-Transistor-Paare jeweils zwischen dem betreffenden Verbindungspunkt von Längswiderstand und Querwiderstand des R-2R-Kettennetzwerks und der Summenstromleitung liegen, wobei h) die jeweils beiden MOS-Transistor-Paare von einer Steuerschaltung her, der eingangsseitig jeweils ein Bit des jeweiligen Digitalsignals zuführbar ist, durch Ansteuerung an ihren Steuerelektroden mit dem gleichen Steuerpotential, das an den Steuerelektroden der mit ihren Quelle-Senke-Strecken Längswiderstände des R-2R-Kettennetzwerks bildenden, stets im leitenden Zustand befindlichen MOS-Transistoren liegt, alternativ in den leitenden Zustand steuerbar sind.

Die Erfindung bringt den Vorteil mit sich, dass ungeachtet etwa verbleibender unterschiedlicher Steuerelektrode-Quelle-Spannungen und Steuerelektrode-Senke-Spannungen und damit verbleibender Ungenauigkeiten in der Realisierung des Widerstandswertes R bzw. 2R die Digital-Analog-Umsetzung von solchen Fehlerquellen im Ergebnis prakjisch unbeeinträchtigt bleibt und somit die Genauigkeit, mit der die Digital-Analog-Umsetzung vor sich geht, wesentlich erhöht ist.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung nachstehend noch näher erläutert.

In der Zeichnung ist eine Schaltungsanordnung zur Umsetzung von jeweils einer Anzahl von Bits Bo, Bi, B2,... Bn umfassenden Digitalsignalen, insbesondere PCM-Signa-len, in diesen entsprechend Analogsignale dargestellt, die als wesentlichen Bestandteil ein R-2R-Kettennetzwerk enthält, das mit untereinander gleichen MOS-Transistoren realisiert ist, die auf einem Chip integriert sein mögen.

Zu diesem R-2R-Kettennetzwerk gehören zum einen mit ihren Quelle-Senke-Strecken die Längswiderstände des R-2R-Kettennetzwerks bildende MOS-Transistoren T10, T20,..., die durch N-Kanal-MOS-Transistoren vom Anreicherungstyp gebildet sein mögen; diese MOS-Transistoren liegen mit ihren Steuerelektroden an einer Steuerspannung UGg von beispielsweise + 12 V, durch die sie stets im leitenden Zustand gehalten werden.

Zum anderen gehören zu den R-2R-Kettennetzwerk mit ihren Quelle-Senke-Strecken jeweils paarweise in Serie geschaltet die Querwiderstände des R-2R-Kettennetzwerks bildende MOS-Transistoren TI 1-T12, T13-T14;...;

Tnl-Tn2, Tn3-Tn4, die ebenfalls durch N-Kanal-MOS-Transistoren vom Anreicherungstyp gebildet sein mögen. Die MOS-Transistor-Paare TI I-T12,... Tn3-Tn4 bilden ihrerseits jeweils mit einer eigenen Steuerschaltung Stl ... Stn verbundene Paare T11-T12, T13-T14;... Tnl-Tn2, Tn3-Tn4 von zu zwei Gruppen TI 1-T12, T21-T22,... Tnl-Tn2; T13-T14, T23-T24,... Tn3-Tn4 von MOS-Transistor-Paaren

5

10

15

20

25

30

35

40

45

50

55

60

65

644 233

4

gehörenden MOS-Transistor-Paaren.

Dabei liegt jeweils ein zu der einen Gruppe T13-T14,... Tn3-Tn4 von MOS-Transistor-Paaren gehörendes MOS-Transistor-Paar, wie beispielsweise das MOS-Transistor-Paar T23-T24, zwischen dem betreffenden Verbindungspunkt (2) von Längswiderstand und Querwiderstand des R-2R-Ketten-netzwerks und dem Gegenpol (Masse) einer Konstantstromquelle Io, die an dem Verbindungspunkt 1 des am einen Ende des R-2R-Kettennetzwerks liegenden Querwiderstandes und des ihm benachbarten Längswiderstandes einen Konstantstrom von beispielsweise 200 uA mit vom Vorzeichenbit Bo des jeweils umzusetzenden Digitalsignals bestimmtem Vorzeichen einspeist. Eine solche Konstantstromquelle zur Erzeugung bipolarer Konstantströme kann grundsätzlich in (beispielsweise aus Electronik 21 (1972) 5, 165, 167, Bild 12) bekannter Weise ausgebildet sein, weshalb hier darauf nicht weiter eingegangen zu werden braucht. An dem der Konstantstromquelle Io abgewandten Ende ist das R-2-Kettennetzwerk durch ein einen 2R-Widerstand bildendes Paar von in Serie geschalteten MOS-Transistoren Ta3-Ta4 abgeschlossen,

deren Steuerelektroden ständig an der bereits erwähnten Steuerspanung UGg liegen, so dass das MOS-Transistor-Paar Ta3-Ta4 ständig im leitenden Zustand ist.

Die jeweils zu der anderen Gruppe TI 1-T12,... Tnl-Tn2 von MOS-Transistor-Paaren gehörenden MOS-Transistor-Paare, wie beispielsweise das MOS-Transistor-Paar T21-T22, liegen jeweils zwischen dem betreffenden Verbindungspunkt, beispielsweise also dem Verbindungspunkt 2, von Längswiderstand und Querwiderstand des R-2R-Kettennetzwerks und dessen durch eine Summenstromleitung s gebildetem Analogsignalausgang. Diese Summenstromleitung s ist in der in der Zeichnung dargestellten Schaltungsanordnung mit dem invertierenden Eingang ( - ) eines als invertierender Verstärker geschalteten Operationsverstärkers verbunden, mit dessen nichtinvertierendem Eingang ( + ) der Fusspunkt der Konstantstromquelle Io verbunden ist; die Summenstromleitung s ist damit stets auf dem gleichen Potential (virtuelle Masse) gehalten wie der Fusspunkt der Konstantstroriiquelle Io.

Die Steuerschaltungen Stl,..., Stn der einzelnen Paare TI 1-T12, T13-T14;... Tnl-Tn2, Tn3-Tn4 von MOS-Transistor-Paaren TI 1-T12,... Tn3-Tn4 können, wie dies in der Zeichnung für die Steuerschaltung St2 im einzelnen dargestellt ist, jeweils zwei in Kette geschaltete Inverter aufweisen, die durch MOS-Transistoren Na, Nb realisiert sind. Diese MOS-Transistoren Na, Nb liegen mit ihrer einen Hauptelektrode jeweils am Fusspunkt der Konstantstromquelle (Masse) während die andere Hauptelektrode jeweils über eine ebenfalls mit MOS-Transistoren Ma, La bzw. Mb, Lb realisierte Bootstrap-Schaltung Ca, La, Ma bzw. Cb, Lb, Mb mit einer die bereits erwähnte Steuerspannung Uqg von beispielsweise + 12 V führenden Leitung verbunden sind. Sämtliche MOS-Transistoren der Steuerschaltungen St mögen dabei wiederum durch N-Kanal-MOS-Transistoren vom Anreicherungstyp gebildet sein.

Der Steuerelektrode des den einen Inverter bildenden MOS-Transistors Na wird das jeweils nach seiner Stellung innerhalb des umzusetzenden Digitalsignals in Frage kommende Bit Bi zugeführt, indem in Zuführung eines Bits « 1 » ein Potential von beispielsweise + 10 V und in Zuführung eines Bit «0» ein Potential von beispielsweise 0 V an die Steuerelektrode des MOS-Transistors Na angelegt wird.

Im ersten Falle, d.h. bei Zuführung eines Bits «1», wird hierdurch der MOS-Transistor Na in den leitenden Zustand gebracht, wobei am Schaltungspunkt a ein Potential von etwa 0 V auftritt; zugleich ist der MOS-Transistor Ma leitend und zunächst auch der MOS-Transistor La, bis am Schaltungspunkt c ein Potential von etwa + 10 V auftritt. Zugleich damit wird der MOS-Transistor Nb in den Sperrzustand gebracht,

wobei am Schaltungspunkt b ein Potential von + 12 V und am Schaltungspunkt d ein Potential von etwa + 20 V auftritt. Von der Steuerschaltung St2 her werden damit die mit ihren Steuerelektroden an den Schaltungspunkt b angeschlossenen MOS-Transistoren T21-T22 des R-2R-Kettennetzwerks in den leitenden Zustand gesteuert, während die mit ihren Steuerelektroden an den Schaltungspunkt a angeschlossenen MOS-Transistoren T23-T24 in den Sperrzustand gesteuert werden.

Im zweiten Falle, d.h. bei Zuführung eines Bits «0», wird der MOS-Transistor Na in den Sperrzustand gebracht, wobei sich am Schaltungspunkt c das Potential auf etwa + 20 V verschiebt und am Schaltungspunkt a das Potential von +12 V auftritt, und zugleich damit wird der MOS-Transistor Nb in den leitenden Zustand gesteuert; wobei am Schaltungspunkt b das Potential von etwa 0 V und am Schaltungspunkt d das Potential von etwa + 10 V auftritt; von der Steuerschaltung St2 her wird dann das MOS-Transistor-Paar T23-T24 in den leitenden Zustand gesteuert, während das MOS-Transistor-Paar T21-T22 in den Sperrzustand gelangt.

In entsprechender Weise können, ohne dass dies in der Zeichnung im einzelnen dargestellt wäre, auch die übrigen Steuerschaltungen Stl,... Stn ausgebildet sein und damit auch in entsprechender Weise die mit ihnen verbundenen MOS-Transistor-Paare des R-2R-Kettennetzwerks steuern.

Bei der in der Zeichnung dargestellten Realisierung der Steuerschaltungen St mit zwei in Kette geschalteten MOS-Transistor-Invertern, die jeweils mit einer Bootstrap-Schaltung verbunden sind, bewirken diese Bootstrap-Schaltungen, dass jeweils die volle Steuerspannung UGg an die Steuerelektroden des jeweils in den leitenden Zustand zu steuernden MOS-Transistor-Paares des R-2R-Kettennetzwerks angeschaltet wird. Stattdessen könnten die Steuerschaltungen St gegebenenfalls aber auch in Abweichung von den in der Zeichnung dargestellten Verhältnissen in der Weise ausgebildet sein, dass die die Inverter bildenden MOS-Transistoren jeweils über einen als Lastwiderstand ausgenutzten N-Kanal-MOS-Transistor vom Verarmungstyp mit der die Steuerspannung UGg führenden Leitung verbunden sind. Derartige Steuerschaltungen sind grundsätzlich (aus der DE-OS 24 23 130 [VPA 74/6069]) bekannt, weshalb hier darauf nicht weiter eingegangen werden sollte. Des weiteren können als Steuerschaltungen auch bistabile Kippschaltungen Verwendung finden, die entsprechende Lastelemente aufweisen, so dass wiederum gerade die volle Steuerspannung Ugg an die Steuerelektroden des jeweiligen MOS-Transistor-Paares des R-2R-Kettennetzwerks angeschaltet wird. Auch hieraufbraucht an dieser Stelle nicht weiter eingegangen zu werden.

Von den Steuerschaltungen Stl ... Stn her, denen eingangsseitig die einzelnen Bits Bi... B„ des umzusetzenden Digitalsignals zuführbar sind, erhalten somit jeweils die MOS-Transistoren Til-Ti2 bzw. Ti3-Ti4 des jeweils einen der beiden von der betreffenden Steuerschaltung Sti (i = 1,..., n) angesteuerten MOS-Transistor-Paares Til-Ti2, Ti3-Ti4 an ihren Steuerelektroden die gleiche Steuerspannung Uqg, die auch an den Steuerelektroden der ständig leitenden MOS-Transistoren T10, T20,... und Ta3-Ta4 liegt; die MOS-Tran-sistoren Ti3-Ti4 bzw. Til-Ti2 des jeweils anderen von der betreffenden Steuerschaltung Sti angesteuerten MOS-Transistor-Paares erhalten an ihren Steuerelektroden eine unterhalb der Schwellenspannung der MOS-Transistoren liegende Steuerspannung. Damit ist nach Massgabe des der betreffenden Steuerschaltung Sti jeweils zugeführten Bits Bj des umzusetzenden Digitalsignals jeweils eines der beiden MOS-Transistor-Paare leitend, nämlich bei Auftreten eines Bits «0» das zum Gegenpol der Konstantstromquelle Io führende MOS-Transistor-Paar Ti3-Ti4 und bei Auftreten eines Bits «1» das zu der (virtuell) auf gleichem Potential gehaltenen, den Ana5

10

15

20

25

30

35

40

45

50

55

60

65

5

644 233

logsignalausgang bildenden Summenstromleitung s führende MOS-Transistor-Paar Ti 1 -Ti2.

Dabei weichen unter dem Einfluss unterschiedlicher Steuerelektrode-Quelle-Spannungen und Steuerelektrode-Senke-Spannungen die Widerstandswerte der einzelnen MOS-Transistoren von einem für alle MOS-Transistoren einheitlichen Widerstandswert R mehr oder weniger stark ab, indem unter den angegebenen Verhältnissen bei positivem (negativem) Vorzeichen des von der Konstantstromquelle Io in das R-2R-Kettennetzwerk eingespeisten Konstantstromes der Widerstand jeweils des dem Längszweig des R-2R-Kettennetzwerks zugewandten MOS-Transistors Til bzw. Ti3 eines in einem Querzweig des R-2R-Kettennetzwerks liegenden MOS-Tran-sistor-Paares grösser (kleiner) ist als der Widerstandswert des dem Längszweig des R-2R-Kettennetzwerks abgewandten MOS-Transistors Ti2 bzw. Ti4 des betreffenden MOS-Transistor-Paares ; durch die Beaufschlagung der Steuerelektroden der jeweils leitenden, Querwiderstände bildenden MOS-Transistoren und der Steuerelektroden der ständig leitenden, Längswiderstände bzw. den Abschlusswiderstand des R-2R-Kettennetzwerks bildenden MOS-Transistoren mit ein und derselben Steuerspannung UGg in Verbindung mit der (virtuellen) Potentialgleichheit der den Analogsignalausgang bildenden Summenstromleitung s und des Fusspunktes der Konstantstromquelle Io ist jedoch erreicht, dass der Widerstandwert jedes einen Längswiderstand bildenden MOS-Transistors TiO gerade gleich dem Widerstandswert desjeni-5 gen mit ihm stromquellenseitig direkt verbundenen MOS-Transistors Til bzw. Ti3 ist, der zu dem gerade leitenden, den betreffenden Querwiderstand bildenden MOS-Transistor-Paar Til-Ti2 bzw. TÌ3-TÌ4 gehört, während der Widerstandswert des jeweils anderen MOS-Transistors dieses MOS-Tran-10 sistor-Paares allenfalls bis auf vernachlässigbar kleine Abweichungen gleich dem Widerstandswert des jeweils verbleibenden, stromquellenabgewandten Teils des R-2R-Kettennetz-werks ist. Auf der Summenstromleitung s ergibt sich damit auf ein umzusetzendes Digitalsignal B0B1B2... Bn hin ein 15 Summenstrom I = Zni = |B; • Io/2', der ein dem Digitalsignal exakt entsprechendes Analogsignal darstellt.

Abschliessend sei noch bemerkt, dass das vorstehend beschriebene Ausführungsbeispiel von der Verwendung von N-Kanal-MOS-Transistoren ausgeht, dass stattdessen aber 20 auch P-Kanal-MOS-Transistoren vom Anreicherungstyp Verwendung finden können, wobei dann eine Steuerspannung Uqg = — 12 V vorzusehen wäre.

e;

1 Blatt Zeichnungen