-
Integrierte Schaltungsanordnung Die Erfindung betrifft eine integrierte
Schaltungsanordnung mit einer aus Logikblöcken bestehenden digitalen Logik, deren
einzelne Blöcke auf unterschiedlichen Potentialniveaus arbeiten.
-
Bekanntlich gibt es integrierte Schaltungen, die in einem gemeinsamen
Halbleiterkörper sowohl analoge Schaltungsteile als auch Schaltungsteile mit digitaler
Logik aufweisen. Die digitalen Logikteile sind dabei beispielsweise in bipolarer
I2L-Technik ausgeführt. Um Strom zu sparen, wird der 1 2L-Anteil häufig in Blöcke
aufgeteilt, die potentialmäßig übereinander angeordnet sind. Eine solche Technik,
die als ~1stacked technic11 bezeichnet wird, zeigt beispielsweise die Figur 1. Die
Schaltungsanordnung der Figur 1 ist ein Frequenzteiler, der aus dem Oszillator 1
und den drei Logikblöcken 2, 3 und 4 besteht. Der Oszillator 1 liefert beispielsweise
eine Frequenz von 200 kHz, der Block 2 teilt die 200 kHz auf 50 kHz herunter, der
Block 3 nimmt eine weitere Frequenzteilung auf 1 kHz vor und der Block 4 teilt die
Frequenz von 1 kHz schließlich auf 1 Hz herunter. Die Blöcke 2, 3 und 4 arbeiten
im Ausführungsbeispiel mit einer Betriebsspannung von 0,7 Volt (entsprechend dem
Spannungsabfall an der Basis-Emitterstrecke des "Injektionstransistors"). Die einzelnen
Blöcke der Figur 1 haben somit kein gemeinsames Bezugspotential. Sie sind quasi
"übereinandergestapelt" und werden alle in Serie geschaltet durch eine Stromquelle
8 gespeist, die beispielsweise an einer 12-Volt-Spannungsquelle 9 hängt.
-
Symbolisch sind die einzelnen I2L-Blöcke hier als Dioden 5, 6, 7 dargestellt.
Die in der Figur 1 am Beispiel eines Frequenzteilers gezeigte "stacked technic",
bei der Blöcke einer Logikschaltung potentialmäßig übereinander liegen, hat den
Vorteil, daß sie stromsparend ist.
-
Werden mehrere Blöcke wie im Beispiel der Figur 1 potentialmäßig übereinandergeschachtelt,
so tritt als logisches Signal in den einzelnen Blöcken nicht eine logische 0 oder
eine logische 1 auf, sondern- ein bestimmter. Spannungswert. Im Beispiel der Figur
1 entspricht beispielsweise beim unteren Logikblock (Frequenzteiler) 2 eine logische
0 der Spannung O Volt und eine logische 1 der Spannung 0,7 Volt. Bei dem darüber
befindlichen Block 3 entspricht eine logische 0 der Spannung 0,7 Volt und die logische
1 einer Spannung von 1,4 Volt. Beim Block 4 entspricht die logische 0 einer Spannung
von 1,4 Volt und die logische 1 einer Spannung von 2,1 Volt.
-
Bei einer Prüfung der integrierten Schaltung müssen die Logikteile
überprüft werden. Zu diesem Zweck werden die Schaltzustände an bestimmten Stellen
ausgelesen. Das Auslesen von Schaltzuständen aus den einzelnen Potentialniveaus
bringt jedoch Bezugspunktprobleme mit sich, da die Absolutwerte der Signale temperaturabhängig
sind und außerdem Parameterstreuungen unterliegen. Werden die einzelnen Blöcke mit
falschen Spannungen beaufschlagt, so kann es zu einer Schädigung bzw. Zerstörung
der Blöcke kommen. Ist eine überwiegend zählende Logik vorhanden, so ist es außerdem
zu Prüfzwecken erforderlich, an bestimmten Stellen höherfrequente Signale in die
Logik einzuspeisen.
-
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung
anzugeben, die das Auslesen
von Signalen an einer bestimmten Stelle
der Schaltung sowie das Einspeisen eines Prüfsignals von einem einzigen Punkt aus
ermöglicht, so daß für das Einspeisen eines Prüfsignals und das Auslesen eines Signals
nur ein einziger Pin erforderlich ist. Außerdem sollen beim Prüfen der digitalen
Logik keine Bezugspunktprobleme auftreten.
-
Diese Aufgabe wird bei einer integrierten Schaltungsanordnung der
eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß ein Schaltungsteil
vorgesehen ist, welcher die in Gestalt von Potentialniveaus vorliegenden Logikzustände
in diesen Logikzuständen zugeordnete Stromwerte umwandelt, die ein nullpotential-bezogenes
Auslesen der Logikzustände ermöglichen,und unddaß eine elektronische Schaltstufe
vorgesehen ist, über die die in Stromwerte umgewandelten Logikzustände zum nachfolgenden
Logikblock gelangen und die dazu verwendet werden kann, dem Originalsignal zur Verkürzung
der Meßzeit ein höherfrequentes Prüfsignal dominant zu überlagern.
-
Als Schaltungsteil, der die Potentialniveaus in Stromwerte umwandelt,
ist beispielsweise eine current hogging-Schaltung vorgesehen. Als elektronische
Schaltstufe wird beispielsweise ein in Emitterschaltung mit Basisvorwiderstand betriebener
Schalttransistor verwendet.
-
Gemäß einer Weiterbildung der Erfindung ist eine zweite current hogging-Stufe
vorgesehen, die über eine Stromspiegelschaltung mit der Prüfleitung (Q' ) verbunden
-ist. Die zweite current hogging-Stufe sorgt zusammen mit der Stromspiegelschaltung
für ein verbessertes Schaltverhalten. Der Stromspiegel versteilert die Signalform
am Prüfpin.
-
Der ersten current hogging-Stufe wird das Q-Ausgangssignal des Logikblockes
und der zweiten current hogging
-Stufe das Q-Ausgangssignal des
Logikblockes zugeführt.
-
Mit Hilfe der current hogging-Stufen wird das Originalsignal beispielsweise
aus der auf dem Potential ~n arbeitenden Logikstufe auf Nuilpotential bezogen herausgeholt.
Dieses Signal wird mit dem vorgegebenen ~pattern" verglichen. Nach Durchführung
dieser ersten Messung wird derselbe Prüfpin, der bei der ersten Messung verwendet
wurde, dazu benutzt, niederohmig, d. h. dominant, ein definiertes Prüfsignal höherer
Frequenz in die nachfolgende Logikstufe (In+1) einzuspeisen. Das höherfrequente
Prüfsignal hat die Aufgabe, die Prüfzeit der nachfolgenden Logikstufen so weit wie
irgendwie möglich (Maximaltaktfrequenz durch Arbeitsstrom begrenzt) zu reduzieren.
-
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
-
Die Figur 2 zeigt zwei Logikblöcke 10 und 11. Nach der Figur 2 weist
der Eingang des Blockes 11 (wie übrigens auch die anderen Blöcke) eine sogenannte
merged transistor logic-Schaltung auf, die aus einem Stromquellentransistor T6 und
einem Schalttransistor T7 besteht.
-
Der Emitter des Stromquellentransistors T6 ist über einen Widerstand
R1 mit dem positiven Pol einer Spannungsquelle verbunden. Der Transistor T6, dessen
Kollektor mit der Basis des Schalttransistors T7 und dessen Basis mit dem Emitter
des Schalttransistors T7 verbunden ist, bietet dem Schalttransistor T7 ständig einen
Injektionsstrom an (I2L).
-
Ist der Schalttransistor T5 gesperrt, so fließt der gesamte Kollektorstrom
des Stromquellentransistors T6 in die Basis des Schalttransistors T7. Dadurch zieht
der Stromquellentransistor T6 die Basis des Schalttransistors
T7
auf das Potential #n+1' > welches der logischen 1 entspricht Dies hat zur Folge,
daß der Schalttransistor T7 durchschaltet und sein Kollektor nach (logische 0) gezogen
wird. Die relativ große Stromverstärkung des Schalttransistors T7 (> 3) sorgt
dafür, daß T7 den Strom des Stromquellentransistors T8, dessen Emitter-Kollektorstrecke
zwischen dem Emitter des Stromquellentransistors T6 und dem Eingang des Flip-Flops
FFm+1 liegt und dessen Basis mit ~n verbunden ist, voll gegen ~n durchschalten kann.
-
Ist der Schalttransistor T5 dagegen aktiv (durchgeschaltet), so fließt
der Strom des Stromquellentransistors T6 nicht in die Basis des Schalttransistors
T7, sondern über den Schalttransistor T5 ab. Dadurch bleibt der Schalttransistor
T7 gesperrt und am Eingang des Flip-Flops FFm+1 liegt das Potential ~n+1 (logische
1), welches über den Stromquellentransistor T8 dorthin gelangt.
-
Die Transistoren T5, T6 bilden einen Inverter, denn wenn der Logikblock
10 z. B. eine logische 1 liefert, erscheint am nachfolgenden Logikblock 11 eine
logische 0.
-
T7 invertiert dieses Signal wieder, so daß im Logikablauf keine Verfälschung
durch den Prüfausgang eintritt.
-
Das Wesen der Erfindung besteht jedoch darin, daß an der Stelle, an
der eine Überprüfung der Schaltung durch Auslesen und gegebenenfalls Eingeben eines
Prüfsignals erfolgen soll, ein Schaltungsteil vorgesehen ist, welcher die in Gestalt
von Potentialniveaus vorliegenden Logikzustände in diesen Logikzuständen zugeordnete
Stromwerte umwandelt und diese Stromwerte über einen elektronischen Schalter an
den nachfolgenden Logikblock (im Ausführungsbeispiel Logikblock 11) weitergibt.
Zur Umwandlung der in Potentialniveaus vorliegenden Logikzustände in entsprechende
Stromwerte ist im Ausführungsbeispiel
eine sogenannte current hogging-Schaltung
vorgesehen und als elektronischer Schalter der Schalttransistor T5.
-
Die current hogging-Schaltung, die die Potentialniveaus in den Logikzuständen
zugeordnete Stromwerte umwandelt, besteht im Ausführungbeispiel aus den Transistoren
T2 und T2'> deren Basen miteinander verbunden sind. Die Emitter-Kollektorstrecke
des Stromquellentransistors T2 liegt in Reihe zur Emitter-Kollektorstrecke des Schalttransistors
T2'.
-
Der Ausgang Q-FFm der Teilerkette wird über die current hogging-Stufe
T2/T2' als geschaltete Stromquelle ausgekoppelt. Dabei werden Potentialniveaus in
Stromwerte umgewandelt. Ist Q-FFm eine logische 1, so steuert der Stromquellentransistor
T2 den in Basisschaltung betriebenen Schalttransistor T2' auf. In diesem Fall kann
der vom Transistor T2 angebotenen Strom über den Transistor T2' zum Prüfpin 12 bzw.
zum Widerstand#R2 abfließen.
-
Wird der pin 12 nicht von außen beschaltet, so wird durch den Strom
von T2' der Schalttransistor T5 aktiviert.
-
Wird dagegen der pin 12 an das Potential Null gelegt, so wird der
Schalttransistor T5 gesperrt. Dies bedeutet, daß bei niederohmiger Einspeisung eines
Prüfsignals am Prüfpin 12 beliebige Signale in den Logikblock FFm+1 (11) eingespeist
werden können, und zwar unabhängig vom logischen Zustand der Vorstufe FFm (10).
Dagegen kann bei einer hochohmigen Abfrage am Prüfpin 12 der logische Zustand des
Logikblocks FFm (10) ausgelesen werden, und zwar ohne nennenswerte Beeinflussung
der Gesamtschaltung.
-
Die Erfindung bietet also die Möglichkeit, Logikblöcke voneinander
elektrisch zu trennen und mit einer Leitung das vorhandene Ausgangssignal eines
Logikblockes auszulesen und dieses Signal an den Folgeblock ungestört
weiterzuleiten.
Außerdem ist es mit Hilfe der Erfindung möglich, Signale zu überschreiben, ohne
die Funktion vorhergehender Blöcke zu beeinflussen.
-
Ist das Ausgangssignal Q von FFm = O, so kann der Schalttransistor
T2' keinen Strom liefern, weil sein Emitter mit seiner Basis kurzgeschlossen ist.
Am Ausgang des Transistors T2' hat man also in Abhängigkeit vom Ausgangssignal Q
einen Strom oder keinen Strom (Strom Null).
-
Das Ausgangssignal Q von FFm sorgt zusammen mit einer aus den Transistoren
T1 und T1' bestehenden zweiten current hogging-Stufe und der aus den Transistoren
T3 und T4 bestehenden Stromspiegelschaltung für ein sauberes Schalten von Q'm- Der
Stromspiegel versteilert die Signalform am Prüfpin. Mit Hilfe des Stromspiegels
wird auch der Zustand Null niederohmig gemacht, was zum einen die Flankensteilheit
verbessert und zum anderen die Störbeeinflussung reduziert. Ohne den Stromspiegel
wäre die Basis des Schalttransistors T5 im Zustand logisch 0 offen und damit für
Störspitzen sehr empfänglich. Durch den Stromspiegel wird dagegen die Basis des
Transistors T5 über den Widerstand R2 aktiv auf Null gehalten.
-
Bei der aus dem Stromquellentransistor T1 und dem Schalttransistor
T1 r bestehenden zweiten current hogging-Stufe sind ebenfalls die Basen dieser beiden
Transistoren miteinander verbunden und ihre Emitter-Kollektorstrecken zueinander
in Reihe geschaltet.
-
Außerdem besteht eine Verbindung zwischen sämtlichen Basen der vier
Transistoren der beiden current hogging-Stufen. Während die Verbindungsleitung des
Kollektors des Stromquellentransistors T2 der ersten current hogging-Stufe mit dem
Emitter des Schalttransistors T2' der ersten current hogging-Stufe mit dem Ausgang
Q von
FF verbunden ist, ist die Verbindungsleitung des Kollektors
des Stromquellentransistors T1 der zweiten current hogging-Stufe mit dem Emitter
des Schalttransistors T1' der zweiten current hogging-Stufe mit dem Ausgang Q von
FFm verbunden.
-
Die Basis des als Diode geschalteten Transistors T4 der Stromspiegelschaltung
ist bei der Schaltung der Figur 2 mit dem Kollektor des Schalttransistors T1' der
zweiten current hogging-Stufe verbunden. Der Kollektor des zweiten Transistors T3
der Stromspiegelschaltung ist mit einem Punkt Q'm verbunden, der in einer Leitung
liegt, die den Prüfpin 12 über den Widerstand R2 mit dem Schalttransistor T5 verbindet.
Mit dem Punkt m bzw. mit der genannten Leitung ist auch der Kollektor des Schalttransistors
T2' der ersten current hogging-Stufe verbunden.
-
Wie die Figur 3 zeigt, fließt bei der stacked-Technik der Strom, der
über den Widerstand Rv einstellbar ist, zunächst in die Ebene #n+2 In dieser Ebene
verteilt er sich auf die einzelnen Stromquellen und wird in der Ebene #n+1 wieder
gesammelt. Dasselbe wiederholt sich zwischen den Ebenen #n+1 und ~n Auf diese Weise
ist es möglich, daß mit ein- und demselben Strom auch alle Gatter der Ebene ~n+1
sowie alle Gatter der Ebene arbeiten können.