DE3406958A1 - Integrated circuit arrangement - Google Patents
Integrated circuit arrangementInfo
- Publication number
- DE3406958A1 DE3406958A1 DE19843406958 DE3406958A DE3406958A1 DE 3406958 A1 DE3406958 A1 DE 3406958A1 DE 19843406958 DE19843406958 DE 19843406958 DE 3406958 A DE3406958 A DE 3406958A DE 3406958 A1 DE3406958 A1 DE 3406958A1
- Authority
- DE
- Germany
- Prior art keywords
- logic
- current
- integrated circuit
- circuit arrangement
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01818—Interface arrangements for integrated injection logic (I2L)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Integrierte Schaltungsanordnung Die Erfindung betrifft eine integrierte Schaltungsanordnung mit einer aus Logikblöcken bestehenden digitalen Logik, deren einzelne Blöcke auf unterschiedlichen Potentialniveaus arbeiten. Integrated circuit arrangement The invention relates to an integrated circuit arrangement Circuit arrangement with a digital logic consisting of logic blocks, whose individual blocks work at different potential levels.
Bekanntlich gibt es integrierte Schaltungen, die in einem gemeinsamen Halbleiterkörper sowohl analoge Schaltungsteile als auch Schaltungsteile mit digitaler Logik aufweisen. Die digitalen Logikteile sind dabei beispielsweise in bipolarer I2L-Technik ausgeführt. Um Strom zu sparen, wird der 1 2L-Anteil häufig in Blöcke aufgeteilt, die potentialmäßig übereinander angeordnet sind. Eine solche Technik, die als ~1stacked technic11 bezeichnet wird, zeigt beispielsweise die Figur 1. Die Schaltungsanordnung der Figur 1 ist ein Frequenzteiler, der aus dem Oszillator 1 und den drei Logikblöcken 2, 3 und 4 besteht. Der Oszillator 1 liefert beispielsweise eine Frequenz von 200 kHz, der Block 2 teilt die 200 kHz auf 50 kHz herunter, der Block 3 nimmt eine weitere Frequenzteilung auf 1 kHz vor und der Block 4 teilt die Frequenz von 1 kHz schließlich auf 1 Hz herunter. Die Blöcke 2, 3 und 4 arbeiten im Ausführungsbeispiel mit einer Betriebsspannung von 0,7 Volt (entsprechend dem Spannungsabfall an der Basis-Emitterstrecke des "Injektionstransistors"). Die einzelnen Blöcke der Figur 1 haben somit kein gemeinsames Bezugspotential. Sie sind quasi "übereinandergestapelt" und werden alle in Serie geschaltet durch eine Stromquelle 8 gespeist, die beispielsweise an einer 12-Volt-Spannungsquelle 9 hängt.As is well known, there are integrated circuits that are in a common Semiconductor body both analog circuit parts and circuit parts with digital Have logic. The digital logic parts are, for example, bipolar I2L technology implemented. To save electricity, the 1 2L portion is often given in blocks divided, which are potentially arranged one above the other. Such a technique which is referred to as ~ 1stacked technic11, for example, shows the figure 1. The The circuit arrangement of FIG. 1 is a frequency divider which is derived from the oscillator 1 and the three logic blocks 2, 3 and 4. The oscillator 1 delivers, for example a frequency of 200 kHz, block 2 divides the 200 kHz down to 50 kHz, the Block 3 makes another frequency division to 1 kHz and block 4 divides it Frequency from 1 kHz finally down to 1 Hz. Blocks 2, 3 and 4 work in the exemplary embodiment with an operating voltage of 0.7 volts (corresponding to the Voltage drop at the base-emitter path of the "injection transistor"). The single ones Blocks in FIG. 1 therefore have no common reference potential. You are so to speak "stacked" and are all connected in series by a power source 8, which is connected to a 12-volt voltage source 9, for example.
Symbolisch sind die einzelnen I2L-Blöcke hier als Dioden 5, 6, 7 dargestellt. Die in der Figur 1 am Beispiel eines Frequenzteilers gezeigte "stacked technic", bei der Blöcke einer Logikschaltung potentialmäßig übereinander liegen, hat den Vorteil, daß sie stromsparend ist.The individual I2L blocks are symbolically represented here as diodes 5, 6, 7. The "stacked technic" shown in FIG. 1 using the example of a frequency divider, in which blocks of a logic circuit are potentially superimposed, has the Advantage that it is energy efficient.
Werden mehrere Blöcke wie im Beispiel der Figur 1 potentialmäßig übereinandergeschachtelt, so tritt als logisches Signal in den einzelnen Blöcken nicht eine logische 0 oder eine logische 1 auf, sondern- ein bestimmter. Spannungswert. Im Beispiel der Figur 1 entspricht beispielsweise beim unteren Logikblock (Frequenzteiler) 2 eine logische 0 der Spannung O Volt und eine logische 1 der Spannung 0,7 Volt. Bei dem darüber befindlichen Block 3 entspricht eine logische 0 der Spannung 0,7 Volt und die logische 1 einer Spannung von 1,4 Volt. Beim Block 4 entspricht die logische 0 einer Spannung von 1,4 Volt und die logische 1 einer Spannung von 2,1 Volt.If several blocks are nested on top of each other in terms of potential as in the example in Figure 1, so the logical signal in the individual blocks is not a logical 0 or a logical 1, but rather a definite one. Voltage value. In the example of the figure For example, 1 corresponds to a logic block for the lower logic block (frequency divider) 2 0 of the voltage 0 volts and a logical 1 of the voltage 0.7 volts. With the one above Located block 3 corresponds to a logic 0 of the voltage 0.7 volts and the logic 1 with a voltage of 1.4 volts. In block 4, the logic 0 corresponds to a voltage of 1.4 volts and the logical 1 a voltage of 2.1 volts.
Bei einer Prüfung der integrierten Schaltung müssen die Logikteile überprüft werden. Zu diesem Zweck werden die Schaltzustände an bestimmten Stellen ausgelesen. Das Auslesen von Schaltzuständen aus den einzelnen Potentialniveaus bringt jedoch Bezugspunktprobleme mit sich, da die Absolutwerte der Signale temperaturabhängig sind und außerdem Parameterstreuungen unterliegen. Werden die einzelnen Blöcke mit falschen Spannungen beaufschlagt, so kann es zu einer Schädigung bzw. Zerstörung der Blöcke kommen. Ist eine überwiegend zählende Logik vorhanden, so ist es außerdem zu Prüfzwecken erforderlich, an bestimmten Stellen höherfrequente Signale in die Logik einzuspeisen.When testing the integrated circuit, the logic parts must to be checked. For this purpose, the switching states are set at certain points read out. Reading out switching states from the individual potential levels however, it brings with it reference point problems, since the absolute values of the signals are temperature-dependent and are also subject to parameter spreads. Are the individual blocks with Applying incorrect voltages can result in damage or destruction the blocks are coming. If there is a predominantly counting logic, it is also For testing purposes, higher-frequency signals are required at certain points in the Feed in logic.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung anzugeben, die das Auslesen von Signalen an einer bestimmten Stelle der Schaltung sowie das Einspeisen eines Prüfsignals von einem einzigen Punkt aus ermöglicht, so daß für das Einspeisen eines Prüfsignals und das Auslesen eines Signals nur ein einziger Pin erforderlich ist. Außerdem sollen beim Prüfen der digitalen Logik keine Bezugspunktprobleme auftreten.The invention is based on the object of an integrated circuit arrangement indicate the readout of signals at a certain point the circuit and the injection of a test signal from a single point allows, so that for feeding in a test signal and reading out a signal only a single pin is required. In addition, when checking the digital Logic no datum problems occur.
Diese Aufgabe wird bei einer integrierten Schaltungsanordnung der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß ein Schaltungsteil vorgesehen ist, welcher die in Gestalt von Potentialniveaus vorliegenden Logikzustände in diesen Logikzuständen zugeordnete Stromwerte umwandelt, die ein nullpotential-bezogenes Auslesen der Logikzustände ermöglichen,und unddaß eine elektronische Schaltstufe vorgesehen ist, über die die in Stromwerte umgewandelten Logikzustände zum nachfolgenden Logikblock gelangen und die dazu verwendet werden kann, dem Originalsignal zur Verkürzung der Meßzeit ein höherfrequentes Prüfsignal dominant zu überlagern.This task is in an integrated circuit arrangement of initially mentioned type solved according to the invention in that a circuit part is provided which the logic states present in the form of potential levels converts assigned current values in these logic states to a zero potential-related Allow reading of the logic states, and and that an electronic switching stage is provided, via which the logic states converted into current values to the following Logic block arrive and which can be used to shorten the original signal to dominantly superimpose a higher-frequency test signal on the measuring time.
Als Schaltungsteil, der die Potentialniveaus in Stromwerte umwandelt, ist beispielsweise eine current hogging-Schaltung vorgesehen. Als elektronische Schaltstufe wird beispielsweise ein in Emitterschaltung mit Basisvorwiderstand betriebener Schalttransistor verwendet.As a circuit part that converts the potential levels into current values, For example, a current hogging circuit is provided. As electronic Switching stage is operated, for example, in an emitter circuit with a base series resistor Switching transistor used.
Gemäß einer Weiterbildung der Erfindung ist eine zweite current hogging-Stufe vorgesehen, die über eine Stromspiegelschaltung mit der Prüfleitung (Q' ) verbunden -ist. Die zweite current hogging-Stufe sorgt zusammen mit der Stromspiegelschaltung für ein verbessertes Schaltverhalten. Der Stromspiegel versteilert die Signalform am Prüfpin.According to a further development of the invention, there is a second current hogging stage provided, which is connected to the test line (Q ') via a current mirror circuit -is. The second current hogging stage works together with the current mirror circuit for improved switching behavior. The current mirror steepens the waveform at the test pin.
Der ersten current hogging-Stufe wird das Q-Ausgangssignal des Logikblockes und der zweiten current hogging -Stufe das Q-Ausgangssignal des Logikblockes zugeführt.The first current hogging stage is the Q output of the logic block and the second current hogging Stage the Q output signal of the Logic block supplied.
Mit Hilfe der current hogging-Stufen wird das Originalsignal beispielsweise aus der auf dem Potential ~n arbeitenden Logikstufe auf Nuilpotential bezogen herausgeholt. Dieses Signal wird mit dem vorgegebenen ~pattern" verglichen. Nach Durchführung dieser ersten Messung wird derselbe Prüfpin, der bei der ersten Messung verwendet wurde, dazu benutzt, niederohmig, d. h. dominant, ein definiertes Prüfsignal höherer Frequenz in die nachfolgende Logikstufe (In+1) einzuspeisen. Das höherfrequente Prüfsignal hat die Aufgabe, die Prüfzeit der nachfolgenden Logikstufen so weit wie irgendwie möglich (Maximaltaktfrequenz durch Arbeitsstrom begrenzt) zu reduzieren.With the help of the current hogging levels, the original signal is, for example taken out of the logic level working on the potential ~ n in relation to the Nuilpotential. This signal is compared with the given ~ pattern ". After execution This first measurement uses the same test pin that was used for the first measurement was used to have low resistance, d. H. dominant, a defined test signal higher Feed frequency into the following logic stage (In + 1). The higher frequency The test signal has the task of as far as the test time of the subsequent logic levels somehow possible (maximum clock frequency limited by operating current) to reduce.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.The invention is explained below using an exemplary embodiment.
Die Figur 2 zeigt zwei Logikblöcke 10 und 11. Nach der Figur 2 weist der Eingang des Blockes 11 (wie übrigens auch die anderen Blöcke) eine sogenannte merged transistor logic-Schaltung auf, die aus einem Stromquellentransistor T6 und einem Schalttransistor T7 besteht.FIG. 2 shows two logic blocks 10 and 11. According to FIG the entrance of block 11 (as well as the other blocks, by the way) is a so-called merged transistor logic circuit consisting of a current source transistor T6 and a switching transistor T7.
Der Emitter des Stromquellentransistors T6 ist über einen Widerstand R1 mit dem positiven Pol einer Spannungsquelle verbunden. Der Transistor T6, dessen Kollektor mit der Basis des Schalttransistors T7 und dessen Basis mit dem Emitter des Schalttransistors T7 verbunden ist, bietet dem Schalttransistor T7 ständig einen Injektionsstrom an (I2L).The emitter of the current source transistor T6 is through a resistor R1 connected to the positive pole of a voltage source. The transistor T6, whose Collector with the base of the switching transistor T7 and its base with the emitter of the switching transistor T7 is connected, the switching transistor T7 constantly offers one Injection current on (I2L).
Ist der Schalttransistor T5 gesperrt, so fließt der gesamte Kollektorstrom des Stromquellentransistors T6 in die Basis des Schalttransistors T7. Dadurch zieht der Stromquellentransistor T6 die Basis des Schalttransistors T7 auf das Potential #n+1' > welches der logischen 1 entspricht Dies hat zur Folge, daß der Schalttransistor T7 durchschaltet und sein Kollektor nach (logische 0) gezogen wird. Die relativ große Stromverstärkung des Schalttransistors T7 (> 3) sorgt dafür, daß T7 den Strom des Stromquellentransistors T8, dessen Emitter-Kollektorstrecke zwischen dem Emitter des Stromquellentransistors T6 und dem Eingang des Flip-Flops FFm+1 liegt und dessen Basis mit ~n verbunden ist, voll gegen ~n durchschalten kann.If the switching transistor T5 is blocked, the entire collector current flows of the current source transistor T6 into the base of the switching transistor T7. This pulls the current source transistor T6 is the base of the switching transistor T7 to the potential # n + 1 '> which corresponds to the logical 1 This has the consequence that the switching transistor T7 turns on and its collector pulled to (logic 0) will. The relatively large current gain of the switching transistor T7 (> 3) ensures that T7 the current of the current source transistor T8, its emitter-collector path between the emitter of the current source transistor T6 and the input of the flip-flop FFm + 1 and whose base is connected to ~ n, can fully switch through to ~ n.
Ist der Schalttransistor T5 dagegen aktiv (durchgeschaltet), so fließt der Strom des Stromquellentransistors T6 nicht in die Basis des Schalttransistors T7, sondern über den Schalttransistor T5 ab. Dadurch bleibt der Schalttransistor T7 gesperrt und am Eingang des Flip-Flops FFm+1 liegt das Potential ~n+1 (logische 1), welches über den Stromquellentransistor T8 dorthin gelangt.If, on the other hand, the switching transistor T5 is active (switched through), it flows the current of the current source transistor T6 does not flow into the base of the switching transistor T7, but via the switching transistor T5. This leaves the switching transistor T7 blocked and at the input of the flip-flop FFm + 1 there is the potential ~ n + 1 (logical 1), which gets there via the current source transistor T8.
Die Transistoren T5, T6 bilden einen Inverter, denn wenn der Logikblock 10 z. B. eine logische 1 liefert, erscheint am nachfolgenden Logikblock 11 eine logische 0.The transistors T5, T6 form an inverter, because if the logic block 10 z. B. supplies a logical 1, appears on the following logic block 11 logical 0.
T7 invertiert dieses Signal wieder, so daß im Logikablauf keine Verfälschung durch den Prüfausgang eintritt.T7 inverts this signal again so that there is no falsification in the logic sequence enters through the test outlet.
Das Wesen der Erfindung besteht jedoch darin, daß an der Stelle, an der eine Überprüfung der Schaltung durch Auslesen und gegebenenfalls Eingeben eines Prüfsignals erfolgen soll, ein Schaltungsteil vorgesehen ist, welcher die in Gestalt von Potentialniveaus vorliegenden Logikzustände in diesen Logikzuständen zugeordnete Stromwerte umwandelt und diese Stromwerte über einen elektronischen Schalter an den nachfolgenden Logikblock (im Ausführungsbeispiel Logikblock 11) weitergibt. Zur Umwandlung der in Potentialniveaus vorliegenden Logikzustände in entsprechende Stromwerte ist im Ausführungsbeispiel eine sogenannte current hogging-Schaltung vorgesehen und als elektronischer Schalter der Schalttransistor T5.The essence of the invention, however, is that at the point a review of the circuit by reading out and, if necessary, entering a Test signal is to take place, a circuit part is provided, which in the form assigned logic states of potential levels in these logic states Converts current values and these current values via an electronic switch passes on the following logic block (in the exemplary embodiment logic block 11). To convert the logic states present in potential levels into corresponding ones Current values is in the exemplary embodiment a so-called current hogging circuit provided and the switching transistor T5 as an electronic switch.
Die current hogging-Schaltung, die die Potentialniveaus in den Logikzuständen zugeordnete Stromwerte umwandelt, besteht im Ausführungbeispiel aus den Transistoren T2 und T2'> deren Basen miteinander verbunden sind. Die Emitter-Kollektorstrecke des Stromquellentransistors T2 liegt in Reihe zur Emitter-Kollektorstrecke des Schalttransistors T2'.The current hogging circuit showing the potential levels in the logic states converts assigned current values, consists of the transistors in the exemplary embodiment T2 and T2 '> whose bases are connected to one another. The emitter-collector line of the current source transistor T2 is in series with the emitter-collector path of the switching transistor T2 '.
Der Ausgang Q-FFm der Teilerkette wird über die current hogging-Stufe T2/T2' als geschaltete Stromquelle ausgekoppelt. Dabei werden Potentialniveaus in Stromwerte umgewandelt. Ist Q-FFm eine logische 1, so steuert der Stromquellentransistor T2 den in Basisschaltung betriebenen Schalttransistor T2' auf. In diesem Fall kann der vom Transistor T2 angebotenen Strom über den Transistor T2' zum Prüfpin 12 bzw. zum Widerstand#R2 abfließen.The output Q-FFm of the divider chain is via the current hogging level T2 / T2 'decoupled as a switched current source. Potential levels in Converted current values. If Q-FFm is a logical 1, the current source transistor controls T2 the switching transistor T2 'operated in the basic circuit. In this case it can the current offered by transistor T2 via transistor T2 'to test pin 12 or drain to resistor # R2.
Wird der pin 12 nicht von außen beschaltet, so wird durch den Strom von T2' der Schalttransistor T5 aktiviert.If pin 12 is not connected from the outside, the current of T2 'the switching transistor T5 is activated.
Wird dagegen der pin 12 an das Potential Null gelegt, so wird der Schalttransistor T5 gesperrt. Dies bedeutet, daß bei niederohmiger Einspeisung eines Prüfsignals am Prüfpin 12 beliebige Signale in den Logikblock FFm+1 (11) eingespeist werden können, und zwar unabhängig vom logischen Zustand der Vorstufe FFm (10). Dagegen kann bei einer hochohmigen Abfrage am Prüfpin 12 der logische Zustand des Logikblocks FFm (10) ausgelesen werden, und zwar ohne nennenswerte Beeinflussung der Gesamtschaltung.If, on the other hand, pin 12 is placed at zero potential, then the Switching transistor T5 blocked. This means that with a low-resistance feed one Test signal at test pin 12 any signals fed into the logic block FFm + 1 (11) independent of the logic state of the preliminary stage FFm (10). On the other hand, in the case of a high-resistance query on test pin 12, the logic state of the Logic blocks FFm (10) can be read out without any significant influence the overall circuit.
Die Erfindung bietet also die Möglichkeit, Logikblöcke voneinander elektrisch zu trennen und mit einer Leitung das vorhandene Ausgangssignal eines Logikblockes auszulesen und dieses Signal an den Folgeblock ungestört weiterzuleiten. Außerdem ist es mit Hilfe der Erfindung möglich, Signale zu überschreiben, ohne die Funktion vorhergehender Blöcke zu beeinflussen.The invention thus offers the possibility of logic blocks from one another to separate electrically and with a line the existing output signal of a Read out logic block and this signal to the following block undisturbed forward. In addition, it is possible with the aid of the invention to overwrite signals without To influence the function of previous blocks.
Ist das Ausgangssignal Q von FFm = O, so kann der Schalttransistor T2' keinen Strom liefern, weil sein Emitter mit seiner Basis kurzgeschlossen ist. Am Ausgang des Transistors T2' hat man also in Abhängigkeit vom Ausgangssignal Q einen Strom oder keinen Strom (Strom Null).If the output signal Q of FFm = O, the switching transistor T2 'does not supply any current because its emitter is short-circuited to its base. At the output of the transistor T2 'there is thus a function of the output signal Q a stream or no stream (zero current).
Das Ausgangssignal Q von FFm sorgt zusammen mit einer aus den Transistoren T1 und T1' bestehenden zweiten current hogging-Stufe und der aus den Transistoren T3 und T4 bestehenden Stromspiegelschaltung für ein sauberes Schalten von Q'm- Der Stromspiegel versteilert die Signalform am Prüfpin. Mit Hilfe des Stromspiegels wird auch der Zustand Null niederohmig gemacht, was zum einen die Flankensteilheit verbessert und zum anderen die Störbeeinflussung reduziert. Ohne den Stromspiegel wäre die Basis des Schalttransistors T5 im Zustand logisch 0 offen und damit für Störspitzen sehr empfänglich. Durch den Stromspiegel wird dagegen die Basis des Transistors T5 über den Widerstand R2 aktiv auf Null gehalten.The output Q from FFm along with one of the transistors provides T1 and T1 'consisting of the second current hogging stage and that of the transistors T3 and T4 existing current mirror circuit for a clean switching of Q'm- Der Current mirror steepens the signal shape on the test pin. With the help of the current mirror the state zero is also made low-resistance, which on the one hand increases the edge steepness and on the other hand, the interference is reduced. Without the current mirror the base of the switching transistor T5 would be open in the logic 0 state and thus for Glitch very sensitive. By contrast, the current mirror becomes the basis of the Transistor T5 actively held at zero via resistor R2.
Bei der aus dem Stromquellentransistor T1 und dem Schalttransistor T1 r bestehenden zweiten current hogging-Stufe sind ebenfalls die Basen dieser beiden Transistoren miteinander verbunden und ihre Emitter-Kollektorstrecken zueinander in Reihe geschaltet.In the case of the current source transistor T1 and the switching transistor T1 r existing second current hogging level are also the bases of these two Transistors connected to one another and their emitter-collector paths to one another connected in series.
Außerdem besteht eine Verbindung zwischen sämtlichen Basen der vier Transistoren der beiden current hogging-Stufen. Während die Verbindungsleitung des Kollektors des Stromquellentransistors T2 der ersten current hogging-Stufe mit dem Emitter des Schalttransistors T2' der ersten current hogging-Stufe mit dem Ausgang Q von FF verbunden ist, ist die Verbindungsleitung des Kollektors des Stromquellentransistors T1 der zweiten current hogging-Stufe mit dem Emitter des Schalttransistors T1' der zweiten current hogging-Stufe mit dem Ausgang Q von FFm verbunden.There is also a connection between all the bases of the four Transistors of the two current hogging levels. While the connecting line of the Collector of the current source transistor T2 of the first current hogging stage with the Emitter of the switching transistor T2 'of the first current hogging stage with the output Q of FF is connected, is the connection line of the collector of the current source transistor T1 of the second current hogging stage with the emitter of the switching transistor T1 'of the second current hogging stage with the output Q of FFm connected.
Die Basis des als Diode geschalteten Transistors T4 der Stromspiegelschaltung ist bei der Schaltung der Figur 2 mit dem Kollektor des Schalttransistors T1' der zweiten current hogging-Stufe verbunden. Der Kollektor des zweiten Transistors T3 der Stromspiegelschaltung ist mit einem Punkt Q'm verbunden, der in einer Leitung liegt, die den Prüfpin 12 über den Widerstand R2 mit dem Schalttransistor T5 verbindet. Mit dem Punkt m bzw. mit der genannten Leitung ist auch der Kollektor des Schalttransistors T2' der ersten current hogging-Stufe verbunden.The base of the diode-connected transistor T4 of the current mirror circuit is in the circuit of Figure 2 with the collector of the switching transistor T1 ' second current hogging stage connected. The collector of the second transistor T3 the current mirror circuit is connected to a point Q'm, which is in a line which connects the test pin 12 via the resistor R2 to the switching transistor T5. The collector of the switching transistor is also at the point m or with the aforementioned line T2 'connected to the first current hogging stage.
Wie die Figur 3 zeigt, fließt bei der stacked-Technik der Strom, der über den Widerstand Rv einstellbar ist, zunächst in die Ebene #n+2 In dieser Ebene verteilt er sich auf die einzelnen Stromquellen und wird in der Ebene #n+1 wieder gesammelt. Dasselbe wiederholt sich zwischen den Ebenen #n+1 und ~n Auf diese Weise ist es möglich, daß mit ein- und demselben Strom auch alle Gatter der Ebene ~n+1 sowie alle Gatter der Ebene arbeiten können.As FIG. 3 shows, the current flows in the stacked technique, the is adjustable via the resistor Rv, first in level # n + 2 In this level it is distributed to the individual power sources and is again in level # n + 1 collected. The same thing is repeated between levels # n + 1 and ~ n This way it is possible that all gates of the level ~ n + 1 as well as all gates of the level can work.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843406958 DE3406958A1 (en) | 1984-02-25 | 1984-02-25 | Integrated circuit arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843406958 DE3406958A1 (en) | 1984-02-25 | 1984-02-25 | Integrated circuit arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3406958A1 true DE3406958A1 (en) | 1985-09-12 |
| DE3406958C2 DE3406958C2 (en) | 1991-02-28 |
Family
ID=6228874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19843406958 Granted DE3406958A1 (en) | 1984-02-25 | 1984-02-25 | Integrated circuit arrangement |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3406958A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999040448A1 (en) | 1998-02-05 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Connection test method |
-
1984
- 1984-02-25 DE DE19843406958 patent/DE3406958A1/en active Granted
Non-Patent Citations (1)
| Title |
|---|
| US-Z.: IEEE Journal of Solid State Circuits, Vol. SC-10, No.5, October 1975, S.348-352 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999040448A1 (en) | 1998-02-05 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Connection test method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3406958C2 (en) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3888863T2 (en) | BIFET logic circuit. | |
| DE69016947T2 (en) | Test system integrated on a substrate and method for using this test system. | |
| DE1762172C3 (en) | Linking circuit with power transfer switches | |
| DE4017617C2 (en) | Voltage generating circuit with low power consumption and stable output voltage with a small circuit area | |
| DE60019255T2 (en) | Method and device for trimming electronic circuits | |
| DE68925856T2 (en) | Logical Bicmos circuit | |
| DE69814558T2 (en) | High gain amplifier with limited output dynamics | |
| DE69026468T2 (en) | Adaptable gate discharge circuit for power fets | |
| DE69025278T2 (en) | Current detection circuit for MOS power transistor | |
| DE19749521C2 (en) | Bistable flip-flop | |
| DE3042323C2 (en) | Resonant circuit | |
| WO1998038738A1 (en) | Current-limit circuit | |
| DE10050294A1 (en) | PLL | |
| DE2951166C2 (en) | ||
| DE2647569C3 (en) | Pulse generator with switchable output frequency | |
| DE3406958A1 (en) | Integrated circuit arrangement | |
| DE2524044A1 (en) | Universal logic circuit for AND-, OR-, and NOT- operations - has differential transistor pair with input emitter followers with base terminals coupled to earth | |
| DE2805217C3 (en) | Monolithically integrated I2 L circuit for a two-phase shift register | |
| DE10038905C2 (en) | Method for increasing the cutoff frequency in flip-flops | |
| DE19827878A1 (en) | Power supply circuit and power measuring circuit for a fuel cell interconnected system (FCIS) | |
| DE69506920T2 (en) | Interference-resistant arrangement for bias power generation | |
| EP0757254A2 (en) | Integrated circuit | |
| DE3042058C2 (en) | Integrated frequency divider circuit | |
| EP0300440B1 (en) | Reset circuit for microprocessors and counters | |
| DE2626928C2 (en) | Logically controlled interlocking circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8120 | Willingness to grant licences paragraph 23 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |