DE1298317B

DE1298317B - Binaeres Addierwerk

Info

Publication number: DE1298317B
Application number: DEI32228A
Authority: DE
Inventors: Betts Robert
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-11-17
Filing date: 1966-11-12
Publication date: 1969-06-26
Also published as: FR1500697A; US3440413A; GB1131958A

Description

1 2 - ■ ■

Die vorliegende Erfindung bezieht sich auf ein tragssignal aus der nächstniedrigen Wertstelle parbinäres Addierwerk mit zwei Majoritätsschaltungen allel zugeführt erhalten. Die eine dieser Majoritätszur Bildung eines Summensignals und eines Über- schaltungen dient zur Erzeugung des Übertragstragssignals aus zwei Operandensignalen und einem signals für die nächsthöhere Wertstelle und die Übertragssignal von der nächstniedrigen Wertstelle 5 andere zur Bildung des Summensignals. Es ist ferner und mit einer Sperrschaltung, die in Abhängigkeit eine Umkehrschaltung vorgesehen, die an den Einvom Vorliegen eines Übertragungssignals der das gang der übertragsbildenden Majoritätsschaltung an-Summensignal bildenden Majoritätsschaltung ein geschlossen ist und im Fall eines Übertrags der weiteres Eingangssignal zuführt, das zwei der ande- summenbildenden Majoritätsschaltung ein Signal zuren Eingangssignale dieser Schaltung aufhebt. io führt, welches zwei der gleichzeitig an dieser Schal-

Es sind bereits binäre Addierwerke bekannt, die tung anliegenden Eingangssignale unwirksam macht, unter Verwendung von Majoritätsanzeigeschaltungen Bei dieser Anordnung ist es nachteilig, daß zwischen oder kurz »Majoritätsschaltungen« aufgebaut sind den beiden Majoritätsschaltungen eine separate (USA.-Patent 2 999 637). Unter einer Majoritäts- Transistorstufe als Umkehrschaltung benötigt wird, schaltung wird eine mehrere Eingänge und einen 15 die eine zusätzliche Signalverzögerung mit sich Ausgang aufweisende Schwellwertschaltung verstan- bringt. Ein weiterer Nachteil besteht darin, daß die den, deren Ausgangssignal von dem Signalzustand Eingänge der summenbildenden Majoritätsschaltung der Majorität der verschiedenen Eingänge bestimmt asymmetrische Signalgewichte aufweisen, wird, wobei die verschiedenen Signaleingänge zu- Bei einem Addierwerk der gleichen Art (USA.-

meist ein einheitliches Signalgewicht aufweisen. Zum ao Patentschrift 3 043 511) besteht die summenbildende Beispiel kann eine Majoritätsschaltung mit drei Ein- Majoritätsschaltung aus einem Transistor, dessen gangen A, B, C die logische Funktion Basis die beiden Operandenziffernsignale sowie das

Übertragssignal.von der nächstniedrigen Wertstelle d

t — AB + AL· + BC _über widerstände zugeführt werden. Eine entspre- bzw. bei Zwischenschaltung eines invertierenden Ver- 25 chende Transistorschaltung dient zur Erzeugung des stärkers die logische Funktion Übertrags. Um nun für den Fall, daß während der _ ,j. ,- __ Verknüpfung des Eingangssignals ein neuer Übertrag ~~ ~*~ "^ erzeugt wird, zwei der Eingangssignale an der sumbilden. Das vorerwähnte bekannte Addierwerk be- menbildenden Majoritätsschaltung zu kompensieren, nutzt Majoritätsschaltungen der letztgenannten Art. 30 wird das Übertragssignal über ein Widerstandsnetz-Eine erste Majoritätsschaltung erzeugt aus den werk an den Emitter des Transistors der summennegierten Werten der binären Operanden "A_x und "E_x bildenden Majoritätsschaltung zurückgeführt. Auch sowie einem negierten Übertragssignal U_x von der hier weisen die Eingänge der summenbildenden nächstniedrigen Wertstelle ein Übertragssignal C_x+1. Majoritätsschaltung asymmetrische Signalgewichte Eine weitere Majoritätsschaltung erzeugt aus den 35 auf, die wegen der zweiseitigen Steuerung des gleiechten Werten der beiden Operanden A_x, B_x und chen Transistors eine genaue Abstimmung aufeindem negierten Übertrag aus der nächstniedrigen ander erfordern. Um diese Signalanpassung zu er-Wertstelle eine Zwischenfunktion, die zusammen mit zielen und gleichzeitig eine sichere Arbeitsweise zu dem negierten Übertragssignal U_x von der nächst- gewährleisten, ist daher sowohl für die summenniedrigen Wertstelle und dem Übertragssignal C_x+1 40 bildende als auch für die übertragserzeugende Majoaus der ersten Majoritätsschaltung einer dritten Ma- ritätsschaltung je eine zusätzliche Verstärkerstufe joritätsschaltung zugeführt wird, an deren Ausgang vorgesehen. Das der summenbildenden Majoritätsdas binäre Summensignal S_x erscheint. Der Aufwand schaltung zuzuführende, doppelt gewichtete Überdieser Anordnung ist erheblich, da die Eingangs- tragssignal wird vom Ausgang der zusätzlichen Versignale sowohl in echter als auch in negierter Form 45 stärkerstufe der übertragserzeugenden Majoritätsvorliegen müssen und drei Majoritätsschaltungen mit schaltung abgeleitet. In bezug auf den Signalfluß je einem Verstärker benötigt werden. liegen somit die beiden zusätzlichen Verstärkerstufen Ein bekanntes, mit Majoritätsschaltungen arbeiten- in Serie, wodurch wiederum eine zusätzliche Signaldes Addierwerk vermeidet die negierten Eingangs- verzögerung und damit eine längere Additionszeit signale, indem eine Majoritätsschaltung zur Über- 50 erforderlich wird.

tragsbildung und zwei weitere Majoritätsschaltungen Es ist ferner ein Addierwerk bekannt, das mit zwei

zur Summenbildung verwendet werden (deutsche parallelgeschalteten Tunneldioden aufgebaut ist

Auslegeschrift 1169 701). Den summenbildenden (französische Patentschrift 1374 609). Die Eingangs-

Majoritätsschaltungen wird das negierte Übertrags- signalleitungen liegen mit den Tunneldioden in Serie,

signal von der übertragsbildenden Majoritätsschal- 55 und das Summensignal wird an der Kathode der

tung zugeführt. Außerdem erhält die erste der sum- einen Tunneldiode und das Ubertragssignal an der

menbildenden Majoritätsschaltungen die beiden Anode der anderen Tunneldiode abgenommen. Die

Operandensignale in echter Darstellung und die Schaltung arbeitet unter Ausnutzung der Tunnel-

zweite das Übertragssignal von der nächstniedrigen diodenkennlinie teilweise als Majoritätsschaltung,

Wertstelle sowie das Ausgangssignal der ersten 60 wobei einem einzelnen Eingangssignal ein Arbeits-

Majoritätsschaltung in echter Darstellung zugeleitet. punkt vor dem ersten Maximum, zwei Eingangs-

Auch dieses Addierwerk hat den Nachteil, daß drei Signalen ein Arbeitspunkt im Kennliniental und drei

Majoritätsschaltungen pro Ziffernstelle benötigt Eingangssignalen ein Arbeitspunkt auf dem nach

werden. - dem Tal wieder ansteigenden Ast zugeordnet sind.

Ein weiteres bekanntes Addierwerk (deutsche 65 Es ist bei einer derartigen Schaltung eine genaue

Auslegeschrift 1026 996) ist unter Verwendung von Dimensionierung der Eingangssignalamplituden bzw.

nur zwei Majoritätsschaltungen aufgebaut, welche eine Abstimmung dieser Amplituden auf das jeweils

die beiden Operandenziffernsignale sowie das Über- verwendete Tunneldiodenpaar erforderlich, um eine

sichere Einstellung des jeweils richtigen Arbeitspunktes durch die Eingangssignal zu gewährleisten. Außerdem können bei diesem Addierwerksaufbau nicht die eingangs erläuterten, in vielfältigen betriebssicheren Ausführungen erprobten Majoritätsschaltungen verwendet werden.

Aufgabe vorliegender Erfindung ist es, ein mit zwei Majoritätsschaltungen pro Ziffernstelle aufgebautes Addierwerk anzugeben, das unter Vermeidung der Nachteile der bekannten Addierwerke dieser Art einen einfacheren Aufbau und eine schnellere Arbeitsweise gestattet. Gemäß der Erfindung wird dies dadurch erreicht, daß die summenbildende Majoritätsschaltung aus zwei in Zwillingsschaltung betriebenen Tunneldioden besteht, die am gemeinsamen Knotenpunkt die untereinander das gleiche Signalgewicht aufweisenden Signale A_x, B_x und C_x und an den dem Knotenpunkt abgewandten Seiten gemeinsam das Übertragungssignal C_x+1 zugeführt erhalten, das die Tunneldioden entgegengesetzt den Signalen A_x, B_x, C_x mit dem Signalgewicht C_x, C_x vorspannt. Bei einem Addierwerk gemäß der Erfindung werden somit zur Addition von drei Binärziffern zwei Majoritätsschaltungen ohne weitere Zwischenstufen oder zusätzliche Verstärkerstufen verwendet. Hierdurch wird ein einfacherer Aufbau und eine schnellere Arbeitsweise ermöglicht. Da die Majoritätsschaltungen symmetrische Signaleingänge aufweisen, ergeben sich außerdem übersichtliche und leicht nachprüfbare Potentialverhältnisse.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Unteransprüchen ersichtlich. Nachfolgend ist ein Ausführungsbeispiel der Erfindung an Hand von Zeichnungen erläutert. Es zeigt F i g. 1 eine Anwendung der Prinzipien vorliegender Erfindung bei einem binären Paralleladdierwerk, F i g. 2 die zeitlich gestaffelte Ansteuerung der verschiedenen Stufen des Paralleladdierwerkes nach F i g. 1 durch Verwendung zweier Übertragungsleitungen und

F i g. 3 ein detailliertes Schaltbild einer Addierwerkstufe der Anordnung nach Fig. 1.

Die Fig. 1 zeigt einen dreistufigen Addierer, der gemäß den Prinzipien vorliegender Erfindung aufgebaut ist. Eine jede der drei Stufen 10, 11 und 12 weist eine Majoritätsschaltung M 3 auf, die drei Operandeneingänge umfaßt, und eine weitere Majoritätsschaltung M 5, die fünf Operandeneingänge umfaßt. Die Majoritätsschaltungen M 3 der Stufen 10, 11 und 12 sind mit 20, 21 und 22 bezeichnet, während die Majoritätsschaltungen M 5 der Stufen mit 30, 31 und 32 bezeichnet sind. Ein Übertragseingangssignal C₀ der Stufe 10 ist ein gleichbleibend negatives Signal, das den Wert Null darstellt und an eine Leitung 40 angelegt wird, die zu den Majoritätsschaltungen 20 und 30 führt. Binäre Eingangssignale A₀ gelangen zu einer Leitung 41, die ebenfalls an die Majoritätsschaltungen 20 und 30 angeschlossen sind. Des weiteren werden binäre Eingangssignale B₀ an eine Leitung 42 angelegt, die gleichfalls mit beiden Majoritätsschaltungen 20 und 30 verbunden ist. Die Majoritätsschaltung 20 besitzt eine Ausgangsleitung 43, auf der Übertragssignale C₁ auftreten. Diese Signale gelangen einerseits zu zwei verschiedenen Eingängen der Majoritätsschaltung 30 der Stufe 10 und andererseits zu den Majoritätsschaltungen 21 und 31 der nächsthöheren Stufe 11. Das Übertragssignal C₁ ist ein positives Signal, das eine binäre Eins stets dann darstellt, wenn zwei oder mehr Eingänge A₀, B₀ und C₀ positiv sind, d. h. binäre Einsen darstellen. Die Gleichung, nach der das Signal C₁ gebildet wird, lautet

C₁ = M[A₀, B₀,C₀).

Die Majoritätsschaltung 30 von Stufe 10 liefert ein Ausgangssignal auf einer Leitung 44, das einer binären Summenziffer S₀ entspricht. Die Summe S₀ ist ίο eine binäre Eins, wenn drei oder mehr Eingangssignale A₀, B₀, C₀, U₁, C₁ der Majoritätsschaltung 30 positive Signale führen. Die Beziehung, nach der das Summensignal S₀ gebildet wird, lautet

S₀ = M (A₀, B₀,C₀^₁₁O₁).

Die Stufeil empfängt binäre EingangssignaleA₁ und B₁ auf Leitungen 50 und 51, die mit den Majoritätsschaltungen 21 und 31 verbunden sind. Die Majoritätsschaltung 31 liefert ein Ausgangssignal auf eine Leitung 52, das einen Übertrag C₂ darstellt und über Leitung 52 zu den Majoritätsschaltungen 22 und 32 der Stufe 12 gelangt. Das Übertragssignal auf Leitung 52 ist außerdem mit zwei Eingängen der Majoritätsschaltung 31 der Stufe 11 gekoppelt. Der Ausgang der Majoritätsschaltung 31 von Stufe 11 wird durch die Leitung 53 gebildet, auf der Summensignale S₁ auftreten.

Die Stufe 12 empfängt binäre Eingangssignale A₂ und B₂ auf Leitungen 60 und 61, die mit den Majoritätsschaltungen 22 und 32 verbunden sind. Ein Ausgangssignal auf Leitung 62 der Majoritätsschaltung 22 stellt einen Übertrag C₃ dar. Dieser Übertrag wird in nicht gezeigter Weise zur nächsthöheren Addiererstufe übertragen. Außerdem gelangt das Übertragssignal C₃, welches das höchststellige Bit der Summe ist, wenn keine zusätzlichen höherstelligen Addiererstufen vorgesehen werden, zu zwei Eingängen der Majoritätsschaltung 32 der Stufe 12. Das Ausgangssignal der Majoritätsschaltung 32 ist das Summensignal S₂. Die Majoritätsschaltungen 20 bis 22 in den Stufen 10 bis 12 bestimmen den Übertragsausgang in Übereinstimmung mit den jeweiligen Eingangssignalen A_x, B_x und C_x. Ein Übertragsausgangssignal C_x+1 kann folgendermaßen ausgedrückt werden:

C_x+1 = A_xB_x + A_xC_x + B_xC_x.

Wie aus dieser Beziehung zu ersehen ist, ist der Übertrag C_x+1 stets dann eine binäre Eins, wenn zwei oder mehr der Werte A _x, B_x oder C_x Eins sind. Die Majoritätsschaltungen 20 bis 22 in den Stufen 10 bis 12 liefern ein Ausgangssignal, das der Majorität der Eingangssignale entspricht und das, wie aus der obigen Beziehung ersichtlich ist, dem richtigen Übertragssignal zur nächsthöheren Wertstelle entspricht.

Die Majoritätsschaltungen 30 bis 32 in den Stufen 10 bis 12 erzeugen ein Summensignal in Abhängigkeit von den jeweiligen Eingangssignalen A_x, B_x, C_x und C_x+1. Dies geschieht nach der Beziehung:

S^x = A_xE_xC_xC_{x + 1}C_{x + 1} +H_xB_xO_xO_{x + 1}U_{x + 1} + A_xB_xC_xC_{x + 1}C_x+1 + A_xB_xC_xC_{x + 1}C_{x + 1}.

Die Quantität C_x+1 erfüllt eine Umkehrfunktion in den Majoritätsschaltungen 30, 31 und 32 derjenigen Stufen, in der dieser Übertrag erzeugt worden ist, während das gleiche Signal am Eingang der entsprechenden Majoritätsschaltung der nächsthöheren Stufe keine Umkehrfunktion erfüllt. Wenn z. B. das Über-

tragsausgangssignal der Majoritätsschaltung 20 eine binäre Eins ist, so gelangt dieses Signal als eine binäre Eins zur Majoritätsschaltung 31 in Stufe 11. Das gleiche Signal hat jedoch am Eingang der Majoritätsschaltung 30 von Stufe 10 den Effekt, als ob zwei binäre Nullen an den Eingang dieser Schaltung angelegt würden. Das Übertragssignal auf Leitung 43 der Majoritätsschaltung 30 bewirkt daher im wesentlichen eine Umkehrung der Majorität der Ein-

der Ausgangswerte der Majoritätsschaltungen 30, 31, 32 für jede Kombination der Eingangssignale C_x, A_x, B_x, Ό_+χν O_x+1, S_x und C_x+1 dient die nachstehende Tabelle.

*^Cx*	*^Ax*	*^Bx*	*^Cx + t*	*^c₊₁**	*^Sx*	1
1	1	1	O	O	1	1
1	O	1	O	O	O	1
1	1	O	O	O	O	O
1	O	O	1	1	1	1
O	1	1	O	O	O	O
O	O	1	1	1	1	O
O	1	O	1	1	1	O
O	O	O	1	1	O

anderfolgenden Stufen zu geeigneten Zeitpunkten nacheinander wirksam gemacht werden, so daß der zeitliche Abstand zwischen der Betätigung zweier benachbarter Stufen gerade so lang ist, um aus den 5 Eingangssignalen einer jeden Stufe die richtigen Ausgangssignale für die Steuerung der nächsthöheren Stufe abzuleiten. Die Zeit für eine volle Paralleladdition entspricht der Zeit, die notwendig ist für eine Ausbreitung der Übertragssignale durch N Stu-

gäng&A₀, B₀ und C₀ in jedem Fall, ausgenommen io fen. Sie liegt in der Größenordnung von 20Nanodann, wenn die Signale A₀, B₀ und C₀ untereinander Sekunden pro Bit bei Verwendung der gegenwärtig gleich sind. Andererseits liefert die Majoritätsschal- erhältlichen Schaltelemente. Es wurde bereits ausgetung 30 ein Ausgangssignal, das die gleiche Polarität führt, daß die Fig. 2 lediglich die Verwendung einer hat wie die Majorität der Eingangssignale A₀, B₀, C₀, Übertragungsleitung zur impulsweisen Betätigung der C₁, C₁, wobei die Eingangsgröße C₁ durch die Majo- 15 verschiedenen Addierwerkstufen darstellt. Die zeitritätsschaltung 30 invertiert wird. Zur Darstellung liehe Folge der auf diesen Leitungen auftretenden

Impulse kann in bekannter Weise festgelegt werden. Die Fig. 3 gibt ein detailliertes Schaltbild einer der in Fig. 1 dargestellten Addiererstufen an, die 20 untereinander den gleichen schaltungstechnischen Aufbau aufweisen. Bei der dargestellten Stufe handelt es sich um die Stufe 11 von Fig. 1. Die Majoritätsschaltungen 21 und 31 dieser Stufe sind in Fig. 3 durch strichliert gezeichnete Blöcke angege-35 ben, die die gleichen Bezugszeichen tragen. Die Majoritätsschaltung 21 umfaßt drei Widerstände 100, 102 und 103, die zwischen die entsprechenden Eingangsleitungen 43, 50, 51 der Signaleingänge C₁, A₁, B₁ und dem Knotenpunkt zwischen zwei Tunnel-30 dioden 104 und 105 geschaltet sind. Die Tunneldiode 104 wird wirksam bei Anlegen eines positiven Impulses CP₂ an den Anschlußpunkt 106, während zur Die Majoritätsschaltungen 20 bis 22 und 30 bis 32 gleichen Zeit an die Tunneldiode 105 ein negativer in F i g. 1 werden durch Steuerimpulse auf Eingangs- Impuls CP_S über den Anschluß 107 angelegt wird, leitungen 70 bis 75 betätigt. Diese Impulse sind zeit- 35 Wenn die Tunneldioden 104 und 105 durch Anlegen Hch gestaffelt. Ein Taktimpuls CP₁ gelangt zur Ein- positiver und negativer Impulse gleichzeitig erregt gangsleitung 70. Die Dauer dieses Impulses entspricht worden sind, weist das am Knotenpunkt zwischen der Länge einer Additionsoperation. Der nächste den beiden Dioden vorhandene Potential die gleiche Taktimpuls CP₂ gelangt über die Leitung 71 zur Ma- Polarität auf wie die Majorität, d. h. die Mehrzahl joritätsstufe 30 der Stufe 10 und außerdem gleich- 40 der Signaleingänge. Zum Beispiel hat das Ausgangszeitig zur Majoritätsschaltung 21 der Stufe 11. Der signal auf Leitung 52 eine positive Polarität zur Dar-Taktimpuls CP₂ hat eine Länge, die der Dauer der stellung einer binären Eins als Übertrag C₂, wenn die Additionsoperation entspricht. Ein Taktimpuls CP₃ Majorität der Eingangssignale positive Signale sind, wird an die Eingangsleitung 73 der Majoritätsschal- die den Binärwert Eins darstellen. Wenn die Majoritung 31 von Stufe 11 und außerdem an die Eingangs- 45 tat der Eingänge A₁, B₁, C₁ negative Signale sind, die leitung 74 der Majoritätsschaltung 22 von Stufe 12 binäre Nullen darstellen, dann erhält das Ausgangsangelegt. Ein weiterer Taktimpuls CP₄^ gelangt
schließlich zur Eingangsleitung 75 der Majoritätsschaltung 32 von Stufe 12. Ein jeder der Taktimpulse
CP₁ bis CP_t dauert so lange, bis die Summensignale 50
S₀ bis S₂ und das Übertragssignal C₃ gebildet und in
eine nicht gezeigte Speichereinrichtung eingegeben
worden sind. Sobald die Einspeicherung der Summensignale ausgeführt ist, werden die Taktimpulse

CP₁ bis CF₄ beendet. Eine geeignete Anordnung zur 55 puls auf einem Anschluß 114 über einen Widerstand Erzeugung von Taktimpulsen, die die benötigten 115 erregt. Die Tunneldiode 114 wird durch einen Polaritäts- und Zeiteigenschaften aufweisen, ist in negativen Impuls am Anschlußpunkt 116 über einen Fig. 2 dargestellt. Widerstand 117 erregt. Die Leitung52 der Majori-

In F i g. 2 sind die Stufen 10, 11 und 12 von tätsschaltung 21 führt einerseits über einen Wider-F i g. 1 in Verbindung mit einer Übertragungsleitung 60 stand 130 zur Tunneldiode 113 und über einen Wigezeigt. Die Übertragungsleitung kann einem bekann- derstand 131 zur Tunneldiode 114. Der ein Uberten Leitungstyp angehören; sie ist im folgenden Fall tragssignal auf Leitung 52 darstellende Strom wird durch ein Paar paralleler Leitungen 80 und 81 darge- somit aufgeteilt und gelangt zu gleichen Teilen zu stellt. Durch geeignetes Anschalten der parallelen den dem Knotenpunkt abgewandten Seiten der bei-Übertragungsleitung an eine Stromquelle werden Im- 65 den Tunneldioden 113 und 114. Die Eingangssignale pulse geeigneter Polarität in der richtigen zeitlichen A₁, B₁ und C₁ gelangen über Widerstände 110 bis Abstufung erhalten. Die beschriebene Additionsein- 112 zu dem Knotenpunkt zwischen den Tunneldioden richtung arbeitet quasi-asynchron, indem die aufein- 113 und 114. Die Widerstände 110 bis 112 haben

signal auf Leitung 52 ebenfalls eine negative Polarität, die anzeigt, daß der Übertrag C₂ eine binäre
Null ist.

Die Majoritätsschaltung 31 in F i g. 3 besteht aus
Widerständen 110 bis 112, die zwischen den Signaleingängen S₁, A₁ und C₁ und dem Knotenpunkt von
zwei Tunneldioden 113 und 114 angeordnet sind.
Die Tunneldiode 113 wird durch einen positiven Im-

Widerstandswerte R und die Widerstände 130 und 131 haben den gleichen Widerstandswert R. Ein Signal auf der Leitung 52 bildet über die Widerstände 130 und 131 einen Umkehrsteuerstrom zu den dem Knotenpunkt entgegengesetzten Seiten der Tunneldioden 113 und 114 aus, welcher eine Umkehrung der Polarität der Signalmajorität aus den Signalen A₁ B₁ und C₁ für alle Fälle bewirkt, ausgenommen, die Signale A₁, B₁ und C₁ weisen die gleiche Polarität auf. Die Majoritätsschaltung 31 von F i g. 3 kann daher als eine Schaltung betrachtet werden, in welcher die Polarität des Übertragssignals C₂ zu einem Signal C₂ umgewertet wird und in welcher ein Ausgangssignal S₁ erzeugt wird, das die gleiche Polarität aufweist, wie die Mehrzahl der Eingangsgrößen A₁, B₁, C₁, C₂ und C₂. Es ist daraus ersichtlich, daß das Ausgangssignal der Majoritätsschaltung 31 auf Leitung 53 die richtige Summenziffer S₁ für alle möglichen Kombinationen der Eingangssignale A₁, B₁ und C₁ darstellt.

Claims

Patentansprüche:

1. Binäres Addierwerk mit zwei Majoritätsschaltungen zur Bildung eines Summensignals (S_x) und eines Übertragssignals (C_x+1) aus zwei Operandensignalen (A_x, B_x) und einem Übertragssignal (C_x) von der nächstniedrigen Wertstelle und mit einer Sperrschaltung, die in Abhängigkeit vom Vorliegen eines Ubertragssignals (C_x+1) der das Summensignal (S_x) bildenden Majoritätsschaltung ein weiteres Eingangssignal zuführt, das zwei der anderen Eingangssignale dieser Schaltung aufhebt, dadurch gekennzeichnet, daß die summenbildende Majoritätsschaltung aus zwei in Zwillingsschaltung betriebenen Tunneldioden (113, 114) besteht, die am gemeinsamen Knotenpunkt die untereinander das gleiche Signalgewicht aufweisenden Signale (A_x, B_x und C_x) und an den dem Knotenpunkt abgewandten Seiten gemeinsam das Übertragssignal (C_x+1) zugeführt erhalten, das die Tunneldioden entgegengesetzt den_Signalen (A_x, B_x, C_x) mit dem Signalgewicht (Qc, C^) vorspannt.

2. Binäres Addierwerk nach Anspruch 1, dadurch gekennzeichnet, daß die summenbildende Majoritätsschaltung (31) durch entsprechende Steuerimpulse gegenüber der übertragserzeugenden Majoritätsschaltung (20) der gleichen Addierwerkstelle zeitlich verzögert, aber gleichzeitig mit der übertragserzeugenden Majoritätsschaltung (21) der nächsthöheren Addierwerkstelle zur Wirkung gebracht wird.

3. Binäres Addierwerk nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zur Steuerung der Addierwerkstellen eines Paralleladdierwerkes zwei Übertragungsleitungen (80, 81) vorgesehen sind, von denen die eine parallel mit allen übertragserzeugenden Majoritätsschaltungen (20 bis 22) und die andere parallel mit allen summenerzeugenden Majoritätsschaltungen (30 bis 32) verbunden ist, und daß die Steuerung der Majoritätsschaltungen durch je einen sich in Übertragstransportrichtung in den Übertragsleitungen ausbreitenden Impuls erfolgt, wobei der Impuls in der den summenerzeugenden Majoritätsschaltungen zugeordneten Übertragsleitung etwa um die Signaldurchlaufdauer der übertragserzeugenden Majoritätsschaltung gegenüber dem Impuls in der anderen Übertragungsleitung verzögert ist.

4. Binäres Addierwerk nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Steuersignaleingänge (114, 116) und die Eingänge für das Übertragssignal (C_x+1) der summenbildenden Majoritätsschaltung (31) durch je einen Widerstand (115, 117) voneinander getrennt sind.

Hierzu 1 Blatt Zeichnungen 909526/316