DE1096087B - Binaerer Reihenaddierer - Google Patents

Description

Die Erfindung bezieht sich auf einen binären Reihenaddierer und insbesondere auf eine vorteilhafte Übertrag-Schaltung, die in solchen Reihenaddierern Verwendung finden kann.

Es besteht in der Technik immer der Wunsch, möglichst viele Funktionen mit möglichst geringen Mitteln auszuführen. So ist es bekannt, eine »Ausschließliche-ODER«- Schaltung aus nur zwei Transistoren aufzubauen, von denen jeder ein UND-Gatter mit einem normalen und einem Inhibitionseingang bildet. Ein binärer Halbaddierer läßt sich durch eine »Ausschließliche-ODER«- Schaltung (zum Erzeugen der Teilsumme AB' + A¹B) und ein UND-Gatter (zum Erzeugen des Teilübertrages A B) darstellen. Ein vollständiger binärer Reihenaddierer besteht bei einer bekannten Anordnung aus zwei Halbaddierern, bei denen die Ausgänge der beiden UND-Gatter an einem ODER-Gatter zusammengefaßt und dessen Ausgang mit einem Verzögerungsglied verbunden wird, das zur Verzögerung des Übertrags dient. Die beiden Eingangssignale werden an die erste »Ausschließliche-ODERe-Schaltung und das erste UND-Gatter angelegt. Das Ausgangssignal des Verzögerungsgliedes wird an den einen Eingang des zweiten UND-Gatters geführt, an dessen anderen Eingang das Ausgangssignal der ersten »Ausschließlichen-ODERfl-Schaltung angelegt ist. Das Ausgangssignal des Verzögerungsgliedes bildet auch zusammen mit dem Ausgangssignal der ersten »Ausschließlichen-ODERfl-Schaltung die beiden Eingangssignale für die zweite »Ausschließliche-ODER«- Schaltung, an deren Ausgang die Endsumme erscheint. Zur Bildung des zu verzögernden Übertrags ist somit eine Schaltung aus zwei UND- und einem ODER-Gatter erforderlich. Da es sich dabei um Gatter mit normalen Eingängen handelt, ist es nicht möglich, diese Funktion durch nur jeweils ein Element zu realisieren. Es sind deshalb insgesamt mindestens sechs Dioden, Trioden oder Transistoren und drei Widerstände erforderlich.

Die Erfindung hat sich nun die Aufgabe gestellt, diese Übertrag-Schaltung weitgehend zu vereinfachen. Dabei macht sie sich zunutze, daß es, wie schon erwähnt, möglich ist, mit einem einzigen Element ein UND-Gatter mit einem normalen und einem Inhibitionseingang zu bilden. Hierzu eignen sich besonders Transistoren, da bei diesen keine besonderen Vorkehrungen für die Einstellung der Schaltpegel getroffen werden müssen, die normalerweise in Geräten mit solchen Schaltungen herrschen. Die Anwendung dieser Ein-Transistor-UND-Gatter ist jedoch erst nach verschiedenen weiteren Vorkehrungen möglich, durch die es gelingt, den bekannten Addierer vorteilhaft für diese Gatter umzubilden. Zum ersten werden die Eingangssignale für das erste UND-Gatter nicht beide vor, sondern eines vor und eines hinter der ersten »Ausschließlichen-ODER«-Schaltung abgegriffen, zum zweiten wurde als Verzögerung ein Flip-Flop

Anmelder:

The National Cash Register Company,
Dayton, Ohio (V. St. A.)

Vertreter: Dr. A. Stappert, Rechtsanwalt,
Düsseldorf, Feldstr. 80

Beanspruchte Priorität:
V. St. v. Amerika vom 3. Dezember 1956

verwendet. Ein Flip-Flop zur Speicherung des Übertrags ist bei anderen Reihenaddierern an sich bekannt, doch für diese spezielle Art von Reihenaddierern nicht üblich, da die bekannte Anordnung nur noch komplizierter würde. Bei dem binären Reihenaddierern nach der Erfindung bildet eine erste »Ausschließliche-ODER«- Schaltung die Teilsumme der beiden jeweiligen binären Eingangsziffern, während die zweite gemäß der Teilsumme und dem Zustand eines Übertrag-Flip-Flops die Endsumme bildet. Das Übertrag-Flip-Flop wird von einer Übertrag-Schaltung gesteuert, in der erfindungsgemäß der Emitter eines ersten ein UND-Gatter mit einem Normal- und einem Inhibitionseingang bildenden Transistors an den Addierereingang, dessen Basis und der Emitter eines zweiten ein ebensolches UND-Gatter bildenden Transistors an den Ausgang der ersten »Ausschließlichen-ODERe-Schaltung und die Basis des zweiten Transistors an den Null-Ausgang des Flip-Flops angeschlossen sind und daß der Ausgang des einen Transistors direkt und der des anderen über einen Richtleiter mit dem gemeinsamen Belastungswiderstand zur Steuerung des Flip-Flops zu einem ODER-Gatter zusammengeschlossen sind, so daß der erste Transistor das Flip-Flop bei gleichzeitigem Anlegen zweier Ziffernsignale an den Addierer in den »Übertrag«-Zustand tastet und der zweite das Flip-Flop in diesem Zustand hält, wenn es einen Übertrag speichert und wenn gleichzeitig nur ein Ziffernsignal auftritt.

Durch diese Anordnung ergibt sich somit eine Übertrag-Schaltung, die sich durch die geringe Anzahl der in ihr verwendeten Elemente, nämlich nur zwei Transistoren, eine Diode und ein Widerstand, und durch die damit

009 680/275

3 4

gegebene sichere Arbeitsweise vorteilhaft von bekannten nung, d. h., er weist im wesentlichen 0 Volt auf, sobald

Anordnungen unterscheidet. entweder Transistor 12 oder Transistor 13 leitend ist. Es

Die Erfindung wird nachstehend durch ein Ausführungs- sei darauf hingewiesen, daß während des Zeitraumes, in

beispiel an Hand von Zeichnungen erläutert, und zwar welchem Transistor 12 infolge der Tatsache, daß A₁ hohe

zeigt 5 und B₁ niedrige Spannung aufweisen, leitend ist, der

Fig. 1 ein Schaltschema einer bevorzugten Ausführungs- Transistor 13 abgeschaltet ist, weil dessen Basis 14 mit

form des Gatterstromkreises, der hohen Spannung von A₁ und dessen Emitter mit der

Fig. 2 ein Schema eines den Gatterstromkreis der niedrigen Spannung von B₁ verbunden ist. Andererseits

Fig. 1 benutzenden Addierstromkreises und wird während des Zeitraumes, in welchem der Transistor

Fig. 3 ein Schaubild der an verschiedenen Punkten des io 13 infolge der Tatsache, daß A₁ niedrige und B₁ hohe

Addierstromkreises während der Betätigung desselben Spannung aufweisen, leitend ist, der Transistor 12 abge-

auftretenden Kurvenformen, schaltet. Es ist zu erkennen, daß, wenn A₁ und B₁ beide

Der Stromkreis der Fig. 1 enthält zwei p-n-p-Tran- hohe bzw. niedrige Spannung aufweisen, keiner der

sistoren 12 und 13, welche auf den Polen 20 und 21 Transistoren 12 oder 13 zu leiten vermag, weil deren

zugeführte binäre Signale ansprechen. Der Pol 20 ist mit 15 Emitter und Basen an der gleichen Spannung liegen,

der Basis 14 des Transistors 13 über einen Strom- Unter diesen letzteren Bedingungen fließt kein Strom

begrenzungswiderstand 26 und außerdem noch unmittel- über Widerstand 28, und der Verbindungspunkt 25 weist

bar mit dem Emitter 15 des Transistors 12 verbunden. die niedrige Spannung des Pols 24 auf, d. h., der Ausgangs-

Der Pol 21 ist mit der Basis 16 des Transistors 12 über pol 23 befindet sich auf der niedrigen Spannung von

einen Strombegrenzungswiderstand 27 und außerdem 20 — 8 Volt.

unmittelbar mit dem Emitter 17 des Transistors 13 ver- Aus obigem geht hervor, daß dadurch, daß die an den bunden. Die Kollektoren 18 und 19 der Transistoren 12 Basen jeder der Transistoren vorhandenen Signale an die bzw. 13 sind an einen Verbindungspunkt 25 angeschlossen, Emitter der anderen Transistoren angelegt werden, jeder der seinerseits mit einem — 8-Volt-Pol 24 über einen der Transistoren in seinem Leitzustand eine der zwei Widerstand 28 verbunden ist. Ein Ausgangspol 23 ist 25 UND-Kombinationen einer ausschließlichen ODER-ebenfalls am Verbindungspunkt 25 angeschlossen. Wie Funktion erzeugt. Dadurch werden Widerstände, wie sie die Zeichnung zeigt, können als Zifferneingangssignale für die bekannten UND-Gatter verwendet werden, überfür die Pole 21 und 22 z. B. die Ausgangssignale A₁ und flüssig. Da diese UND-Gatterwiderstände fehlen und eine S₁ der Flip-Flops A1 bzw. Bl dienen. Verstärkung durch die Transistoren 12 und 13 stattfindet,

Es ist in der Rechenanlagentechnik grundsätzlich 30 so daß die verteilten Kapazitäten schnell aufgeladen

bekannt, daß ein Stromkreis, welcher eine ausschließliche werden, kann der einen Teil des ODER-Gatters bildende

ODER-Funktion ausübt, einen Teil einer Additions- Widerstand 28 einen sehr niedrigen Wert aufweisen, wo-

operation durchführt, indem er zwei binäre Eingangs- durch Impulse mit einer kurzen Anstiegs- und Abfallzeit

signale addiert und ein »Eins«-Ausgangssignal nur dann erzeugt werden.

erzeugt, wenn eines der binären Eingangssignale »Eins« 35 Das erfindungsgemäße Netzwerk erfüllt die Funktion

und das andere der Signale »Null« ist; diese Bedingungen eines bekannten »Halbaddierers«.

können mittels der Boolschen Algebra durch den Aus- Der in Fig. 2 gezeigte Addierstromkreis enthält logische

druck [A₁ B₁ + A₁ B₁) dargestellt werden. Es ist in Gatterkreise 39 und 40, wie sie in Fig. 1 gezeigt und

Fig. 1 zu ersehen, daß der erfindungsgemäße Stromkreis beschrieben wurden, sowie einen einen »Übertrag« er-

nur die beiden binären Eingangssignale A₁ und B₁ 40 zeugenden Stromkreis 41 und dazugehörige Stromkreise,

benötigt, die von den Flip-Flops A1 bzw. B1 geliefert Der sich aus Transistoren 42 und 43 zusammensetzende

werden, ohne daß zusätzlich noch die Komplemente Stromkreis 39 weicht von dem in Fig. 1 gezeigten dadurch

dieser Signale gebildet werden müssen. Dies geht noch ab, daß eine Spannung von -20VoIt an einen Pol 54

deutlicher aus der folgenden Beschreibung hervor, in eines Arbeitswiderstandes 58 angelegt wird. Außerdem

welcher der obengenannte Ausdruck der Boolschen 45 ist eine Begrenzungsdiode 49 angeordnet, welche zum

Algebra einer ausschließlichen ODER-Funktion jedesmal Begrenzen der Spannung des Verbindungspunktes 55 auf

dann Erfüllung findet, wenn die beiden Eingangsaus- — 8 Volt dient. Beim Stromkreis 39 wird ein Ziffern-

driicke voneinander abweichen, d. h. wenn der eine eingangssignal A₁ an den Emitter 45 des Transistors 42

Eingang hohe und der andere Eingang niedrige Spannung und an die Basis des Transistors 43 und ein Ziffern-

aufweist. In dem erfindungsgemäßen Stromkreis wird die 50 eingangssignal B₁ an den Emitter 47 des Transistors 43

Ziffer »1« durch den Spannungspegel 0 Volt und die und an die Basis 44 des Transistors 42 angelegt. Aus der

Ziffer »0« durch den Spannungspegel—8 Volt dargestellt. vorangegangenen Beschreibung ging hervor, daß bei

Die Wirkungsweise dieses Stromkreises wird nunmehr dieser Anordnung das Signal (A₁ B₁ +A₁B₁) auf dem

im einzelnen beschrieben. Die Transistoren 12 und 13 Ausgangsleiter 59 des Stromkreises 39 jedesmal dann hohe

bilden jeweils eines der Produkte des Ausgangssummen- 55 Spannung aufweist, wenn die Zifferneingänge A₁ und B₁

signals (A₁ B₁ +A₁B₁). Ist somit der Eingang A₁ auf verschiedene Werte aufweisen.

hoher Spannung und der Eingang B₁ auf niedriger Der sich aus Transistoren 74 und 75 zusammen-

Spannung, so weist der Verbindungspunkt 25 hohe setzende Stromkreis 40 gleicht dem Stromkreis 39. Hier

Spannung (OVoIt) auf als Ergebnis dessen, daß Strom ist jedoch der Ausgangsleiter 59 des Stromkreises 39 mit

vom Emitter 15 zum Kollektor 18 des Transistors 12 und 60 der Basis 79 des Transistors 74 und dem Emitter 73 des

über Widerstand 28 zum Pol 24 fließt. Diese hohe Transistors 75 verbunden. Der andere Eingang des

Spannung am Verbindungspunkt 25 zeigt das UND- Stromkreises 40 führt ein Übertragsziffernsignal C₁ und

Signal A₁B₁ an. Ist der Eingang A₁ auf niedriger und ist mit der Basis 80 des Transistors 75 und dem Emitter

der Eingang B₁ auf hoher Spannung, dann befindet sich 81 des Transistors 74 verbunden. Die Spannung auf

der Verbindungspunkt 25 auf hoher Spannung (OVoIt) 65 einem Ausgangsleiter 85 des Stromkreises 40, welche

als Ergebnis dessen, daß Strom vom Emitter 17 zum durch den Stromfluß über einen Widerstand 82 bestimmt

Kollektor 19 des Transistors 13 und über Widerstand 28 wird, stellt ein Summenziffernsignal S₀ dar.

zum Pol 24 fließt. Diese hohe Spannung am Verbindungs- Der sich aus Transistoren 89 und 90 zusammen-

punkt25 zeigt das UND-Signal ^'S₁ an. Demgemäß setzende Übertragstromkreis 41 weicht von den anderen

befindet sich der Verbindungspunkt 25 auf hoher Span- 70 Stromkreisen dadurch ab, daß er drei Signaleingänge

1 Ui7O UO /

5 6

aufweist. Einer dieser Eingänge ist der Leiter 91, welcher Die Arbeitsweise dieses Volladdier-Stromkreises wird mit dem Ausgangsleiter 59, mit dem Emitter 92 des nunmehr beschrieben. Es wird vorausgesetzt, daß dieser Transistors 89 und der Basis 93 des Transistors 90 in Stromkreis als Serienaddierer für zwei Binärziffern Verbindung steht. Der zweite dieser Eingänge kommt arbeitet, wobei eine Binärziffer durch das Signal A₁ und vom Cl-Flip-Flop und ist an eine Basis 94 des Tran- 5 die andere Binärziffer durch das Signal B₁ dargestellt sistors89 angeschlossen. Auf dem dritten Eingang wird wird. Es ist dabei zu berücksichtigen, daß die durch das Signal B₁ dem Emitter 95 des Transistors 90 züge- das Signal C₁ erzeugte Übertragziffer das Ergebnis der führt. Auf einem mit einem Verbindungspunkt 96 ver- Addition während der vorangegangenen Zeitgeberperiode bundenen Ausgangsleiter 97 des Stromkreises 41 erscheint ist. Die erzeugten Ausgangssignale sind die Summendas »Neuer-Ubertrag«-Ziffemsignal C₀ während einer io ziffer S₀ und die Übertragziffer C₀. Das Übertragjeden Zeitgeberperiode des Addiervorganges. Das ge- signal C₀ wird im Flip-Flop Cl am Ende einer jeden nannte Signal wird nach Verzögerung in den Addier- Zeitgeberperiode eingespeichert, so daß es das Eingangsstromkreis als »Alter-Übertrag«-Ziffernsignal C₁ während Übertragsignal C₁ für die Addition während der nächsten der folgenden Zeitgeberperiode zurückgeführt. Um das Periode darstellt. Werden A₁ und B₁ dem Stromkreis 39 »Neuer-Übertrag«-Signal C₀ zu verzögern, ist der Aus- 15 zugeführt, dann weist das Signal des Ausgangsleiters 59 gangsleiter 97 über einen Leiter 97 a zwecks Steuerung hohe Spannung auf, sobald das eine oder das andere eines echten Eingangs eines Gatters 98 des Speicher- der UND-Signale (A₁ B₁ +A₁B₁) echt ist bzw. auf Flip-Flops C1 angeschlossen. hoher Spannung steht, so wie es für den Stromkreis

Der Leiter 97 a ist ferner mit der Basis 101 eines der Fig. 1 zutraf. Somit befindet sich Verbindungs-

p-n-p-Transistors 100, dessen Emitter 102 geerdet ist, 20 punkt 55 im wesentlichen auf hoher Spannung (0 Volt),

verbunden. Der Kollektor 103 des Transistors 100 ist wenn entweder der Transistor 42 leitet und das UND-

über einen Arbeitswiderstand 104 mit der —20-Volt- Signal [A₁B₁) bildet oder wenn der Transistor 43 leitet

Quelle verbunden. Auf einem Ausgangsleiter 108 er- und das UND-Signal (A₁ ¹B₁) bildet. Der Verbindungs-

scheint das komplementäre »Neuer-Übertrag«-Signal C₀', punkt 55 befindet sich auf niedriger Spannung (— 8 Volt),

das auf — 8 Volt durch eine Diode 105 begrenzt wird. 25 wenn keiner der Transistoren leitend ist. Es ist noch

Dieses Signal dient zum Steuern eines unechten Eingangs zu beachten, daß die Spannung des Verbindungspunktes 55

eines Gatters 99 des Flip-Flop-Kreises Cl. Somit wird, wegen der Begrenzungsdiode 49 niemals unter —8VoIt

wie es in der Technik an sich schon bekannt ist, entweder absinken kann.

das Gatter 98 oder 99 während einer jeden Zeitgeber- Der Stromkreis 40 erzeugt eine ausschließliche ODER-periode P des Addiervorganges geöffnet, was ermöglicht, 30 Funktion unter dem Ansprechen auf das am Ausgang 59 daß ein Zeitgeberimpuls den Flip-Flop Cl triggert und des Stromkreises 39 entstehende Signal (A₁ B₁ +A₁B₁) dadurch die Übertragsziffer am Ende der Zeitgeber- und auf das auf dem echten Ausgang des Flip-Flops Cl Impulsperiode gespeichert wird. Die echten und unechten erscheinende Übertragsignal C₁. Die Transistoren 74 Signale C₁ und C₁' des Flip-Flops C1 werden den Ein- bzw. 75 erzeugen einen UND-Ausdruck der Summengängen der Stromkreise 40 bzw. 41, wie bereits beschrieben, 35 gleichung S₀, wobei der Transistor 74 das UND-Signal zugeführt. (^₁'B₁-M₁B₁')'C₁ und der Transistor 75 das UND-

Im Übertragstromkreis 41 ist eine Diode 110 im Signal (A₁ B₁ + A₁ B₁) C₁ bildet. Jeder Transistor führt Kollektorweg des Transistors 89 angeordnet. Diese Diode hohe Spannung auf seinem Kollektor, sobald er leitet, 110 verhindert ein Zurückfließen des Stromes über den und zwar in einer Weise, wie sie auch für den Strom-Transistor 89, sobald der Transistor 90 leitet. Es sei 40 kreis 39 zutraf. Somit stellen die Stromkreise 39 und 40 bemerkt, daß diese Diode bei den Stromkreisen 39 und 40 die Summengleichung S₀ dar und erzeugen die die nicht erforderlich ist, weil dort jeweils einer der zwei Summenziffern darstellenden Kurvenformen.
Signaleingänge mit der Basis des einen Transistors und Um ein Übertragsignal C₀ als das Ergebnis der Addition mit dem Emitter des anderen Transistors verbunden ist, zu erzeugen, ist ein Übertragstromkreis 41 angeordnet, wodurch erreicht wird, daß der eine Transistor gesperrt 45 welcher gemäß der logischen Gleichung für das Übertragwird, sobald der andere leitet. signal C₀ aufgebaut ist. Die Eingangssignale für diesen

Da logische Gleichungen dem Fachmann bekannt sind, Stromkreis werden durch das auf dem Ausgangsleiter 59

werden sie hier als Hilfsmittel zur Erklärung der Strom- des Stromkreises 39 erzeugte Signal (A₁ B₁ +A₁B₁)

kreisanordnung und der Arbeitsweise des Addier-Netz- dargestellt, welches über den Leiter 91 der Basis 93 des

Werkes verwendet. 50 Transistors 90 und dem Emitter 92 des Transistors 89

Die Summengleichung lautet: zugeführt wird. Das Eingangssignal B₁ wird außerdem

c — (a ' η ι α RMr'j_M'R_i_4 r 'vr dem Emitter 95 des Transistors 90 und das Signal C₁',

welches von dem unechten Ausgang des Ubertrag-

während die Übertraggleichung lautet: Flip-Flops C1 herrührt, der Basis 94 des Transistors 89

r ι δ ' Tt α- δ r'\'r j_i<) 'R j_ j r '\ r 55 zugeführt. Somit bildet ieder dieser Transistoren eines

G₀ -^₁ B_{1 +} A₁B₁) B_{1 +} (A₁ B_{1 +} A₁B₁)C₁. ^ _UND__{Signale {Ai}'^₁ + A₁ B₁') C₁ oder (^₁'B₁

Obige Gleichungen seien so interpretiert, daß, wenn + A₁B₁)¹B₁ auf dem Ausgangsleiter 97 infolge des die A₁- und Bj-Eingänge wertmäßig nicht abweichen Stromflusses über den Arbeitswiderstand 109.
und der Β-,-Eingang eine »Eins« darstellt, der erste Zwecks weiterer Erläuterung der Wirkungsweise des UND-Ausdruck (A₁ B_{1 +}A₁B₁)'B₁ in der Übertrag- 60 Addierstromkreises wird auf Fig. 3 Bezug genommen, gleichung C₀ besagt, daß der ^4_X-Eingang ebenfalls eine welche die Kurvenformen zeigt, die die Serienaddition »Eins« darstellt. Dies bedeutet mit anderen Worten, daß, der durch Signale A₁ und B₁ dargestellten Ziffern erwenn A₁ und B₁ beide »Eins« darstellen, dann eine läutern. Während einer jeden der Perioden P₁, P₂ usw. Übertragziffer »Eins« erzeugt wird. Der zweite UND- werden die durch Signale A₁ und B₁ dargestellten Ziffern Ausdruck (^₁' B₁ + A₁ B₁) C₁ in der Übertraggleichung C₀ 65 zu der durch das Signal C₁ der vorangegangenen Periode ist dann so zu verstehen, daß, wenn A₁ und B₁ wertmäßig dargestellten Übertragziffer addiert, so daß sich die durch abweichen, einer der Eingänge gleich einer »Eins« sein Signal S₀ dargestellte Summenziffer und eine durch muß, und wenn die »Alter-Übertrag«-Ziffer ebenfalls eine Signal C₀ dargestellte »Neuer-Ubertrag«-Ziffer ergibt. »Eins« ist, dann muß auch der »neue Übertrag« eine »Eins« Wie bereits erwähnt, wird das Signal C₀ durch den Flipsein. 70 Flop C1 verzögert, wodurch es als Signal C₁ zu den

anderen EingangszifEern während der nachfolgenden Periode addiert wird. Somit bedeuten die durch Kurvenformen A₁ und U₁ während der Periode P₁ dargestellten Ziffern eine »Eins«, während die durch C₁ dargestellte Ziffer eine »Null« bedeutet. Somit hat das Signal (A₁ B₁ + A₁B₁) auf dem Ausgangsleiter 59 des Stromkreises 39 die Bedeutung »Null«. Unter diesen Bedingungen leitet weder Transistor 74 noch Transistor 75 des Stromkreises 40 und daher sind sowohl (A₁ B₁ + A₁ B₁) C₁ als auch (A₁ B₁ + A₁ B₁)'C₁ auf niedriger Spannung, was die »Null« darstellende Summe S₀ zum Ergebnis hat. Da der Transistor 89 des Übertragstromkreises 41 nicht leitet und sich daher (A₁ B₁ +A₁B₁)C₁ auf niedriger Spannung befindet, aber (A₁ B₁ +A₁B₁)'B₁ sich auf hoher Spannung befindet, so ergibt sich, daß das »Neuer-Übertrag«-Signal C₀ gleich der »Eins« ist. Demgemäß öffnet sich am Ende der Periode P₁ das Gatter am Flip-Flop Cl, so daß der Zeitgeberimpuls den Flip-Flop Cl in den »Eins«-Zustand triggert.

Während der Periode P₂ stellt die durch A₁ dargestellte Ziffer »Null« und die durch B₁ dargestellte Zitier »Null« dar. Die durch C₁ dargestellte Ziffer hat den Wert »Eins«, da der durch die Addition während der Periode P₁ erzeugte Übertrag C₀ eine »Eins« war. Demgemäß befindet sich das Signal (A₁ B₁ + A₁ B₁) auf niedriger Spannung, und daher ist auch das Signal (A₁ B₁ + A₁B₁) C₁ auf niedriger Spannung. Für diese Bedingungen ist der Transistor 74 leitend, und daher befindet sich das UND-Signal (A₁ B₁ + A₁B₁)' C₁ auf hoher Spannung, so daß die Summe S₀ »Eins« bedeutet. Außerdem ist das Signal (A₁ B₁ + A₁B₁)' B₁ auf niedriger Spannung und (A₁ B₁ +A₁B₁)C₁ ist ebenfalls auf niedriger Spannung, was für den Übertrag C₀ die Bedeutung »Null« hat. Der Übertrag C₀ wird im Flip-Flop Cl durch den durchgelassenen Zeitgeberimpuls am Ende der Periode P₂ gespeichert, d. h., der Flip-Flop Cl wird in den »Null«- Zustand getriggert.

Während der Periode P₃ bedeutet die durch A₁ dargestellte Ziffer eine »Eins«, die durch B₁ dargestellte Ziffer eine »Null« und die durch C₁ dargestellte Ziffer eine »Null«. Somit bedeutet S₀ »Eins« und C₀ »Null«.

Endlich bedeuten während der vierten Periode P₄ die durch A₁B₁ dargestellten Ziffern sämtlich »Null«, so daß die Summenziffer S₀ eine »Null« und die »Neuer-Übertrag«- Ziffer C_n ebenfalls eine »Null« bedeutet.

Claims (2)

PaTENTANSPKÜCHE:

1. Binärer Reihenaddierer mit einer ein »Übertrag«- Flip-Flop steuernden »Übertrag«-Schaltung und zwei »Ausschließlichen-ODERe-Schaltungen, von denen der erste die Teilsumme der beiden jeweiligen binären Eingangsziffern und der zweite gemäß der Teilsumme und dem Zustand des Flip-Flops die Endsumme bildet, dadurch gekennzeichnet, daß in der »Übertrag«- Schaltung (41) der Emitter (95) eines ersten ein UND-Gatter mit einem Normal- (Emitter 95) und einem Inhibitionseingang (Basis 93) bildenden Transistors (90) an den einen Addierereingang (z. B. S₁), dessen Basis (93) und der Emitter (92) eines zweiten ein ebensolches UND-Gatter bildenden Transistors (89) an den Ausgang der ersten »Ausschließlichen-ODER«- Schaltung (39) und die Basis (94) des zweiten Transistors (89) an den Null-Ausgang (C₁') des Flip-Flops angeschlossen sind und daß der Ausgang des einen Transistors (90) direkt und der des anderen (89) über einen Richtleiter (110) mit dem gemeinsamen Belastungswiderstand zur Steuerung des Flip-Flops zu einem ODER-Gatter zusammengeschlossen sind, so daß der erste Transistor (90) das Flip-Flop (Cl) bei gleichzeitigem Anlegen zweier Ziffernsignale an den Addierer in den »Übertrag«-Zustand tastet und der zweite (89) das Flip-Flop (C 1) in diesem Zustand hält, wenn es einen Übertrag speichert und wenn gleichzeitig nur ein Ziffernsignal (^I₁) auftritt.

2. Reihenaddierer nach Anspruch 1, dadurch gekennzeichnet, daß das Übertrag-Flip-Flop (Cl) nur bei Nichtauftreten eines Übertrags durch das mit einem Taktsignal koinzidente invertierte Übertragssignal zurückgeschaltet wird.

In Betracht gezogene Druckschriften:

»Electronics«, Vol. 28, Nr. 6 (1955), S. 132 bis 136;

»Pulse and Digital Circuits«, McGran Hill Book Comp., New York, 1956, insbesondere S. 421 ;

»High Speed Computing Devices«, McGran Hill Book Comp., New York, 1950, insbesondere S. 275; »Proc. of the I. R. Ε.«, Januar 1956, S. 49.

In Betracht gezogene ältere Patente: Deutsches Patent Nr. 1034890.

Hierzu 1 Blatt Zeichnungen

© 009 680/275 12.60