DE69323758T2 - Verfahren und vorrichtung zum umschalten asynchroner taktsignale - Google Patents
Verfahren und vorrichtung zum umschalten asynchroner taktsignaleInfo
- Publication number
- DE69323758T2 DE69323758T2 DE69323758T DE69323758T DE69323758T2 DE 69323758 T2 DE69323758 T2 DE 69323758T2 DE 69323758 T DE69323758 T DE 69323758T DE 69323758 T DE69323758 T DE 69323758T DE 69323758 T2 DE69323758 T2 DE 69323758T2
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- signal
- sampling
- signals
- outgoing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000005070 sampling Methods 0.000 claims description 33
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electronic Switches (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Redundanzbereitstellung für ein asynchrones Taktsignal, wobei bei dem Verfahren zwischen redundanten asynchronen Taktsignalen zur Verwendung als Taktsignal mittels eines separaten Auswahlsignals umgeschaltet wird, wobei das Umschalten erfolgt, indem das ausgehende Taktsignal bei der Flanke des verwendeten Taktsignals auf einen konstanten Pegel gesetzt wird, und wobei das zu verwendende Taktsignal zur Bildung des ausgehenden Taktsignals bei einer derartigen seiner eigenen Flanken wirksam wird, die zumindest die zweite in der von dem Zeitpunkt an gezählten Reihenfolge ist, bei dem das ausgehende Taktsignal auf den konstanten Pegel gesetzt wird.
- Wenn redundante asynchrone Taktsignale verwendet werden, tritt ein zufälliger Nebenimpuls in Verbindung mit einer Änderung des zu verwendenden Taktsignals auf, wobei dieser Impuls Fehlfunktionen der den Takt verwendenden Vorrichtung verursachen kann. Aufgrund dieser Störungen treten Übertragungsfehler bei dem in einer die Umschaltung verwendenden digitalen Telefonvermittlung zu übertragenden Verkehr sowie unnötige Warnungen bei den Taktsteuerungseinheiten auf.
- Ein bekanntes Verfahren zur Steuerung des Änderungsvorgangs eines zu verwendenden Taktsignals besteht darin, das Taktsignal unabhängig zu erzeugen und die Phase des erzeugten Signals in Bezug auf eine Referenzphase eines ausgewählten Referenzsignals zu verriegeln. Die Implementierung einer Phasenverriegelung ist jedoch kompliziert, wobei im allgemeinen der Vorgang hierfür separat zu steuern ist.
- Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung auszugestalten, mittels der asynchrone Taktsignale auf einfache Weise ohne Störungen umgeschaltet werden können. Daher stellt die Erfindung gemäß einer ersten Ausgestaltung ein Verfahren zur Redundanzbereitstellung für ein asynchrones Taktsignal bereit, wobei bei dem Verfahren zwischen redundanten asynchronen Taktsignalen zur Verwendung als Taktsignal mittels eines separaten Auswahlsignals umgeschaltet wird, wobei das Umschalten erfolgt, indem das ausgehende Taktsignal bei der Flanke des verwendeten Taktsignals auf einen konstanten Pegel gesetzt wird, und wobei das zu verwendende Taktsignal zur Bildung des ausgehenden Taktsignals bei einer derartigen seiner eigenen Flanken wirksam wird, die zumindest die zweite in der von dem Zeitpunkt an gezählten Reihenfolge ist, bei dem das ausgehende Taktsignal auf den konstanten Pegel gesetzt wird, dadurch gekennzeichnet, daß Abtastsignale von dem Auswahlsignal bei der steigenden und fallenden Flanke der redundanten asynchronen Taktsignale erzeugt werden, und die Abtastsignale wechselweise zu durch die Taktsignale gesteuerten Abtastschaltungen zurückgeführt werden, wodurch bei einem Schalten des Taktsignals das ausgehende Taktsignal durch das dem verwendeten Taktsignal entsprechende Abtastsignal auf einen konstanten Pegel gesetzt wird, und daß die Rückkopplung der Abtastsignale das als das ausgehende Taktsignal zu verwendende asynchrone Taktsignal nicht aktiviert, bis die Pegeländerung des dem verwendeten Taktsignal entsprechenden Abtastsignals durch das zu verwendende Taktsignal abgetastet wurde.
- Folglich aktiviert die Rückkopplung der Abtastsignale das als das ausgehende Taktsignal zu verwendende asynchrone Taktsignal nicht, bis die Pegeländerung des Abtastsignals des verwendeten Taktsignals durch das zu verwendende Taktsignal abgetastet wurde.
- Gemäß einer zweiten Ausgestaltung der Erfindung wird eine Vorrichtung zur Redundanzbereitstellung für ein asynchrones Taktsignal ausgestaltet, mit einem Umwandlungsschalter für redundante asynchrone Taktsignale, wobei der Schalter durch ein separates Auswahlsignal betätigt wird, wobei die Vorrichtung Einrichtungen zur Durchführung eines Schaltens durch Setzen des ausgehenden Taktsignals bei einer Flanke des verwendeten Taktsignals auf einen konstanten Pegel und Einrichtungen zur Aktivierung des Taktsignals umfaßt, das zur Bildung des ausgehenden Taktsignals bei einer derartigen seiner eigenen Flanken zu verwenden ist, die zumindest die zweite in der von dem Zeitpunkt an gezählten Reihenfolge ist, bei dem das ausgehende Taktsignal auf den konstanten Pegel gesetzt wird, dadurch gekennzeichnet, daß es für jedes redundante Taktsignal eine zwei in Reihe geschaltete D-Flip-Flops aufweisende Abtastschaltung zur Abtastung des Auswahlsignals bei der steigenden und fallenden Flanke der jeweiligen asynchronen Taktsignale zur Erzeugung entsprechender Abtastsignale gibt, und die Abtastsignale wechselweise zu den Abtastschaltungen zurückgeführt werden, wodurch bei einer Pegeländerung des Auswahlsignals das ausgehende Taktsignal durch das dem verwendeten Taktsignal entsprechende Abtastsignal auf einen konstanten Pegel gesetzt werden kann, und daß die Rückkopplung der Abtastsignale geeignet ist, um das als das ausgehende Taktsignal zu verwendende asynchrone Taktsignal nicht zu aktivieren, bis die Pegeländerung des dem verwendeten Taktsignal entsprechenden Abtastsignals durch das zu verwendende Taktsignal abgetastet wurde.
- Vorteile des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Vorrichtung bestehen in einem ungestörten Umschalten von der Verwendung eines Taktsignals zu der Verwendung eines anderen Taktsignals sowie in einem einfachen Implementierungsverfahren. Die weiteren bevorzugten Ausführungsbeispiele des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Vorrichtung sind durch das in den nachstehenden Patentansprüchen angegebene gekennzeichnet.
- Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
- Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Vorrichtung, und
- Fig. 2 ein Zeitablaufdiagramm.
- Eine erfindungsgemäße Vorrichtung zum Umschalten von Taktsignalen ist in Fig. 1 gezeigt. Ein Auswahlsignal MS eines asynchronen Taktsignals sowie das invertierte Signal davon werden durch zueinander asynchrone Taktsignale M1 und M2 abgetastet. Die Abtastwerte werden durch zwei hintereinander geschaltete D-Flip-Flops 1a, 1b bzw. 2a, 2b bei der steigenden und fallenden Flanke der Taktsignale M1 und M2 abgenommen, um eine Interferenzspitze von abgetasteten Auswahlsignalen S1 und S2 zu beseitigen, die die Ausgangssignale bei einem Anschluß 5 der Schaltung 1b und bei einem Anschluß 9 der Schaltung 2b darstellen.
- Das invertierte Signal des Auswahlsignals MS wird über ein ODER-Gatter 4b durch das Taktsignal M2 abgetastet, das zugeführt wird. Das durch M1 abgetastete invertierte Signal des Auswahlsignals S1 wird zu einem Eingangsanschluß des ODER-Gatters geführt. Aufgrund dieses Rückkopplungssignals wechselt das von dem D-Flip-Flop 2b zu erhaltene Auswahlsignal S2 auf den Nullpegel und das Taktsignal M2 wird nicht zugeführt, bis das verwendete Taktsignal MC auf dem 1-Pegel gestoppt wurde. Das Taktsi gnal M2 wird bei der ersten geeigneten Flanke zugeführt, die auf den Nullpegel wechselt.
- Folglich werden erfindungsgemäß zwei abgetastete Auswahlsignale S1 und S2 von dem Auswahlsignal MS bei aufeinanderfolgenden Flanken von zwei Taktsignalen erzeugt. Das erste Abtastsignal S1 wird zu der Schaltung zurückgeführt, die mittels des zweiten Taktsignals M2 abtastet, und das zweite Abtastsignal S2 wird zu der Schaltung zurückgeführt, die mittels des ersten Taktsignals M1 abtastet. Wenn das zweite Taktsignal zugeführt ist, wird das ausgehende Taktsignal passiviert bzw. unwirksam gemacht, d.h. es wird durch das erste Auswahlsignal S1 auf einem konstanten Pegel belassen. Aufgrund der Rückkopplung kann das zweite Taktsignal M2 nicht zugeführt werden, bis die Pegeländerung des ersten Abtastsignals S1 durch das zweite Taktsignal M2 abgetastet wurde.
- Beim Anfangszeitpunkt des Zeitablaufdiagramms gemäß Fig. 2 befindet sich MS auf dem Nullpegel und das Taktsignal M1 wurde ausgewählt, um als Taktsignal MC verwendet zu werden. Mit dem Wechsel des Auswahlsignals MS auf den 1-Pegel wechselt der Ausgang 5 des D-Flip-Flops 1b nach der ersten geeigneten fallenden und steigenden Flanke des Signals M1 ebenso auf den 1-Pegel. Das Ausgangssignal des ODER-Gatters 3a und das zu verwendende Taktsignal MC, das durch die UND-Schaltung 6 ausgewählt wird, verbleiben ebenso auf dem 1-Pegel. Die erfindungsgemäße Schaltung verhindert das Auftreten von Impulslängen in dem ausgewählten Taktsignal MC, die kürzer als die von eingehenden Taktsignalen sind.
- Wenn das Taktsignal M2 zur Verwendung umgeschaltet wird, zeigt das zu verwendende Taktsignal MC einen verlängerten Impuls auf dem 1-Pegel. Diese Verlängerung hängt von der Phasendifferenz der Taktsignale ab und liegt zwischen Null und der Dauer einer Periode des Taktsignals M2.
- Wenn das Taktsignal M1 zur Verwendung umgeschaltet wird, arbeitet die Schaltung nach einem entsprechenden Prinzip. In diesem Fall zeigt das Taktsignal MC ebenfalls einen verlängerten Impuls auf dem 1-Pegel. Die Dauer der Verlängerung liegt zwischen der Dauer einer Periode des Taktsignals M2 und dem doppelten Wert davon.
- Eine Verzögerung des Invertierers 5 ist länger als die Verzögerung des D-Flip-Flops 2b. Dies verhindert das Auftreten eines Nebenimpulses bei dem Ausgang (Anschluß 8) des ODER-Gatters 3b, wenn das Taktsignal M1 zu verwenden ist. Ohne diese Anordnung würde der Nebenimpuls zu einem Zeitpunkt auftreten, wenn zum ersten Mal ein 1-Pegel bei dem Ausgang (Anschluß 9) der Schaltung 2b getaktet wird.
Claims (2)
1. Verfahren zur Redundanzbereitstellung für ein asynchrones
Taktsignal (MC), wobei bei dem Verfahren zwischen
redundanten asynchronen Taktsignalen (M1, M2) zur Verwendung als
Taktsignal mittels eines separaten Auswahlsignals (MS)
umgeschaltet wird, wobei das Umschalten erfolgt, indem das
ausgehende Taktsignal (MC) bei der Flanke des verwendeten
Taktsignals (M1 oder M2) auf einen konstanten Pegel gesetzt
wird, und wobei das zu verwendende Taktsignal (M1 oder M2)
zur Bildung des ausgehenden Taktsignals (MC) bei einer
derartigen seiner eigenen Flanken wirksam wird, die
zumindest die zweite in der von dem Zeitpunkt an gezählten
Reihenfolge ist, bei dem das ausgehende Taktsignal (MC) auf
den konstanten Pegel gesetzt wird,
dadurch gekennzeichnet, daß
Abtastsignale (S1, S2) von dem Auswahlsignal (MS) bei
der steigenden und fallenden Flanke der redundanten
asynchronen Taktsignale (M1, M2) erzeugt werden, und
die Abtastsignale (S1, S2) wechselweise zu durch die
Taktsignale (M1, M2) gesteuerten Abtastschaltungen
zurückgeführt werden, wodurch bei einem Schalten des Taktsignals das
ausgehende Taktsignal (MC) durch das dem verwendeten
Taktsignal entsprechende Abtastsignal auf einen konstanten Pegel
gesetzt wird, und daß die Rückkopplung der Abtastsignale
(S1, S2) das als das ausgehende Taktsignal (MC) zu
verwendende asynchrone Taktsignal nicht aktiviert, bis die
Pegeländerung des dem verwendeten Taktsignal entsprechenden
Abtastsignals durch das zu verwendende Taktsignal abgetastet
wurde.
2. Vorrichtung zur Redundanzbereitstellung für ein
asynchrones Taktsignal (MC), mit einem Umwandlungsschalter für
redundante asynchrone Taktsignale (M1, M2), wobei der
Schalter durch ein separates Auswahlsignal (MS) betätigt
wird, wobei die Vorrichtung Einrichtungen (1a, 1b) zur
Durchführung eines Schaltens durch Setzen des ausgehenden
Taktsignals (MC) bei einer Flanke des verwendeten
Taktsignals (M1 oder M2) auf einen konstanten Pegel und
Einrichtungen (1a, 1b und 2a, 2b) zur Aktivierung des Taktsignals (M1
oder M2) umfaßt, das zur Bildung des ausgehenden Taktsignals
(MC) bei einer derartigen seiner eigenen Flanken zu
verwenden ist, die zumindest die zweite in der von dem
Zeitpunkt an gezählten Reihenfolge ist, beidem das ausgehende
Taktsignal (MC) auf den konstanten Pegel gesetzt wird,
dadurch gekennzeichnet, daß
es für jedes redundante Taktsignal eine zwei in Reihe
geschaltete D-Flip-Flops (1a, 1b und 2a, 2b) aufweisende
Abtastschaltung zur Abtastung des Auswahlsignals (MS) bei
der steigenden und fallenden Flanke der jeweiligen
asynchronen Taktsignale (M1, M2) zur Erzeugung entsprechender
Abtastsignale (S1, S2) gibt, und
die Abtastsignale (S1, S2) wechselweise zu den
Abtastschaltungen (1a, 2a) zurückgeführt werden, wodurch bei einer
Pegeländerung des Auswahlsignals (MS) das ausgehende
Taktsignal (MC) durch das dem verwendeten Taktsignal entsprechende
Abtastsignal auf einen konstanten Pegel gesetzt werden kann,
und daß die Rückkopplung der Abtastsignale (S1, S2) geeignet
ist, um das als das ausgehende Taktsignal (MC) zu
verwendende asynchrone Taktsignal nicht zu aktivieren, bis die
Pegeländerung des dem verwendeten Taktsignal entsprechenden
Abtastsignals durch das zu verwendende Taktsignal abgetastet
wurde.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI924870A FI91471C (fi) | 1992-10-27 | 1992-10-27 | Menetelmä ja laite asynkronisten kellosignaalien vaihtokytkemiseksi |
PCT/FI1993/000430 WO1994010752A1 (en) | 1992-10-27 | 1993-10-20 | A method and a device for a changeover of asynchronous clock signals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69323758D1 DE69323758D1 (de) | 1999-04-08 |
DE69323758T2 true DE69323758T2 (de) | 1999-09-02 |
Family
ID=8536116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69323758T Expired - Fee Related DE69323758T2 (de) | 1992-10-27 | 1993-10-20 | Verfahren und vorrichtung zum umschalten asynchroner taktsignale |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0667058B1 (de) |
AU (1) | AU5151793A (de) |
DE (1) | DE69323758T2 (de) |
FI (1) | FI91471C (de) |
WO (1) | WO1994010752A1 (de) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4748417A (en) * | 1985-02-05 | 1988-05-31 | Siemens Aktiengesellschaft | Method and circuit arrangement for switching a clock-controlled device having a plurality of operating statuses |
GB2181025B (en) * | 1985-09-24 | 1989-02-01 | Sony Corp | Clock signal multiplexers |
GB8615399D0 (en) * | 1986-06-24 | 1986-07-30 | Int Computers Ltd | Switching circuit |
US5197126A (en) * | 1988-09-15 | 1993-03-23 | Silicon Graphics, Inc. | Clock switching circuit for asynchronous clocks of graphics generation apparatus |
US5155380A (en) * | 1991-04-12 | 1992-10-13 | Acer Incorporated | Clock switching circuit and method for preventing glitch during switching |
US5231636A (en) * | 1991-09-13 | 1993-07-27 | National Semiconductor Corporation | Asynchronous glitchless digital MUX |
-
1992
- 1992-10-27 FI FI924870A patent/FI91471C/fi not_active IP Right Cessation
-
1993
- 1993-10-20 WO PCT/FI1993/000430 patent/WO1994010752A1/en active IP Right Grant
- 1993-10-20 AU AU51517/93A patent/AU5151793A/en not_active Abandoned
- 1993-10-20 DE DE69323758T patent/DE69323758T2/de not_active Expired - Fee Related
- 1993-10-20 EP EP93922564A patent/EP0667058B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU5151793A (en) | 1994-05-24 |
EP0667058B1 (de) | 1999-03-03 |
EP0667058A1 (de) | 1995-08-16 |
FI91471C (fi) | 1994-06-27 |
DE69323758D1 (de) | 1999-04-08 |
FI91471B (fi) | 1994-03-15 |
WO1994010752A1 (en) | 1994-05-11 |
FI924870A0 (fi) | 1992-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0141194B1 (de) | Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes | |
AT404200B (de) | Schaltungsanordnung zur verarbeitung von signalen | |
DE2223196C3 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
DE2216123A1 (de) | Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration | |
DE3442613C2 (de) | ||
DE3813068C2 (de) | Einrichtung zur Verwendung als Filter in einem Digital/Analog-Konverter | |
DE2929248C2 (de) | Verfahren und Anordnung zum Dekodieren eines CMI-kodierten Binärsignals | |
DE2055356C3 (de) | Rastersynchronisierschaltung für digitale Kommunikationssysteme | |
EP0771422B1 (de) | Verfahren zum messen des phasenjitters eines datensignals | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE2850555C2 (de) | ||
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE1288133B (de) | Verfahren zur Wiederherstellung der Impulse einer Impulsfolge nach UEbertragungsverzerrung und Kompensationsschaltung zur Durchfuehrung des Verfahrens | |
DE1199313B (de) | Schaltungsanordnung zum Wahrnehmen und Korrigieren von Datensignalverzerrungen | |
DE69323758T2 (de) | Verfahren und vorrichtung zum umschalten asynchroner taktsignale | |
DE2628907C2 (de) | Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE2224511A1 (de) | Automatischer entzerrer | |
DE1186498B (de) | Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen | |
DE2613930A1 (de) | Digitaler phasenregelkreis | |
DE1243722B (de) | Anordnung zum Ausloesen eines binaeren Impulszaehlers | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
EP0255554B1 (de) | Nichtrekursives Digitalfilter | |
DE1244233B (de) | Schaltungsanordnung zur Entzerrung von Nachrichtenimpulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |