Nothing Special   »   [go: up one dir, main page]

DE102021112657A1 - Packungen mit mehreren eingekapselten Substratblöcken - Google Patents

Packungen mit mehreren eingekapselten Substratblöcken Download PDF

Info

Publication number
DE102021112657A1
DE102021112657A1 DE102021112657.6A DE102021112657A DE102021112657A1 DE 102021112657 A1 DE102021112657 A1 DE 102021112657A1 DE 102021112657 A DE102021112657 A DE 102021112657A DE 102021112657 A1 DE102021112657 A1 DE 102021112657A1
Authority
DE
Germany
Prior art keywords
substrate
encapsulant
substrate blocks
blocks
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021112657.6A
Other languages
English (en)
Inventor
Chen-Shien Chen
Kuo-Ching Hsu
Wei-Hung Lin
Hui-min Huang
Ming-Da Cheng
Mirng-Ji Lii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021112657A1 publication Critical patent/DE102021112657A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Packaging For Recording Disks (AREA)

Abstract

Ein Verfahren umfasst das Bilden eines rekonstruierten Packungssubstrats, welches das Platzieren einer Mehrzahl von Substratblöcken über einem Träger, das Einkapseln der Mehrzahl von Substratblöcken in einem Einkapselungsmittel, das Planarisieren des Einkapselungsmittels und der Mehrzahl von Substratblöcken zum Freilegen von Umverteilungsleitungen in der Mehrzahl von Substratblöcken und das Bilden einer Umverteilungsstruktur, die sowohl die Mehrzahl von Substratblöcken als auch das Einkapselungsmittel überlappt, umfasst. Eine Packungskomponente wird über dem rekonstruierten Packungssubstrat gebondet.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US-Patentanmeldung: Anmeldung Nr. 63/150,725 , eingereicht am 18. Februar 2021, mit dem Titel „Multi-cell Package“, welche durch Bezugnahme hierin aufgenommen ist.
  • HINTERGRUND
  • Packungssubstrate wurden beim Packen von integrierten Schaltungen verwendet. Ein typischer Packungsprozess kann das Bonden von Vorrichtungdies an ein Packungssubstrat, das Formen der Vorrichtungsdies in einer Formmasse und das Bilden einer Fan-Out-Umverteilungsstruktur über den Vorrichtungsdies und der Formmasse umfassen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht die Vereinzelung einer Packungskomponente in eine Mehrzahl von diskreten Substratblöcken gemäß einigen Ausführungsformen.
    • 2 bis 18 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Bildung einer integrierten Fan-Out-Packung und ihres Bondens an andere Packungskomponenten gemäß einigen Ausführungsformen.
    • 19 und 20 veranschaulichen die Draufsichten einiger Substratblöcke und der darüberliegenden Fan-Out-Umverteilungsleitungen gemäß einigen Ausführungsformen.
    • 21-23 veranschaulichen die Draufsichten der eingekapselten Substratblöcke und Packungskomponenten gemäß einigen Ausführungsformen.
    • 24-26 veranschaulichen die Querschnittsansichten der Packungen mit verschiedenen Arten von Substratblöcken gemäß einigen Ausführungsformen.
    • 27 und 28 veranschaulichen die beispielhaften Anordnungen von Substratblöcken gemäß einigen Ausführungsformen.
    • 29 bis 34 veranschaulichen die beispielhaften Anordnungen von Substratblöcken und Vorrichtungsdies gemäß einigen Ausführungsformen.
    • 35 und 36 veranschaulichen die vergrößerten Ansichten einiger Abschnitte einer Packung gemäß einigen Ausführungsformen.
    • 37 veranschaulicht einen Prozessfluss zum Bilden einer Packung gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Es werden nachfolgend spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann das Bilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Element in direktem Kontakt gebildet sind, und auch Ausführungsformen umfassen, in welchen zusätzliche Elemente zwischen dem ersten und dem zweiten Element gebildet sein können, so dass das erste und das zweite Element möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich bezogene Begriffe, wie etwa „darunterliegend“, „unterhalb“, „unterer“, „darüberliegend“, „oberer“ und dergleichen hierin für eine bequemere Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, verwendet werden. Die räumlich bezogenen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder mit anderen Ausrichtungen) ausgerichtet sein und die räumlich bezogenen Deskriptoren, die hierin verwendet werden, können dementsprechend gleichermaßen interpretiert werden.
  • Es werden eine Packung und das Verfahren zum Bilden davon bereitgestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein rekonstruiertes Substrat gebildet. Um das rekonstruierte Substrat zu bilden, wird ein Packungssubstratstreifen in eine Mehrzahl von diskreten Substratblöcken aufgeteilt, welche in einem Einkapselungsmittel eingekapselt werden. Es wird eine Fan-Out-Umverteilungsstruktur über den eingekapselten Substratblöcken gebildet, um das rekonstruierte Packungssubstrat zu bilden. Es werden Vorrichtungsdies über dem rekonstruierten Packungssubstrat gebondet. Die hierin erörterten Ausführungsformen sollen Beispiele zum Ermöglichen der Herstellung oder Verwendung des Gegenstands der vorliegenden Offenbarung bereitstellen, und ein Fachmann wird leicht Abänderungen verstehen, die vorgenommen werden können, ohne den vorgesehenen Umfang verschiedener Ausführungsformen zu verlassen. In sämtlichen verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen. Wenngleich Verfahrensausführungsformen derart erörtert werden können, dass sie in einer konkreten Reihenfolge durchgeführt werden, können andere Verfahrensausführungsformen in einer beliebigen logischen Reihenfolge durchgeführt werden.
  • 1 bis 18 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Bildung von rekonstruierten Packungssubstraten und dem Bonden der rekonstruierten Packungssubstrate an andere Packungskomponenten gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die entsprechenden Prozesse sind auch schematisch in dem Prozessfluss 200 wiedergegeben, wie in 37 gezeigt.
  • 1 veranschaulicht eine Querschnittsansicht einer Packungskomponente 10, welche eine Mehrzahl von identischen Packungskomponenten 12 darin aufweist. Gemäß einigen Ausführungsformen ist die Packungskomponente 10 ein Packungssubstratstreifen, welcher eine Mehrzahl von Packungskomponenten 12 darin aufweist. Die Packungskomponenten 12 können Packungssubstrate mit Kern sein, die Kerne aufweisen (wie in 25 gezeigt), oder können kernlose Packungssubstrate sein (wie in den 1, 24 und 26 gezeigt), in denen keine Kerne vorhanden sind. Die detaillierten Strukturen der beispielhaften Packungskomponenten 12 werden in den folgenden Abschnitten erörtert. Gemäß alternativen Ausführungsformen kann die Packungskomponente 10 andere Arten von Packungskomponenten, wie etwa Interposer, Leiterplatten oder dergleichen, umfassen. In der Packungskomponente 10 sind keine aktiven Vorrichtungen, wie etwa Transistoren und Dioden, vorhanden. In der Packungskomponente 10 sind möglicherweise ebenfalls keine passiven Vorrichtungen, wie etwa Kondensatoren, Spulen, Widerstände oder dergleichen, vorhanden oder enthalten.
  • Die Packungskomponente 10 wird zum Beispiel durch einen Sägeprozess vereinzelt, so dass die Mehrzahl von Packungskomponenten 12 als diskrete Packungskomponenten voneinander getrennt werden. Der jeweilige Prozess ist als Prozess 202 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Die mehreren Packungskomponenten 12 können identisch zueinander sein. Gemäß einigen Ausführungsformen sind die Packungskomponenten 12 Packungssubstrate und werden somit im Folgenden als Substratblöcke 12 bezeichnet, wenngleich der Begriff „Substratblock“ auch andere Arten von Packungskomponenten umfasst, die sich von Packungssubstraten unterscheiden.
  • Unter Bezugnahme auf 2 ist ein Träger 20 bereitgestellt und ist der Träger 20 mit einem Trennfilm 22 überzogen. Der Träger 20 ist aus einem transparenten Material gebildet und kann ein Glasträger, ein Keramikträger oder dergleichen sein. Der Trennfilm 22 kann aus einem Licht-Wärme-Umwandlungsbeschichtungsmaterial (LTHC-Beschichtungsmaterial, Light-To-Heat-Conversion material) gebildet sein. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist das LTHC-Beschichtungsmaterial in der Lage, unter der Wärme von Licht/Strahlung (wie etwa ein Laserstrahl) zersetzt zu werden, und kann somit den Träger 20 von der darauf gebildeten Struktur lösen. Es kann eine Pufferschicht 24 auf dem Trennfilm 22 gebildet werden. Gemäß einigen Ausführungsformen ist die Pufferschicht 24 aus einem Polymer, wie etwa Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB) oder dergleichen, gebildet oder enthält diese. Gemäß alternativen Ausführungsformen ist die Pufferschicht 24 nicht gebildet.
  • 3 veranschaulicht das Bilden von Metallsäulen 26. Der jeweilige Prozess ist als Prozess 204 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. In der gesamten Beschreibung werden die Metallsäulen 26 alternativ als Durchkontaktierungen 26 bezeichnet, da die Metallsäulen 26 das darauffolgend gebildete Einkapselungsmittel 42 (7) durchdringen werden. Gemäß einigen Ausführungsformen kann das Bilden der Metallsäulen 26 das Abscheiden einer Metallkeimschicht, zum Beispiel durch physische Dampfabscheidung (PVD, Physical Vapor Deposition), das Ausgeben und Strukturieren einer Plattierungsmaske (welche aus Fotolack gebildet sein kann), das Plattieren eines leitfähigen Materials in die Öffnung in der Plattierungsmaske, das Entfernen der Plattierungsmaske und das Ätzen der freigelegten Abschnitte der Metallkeimschicht umfassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist die Metallkeimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Das plattierte Material kann Kupfer oder eine Kupferlegierung enthalten.
  • 4 veranschaulicht die Platzierung/Befestigung der Packungskomponente(n) 28 gemäß einigen Ausführungsformen. Der jeweilige Prozess ist als Prozess 206 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Die Packungskomponente 28 kann ein Speicherdie, ein Brückenchip (Interconnect-Chip), eine unabhängige passive Vorrichtung (wie etwa ein Kondensator, eine Spule oder ein Widerstand), eine Packung, ein Diestapel oder dergleichen sein. Der Diestapel kann ein Speicherdiestapel sein, welcher Speicherdies, wie etwa dynamische Direktzugriffsspeicherdies (DRAM-Dies, Dynamic Random Access Memory dies), statische Direktzugriffsspeicherdies (SRAM-Dies, Static Random Access Memory dies), magnetoresistive Direktzugriffsspeicherdies (MRAM-Dies, Magneto-resistive Random Access Memory dies), resistive Direktzugriffsspeicherdies (RRAM-Dies, Resistive Random Access Memory dies) oder sonstige Arten von Speicherdies, aufweisen kann. Der Speicherstapel kann auch ein Diestapel mit einem Speicher mit hoher Bandbreite (HBM, High Bandwidth Memory) sein. Die Packungskomponente 28 wird an der Polymerpufferschicht 24 durch einen Die-Befestigungsfilm (DAF, Die-Attach Film) 32 befestigt, welcher ein Klebefilm ist, der vorab auf der Packungskomponente 28 befestigt wird, bevor die Packungskomponente 28 auf der Pufferschicht 24 platziert wird. Die Packungskomponente 28 kann ein Halbleitersubstrat aufweisen, das eine Rückfläche (die nach unten zeigende Fläche) aufweist, die in physischem Kontakt mit dem DAF 32 steht. Da sich der Träger 20 auf der Waferebene befindet, stellt, wenngleich eine Packungskomponente 28 veranschaulicht ist, dies eine Mehrzahl von identischen Packungskomponenten 28 dar, die über dem Trennfilm 22 platziert sind. Die Packungskomponenten 28 können derart zugewiesen werden, dass sie eine sich wiederholende Struktur, wie etwa ein Array, welches eine Mehrzahl von Reihen und eine Mehrzahl von Spalten aufweist, aufweisen.
  • Gemäß einigen Ausführungsformen sind leitfähige Elemente 30 (wie etwa Kupfersäulen) als die Oberflächenmerkmale der Packungskomponente 28 vorgeformt und sind die leitfähigen Merkmale 30 elektrisch mit den integrierten Schaltungsvorrichtungen, wie etwa Transistoren (wenn die Packungskomponente 28 einen Vorrichtungsdie aufweist), (eine) passive(n) Vorrichtung(en) (wenn die Packungskomponente 28 eine IPD aufweist) oder dergleichen, gekoppelt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung füllt eine dielektrische Schicht (nicht gezeigt), wie etwa eine Polymerschicht, die Spalten zwischen benachbarten leitfähigen Elementen 30, um eine obere dielektrische Schicht zu bilden. Die Polymerschicht kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung aus PBO oder Polyimid gebildet sein.
  • Gemäß alternativen Ausführungsformen ist keine Packungskomponente an der Pufferschicht 24 befestigt. Dementsprechend ist in dem darauffolgend gebildeten Einkapselungsmittel 42 (7) möglicherweise keinerlei Vorrichtung/Chip vorhanden, die/der aktive/passive Vorrichtungen aufweist, die in dem Einkapselungsmittel 42 eingekapselt sind.
  • Unter Bezugnahme auf 5 sind die Substratblöcke 12 über der Pufferschicht 24 platziert und an dieser befestigt. Der jeweilige Prozess ist als Prozess 208 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Jeder der Substratblöcke 12 kann durch einen der DAFs 32 an der Pufferschicht 24 befestigt werden. Gemäß einigen Ausführungsformen weisen die Substratblöcke 12 dielektrische Schichten 34, dielektrische Kernschichten 36 über den dielektrischen Schichten 34 und dielektrische Schichten 38 über den dielektrischen Kernschichten 36 auf. Die Gesamtzahl der dielektrischen Schichten 34 kann 1 oder mehr betragen. Die Gesamtzahl der dielektrischen Schichten 34 kann 2 oder mehr betragen. Die Gesamtzahl der dielektrischen Schichten 38 kann 1 oder mehr betragen. Die dielektrischen Schichten 34 und 38 können aus Trockenfilmen, wie etwa Ajinomoto Build-up-Filme (ABFs), Polyimid oder dergleichen, gebildet sein, welche in einer fließfähigen Form aufgezogen und dann ausgehärtet werden können. Die dielektrischen Kernschichten 36 können aus Epoxid, Harz, Glasfaser, Prepreg (welches Epoxid, Harz und/oder Glasfaser enthält), Glas, Formmasse, Kunststoff, Kombinationen davon und/oder Mehrfachschichten davon gebildet sein. Die Dicke jeder der dielektrischen Schichten 34 und 38 kann im Bereich von zwischen ungefähr 7 µm und ungefähr 9 µm liegen. Umverteilungsleitungen 40, welche Metallleitungen/Pads und Durchkontaktierungen aufweisen, sind in den dielektrischen Schichten 34, 36 und 38 gebildet. Die Umverteilungsleitungen 40 sind miteinander verbunden, um Durchgangsverbindungen in den Substratblöcken 12 zu bilden. Wie in 5 gezeigt ist, dienen gemäß einigen Ausführungsformen die Umverteilungsleitungen 40 in den dielektrischen Schichten 36 hauptsächlich dem Leiten von Strom und Masse und können somit in Form von Stromversorgungsebenen (großen Metallplatten) anstatt von dünnen Metallleiterbahnen vorliegen. Die Substratblöcke 12 können identisch zueinander sein oder Strukturen aufweisen, die sich voneinander unterscheiden. Zum Beispiel können die Anzahl an Schichten, die Größen und/oder das Material in verschiedenen Substratblöcken 12 identisch zueinander sein oder sich voneinander unterscheiden.
  • Als Nächstes werden die Substratblöcke 12, die Metallsäulen 26 und die Packungskomponente 28 in dem Einkapselungsmittel 42 eingekapselt, wie in 6 gezeigt. Der jeweilige Prozess ist als Prozess 210 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Das Einkapselungsmittel 42 kann eine Formmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz umfassen. Die Formmasse kann ein Basismaterial (42A, 35 und 36), welches ein Polymer, ein Harz, ein Epoxid oder dergleichen sein kann, und Füllpartikel 42B in dem Basismaterial 42A enthalten. Die Füllpartikel können dielektrische Partikel von SiO2, Al2O3, Kieselerde oder dergleichen sein und kugelförmige Formen aufweisen. Die kugelförmigen Füllpartikel können auch dieselben oder verschiedene Durchmesser aufweisen.
  • Wie in 7 gezeigt, wird in einem darauffolgenden Schritt ein Planarisierungsprozess, wie etwa ein chemisch-mechanischer Polierprozess (CMP-Prozess) oder ein mechanischer Schleifprozess, durchgeführt, um das Einkapselungsmittel 42 zu polieren, bis die Substratblöcke 12, die Metallsäulen 26 und die leitfähigen Merkmale 30 der Packungskomponente 28 alle freigelegt sind. Der jeweilige Prozess ist als Prozess 212 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Infolge des Planarisierungsprozesses durchdringen die Metallsäulen 26 das Einkapselungsmittel 42 und werden somit im Folgenden alternativ als Durchkontaktierungen 26 bezeichnet. Aufgrund des Planarisierungsprozesses sind die oberen Enden der Durchkontaktierungen 26 und die oberen Umverteilungsleitungen 40 im Wesentlichen gleich hoch (koplanar) wie die oberen Flächen der leitfähigen Merkmale 30 und im Wesentlichen koplanar mit der oberen Fläche des Einkapselungsmittels 42.
  • 8 und 9 veranschaulichen die Bildung einer Vorderseitenumverteilungsstruktur 44. Unter Bezugnahme auf 8 ist die dielektrische Schicht 46 derart gebildet, dass sie die Substratblöcke 12, die Metallsäulen 26, die Packungskomponente 28 und das Einkapselungsmittel 42 bedeckt. Die dielektrische Schicht 46 wird dann strukturiert. Der jeweilige Prozess ist als Prozess 214 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Es werden Öffnungen 48 bei dem Strukturierungsprozess gebildet, um die Metallsäulen 26, die RDLs 40 und die leitfähigen Merkmale 30 freizulegen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 46 aus einem Polymer, wie etwa PBO, Polyimid, Benzocyclobuten (BCB) oder dergleichen, gebildet oder enthält dieses. Der Bildungsprozess kann das Aufziehen der dielektrischen Schicht 46 in einer fließfähigen Form und dann das Aushärten der dielektrischen Schicht 46 umfassen. Gemäß einigen Ausführungsformen, in welchen die dielektrische Schicht 46 aus einem lichtempfindlichen Material, wie etwa PBO oder Polyimid, gebildet ist, kann das Bilden der Öffnungen 48 einen Belichtungsprozess unter Verwendung einer Lithografiemaske (nicht gezeigt) zum Belichten der dielektrischen Schicht 46 und dann das Entwickeln der dielektrischen Schicht 46 beinhalten. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die dielektrische Schicht 46 aus einem anorganischen dielektrischen Material, wie etwa Siliziumnitrid, Siliziumoxid oder dergleichen, gebildet. Der Bildungsprozess kann chemische Dampfabscheidung (CVD, Chemical Vapor Deposition), Atomschichtabscheidung (ALD, Atomic Layer Deposition), plasmaverstärkte chemische Dampfabscheidung (PECVD, Plasma-Enhanced Chemical Vapor Deposition) oder sonstige anwendbare Abscheidungsprozesse umfassen. Die Durchkontaktierungen 26 und die leitfähigen Merkmale 30 sind durch die Öffnungen 48 freigelegt.
  • RDLs 50 sind derart gebildet, dass sie sich in die Öffnungen 48 hinein erstrecken. Der jeweilige Prozess ist als Prozess 216 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Gemäß einigen Ausführungsformen kann das Bilden der Metallsäulen 26 das Abscheiden einer Metallkeimschicht, zum Beispiel durch physische Dampfabscheidung (PVD), umfassen. Die Metallkeimschicht erstreckt sich in die Öffnungen 48 und bedeckt auch die dielektrische Schicht 46. Dann wird eine Plattierungsmaske (nicht gezeigt), welche aus Fotolack gebildet sein kann, gebildet. Ein leitfähiges Material wird in die Öffnungen in der Plattierungsmaske plattiert, gefolgt von dem Entfernen der Plattierungsmaske, womit einige Abschnitte der Metallkeimschicht freigelegt werden. Die freigelegten Abschnitte der Metallkeimschicht werden dann geätzt, womit die RDLs 50 gebildet werden.
  • Wie auch in 9 gezeigt, werden als Nächstes mehr dielektrische Schichten 56 und RDLs 58 über der dielektrischen Schicht 46 und den RDLs 50 gebildet. Der jeweilige Prozess ist als Prozess 218 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Die Bildungsprozesse und Materialien können jeweils ähnlich wie die Prozesse und Materialien der dielektrischen Schicht 46 und der RDLs 50 sein. Es ist zu erkennen, dass, wenngleich zwei Schichten der RDLs 58 veranschaulicht sind, je nach Routingvoraussetzung mehr Schichten der RDLs 58 gebildet sein können. Die RDLs 50 und 58 können Feinleitungs-RDLs sein, welche Leitungsbreiten und Leitungsabstände aufweisen, die jeweils kleiner als die Leitungsbreiten und Leitungsabstände der darunterliegenden RDLs 40 in den Substratblöcken 12 sind.
  • 9 veranschaulicht ferner das Bilden von elektrischen Steckern 60, welche durch Plattieren gebildet werden können, wobei die Prozesse und die Materialien ähnlich wie die entsprechenden Prozesse und Materialien der RDLs 50 sind. Es können auch Oberflächendeckschichten 62 gebildet werden, welche Nickel, ENIG (Electroless Nickel Immersion Gold), ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold) und/oder dergleichen enthalten können. Gemäß alternativen Ausführungsformen kann das Bilden der elektrischen Stecker 6o das Bilden von Under-Bump-Metallen (UBMs), das Platzieren von Lötkugeln auf den UBMs und dann das Aufschmelzen der Lötkugeln umfassen. Die resultierenden elektrischen Stecker 60 können somit Lötbereiche aufweisen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst das Bilden der elektrischen Stecker 6o das Durchführen eines Plattierungsprozesses zum Bilden von Lötschichten über den UBMs und dann das Aufschmelzen der Lötschichten. In der gesamten Beschreibung wird die Struktur über der Pufferschicht 24 als rekonstruierter Wafer 64 bezeichnet.
  • 10 und 11 veranschaulichen einen Trägerwechselprozess. Unter Bezugnahme auf 10 wird der Träger 68 zum Beispiel durch den Klebefilm 66 an den rekonstruierten Wafer 64 geklebt. Der jeweilige Prozess ist als Prozess 220 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Als Nächstes wird die in 10 gezeigte Struktur auf den Kopf gestellt. Der rekonstruierte Wafer 64 wird dann von dem Träger 20 entbondet. Der jeweilige Prozess ist als Prozess 222 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Gemäß einigen Ausführungsformen wird ein Lichtstrahl, wie etwa ein Laserstrahl, auf den Trennfilm 22 projiziert und wird der Trennfilm 22 unter der Wärme des Lichtstrahls zersetzt. Bei einem darauffolgenden Prozess wird ein Rückseitenschleifprozess auf dem rekonstruierten Wafer 64 durchgeführt, so dass die Pufferschicht 24 entfernt wird. Die Durchkontaktierungen 26 und die Umverteilungsleitungen 40 in der Packungskomponente 28 werden freigelegt. Die DAFs 32 werden ebenfalls während dem Rückseitenschleifprozess entfernt. Der resultierende rekonstruierte Wafer 64 ist in 11 gezeigt.
  • Unter Bezugnahme auf 12 wird eine Metallkeimschicht 71 abgeschieden. Gemäß einigen Ausführungsformen weist die Metallkeimschicht 71 eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Der Bildungsprozess kann PVD oder sonstige Aufbringungsprozesse umfassen. Dann wird die Plattierungsmaske 70 gebildet. Der jeweilige Prozess ist als Prozess 224 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Es werden Öffnungen 72 in der Plattierungsmaske 70 gebildet, die die darunterliegenden Abschnitte der Metallkeimschicht 71 freilegen, wobei die Abschnitte direkt über den Umverteilungsleitungen 40 und den Durchkontaktierungen 26 liegen. Gemäß einigen Ausführungsformen weist die Plattierungsmaske 70 einen Trockenfilm auf, welcher laminiert und dann in einem Fotolithografieprozess strukturiert wird. Gemäß alternativen Ausführungsformen weist die Plattierungsmaske 70 einen Fotolack auf, welcher durch einen Belichtungsprozess und einen Entwicklungsprozess gebildet werden kann. Die leitfähigen Pads 74 werden in den Öffnungen 72 durch einen Plattierungsprozess gebildet. Der jeweilige Prozess ist auch als Prozess 224 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Gemäß einigen Ausführungsformen enthalten die leitfähigen Pads 74 Kupfer oder eine Kupferlegierung.
  • Bei einem darauffolgenden Prozess wird die strukturierte Plattierungsmaske 70 entfernt, wobei die darunterliegende Metallkeimschicht 71 freigelegt wird. Der jeweilige Prozess ist als Prozess 226 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Als Nächstes werden die freigelegten Abschnitte der Metallkeimschicht 71 unter Verwendung der leitfähigen Pads 74 als Ätzmaske geätzt. Die verbleibenden Abschnitte der Metallkeimschicht 71, die direkt unter den plattierten leitfähigen Pads 74 liegen, werden auch als Teile der leitfähigen Pads 74 betrachtet. Die resultierende Struktur ist in 13 gezeigt.
  • 14 veranschaulicht das Bilden der dielektrischen Schicht 76, welche als Lötmaske wirken kann. Der jeweilige Prozess ist als Prozess 228 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Gemäß einigen Ausführungsformen umfasst das Bilden der dielektrischen Schicht 76 das Aufziehen oder Abscheiden einer dielektrischen Abdeckschicht, wobei die leitfähigen Pads 74 bedeckt werden, und dann das Strukturieren der dielektrischen Abdeckschicht. Alternativ umfasst das Bilden der dielektrischen Schicht 76 einen Druckprozess oder einen Hebeprozess. Gemäß einigen Ausführungsformen bedeckt die dielektrische Schicht 76 die Randabschnitte der leitfähigen Pads 74, während ein zentraler Abschnitt jedes der leitfähigen Pads 74 freigelegt wird. Wie in 14 gezeigt, berühren gemäß alternativen Ausführungsformen die Ränder der dielektrischen Schicht 76 die Ränder der leitfähigen Pads 74 und erstrecken sich diese nicht direkt über den leitfähigen Pads 74.
  • Wie in 14 gezeigt, ist gemäß einigen Ausführungsformen eine einzige Schicht der leitfähigen Pads/Leitungen 74 auf der Rückseite der Packungskomponente 28 gebildet. Die leitfähigen Pads/Leitungen und die entsprechenden dielektrischen Schichten (falls vorhanden) werden gemeinsam als Rückseitenumverteilungsstruktur 75 bezeichnet. Gemäß alternativen Ausführungsformen weist die Rückseitenumverteilungsstruktur 75 eine Mehrzahl von Schichten von RDLs und dielektrischen Schichten auf, welche eine ähnliche Struktur aufweisen und jeweils aus ähnlichen Materialien wie die RDLs 50 und 58 und die dielektrischen Schichten 46 und 56 gebildet sein können. Dementsprechend weist der rekonstruierte Wafer 64 Umverteilungsstrukturen 44 und 75 auf, die auf gegenüberliegenden Seiten der Substratblöcke 12 liegen und durch diese miteinander verbunden sind.
  • 15 veranschaulicht das Bilden von Metalldeckschichten 78, welche Nickel, ENIG, ENEPIG und/oder dergleichen enthalten können. Der jeweilige Prozess ist als Prozess 230 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Die Metalldeckschichten 78 können plattiert werden (zum Beispiel durch elektroloses Plattieren) und können eine einzelne Schicht oder eine Mehrzahl von Schichten, die aus verschiedenen Materialien gebildet sind, aufweisen. Gemäß alternativen Ausführungsformen wird der Prozess des Bildens der Metalldeckschichten 78 weggelassen.
  • Als Nächstes wird unter Bezugnahme auf 16 der rekonstruierte Wafer 64 an einem Band 80 befestigt, welches ferner auf einem Rahmen 82 fixiert ist. Der jeweilige Prozess ist als Prozess 232 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Die elektrischen Stecker 60/62 stehen in Kontakt mit dem Band 80. Wie in 17 gezeigt, wird als Nächstes der rekonstruierte Wafer 64 auf den Kopf gestellt und auch von dem Träger 68 entbondet. Der Klebefilm 66 (16) wird ebenfalls entfernt. Die resultierende Struktur ist in 17 gezeigt.
  • Als Nächstes wird weiter unter Bezugnahme auf 17 ein Vereinzelungsprozess (Die-Sägeprozess) durchgeführt, um den rekonstruierten Wafer 64 entlang von Ritzlinien 84 zu trennen, so dass der rekonstruierte Wafer 64 in das diskrete rekonstruierte Packungssubstrat 64' aufgeteilt wird, wobei diese identisch zueinander sind. Der jeweilige Prozess ist auch als Prozess 232 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Der Vereinzelungsprozess kann auf dem Band 8o durchgeführt werden. Die Vereinzelung kann unter Verwendung einer Klinge oder unter Verwendung eines Lasers zum Vorrillen, so dass Rillen gebildet werden, und dann unter Verwendung einer Klinge zum Schneiden durch die Rillen durchgeführt werden. Das rekonstruierte Packungssubstrat 64' wird so genannt, weil es durch Sägen eines Packungssubstratstreifens 10 (1) zum Bilden von diskreten Substratblöcken 12 und dann Umformen der Substratblöcke 12 und Bilden einer Umverteilungsstruktur gebildet wird.
  • 18 veranschaulicht das Bilden der Packung 96, welches das Bonden eines rekonstruierten Packungssubstrats 64' an die Packungskomponente 86 umfasst. Der jeweilige Prozess ist als Prozess 234 in dem Prozessfluss 200 veranschaulicht, wie in 37 gezeigt. Das Bonden kann durch die Lötbereiche 88 durchgeführt werden, wenngleich andere Bondingprozesse, wie etwa Metall-Metall-Direktbonden, Hybridbonden oder dergleichen, verwendet werden können. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Packungskomponente 86 eine Leiterplatte, eine Packung oder dergleichen. Die Packungskomponenten 90, welche Vorrichtungsdies, Packungen, IPDs, Buchsen oder dergleichen sein können, sind zum Beispiel durch die Lötbereiche 92 an die elektrischen Stecker 60 gebondet. Die Unterfüllung 94 wird auch in die Spalten zwischen den Packungskomponenten 90 und dem darunterliegenden rekonstruierten Packungssubstrat 64' abgegeben. Gemäß einigen Ausführungsformen kann ein zusätzliches Einkapselungsmittel 97, welches eine Formmasse, eine Formunterfüllung, ein Harz, ein Epoxid und/oder dergleichen sein kann, gebildet werden, um die Packungskomponenten 90 darin einzukapseln. Gemäß alternativen Ausführungsformen wird das Einkapselungsmittel 97 nicht gebildet. Dementsprechend ist das Einkapselungsmittel 97 gestrichelt gezeigt, um anzuzeigen, dass es gebildet sein kann oder nicht.
  • Wie in 18 gezeigt, sind in der Packung eine Mehrzahl von Substratblöcken 12 in dem Einkapselungsmittel 42 eingekapselt und durch dieses voneinander getrennt. Es wird eine Fan-Out-Umverteilungsstruktur 44 über der Mehrzahl von Substratblöcken 12 und dem entsprechenden Einkapselungsmittel 42 gebildet. Die Vorrichtungsdies können an das rekonstruierte Packungssubstrat gebondet werden. Dies unterscheidet sich von den herkömmlichen Strukturen, bei welchen eine Mehrzahl von Vorrichtungsdies an ein Packungssubstrat gebondet sind und die Vorrichtungsdies eingekapselt sind. Dementsprechend wird ein ansonsten großes Packungssubstrat weggeschnitten und rekonstruiert. Das Verziehen, das durch das große Packungssubstrat hervorgerufen wird, wird somit vermieden. Aufgrund der Verringerung des Verziehens ist es auch möglich, die Gesamtzahl der Schichten in dem Packungssubstrat zu erhöhen, ohne einen Ertragsverlust hervorzurufen.
  • Wie in 18 gezeigt, weisen in der Packung 96 die Substratblöcke 12 eine Mehrzahl von dielektrischen Schichten 34, 36 und 38 auf. Diese dielektrischen Schichten sind in eine Mehrzahl von diskreten Substratblöcken 12 aufgeteilt und durch das Einkapselungsmittel 44 voneinander getrennt, anstatt sich horizontal von dem linken Rand zu dem rechten Rand der Packung 96 zu erstrecken. Zusätzlich sind die oberen Flächen und die unteren Flächen der Substratblöcke 12 koplanar mit der entsprechenden oberen Fläche und unteren Fläche des Einkapselungsmittels 42 aufgrund von Planarisierungsprozessen.
  • 19 und 20 veranschaulichen die Draufsichten einiger beispielhafter Substratblöcke 12 und RDLs 50 und 58 in ihrer darüberliegenden Umverteilungsstruktur 44 gemäß einigen Ausführungsformen. Gemäß einigen Ausführungsformen können die RDLs 50 und 58 zusätzlich zu dem Verbinden der Substratblöcke 12 mit den Packungskomponenten 90 (18) auch die Substratblöcke 12 miteinander verbinden. Die Substratblöcke 12 sind jeweils durch das Einkapselungsmittel 42 eingekreist. Wenngleich zwei Substratblöcke 12 in einer beispielhaften Ausführungsform veranschaulicht sind, können auch mehr Substratblöcke 12 vorhanden sein, wie zum Beispiel in 20 gezeigt, welche für eine bessere Erweiterbarkeit als ein Array angeordnet sein können. Die verbesserte Erweiterbarkeit ist bei Modulen mit Hochleistungsberechnung (HPC, High-Performance Computing), wie etwa Modulen mit Künstlicher Intelligenz (KI), nützlich.
  • 21 bis 23 veranschaulichen die Draufsichten der Substratblöcke 12 und der Packungskomponenten 28 gemäß einigen Ausführungsformen. Die Packungskomponenten 28 weisen aktive und/oder passive Vorrichtungen auf und können Vorrichtungsdies, integrierte passive Vorrichtungen (IPDs, Integrated Passive Devices), Packungen oder dergleichen sein. Jedes der veranschaulichten Rechtecke kann entweder einen Substratblock 12 oder eine Packungskomponente 28 darstellen. Gemäß einigen Ausführungsformen sind die veranschaulichten Rechtecke in den 21 und 22 alle Substratblöcke 12. Die Substratblöcke 12 können identisch zueinander sein oder sich voneinander unterscheiden. Wie in den 21 und 22 gezeigt, können sich zum Beispiel die Größen (und die Strukturen) der Substratblöcke 12 voneinander unterscheiden. Gemäß alternativen Ausführungsformen ist eines der Rechtecke (wie etwa die großen) ein Substratblock und ist das andere eine Packungskomponente 28. In 23 sind eine Mehrzahl von Substratblöcken 12 und Packungskomponenten 28 vorhanden. Gemäß einigen beispielhaften Ausführungsformen sind vier Substratblöcke 12 (die größeren Rechtecke) vorhanden, wobei die Packungskomponenten 28 (die kleineren Rechtecke) in den Räumen zwischen den Substratblöcken 12 verteilt sind. Es können auch andere Arten der Packungskomponente 28 vorhanden sein. Zum Beispiel kann das Rechteck in der Mitte von 23 einen Vorrichtungsdie oder einen Diestapel darstellen und können die kleinsten Rechtecke IPDs darstellen.
  • 24 bis 26 veranschaulichen Packungen 96, die gemäß alternativen Ausführungsformen der vorliegenden Offenbarung gebildet sind. Soweit nicht das Gegenteil angegeben ist, sind die Materialien und die Bildungsprozesse der Komponenten in diesen Ausführungsformen im Wesentlichen dieselben wie die gleichen Komponenten, welche durch gleiche Bezugszeichen in den vorhergehenden Ausführungsformen, die in den 1 bis 23 gezeigt sind, und den darauffolgend erörterten Ausführungsformen, wie in den 27 bis 34 gezeigt, bezeichnet sind. Die Details hinsichtlich der Bildungsprozesse und der Materialien der Komponenten, die in den 24 bis 26 gezeigt sind, sind somit in der Erörterung der vorhergehenden Ausführungsformen zu finden.
  • Die 24 veranschaulicht die Packung 96 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich wie die in 18 gezeigten Ausführungsformen, mit der Ausnahme, dass keine Packungskomponente 28 (die passive und/oder aktive Vorrichtungen aufweist) in dem Einkapselungsmittel 42 eingekapselt ist.
  • 25 veranschaulicht die Packung 96 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich wie die in den 18 und 24 gezeigten Ausführungsformen, mit der Ausnahme, dass der Substratblock 12 einen Kern aufweist, welcher eine dielektrische Kernschicht 36, leitfähige Rohre (Metallrohre) 40P, die die dielektrische Kernschicht 36 durchdringen, und ein dielektrisches Füllmaterial 37, das durch die leitfähigen Rohre 40P eingekreist ist, aufweist. Gemäß einigen Ausführungsformen ist das Kerndielektrikum 36 aus einem oder mehreren Materialien gebildet, die aus Epoxid, Harz, Glasfaser, Prepreg (welches Epoxid, Harz und/oder Glasfaser enthält), Glas, Formmasse, Kunststoff, Kombinationen davon und Mehrfachschichten davon ausgewählt sind. Die Packungskomponente 28 ist möglicherweise in dem Einkapselungsmittel 42 eingekapselt oder nicht.
  • 26 veranschaulicht die Packung 96 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind ähnlich wie die in 18 gezeigten Ausführungsformen, mit der Ausnahme, dass die Substratblöcke 12 kernlos sind. Gemäß einigen Ausführungsformen ist keine Packungskomponente 28 einschließlich passiver und/oder aktiver Vorrichtungen in dem Einkapselungsmittel 42 eingekapselt. Gemäß alternativen Ausführungsformen ist die Packungskomponente 28 (18) einschließlich mindestens einer der passiven und/oder aktiven Vorrichtungen in dem Einkapselungsmittel 42 eingekapselt.
  • 27 und 28 veranschaulichen die beispielhafte Anordnung von Substratblöcken 12 gemäß einigen Ausführungsformen. 27 veranschaulicht zwei Substratblöcke 12. 28 veranschaulicht vier Substratblöcke 12, die ein Array bilden. Gemäß einigen Ausführungsformen befinden sich die Substratblöcke 12 nahe beieinander, wobei keine Durchkontaktierung (wie etwa 26, wie in 18 gezeigt) und Packungskomponenten (wie etwa 28, wie in 18 gezeigt) dazwischen vorhanden sind. Wie in den 18 und 24-26 gezeigt, können sich gemäß alternativen Ausführungsformen die Durchkontaktierung 26 und möglicherweise die Packungskomponenten 28 zwischen benachbarten Substratblöcken 12 befinden.
  • 29 und 30 veranschaulichen das Layout einiger beispielhafter Substratblöcke 12 und Packungskomponenten 90 (wie etwa Vorrichtungsdies) gemäß einigen Ausführungsformen. Wie in 29 gezeigt, weisen gemäß einigen Ausführungsformen die Substratblöcke 12 und die Packungskomponenten 90 eine Eins-zu-Eins-Übereinstimmung auf, wobei eine Packungskomponente 90 einen Substratblock 12 überlappt. Wie in 30, kann gemäß alternativen Ausführungsformen eine Packungskomponente 90 zwei oder mehr der Substratblöcke 12 überlappen und elektrisch mit diesen verbunden sein.
  • 31 bis 34 veranschaulichen das Layout einiger beispielhafter Substratblöcke 12 und Packungskomponenten 90 (einschließlich 90A und 90B) gemäß einigen Ausführungsformen. 31 veranschaulicht Packungskomponenten 90, welche Packungskomponenten 90A und 90B umfassen. Gemäß einigen Ausführungsformen sind die Packungskomponenten 90A Vorrichtungsdies mit geringeren Anzahlen an E/A-Stiften, und sind die Packungskomponenten 90B Vorrichtungsdies mit höheren Anzahlen an E/A-Stiften.
  • 32 bis 34 veranschaulichen die beispielhaften Substratblöcke 12, die bezüglich der Positionen der Packungskomponenten 90A und 90B ausgelegt sind. Wie in 32 gezeigt, liegt der Substratblock 12 unter den Packungskomponenten 90B und den Packungskomponenten 90A, wobei sich geringere E/A-Stift-Anzahlen auf gegenüberliegenden Seiten der Packungskomponenten 90B befinden. In 33 werden drei Substratblöcke 12 verwendet, wobei zwei der Substratblöcke 12 unter zwei Spalten der Packungskomponenten 90A liegen und einer der Substratblöcke 12 unter einer Spalte der Packungskomponenten 90B liegt. In 34 werden vier Substratblöcke 12 verwendet, wobei zwei der Substratblöcke 12 unter zwei Spalten der Packungskomponenten 90A liegen und jeweils unter zwei der Substratblöcke 12 eine der Packungskomponenten 90B liegt.
  • 35 und 36 veranschaulichen jeweils vergrößerte Ansichten der Bereiche 102 und 104 in 18. Der Bereich 102 befindet sich auf der oberen Fläche des Einkapselungsmittels 42, und der Bereich 104 befindet sich auf der unteren Fläche des Einkapselungsmittels 42. Das Einkapselungsmittel 42 weist ein Basismaterial 42A und Füllpartikel 42B in dem Basismaterial 42A auf. Da ein Planarisierungsprozess auf der oberen Fläche des Einkapselungsmittels 42 während dem Planarisierungsprozess durchgeführt wird, wie in 7 gezeigt, sind die kugelförmigen Partikel 42B, die mit der dielektrischen Schicht 46 in Kontakt stehen, Teilpartikel, die teilweise poliert sind und im Wesentlichen planare obere Flächen aufweisen. Die Abschnitte des Einkapselungsmittels 42, die mit der dielektrischen Schicht (Lötmaske) 76 (oder einigen Metallpads 74) in Kontakt stehen, sind während dem in 11 gezeigten Prozess planarisiert worden. Dementsprechend sind die kugelförmigen Partikel 42B an der unteren Fläche des Einkapselungsmittels 42 auch Teilpartikel, die teilweise während dem Planarisierungsprozess poliert werden, und werden somit im Wesentlichen planare untere Flächen aufweisen.
  • In den zuvor veranschaulichten Ausführungsformen werden einige Prozesse und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung zum Bilden einer dreidimensionalen Packung (3D-Packung) erörtert. Es können auch andere Merkmale und Prozesse aufgenommen werden. Zum Beispiel können Teststrukturen aufgenommen werden, um bei dem Überprüfungstesten des 3D-Packens oder von 3DIC-Vorrichtungen zu helfen. Die Teststrukturen können zum Beispiel Test-Pads aufweisen, die in einer Umverteilungsschicht oder auf einem Substrat, das das Testen des 3D-Packens oder von 3DIC, die Verwendung von Sonden und/oder Sondenkarten ermöglicht, und dergleichen gebildet sind. Das Überprüfungstesten kann bei Zwischenstrukturen sowie bei der Endstruktur durchgeführt werden. Zusätzlich können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Testmethodologien verwendet werden, die eine Zwischenüberprüfung von Known Good Dies zum Erhöhen des Ertrags und Verringern der Kosten enthalten.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch Schneiden von großen Packungssubstraten in kleinere Substratblöcke und Bilden von rekonstruierten Packungssubstraten unter Verwendung der diskreten Substratblöcke wird das ansonsten starke Verziehen, das durch die großen Packungssubstrate hervorgerufen wird, verringert. Das Ertragsverlustproblem, das durch große Packungssubstrate hervorgerufen wird, wird verringert.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden eines rekonstruierten Packungssubstrats umfassend das Platzieren einer Mehrzahl von Substratblöcken über einem Träger; das Einkapseln der Mehrzahl von Substratblöcken in einem Einkapselungsmittel; das Planarisieren des Einkapselungsmittels und der Mehrzahl von Substratblöcken, um Umverteilungsleitungen in der Mehrzahl von Substratblöcken freizulegen; und das Bilden einer Umverteilungsstruktur, die sowohl die Mehrzahl von Substratblöcken als auch das Einkapselungsmittel überlappt; und das Bonden einer ersten Packungskomponente über dem rekonstruierten Packungssubstrat. In einer Ausführungsform umfasst das Verfahren ferner das Sägen eines Packungssubstratstreifens in diskrete Substratblöcke, wobei sich mindestens einer der Mehrzahl von Substratblöcken, die über dem Träger platziert sind, unter den diskreten Substratblöcken befindet. In einer Ausführungsform sind zwei der Mehrzahl von Substratblöcken identisch zueinander. In einer Ausführungsform sind in der Mehrzahl von Substratblöcken keine aktiven Vorrichtungen und passiven Vorrichtungen vorhanden. In einer Ausführungsform umfasst das Verfahren ferner das Bilden einer Metallsäule über dem Träger, wobei die Metallsäule in dem Einkapselungsmittel eingekapselt ist, und das Planarisieren die Metallsäule weiter freilegt. In einer Ausführungsform umfasst das Verfahren ferner das Entbonden des Trägers von der Mehrzahl von Substratblöcken und dem Einkapselungsmittel; und das Bilden eines leitfähigen Merkmals auf dem rekonstruierten Packungssubstrat, wobei das leitfähige Element und die Umverteilungsstruktur durch die Metallsäule elektrisch miteinander verbunden sind. In einer Ausführungsform umfasst das Verfahren ferner das Platzieren einer zusätzlichen Packungskomponente über dem Träger, wobei die zusätzliche Packungskomponente in dem Einkapselungsmittel eingekapselt ist und durch das Planarisieren freigelegt wird, und wobei die zusätzliche Packungskomponente einen Vorrichtungsdie oder eine integrierte passive Vorrichtung umfasst. In einer Ausführungsform umfasst das Verfahren ferner das Bonden einer zweiten Packungskomponente über der Umverteilungsstruktur, wobei die erste Packungskomponente und die zweite Packungskomponente jeweils einen ersten und einen zweiten der Mehrzahl von Substratblöcken überlappen.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist eine Struktur ein rekonstruiertes Packungssubstrat, das eine Mehrzahl von Substratblöcken aufweist, die jeweils eine erste Mehrzahl von Umverteilungsleitungen darin aufweisen; ein Einkapselungsmittel, das die Mehrzahl von Substratblöcken darin einkapselt, wobei die Mehrzahl von Substratblöcken durch einige Abschnitte des Einkapselungsmittels voneinander getrennt sind; eine Umverteilungsstruktur, die die Mehrzahl von Substratblöcken und das Einkapselungsmittel überlappt, wobei die Umverteilungsstruktur eine zweite Mehrzahl von Umverteilungsleitungen darin aufweist; und eine Mehrzahl von leitfähigen Elementen, die unter der Umverteilungsstruktur liegen und durch die Mehrzahl von Substratblöcken elektrisch mit dieser verbunden sind; und einen ersten Vorrichtungsdie, der über dem rekonstruierten Packungssubstrat liegt und an dieses gebondet ist, auf. In einer Ausführungsform weist die Struktur ferner eine Packungskomponente auf, die an die Mehrzahl von leitfähigen Elementen gebondet ist, wobei die Packungskomponente von mindestens zwei der Mehrzahl von Substratblöcken überlappt wird. In einer Ausführungsform weist die Struktur ferner eine Durchkontaktierung in dem Einkapselungsmittel auf, wobei eines der Mehrzahl von leitfähigen Elementen elektrisch mit der Umverteilungsstruktur durch die Durchkontaktierung verbunden ist. In einer Ausführungsform weist die Struktur ferner eine Packungskomponente auf, die in dem Einkapselungsmittel eingekapselt ist, wobei die Packungskomponente aus einem Vorrichtungsdie und einer integrierten passiven Vorrichtung ausgewählt wird und wobei die Packungskomponente zusätzliche leitfähige Elemente aufweist, die elektrisch mit der Umverteilungsstruktur verbunden sind. In einer Ausführungsform weist die Struktur ferner eine dielektrische Schicht auf, die sowohl unter einer ersten unteren Fläche der Packungskomponente als auch einer zweiten unteren Fläche des Einkapselungsmittels liegt und diese berührt. In einer Ausführungsform sind die mehreren Substratblöcke identisch zueinander. In einer Ausführungsform sind in der Mehrzahl von Substratblöcken keine aktiven Vorrichtungen und passive Vorrichtungen vorhanden. In einer Ausführungsform weisen die Mehrzahl von Substratblöcken ein kernloses Packungssubstrat auf. In einer Ausführungsform weisen die Mehrzahl von Substratblöcken ein Packungssubstrat auf, das einen Kern aufweist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist eine Struktur eine erste dielektrische Schicht; eine Mehrzahl von leitfähigen Elementen in der ersten dielektrischen Schicht; ein Einkapselungsmittel, das über der ersten dielektrischen Schicht liegt und diese berührt; eine Mehrzahl von Substratblöcken, die das Einkapselungsmittel durchdringen, wobei die Mehrzahl von Substratblöcken über der ersten dielektrischen Schicht liegen und diese berühren; eine zweite dielektrische Schicht sowohl über der Mehrzahl von Substratblöcken als auch dem Einkapselungsmittel, die diese berührt; und eine Mehrzahl von Umverteilungsleitungen, die sich in die zweite dielektrische Schicht hinein erstrecken, wobei die Mehrzahl von Umverteilungsleitungen elektrisch mit der Mehrzahl von leitfähigen Elementen durch die Mehrzahl von Substratblöcken verbunden sind. In einer Ausführungsform weist die Struktur ferner eine Durchkontaktierung auf, die das Einkapselungsmittel durchdringt, wobei die Durchkontaktierung eines der Mehrzahl von leitfähigen Elementen elektrisch mit einer der Mehrzahl von Umverteilungsleitungen verbindet. In einer Ausführungsform weist die Struktur ferner einen Die auf, der das Einkapselungsmittel durchdringt, wobei der Die elektrisch mit der Mehrzahl von Umverteilungsleitungen verbunden ist.
  • Das Vorherige erläutert Merkmale verschiedener Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung leicht als Grundlage zum Gestalten oder Abändern anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden kann. Ein Fachmann sollte auch realisieren, dass sich solche äquivalenten Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung entfernen und er verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen kann, ohne sich von dem Wesen und Umfang der vorliegenden Offenbarung zu entfernen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/150725 [0001]

Claims (20)

  1. Verfahren, umfassend: Bilden eines rekonstruierten Packungssubstrats, umfassend: Platzieren einer Mehrzahl von Substratblöcken über einem Träger; Einkapseln der Mehrzahl von Substratblöcken in einem Einkapselungsmittel; Planarisieren des Einkapselungsmittels und der Mehrzahl von Substratblöcken, um Umverteilungsleitungen in der Mehrzahl von Substratblöcken freizulegen; und Bilden einer Umverteilungsstruktur, die sowohl die Mehrzahl von Substratblöcken als auch das Einkapselungsmittel überlappt; und Bonden einer ersten Packungskomponente über dem rekonstruierten Packungssubstrat.
  2. Verfahren nach Anspruch 1, ferner umfassend ein Sägen eines Packungssubstratstreifens in diskrete Substratblöcke, wobei sich mindestens einer der Mehrzahl von Substratblöcken, die über dem Träger platziert sind, unter den diskreten Substratblöcken befindet.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Mehrzahl von Substratblöcken identisch zueinander sind.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei in der Mehrzahl von Substratblöcken keine aktiven Vorrichtungen und passiven Vorrichtungen vorhanden sind.
  5. Verfahren nach einem der vorherigen Ansprüche, ferner umfassend ein Bilden einer Metallsäule über dem Träger, wobei die Metallsäule in dem Einkapselungsmittel eingekapselt ist und das Planarisieren die Metallsäule weiter freilegt.
  6. Verfahren nach Anspruch 5, ferner umfassend: Entbonden des Trägers von der Mehrzahl von Substratblöcken und dem Einkapselungsmittel; und Bilden eines leitfähigen Elements auf dem rekonstruierten Packungssubstrat, wobei das leitfähige Element und die Umverteilungsstruktur durch die Metallsäule elektrisch miteinander verbunden sind.
  7. Verfahren nach einem der vorherigen Ansprüche, ferner umfassend ein Platzieren einer zusätzlichen Packungskomponente über dem Träger, wobei die zusätzliche Packungskomponente in dem Einkapselungsmittel eingekapselt ist und durch das Planarisieren freigelegt wird und wobei die zusätzliche Packungskomponente einen Vorrichtungsdie oder eine integrierte passive Vorrichtung umfasst.
  8. Verfahren nach einem der vorherigen Ansprüche, ferner umfassend ein Bonden einer zweiten Packungskomponente über der Umverteilungsstruktur, wobei die erste Packungskomponente und die zweite Packungskomponente jeweils einen ersten und einen zweiten der Mehrzahl von Substratblöcken überlappen.
  9. Struktur, die Folgendes aufweist: ein rekonstruiertes Packungssubstrat, das Folgendes aufweist: eine Mehrzahl von Substratblöcken, die jeweils eine erste Mehrzahl von Umverteilungsleitungen darin aufweisen; ein Einkapselungsmittel, das die Mehrzahl von Substratblöcken darin einkapselt, wobei die Mehrzahl von Substratblöcken durch Abschnitte des Einkapselungsmittels voneinander getrennt sind; eine Umverteilungsstruktur, die die Mehrzahl von Substratblöcken und das Einkapselungsmittel überlappt, wobei die Umverteilungsstruktur eine zweite Mehrzahl von Umverteilungsleitungen darin aufweist; und eine Mehrzahl von leitfähigen Elementen, die unter der Umverteilungsstruktur liegen und durch die Mehrzahl von Substratblöcken elektrisch mit dieser verbunden sind; und einen ersten Vorrichtungsdie, der über dem rekonstruierten Packungssubstrat liegt und an dieses gebondet ist.
  10. Struktur nach Anspruch 9, die ferner eine Packungskomponente aufweist, die an die Mehrzahl von leitfähigen Elementen gebondet ist, wobei die Packungskomponente von mindestens zwei der Mehrzahl von Substratblöcken überlappt wird.
  11. Struktur nach Anspruch 9 oder 10, die ferner eine Durchkontaktierung in dem Einkapselungsmittel aufweist, wobei eines der Mehrzahl von leitfähigen Elementen elektrisch mit der Umverteilungsstruktur durch die Durchkontaktierung verbunden ist.
  12. Struktur nach einem der Ansprüche 9 bis 11, die ferner eine Packungskomponente aufweist, die in dem Einkapselungsmittel eingekapselt ist, wobei die Packungskomponente aus einem Vorrichtungsdie und einer integrierten passiven Vorrichtung ausgewählt ist und wobei die Packungskomponente zusätzliche leitfähige Elemente aufweist, die elektrisch mit der Umverteilungsstruktur verbunden sind.
  13. Struktur nach Anspruch 12, die ferner eine dielektrische Schicht aufweist, die sowohl unter einer ersten unteren Fläche der Packungskomponente als auch einer zweiten unteren Fläche des Einkapselungsmittels liegt und diese berührt.
  14. Struktur nach einem der Ansprüche 9 bis 13, wobei die Mehrzahl von Substratblöcken identisch zueinander sind.
  15. Struktur nach einem der Ansprüche 9 bis 14, wobei in der Mehrzahl von Substratblöcken keine aktiven Vorrichtungen und passiven Vorrichtungen vorhanden sind.
  16. Struktur nach einem der Ansprüche 9 bis 15, wobei die Mehrzahl von Substratblöcken ein kernloses Packungssubstrat aufweisen.
  17. Struktur nach einem der Ansprüche 9 bis 16, wobei die Mehrzahl von Substratblöcken ein Packungssubstrat aufweisen, das einen Kern aufweist.
  18. Struktur, die Folgendes aufweist: eine erste dielektrische Schicht; eine Mehrzahl von leitfähigen Elementen in der ersten dielektrischen Schicht; ein Einkapselungsmittel, das über der ersten dielektrischen Schicht liegt und diese berührt; eine Mehrzahl von Substratblöcken, die das Einkapselungsmittel durchdringen, wobei die Mehrzahl von Substratblöcken über der ersten dielektrischen Schicht liegen und diese berühren; eine zweite dielektrische Schicht sowohl über der Mehrzahl von Substratblöcken als auch dem Einkapselungsmittel, die diese berührt; und eine Mehrzahl von Umverteilungsleitungen, die sich in die zweite dielektrische Schicht hinein erstrecken, wobei die Mehrzahl von Umverteilungsleitungen elektrisch mit der Mehrzahl von leitfähigen Elementen durch die Mehrzahl von Substratblöcken verbunden sind.
  19. Struktur nach Anspruch 18, die ferner eine Durchkontaktierung aufweist, die das Einkapselungsmittel durchdringt, wobei die Durchkontaktierung eines der Mehrzahl von leitfähigen Elementen elektrisch mit einer der Mehrzahl von Umverteilungsleitungen verbindet.
  20. Struktur nach Anspruch 18 oder 19, die ferner einen Die aufweist, der das Einkapselungsmittel durchdringt, wobei der Die elektrisch mit der Mehrzahl von Umverteilungsleitungen verbunden ist.
DE102021112657.6A 2021-02-18 2021-05-17 Packungen mit mehreren eingekapselten Substratblöcken Pending DE102021112657A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163150725P 2021-02-18 2021-02-18
US63/150,725 2021-02-18
US17/318,703 US11842935B2 (en) 2021-02-18 2021-05-12 Method for forming a reconstructed package substrate comprising substrates blocks
US17/318,703 2021-05-12

Publications (1)

Publication Number Publication Date
DE102021112657A1 true DE102021112657A1 (de) 2022-08-18

Family

ID=82610864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021112657.6A Pending DE102021112657A1 (de) 2021-02-18 2021-05-17 Packungen mit mehreren eingekapselten Substratblöcken

Country Status (5)

Country Link
US (3) US11842935B2 (de)
KR (1) KR102684456B1 (de)
CN (1) CN114975383A (de)
DE (1) DE102021112657A1 (de)
TW (1) TWI802210B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842935B2 (en) * 2021-02-18 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a reconstructed package substrate comprising substrates blocks
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法
US12170261B2 (en) 2022-05-31 2024-12-17 Deca Technologies Usa, Inc. Molded direct contact interconnect structure without capture pads and method for the same
TWI834336B (zh) * 2022-10-12 2024-03-01 欣興電子股份有限公司 封裝結構及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327424A1 (en) 2009-06-24 2010-12-30 Henning Braunisch Multi-chip package and method of providing die-to-die interconnects in same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
DE102019117006A1 (de) 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178953B2 (en) * 2008-09-30 2012-05-15 Infineon Technologies Ag On-chip RF shields with front side redistribution lines
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8399306B2 (en) * 2011-03-25 2013-03-19 Stats Chippac Ltd. Integrated circuit packaging system with transparent encapsulation and method of manufacture thereof
TWI476888B (zh) 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
TWM455255U (zh) 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US10797025B2 (en) * 2016-05-17 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced INFO POP and method of forming thereof
US10157807B2 (en) * 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US9837359B1 (en) 2016-09-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10163802B2 (en) * 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US10381301B2 (en) * 2017-02-08 2019-08-13 Micro Technology, Inc. Semiconductor package and method for fabricating the same
US10770405B2 (en) * 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10522501B2 (en) * 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US11004803B2 (en) 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US11088124B2 (en) * 2018-08-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US10868353B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
US11133282B2 (en) 2019-05-31 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. COWOS structures and methods forming same
US11296062B2 (en) * 2019-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimension large system integration
US11018113B2 (en) * 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
US11616026B2 (en) * 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11842935B2 (en) * 2021-02-18 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a reconstructed package substrate comprising substrates blocks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327424A1 (en) 2009-06-24 2010-12-30 Henning Braunisch Multi-chip package and method of providing die-to-die interconnects in same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
DE102019117006A1 (de) 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung

Also Published As

Publication number Publication date
CN114975383A (zh) 2022-08-30
KR20220118282A (ko) 2022-08-25
US12027435B2 (en) 2024-07-02
US20220384287A1 (en) 2022-12-01
TWI802210B (zh) 2023-05-11
KR102684456B1 (ko) 2024-07-11
US20240321661A1 (en) 2024-09-26
US11842935B2 (en) 2023-12-12
US20220262694A1 (en) 2022-08-18
TW202234636A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102018117689B4 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102018130035B4 (de) Package und verfahren
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102016100011B4 (de) Ein Chip-Package
DE102021112657A1 (de) Packungen mit mehreren eingekapselten Substratblöcken
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102019115952A1 (de) Halbleiter-packages
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102018106773A1 (de) Package mit Fan-Out-Strukturen
DE102016101685A1 (de) Integriertes fan-out-gehäuse und verfahren zu seiner herstellung
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102016119033A1 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102018127067A1 (de) Elektronikkarte einschließlich Multi-Chip-Modul
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021117353A1 (de) Halbleiterpackagestruktur
DE102021100257B4 (de) Halbleiterpackage und Herstellungsverfahren
DE102018125372B4 (de) Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung
DE102021118117A1 (de) Info-packages mit wärmeabführungsblöcken
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102021119360A1 (de) Multi-tim-packages und deren herstellungsverfahren
DE102021113405A1 (de) Packagestruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication