Nothing Special   »   [go: up one dir, main page]

DE102018117689B4 - Unterstützen von Info-Packages zum Reduzieren von Durchbiegung - Google Patents

Unterstützen von Info-Packages zum Reduzieren von Durchbiegung Download PDF

Info

Publication number
DE102018117689B4
DE102018117689B4 DE102018117689.9A DE102018117689A DE102018117689B4 DE 102018117689 B4 DE102018117689 B4 DE 102018117689B4 DE 102018117689 A DE102018117689 A DE 102018117689A DE 102018117689 B4 DE102018117689 B4 DE 102018117689B4
Authority
DE
Germany
Prior art keywords
die
device die
package
encapsulation material
dummy pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018117689.9A
Other languages
English (en)
Other versions
DE102018117689A1 (de
Inventor
Jie Chen
Ying-Ju Chen
Hsien-Wei Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018117689A1 publication Critical patent/DE102018117689A1/de
Application granted granted Critical
Publication of DE102018117689B4 publication Critical patent/DE102018117689B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren (300), umfassend:Anordnen (302) einer Dummyauflage-Die (80) auf einem Träger (20);Kapseln (304) der Dummyauflage-Die (80) in einem ersten Einkapselungsmaterial (86); undAnordnen (306) der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) auf der Dummyauflage-Die (80) und dem ersten Einkapselungsmaterial (86); undKapseln (308) einer ersten Vorrichtungs-Die (24A) und einer zweiten Vorrichtungs-Die (24B) in einem zweiten Einkapselungsmaterial (40);Bilden (310) von Umverteilungsleitungen über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) und elektrisch koppelnd damit;Bonden (316) einer Brücken-Die (66) über den Umverteilungsleitungen, um ein Package (64) zu bilden, wobei das Package (64) die erste Vorrichtungs-Die (24A), die zweite Vorrichtungs-Die (24B) und die Brücken-Die (66) umfasst, wobei die Brücken-Die (66) die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) miteinander elektrisch verbindet.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Mit der Entwicklung von Halbleitertechnologien werden Halbleiterchips/Dies in zunehmendem Maße kleiner. Gleichzeitig müssen mehr Funktionen in die Halbleiter-Dies integriert werden. Dementsprechend müssen die Halbleiter-Dies in zunehmendem Maße größere Anzahlen an I/O-Kontaktstellen haben, die in kleinere Bereiche gepackt sind, und die Dichte der I/O-Kontaktstellen steigt im Laufe der Zeit schnell an. Als Resultat wird das Packaging der Halbleiter-Dies schwieriger, was den Ertrag des Packagings nachteilig beeinflusst.
  • Konventionelle Package-Technologien können in zwei Kategorien aufgeteilt werden. In der ersten Kategorie werden Dies auf einem Wafer gepackt, bevor sie gesägt werden. Diese Packaging-Technologie weist einige vorteilhafte Merkmale, wie beispielsweise ein größerer Durchsatz und geringere Kosten, auf. Ferner ist weniger Unterfüllung oder Formstoff erforderlich. Jedoch leidet diese Packaging-Technologie auch unter Nachteilen. Da die Größen der Dies in zunehmendem Maße kleiner werden und die entsprechenden Packages nur Fan-In-Packages sein können, in denen die I/O-Kontaktstellen jeder Die auf eine Region direkt über der Fläche der entsprechenden Die begrenzt sind. Mit den räumlich begrenzten Bereichen der Dies ist die Anzahl an I/O-Kontaktstellen aufgrund der Begrenzung der Teilung der I/O-Kontaktstellen begrenzt. Wenn die Teilung der Kontaktstellen verringert werden muss, können Lötbrücken auftreten. Des Weiteren müssen Lötkugeln eine bestimmte Größe aufweisen, die wiederum die Anzahl an Lötkugeln begrenzt, die auf die Fläche einer Die gepackt werden können.
  • In der anderen Kategorie des Packagings werden Dies aus Wafern gesägt, bevor sie gepackt werden. Ein vorteilhaftes Merkmal dieser Packaging-Technologie ist die Möglichkeit, Fan-Out-Packages zu bilden, was bedeutet, dass die I/O-Kontaktstellen auf einer Die auf einen größeren Bereich als die Die neu verteilt werden können, und daher die Anzahl an auf die Flächen der Dies gepackten I/O-Kontaktstellen erhöht werden kann. Ein weiteres vorteilhaftes Merkmal dieser Packaging-Technologie ist, dass „bekannte gute Dies“ gepackt werden und defekte Dies verworfen werden und daher Kosten und Aufwand nicht an den defekten Dies verschwendet werden. Die Fan-Out-Packages leiden unter Durchbiegungen. Dies verursacht beim Bonden der Fan-Out-Packages mit dem Package-Substrat Schwierigkeiten und die entsprechende Lötverbindung kann fehlschlagen.
  • Die Druckschrift DE 10 2014 116 417 A1 offenbart ein Paket integrierter Schaltungen (IS) mit ersten und zweiten Dies mit jeweils ersten und zweiten Ein-/Ausgabe(E/A)-Verbindungsstrukturen. Das IS-Paket umfasst eine Brücke, die erste und zweite elektrische Leiterfunktionen besitzt, die jeweils mit einem Teil der ersten und zweiten E/A-Verbindungsstrukturen gekoppelt sind. Der erste Die, der zweite Die und die Brücke werden in elektrisch isolierendem Material eingebettet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder verkleinert sein.
    • Die 1 bis 7A veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung eines integrierten Fan-Out- (InFO) -Packages gemäß einigen Ausführungsformen.
    • 7B veranschaulicht eine Draufsicht eines InFO-Packages wie in 7A gezeigt gemäß einigen Ausführungsformen.
    • Die 8, 9A, 9B, 10-13 und 14A veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines InFO-Packages gemäß einigen Ausführungsformen.
    • 14B veranschaulicht eine Draufsicht eines InFO-Packages wie in 14A gezeigt gemäß einigen Ausführungsformen.
    • 15 veranschaulicht eine vergrößerte Ansicht eines Abschnitts eines InFO-Packages wie in 14A gezeigt gemäß einigen Ausführungsformen.
    • Die 16 bis 18 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines InFO-Packages gemäß einigen Ausführungsformen.
    • 19 veranschaulicht einen Prozessablauf für das Bilden eines InFO-Packages gemäß einigen Ausführungsformen.
    • 20 veranschaulicht einen Prozessablauf für das Bilden eines InFO-Packages gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunterliegend“, „darunter“, „unter“, „untere“, „darüberliegend“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Es werden ein integriertes Fan-Out- (InFO) -Package und Verfahren zu dessen Herstellung gemäß verschiedenen Ausführungsformen bereitgestellt. Die Zwischenstadien des Bildens des InFO-Packages werden gemäß einigen Ausführungsformen veranschaulicht. Es werden einige Variationen von einigen Ausführungsformen beschrieben. Überall in den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugsnummern verwendet, um gleiche Elemente zu bezeichnen.
  • Die 1 bis 7A veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines InFO-Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Schritte, die in den 1 bis 7A gezeigt sind, sind auch schematisch in dem in 19 gezeigten Verfahrensablauf 200 wiedergegeben.
  • Unter Bezugnahme auf 1 wird der Träger 20 bereitgestellt und der Trennfilm 22 auf den Träger 20 aufgebracht. Der Träger 20 kann aus einem transparenten Material gebildet werden und kann ein Glasträger, ein Keramikträger, ein organischer Träger oder dergleichen sein. Der Träger 20 kann eine runde Draufsicht-Form aufweisen und kann eine Größe eines Siliziumwafers aufweisen. Beispielsweise kann der Träger 20 einen 8-Zoll-Durchmesser, einen 12-Zoll-Durchmesser oder dergleichen aufweisen. Der Trennfilm 22 befindet sich über der oberen Fläche des Trägers 20. Der Trennfilm 22 kann aus einem Licht-zu-Wärme-Umwandlungs-(LTHC) -Beschichtungsmaterial gebildet sein. Der Trennfilm 22 kann auf den Träger 20 durch Beschichten aufgebracht werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die LTHC-Beschichtung fähig, unter der Wärme von Licht/Strahlung (wie ein Laser) zersetzt zu werden, und kann daher den Träger 20 von der darauf gebildeten Struktur lösen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die LTHC-Beschichtung 22 Kohlenschwarz (Kohlenstoffpartikel), ein Lösungsmittel, einen Siliziumfüller und/oder ein Epoxid. Das Epoxid kann Polyimid oder ein anderes Polymer wie Acryl umfassen.
  • 1 veranschaulicht die Anordnung/Anbringung der Vorrichtungen 24A und 24B auf den Träger 20. Der entsprechende Prozess ist als Prozess 202 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Die Vorrichtungen 24A und 24B können Vorrichtungs-Dies sein, und werden daher als Vorrichtungs-Dies 24A und 24B im Folgenden bezeichnet, während die Vorrichtungen 24A und 24B auch andere Arten von Package-Komponenten, wie Packages, integrierte passive Vorrichtungen oder dergleichen, sein können. Die Vorrichtungs-Dies 24A und 24B werden an der LTHC-Beschichtung 22 durch Die-Befestigungsfilme (DAFs) 26 befestigt, die Klebefilme sind. Die DAFs 26 können auf den Vorrichtungs-Dies 24A und 24B vorab befestigt werden, bevor die Vorrichtungs-Dies 24A und 24B auf der LTHC-Beschichtung 22 angeordnet werden. Die Vorrichtungs-Dies 24A und 24B können die Halbleitersubstrate 28A und 28B mit Rückflächen (die Flächen, die nach unten zeigen) in physischem Kontakt mit den DAFs 26 umfassen. Die Vorrichtungs-Dies 24A und 24B können entsprechend integrierte Schaltungen (wie aktive Vorrichtungen, die beispielsweise Transistoren umfassen) 30A und 30B an den Vorderflächen (die Flächen, die nach oben zeigen) der Halbleitersubstrate 28A und 28B umfassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist eine (oder beide) der Vorrichtungs-Dies 24A und 24B eine Logik-Die, die eine Zentraleinheit- (CPU) -Die, eine grafische Verarbeitungseinheit- (GPU) -Die, eine mobilen Anwendungs-Die, eine Mikrosteuereinheit- (MCU) -Die, eine Eingabe-Ausgabe- (I/O) -Die, eine Basisband- (BB) -Die oder eine Anwendungsprozessor- (AP) -Die sein kann. Die Vorrichtungs-Dies 24A und 24B können auch entsprechend die Kopplungsstrukturen 32A und 32B, die Metallsäulen 34 und Dielektrikumschichten 36 umfassen. Der Abstand S1 zwischen den Vorrichtungs-Dies 24A und 24B kann größer als ungefähr 50 µm sein und kann im Bereich von zwischen ungefähr 50 µm und ungefähr 780 µm liegen. Die Dicken T1 von Vorrichtungs-Die 24A und 24B können kleiner als ungefähr 730 µm sein.
  • Gemäß einigen Ausführungsformen werden die Metallsäulen 34 (wie Kupfersäulen) als Teile der Vorrichtungs-Dies 24A und 24B vorgeformt und Metallsäulen 34 elektrisch mit den integrierten Schaltungen 30A und 30B gekoppelt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung füllt das Dielektrikum 36 die Lücken zwischen den angrenzenden Metallsäulen 34, um obere Dielektrikumschichten zu bilden. Die oberen Dielektrikumschichten 36 können auch Abschnitte umfassen, welche die Metallsäulen 34 abdecken und schützen. Die oberen Dielektrikumschichten 36 können gemäß einigen Ausführungsformen der vorliegenden Offenbarung aus einem Polymer wie Polybenzoxazol (P130) oder Polyimid gebildet sein.
  • Unter Bezugnahme auf 2 werden als Nächstes die Vorrichtungs-Dies 24A und 24B in dem Einkapselungsmaterial 40 gekapselt. Der entsprechende Prozess ist als Prozess 204 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Das Einkapselungsmaterial 40 füllt die Lücken zwischen den Vorrichtungs-Dies 24A und 24B. Das Einkapselungsmaterial 40 kann einen Formstoff, eine Formunterfüllung, ein Epoxid und/oder ein Harz umfassen. Die obere Fläche des Einkapselungsmaterials 40 kann zu dem Zeitpunkt, zu dem die Vorrichtungs-Dies 24A und 24B gekapselt werden, höher sein als die oberen Enden der Metallsäulen 34. Das Einkapselungsmaterial 40 kann ein Basismaterial umfassen, das ein Polymer, ein Harz, ein Epoxid oder dergleichen und Füllstoffteilchen (nicht gezeigt) in dem Basismaterial sein kann. Die Füllstoffteilchen und das Basismaterial können den Füllstoffteilchen 40A und dem Basismaterial 40B in 15 ähnlich sein. Die Füllstoffteilchen können Dielektrikumpartikel aus SiO2, Al2O3, Siliziumdioxid oder dergleichen sein und können Kugelformen aufweisen. Außerdem können die kugelförmigen Füllstoffteilchen den gleichen oder einen unterschiedlichen Durchmesser aufweisen.
  • In einem anschließenden Schritt, wie auch gezeigt in 2, wird ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren- (CMP) -Prozess oder ein mechanischer Schleifprozess an dem dünnen Einkapselungsmaterial 40 und den Dielektrikumschichten 36 ausgeführt, bis die Metallsäulen 34 freigelegt sind. Aufgrund des Planarisierungsprozesses sind die oberen Flächen der Metallsäulen 34 im Wesentlichen mit der oberen Fläche des Einkapselungsmaterials 40 koplanar.
  • 3 veranschaulicht das Bilden einer Vorderseitenumverteilungsstruktur, die eine oder mehrere Schichten von Umverteilungsleitungen (RDLs) und die entsprechenden Dielektrikumschichten umfasst. Der entsprechende Prozess ist als Prozess 206 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Unter Bezugnahme auf 3 wird zuerst die Dielektrikumschicht 42 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Dielektrikumschicht 42 aus einem Polymer wie PBO, Polyimid oder dergleichen gebildet. Der Bildungsprozess umfasst das Beschichten der Dielektrikumschicht 42 in einer fließfähigen Form und dann das Aushärten der Dielektrikumschicht 42. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird die Dielektrikumschicht 42 aus einem anorganischen Dielektrikum, wie Siliziumnitrid, Siliziumoxid oder dergleichen, gebildet. Das Bildungsverfahren kann chemische Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) oder andere anwendbare Abscheidungsverfahren umfassen. Dann werden Öffnungen (die durch die Durchkontaktierungsabschnitte der RDLs 44 belegt sind) beispielsweise durch einen Fotolithographieprozess gebildet. Gemäß einigen Ausführungsformen, bei denen die Dielektrikumschicht 42 aus einem lichtempfindlichen Material wie PBO, Polyimid oder Benzocyclobuten (BCB) gebildet wird, bezieht die Bildung der Öffnungen eine Fotobelichtung der Dielektrikumschicht 42 unter Verwendung einer Lithografiemaske (nicht gezeigt) und das Entwickeln der Dielektrikumschicht 42 ein. Die Metallsäulen 34 werden durch die Öffnungen freigelegt.
  • Die RDLs 44 werden über der Dielektrikumschicht 42 gebildet. Die RDLs 44 umfassen Durchkontaktierungsabschnitte, die in der Dielektrikumschicht 42 gebildet werden, um mit den Metallsäulen 34 zu verbinden, und Metallspurabschnitte über der Dielektrikumschicht 42. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die RDLs 44 in einem Plattierungsprozess gebildet, der das Abscheiden einer Metallbekeimungsschicht (nicht gezeigt), das Bilden und Strukturieren eines Fotolacks (nicht gezeigt) über der Metallbekeimungsschicht und das Plattieren eines metallischen Materials wie Kupfer und/oder Aluminium über der Metallbekeimungsschicht umfasst. Die Metallbekeimungsschicht und das plattierte metallische Material können aus dem gleichen Material oder unterschiedlichen Materialien gebildet werden. Der strukturierte Fotolack wird dann entfernt gefolgt von Ätzen der Abschnitte der Metallbekeimungsschicht, die zuvor durch den strukturierten Fotolack abgedeckt wurden.
  • Die Dielektrikumschicht 46 wird dann über den RDLs 44 gebildet gefolgt von der Bildung von Öffnungen in der Dielektrikumschicht 46. Einige Abschnitte der RDLs 44 werden daher durch die Öffnungen freigelegt. Die Dielektrikumschicht 46 kann unter Verwendung eines Materials gebildet werden, das aus den gleichen Kandidatenmaterialien für das Bilden der Dielektrikumschicht 42 ausgewählt ist, was PBO, Polyimid, BCB oder andere organische oder anorganische Materialien umfassen kann. Dann werden die RDLs 48 gebildet. Die RDLs 48 umfassen auch Durchkontaktierungsabschnitte, die sich in die Öffnungen in der Dielektrikumschicht 46 erstrecken, um die RDLs 44 zu kontaktieren, und Metallleitungsabschnitte direkt über der Dielektrikumschicht 46. Die Bildung der RDLs 48 kann die Gleiche wie die Bildung der RDLs 44 sein, was das Bilden einer Bekeimungsschicht, das Bilden einer strukturierten Maske, das Plattieren der RDLs 48 und dann das Entfernen der strukturierten Maske und unerwünschten Abschnitten der Bekeimungsschicht umfasst.
  • 3 veranschaulicht auch die Bildung der Dielektrikumschicht 50. Die Dielektrikumschicht 50 kann aus einem Material gebildet werden, das aus der gleichen Gruppe von Kandidatenmaterialien für das Bilden der Dielektrikumschichten 42 und 46 ausgewählt ist. Beispielsweise kann die Dielektrikumschicht 50 unter Verwendung von PBO, Polyimid oder BCB gebildet werden. Die Öffnungen 52 werden in der Dielektrikumschicht 50 gebildet, um die darunterliegenden Metallkontaktstellen freizulegen, die Teile der RDLs 48 in den veranschaulichenden Ausführungsformen sind.
  • Unter Bezugnahme auf 4 werden gemäß einer Ausführungsform der vorliegenden Offenbarung die UBMs 54 gebildet, sodass sie sich in die Öffnungen in der Dielektrikumschicht 50 erstrecken, um die Metallkontaktstellen in den RDLs 48 zu kontaktieren. Die UBMs 54 können aus Nickel, Kupfer, Titan oder Mehrfachschichten davon gebildet werden. Gemäß einigen Ausführungsformen umfassen die UBMs 54 eine Titanschicht und eine Kupferschicht über der Titanschicht. Gemäß einigen Ausführungsformen gibt es wie gezeigt in 4 zwei Schichten von RDLs (44 und 48). Gemäß alternativen Ausführungsformen gibt es eine Schicht von RDLs oder drei oder mehr Schichten von RDLs.
  • Dann werden die elektrischen Anschlüsse 56 gebildet. Der entsprechende Prozess ist als Prozess 208 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Die Bildung von elektrischen Anschlüssen 56 kann das Anordnen von Lötkugeln auf den freigelegten Abschnitten der UBMs 54 umfassen und dann das wieder zum Fließen Bringen der Lötkugeln. Als Resultat sind die elektrischen Anschlüsse 56 Lotregionen, die manchmal als C4 Kontakthügel bezeichnet werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung von elektrischen Anschlüssen 56 das Ausführen eines Plattierungsschritts, um Lotschichten über den UBMs 54 zu bilden, und dann das wieder zum Fließen Bringen der Lotschichten. Die elektrischen Anschlüsse 56 können auch Nichtlotmetallsäulen oder Metallsäulen und Lotkappen über den Nichtlotmetallsäulen umfassen, die auch durch Plattieren gebildet werden können. In der gesamten Beschreibung wird die Struktur, die über dem Trennfilm 22 liegt als das Package 60 bezeichnet, welches ein Verbundwafer ist (und auch im Folgenden als Verbundwafer 60 bezeichnet wird), der mehrere Vorrichtungs-Dies 24A und 24B darin umfasst.
  • In anschließenden Schritten wird wie gezeigt in 5 der Verbundwafer 60 von dem Träger 20 entbondet. Das De-Bonding-kann das Projizieren eines Laserstrahls auf den Trennfilm 22 umfassen, sodass der Trennfilm 22 zersetzt wird und der Verbundwafer 60 von dem Träger 20 abgelöst wird. Der Verbundwafer 60 wird dann entlang den Ritzlinien 62 in mehrere Packages 64 auseinandergesägt, wobei eines der Packages 64 in 6 gezeigt ist. Der entsprechende Prozess ist als Prozess 210 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Gemäß einigen Ausführungsformen wird ein Schleifprozess ausgeführt, um die DAFs 26 zu entfernen. Der Schleifprozess kann an dem Verbundwafer 60 ausgeführt werden, sodass der Abschnitt 63 des Verbundwafers 60, der unter der gestrichelten Linie 61 liegt, entfernt wird. Gemäß anderen Ausführungsformen wird der Schleifprozess nicht ausgeführt. Dementsprechend kann das Package 64 den Abschnitt 63 umfassen oder nicht.
  • 6 veranschaulicht das Bonden der Brücken-Die 66 an das Package 64. Der entsprechende Prozess ist als Prozess 212 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Brücken-Die 66 an die UBMs 54 durch die Lotregionen 76 befestigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Brücken-Die 66 frei von aktiven Bauelementen wie Transistoren und Dioden. Die Brücken-Die 66 kann von passiven Vorrichtungen wie Kondensatoren, Wandlern, Induktoren, Widerständen und dergleichen frei sein oder nicht. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfasst die Brücken-Die 66 einige aktive Vorrichtungen und/oder passive Vorrichtungen (nicht gezeigt) und die aktiven Vorrichtungen können an den oberen Flächen der Halbleitersubstrate 67 gebildet werden.
  • Die Brücken-Die 66 kann das Substrat 67 und die Kopplungsstruktur 68 umfassen. Das Substrat 67 kann ein Halbleitersubstrat (wie ein Siliziumsubstrat, ein Siliziumkohlenstoffsubstrat oder dergleichen) oder ein Dielektrikumsubstrat wie ein Siliziumoxidsubstrat sein. Die Kopplungsstruktur 68 umfasst die Dielektrikumschichten 70 und die Metallleitungen und Durchkontaktierungen 72 in den Dielektrikumschichten 70. Die Dielektrikumschichten 70 können Zwischenmetalldielektrikum- (IMD) -Schichten umfassen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden einige der Dielektrikumschichten 70 aus Low-k-Dielektrika mit Dielektrizitätskonstanten (k-Wert) von niedriger als ungefähr 3,0 oder niedriger als ungefähr 2,5 gebildet. Die Dielektrikumschichten 70 können aus Black Diamond (ein eingetragenes Warenzeichen von Applied Materials), einem kohlenstoffhaltigen Low-k-Dielektrikum, Wasserstoffsilsesquioxan (HSQ), Methylsilsesquioxan (MSQ) oder dergleichen gebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung der Dielektrikumschichten 70 das Abscheiden von porogenhaltigen Dielektrika und dann das Ausführen eines Aushärtungsprozesses, um das Porogen auszutreiben, sodass die verbleibenden Dielektrikumschichten 70 porös sind. Ätzstoppschichten (nicht gezeigt), die aus Siliziumcarbid, Siliziumnitrid oder dergleichen gebildet werden können, werden zwischen den IMD-Schichten 70 gebildet und sind der Einfachheit halber nicht dargestellt.
  • Die Metallleitungen und Durchkontaktierungen 72 werden in den Dielektrikumschichten 70 gebildet. Der Bildungsprozess kann Einzel-Damascene- und Dual-Damascene-Prozesse umfassen. Die Brücken-Die 66 kann ferner Passivierungsschichten (auch als 70 bezeichnet) umfassen. Die Passivierungsschichten weisen die Funktion des Isolierens der Low-k-Dielektrikumschichten (falls vorhanden) und der Metallleitungen/Durchkontaktierungen 72 von der Beeinträchtigung durch schädliche Chemikalien und Feuchtigkeit auf. Die Passivierungsschichten können aus Nicht-Low-k-Dielektrika wie Siliziumoxid, Siliziumnitrid, undotiertem Silikatglas (USG) oder dergleichen gebildet werden. Es kann Metallkontaktstellen wie Aluminiumkontaktstellen (die beispielsweise aus Aluminiumkupfer gebildet sind) in den Passivierungsschichten geben. Die Bondinseln (oder Metallkontakthügel) 74 werden an der Fläche der Brücken-Die 66 gebildet. Die Brücken-Die 66 wird beispielsweise durch die Lotregionen 76 an die UBMs 54 gebondet. Es kann eine Unterfüllung (nicht gezeigt) in die Spalten zwischen der Brücken-Die 66 und dem Package 64 verteilt werden.
  • Die Brücken-Die 66 verbindet die Metallsäulen 34 der Vorrichtungs-Die 24A mit den Metallsäulen 34 der Vorrichtungs-Die 24B elektrisch miteinander. Des Weiteren kann die Brücken-Die 66 einen ersten Abschnitt, der Vorrichtungs-Die 24A überlappt, und einen zweiten Abschnitt, der die Vorrichtungs-Die 24B überlappt, umfassen. Die Brücken-Die 66 dünn kann sein, beispielsweise mit einer Dicke von kleiner als ungefähr 50 µm.
  • Unter Bezugnahme auf 7A wird die Auflage-Die 80 an das Package 64 angehaftet, um das Package 84 zu bilden. Der entsprechende Prozess ist als Prozess 214 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Die Auflage-Die 80 wird in der gesamten Beschreibung auch als eine Dummyauflage-Die bezeichnet, da sie eine leere Die ohne aktive Vorrichtungen (wie Transistoren und Dioden) und passive Vorrichtungen (wie Widerstände, Kondensatoren und Induktoren) sein kann, die darin gebildet sind. Des Weiteren kann die Auflage-Die 80 keine Metallleitungen, Durchkontaktierungen usw. aufweisen, die darin gebildet sind. Die Auflage-Die 80 wird aus einem starren Material gebildet, das einen E-Modul gleich oder größer als der E-Modul von Silizium (ungefähr 165 GPa bis zu ungefähr 179 GPa) aufweisen kann. Die Dicke T2 der Dummyauflage-Die 80 ist groß genug, um eine geeignete mechanische Auflage für das darüber liegende Package 64 bereitzustellen, sodass die Durchbiegung des Packages 64 auf einen wünschenswerten Wert reduziert wird. Die Dicke T2 größer als ungefähr 50 µm sein und kann im Bereich von zwischen ungefähr 50 µm und ungefähr 730 µm liegen. Des Weiteren kann die Gesamtdicke (T1 + T2) der Vorrichtungs-Dies 24A/24B und der Dummyauflage-Die 80 kleiner als ungefähr 780 µm betragen.
  • Außerdem kann Dummyauflage-Die 80 eine gute Wärmeleitfähigkeit aufweisen. Die Wärmeleitfähigkeit der Dummyauflage-Die 80 kann nahe (beispielsweise größer als 90 Prozent) der Wärmeleitfähigkeit der Halbleitersubstrate (wie Siliziumsubstrate) in den darüber liegenden Vorrichtungs-Dies sein. Silizium weist beispielsweise eine Wärmeleitfähigkeit von gleich ungefähr 148 W/(m*K) auf und daher kann die Wärmeleitfähigkeit der Dummyauflage-Die 80 größer als ungefähr 135 W/(m*K) oder höher sein. Wenn die Dummyauflage-Die 80 eine hohe Wärmeleitfähigkeit aufweist, wird die Wärmeableitung in der resultierenden Struktur verbessert.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Dummyauflage-Die 80 aus einem Metall oder einer Metalllegierung, einem Halbleitermaterial oder einem Dielektrikum gebildet. Wenn die Dummyauflage-Die 80 beispielsweise Metall umfasst, kann sie aus Kupfer, Aluminium, Nickel, Edelstahl oder dergleichen gebildet werden, und ist daher gemäß einigen Ausführungsformen ein Metallfilm/eine Metallplatte. Wenn sie aus einem Halbleitermaterial gebildet wird, kann die Dummyauflage-Die 80 eine Überdeckungs-Silizium-Die sein. Wenn sie aus einem Dielektrikum gebildet wird, kann die Dummyauflage-Die 80 aus Keramik gebildet werden. Außerdem kann das Material der Dummyauflage-Die 80 homogen sein. Beispielsweise kann die gesamte Dummyauflage-Die 80 aus dem gleichen Material gebildet werden, das gleiche Elemente in allen Teilen der Dummyauflage-Die 80 umfasst, und die Atomprozente der Elemente können überall in der Dummyauflage-Die 80 gleichförmig sein. Gemäß einigen Ausführungsformen, bei denen die Dummyauflage-Die 80 aus Silizium gebildet wird, wird ein p- oder ein n-Dotierstoff in die Dummyauflage-Die 80 dotiert. Gemäß alternativen Ausführungsformen, bei denen die Dummyauflage-Die 80 aus Silizium gebildet wird, werden kein p-Dotierstoff und n-Dotierstoff in der Dummyauflage-Die 80 dotiert.
  • Gemäß einigen Ausführungsformen wird der Klebstoff 82 aus einem Wärmeleitmaterial (TIM) gebildet, das eine verhältnismäßig hohe Wärmeleitfähigkeit aufweist, die beispielsweise höher ist als ungefähr 1,0 W/(m*K) oder höher ist als ungefähr 5,0 W/(m*K).
  • Das Package 64 wird auch an die Package-Komponente 85 gebondet, die ein Package-Substrat, eine Leiterplatte, ein Package oder dergleichen sein kann. Der entsprechende Prozess ist als Prozess 216 in dem in 19 gezeigten Verfahrensablauf veranschaulicht. Das resultierende Package wird als das Package 87 bezeichnet. Das Bonden der Package-Komponente 85 an das Package 64 kann durch die elektrischen Anschlüsse 56 erfolgen, die Lotregionen umfassen können.
  • 7B veranschaulicht eine Draufsicht von einigen Abschnitten des Packages 84. Gemäß einigen Ausführungsformen weist die Dummyauflage-Die 80 Erweiterungsabschnitte auf, die sich über die Ränder des Packages 64 in vier Richtungen (+X,-X, +Y und -Y) hinaus erstrecken, und die Erweiterungsabschnitte weisen Erweiterungsbreiten W1 und W2 auf. Die Erweiterungsbreiten W1 und W2 können größer als ungefähr 50 µm sein und können im Bereich von zwischen ungefähr 50 µm und ungefähr 100 µm liegen. Das Erhöhen der Länge und der Breite der Dummyauflage-Die 80, sodass sie größer ist als die entsprechende Länge und Breite des Packages 64, verbessert den Widerstand des Packages 84 gegenüber Durchbiegung.
  • Gemäß einigen Ausführungsformen ist die Erweiterungsbreite W2 gleich der Erweiterungsbreite W1. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind sowohl das Package 64 als auch die Dummyauflage-Die 80 länglich, wobei das Package 84 die Länge Lpkg und die Breite Wpkg von kleiner als die Länge Lpkg aufweist. Beispielsweise kann das Verhältnis Lpkg/Wpkg größer als ungefähr 1,5 sein. Die lange Seite des Packages 84 wird sich wahrscheinlicher Durchbiegen als die kurze Seite und (mindestens die gleich oder) mehr Unterstützung kann auf der langen Seite erforderlich sein als auf der kurzen Seite. Gemäß einigen Ausführungsformen ist die Erweiterungsbreite W2 größer als die Erweiterungsbreite W1, sodass die Dummyauflage-Die 80 (und das Package 84) weniger länglich ist als das Package 64. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weisen sowohl die Erweiterungsbreite W1 als auch W2 Nicht-Null-Werte auf. Das Verhältnis W2/W1 kann gleich oder größer als das Verhältnis Lpkg/Wpkg sein, um eine angemessene Kompensation für die Differenz zwischen der Länge Lpkg und der Breite Wpkg bereitzustellen. Beispielsweise kann das Verhältnis W2/W1 größer sein als ungefähr 1,5.
  • Gemäß anderen Ausführungsformen ist die Breite W2 größer als ungefähr 50 µm und kann im Bereich von zwischen ungefähr 50 µm und ungefähr 100 µm liegen. Die Breite W1 ist andererseits gleich 0 µm. Dies verbessert den Widerstand des länglichen Packages 84 gegenüber Durchbiegung ohne die Gesamtlänge des Packages 84 übermäßig zu vergrößern.
  • Die 8 bis 14A veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines InFO-Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nicht anders angegeben, sind die Materialien und die Bildungsverfahren der Komponenten bei diesen Ausführungsformen im Wesentlichen die Gleichen wie die ähnlichen Komponenten, die durch ähnliche Bezugsnummern in den Ausführungsformen, die in den 1 bis 7A und 7B gezeigt sind, bezeichnet sind. Die Details bezüglich des Bildungsprozesses und der Materialien der Komponenten, die in den 8 bis 14A und 14B gezeigt sind, sind daher in der Erörterung der Ausführungsformen zu finden, die in den 1 bis 7A und 7B gezeigt sind. Die Schritte, die in den 8 bis 14A gezeigt sind, sind auch schematisch in dem in 20 gezeigten Verfahrensablauf 300 wiedergegeben.
  • Unter Bezugnahme auf 8 werden die Dummyauflage-Dies 80 über dem Trennfilm 22 angeordnet, die auf den Träger 20 beschichtet ist. Der entsprechende Prozess ist als Prozess 302 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Als Nächstes wird unter Bezugnahme auf 9A das Einkapselungsmaterial 86 gebildet, welches das Abgeben und Aushärten des Einkapselungsmaterials 86 umfasst. Der entsprechende Prozess ist als Prozess 304 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Es wird ein Planarisierungsprozess wie ein CMP-Prozess oder ein mechanischer Schleifprozess ausgeführt, um die obere Fläche des Einkapselungsmaterials 86 an die oberen Flächen der Dummyauflage-Dies 80 anzugleichen. Gemäß alternativen Ausführungsformen wird die Bildung des Einkapselungsmaterials 86 und der entsprechende Planarisierungsprozess ausgelassen.
  • 9B veranschaulicht eine Draufsicht der in 9A gezeigten Struktur. Gemäß einigen Ausführungsformen umfassen die Dummyauflage-Dies 80 die Dummyauflage-Dies 80A und die Dummyauflage-Dies 80B auf den gegenüberliegenden Seiten der entsprechenden Dummyauflage-Die 80A. Die Dummyauflage-Dies 80B können länglicher sein als die Dummyauflage-Die 80A. Die Dummyauflage-Dies 80A und 80B werden individuell und gemeinsam als Dummyauflage-Dies 80 bezeichnet.
  • 10 veranschaulicht die Anordnung von Vorrichtungen (Dies) 24A und 24B, die auf den Dummyauflage-Dies 80 durch die DAFs 26 angeordnet werden. Der entsprechende Prozess ist als Prozess 306 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Gemäß einigen Ausführungsformen, bei denen das Einkapselungsmaterial 86 gebildet wurde, überlappen einige Teile der Vorrichtungs-Dies 24A und 24B das Einkapselungsmaterial 86. Gemäß anderen Ausführungsformen, bei denen das Einkapselungsmaterial 86 nicht gebildet wird, werden einige Teile der Vorrichtungs-Dies 24A und 24B in diesem Stadium ausgeschlossen.
  • 11 veranschaulicht die Einkapselung der Vorrichtungs-Dies 24A und 24B in dem Einkapselungsmaterial 40, was das Abgeben und Aushärten des Einkapselungsmaterials 40 und das Ausführen einer Planarisierung, um Metallsäulen 34 freizulegen, umfasst. Der entsprechende Prozess ist als Prozess 308 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Gemäß einigen Ausführungsformen, bei denen das Einkapselungsmaterial 86 bereits gebildet wurde, gibt es eine erkennbare Grenzfläche zwischen dem Einkapselungsmaterial 40 und dem Einkapselungsmaterial 86. Beispielsweise veranschaulicht 15 eine vergrößerte Region 88 in 11. Das Einkapselungsmaterial 86 umfasst das Basismaterial 86B und die Füllstoffteilchen 86A in dem Basismaterial 86B. Das Einkapselungsmaterial 40 umfasst das Basismaterial 40B und die Füllstoffteilchen 40A in dem Basismaterial 40B. Das Einkapselungsmaterial 40 ist auf dem planarisierten Einkapselungsmaterial 86 gekapselt und keine Planarisierung wird an dem Abschnitt des Einkapselungsmaterials 40 ausgeführt, der das Einkapselungsmaterial 86 kontaktiert, die kugelförmigen Partikel 40A, die in Kontakt mit dem Einkapselungsmaterial 86 sind, sind gerundet, wobei die gerundeten Flächen in Kontakt mit dem Einkapselungsmaterial 86 sind. Im Vergleich dazu wurden die Abschnitte des Einkapselungsmaterials 86, die in Kontakt mit dem Einkapselungsmaterial 40 sind, in dem in 9A gezeigten Schritt planarisiert. Dementsprechend werden die kugelförmigen Partikel 86A in Kontakt mit dem Einkapselungsmaterial 40 während der Planarisierung teilweise geschnitten und weisen daher im Wesentlichen planare obere Flächen (anstatt gerundete obere Flächen) in Kontakt mit dem Einkapselungsmaterial 40 auf.
  • Gemäß anderen Ausführungsformen, bei denen das Einkapselungsmaterial 86 nicht gebildet wird, wird das Einkapselungsmaterial 40 in die Spalten zwischen den Dummyauflage-Dies 80A und 80B gefüllt. Das Einkapselungsmaterial 40 umfasst daher einen unteren Abschnitt auf gleichem Niveau mit den Dummyauflage-Dies 80A und 80B und einen oberen Abschnitt auf gleichem Niveau mit den Vorrichtungs-Dies 24A und 24B. Da der untere Abschnitt und der obere Abschnitt des Einkapselungsmaterials 40 in einem gemeinsamen Prozess und unter Verwendung eines gleichen Materials gebildet werden, existiert gemäß diesen Ausführungsformen keine erkennbare Grenzfläche zwischen dem unteren Abschnitt und dem oberen Abschnitt.
  • 12 veranschaulicht die fortgesetzte Bildung des Verbundwafers 60, was die Bildung der Dielektrikumschichten 42, 46 und 50 und der RDLs 44 und 48 umfasst. Der entsprechende Prozess ist als Prozess 310 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Die UBMs 54 und elektrischen Anschlüsse 56 werden auch gebildet. Der entsprechende Prozess ist als Prozess 312 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. In einem anschließenden Schritt wird der Verbundwafer 60 von dem Träger 20 entbondet und dann individuelle Packages 64 gesägt. Der entsprechende Prozess ist als Prozess 314 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Eines der resultierenden Packages 64 ist in 13 veranschaulicht.
  • In einem anschließenden Schritt wird wie gezeigt in 14A die Brücken-Die 66 an das Package 64 gebondet, um die Vorrichtungs-Die 24A und 24B elektrisch zu verbinden. Der entsprechende Prozess ist als Prozess 316 in dem in 20 gezeigten Verfahrensablauf veranschaulicht. Das Package 84 wird daher gebildet. Das Package 64 wird dann an die Package-Komponente 85 gebondet, die ein Package-Substrat, eine Leiterplatte, ein Package oder dergleichen sein kann. Das resultierende Package wird als Package 87 bezeichnet.
  • 14B veranschaulicht eine Draufsicht von einigen Abschnitten des Packages 84. Gemäß einigen Ausführungsformen gibt es mehrere Dummyauflage-Dies 80, die in Kombination die darüber liegende Struktur stützen. Die Länge LB der Dummyauflage-Die 80B ist kleiner als die Länge Lpkg des Packages 84. Die Differenz Lpkg-LB kann größer als ungefähr 50 µm sein und kann im Bereich von zwischen ungefähr 50 µm und ungefähr 100 µm liegen. Die Breite WB der Dummyauflage-Die 80B kann gleich oder größer als ungefähr 1/4 der Breite Wpkg des Packages 84 sein. Die Breite WA der Dummyauflage-Die 80A kann größer als ungefähr 10 µm sein. Der Abstand S2 zwischen den Dummyauflage-Dies 80A und 80B kann größer als ungefähr 10 µm sein. Die Differenz (LA-LSB) zwischen der Länge LA der Dummyauflage-Die 80A und Länge LSB der Brücken-Die 66 kann größer als ungefähr 100 µm sein und kann im Bereich von zwischen ungefähr 100 µm und ungefähr 200 µm liegen.
  • Mehrere Dummyauflage-Dies anstatt einer einzelnen großen Dummyauflage-Die weisen das vorteilhafte Merkmal auf, die Durchbiegung auf wünschenswerte Werte anzupassen. Beispielsweise, wenn das Package 84 mit der Package-Komponente 85 verbunden wird ( 14A), da die Package-Komponente 85 auch eine Durchbiegung während Wärmezyklen aufweist. Wenn das Package 84 und die Package-Komponente 85 sich in die gleiche Richtung (beispielsweise beide mit dem Mittelabschnitt niedriger als die Randabschnitte) durchbiegen, kann es wünschenswert sein, dass das Package 84 einen gleichen Durchbiegungsgrad wie die Package-Komponente 85 aufweist, anstatt dass das Package 84 sich überhaupt nicht durchbiegt. Der Grund dafür ist, dass, wenn die Package-Komponente 85 sich durchbiegt, während sich das Package 84 nicht durchbiegt, auch Kaltlötstellen oder Lotbrückenbildung auftreten kann. Das Bilden von drei Dummyauflage-Dies kann die Dummyauflage-Die 80A direkt unter der Brücken-Die 66 liegend vorsehen, um die Brücken-Die 66 zu stützen. Andererseits können die Länge LB und Breite WB der Dummyauflage-Dies 80B angepasst werden, um die Durchbiegung des Packages 84 anzupassen, sodass das Package 84 und die Package-Komponente 85 einen gleichen Durchbiegungsgrad in Wärmezyklen aufweist.
  • Die 16 bis 18 veranschaulichen die Zwischenstadien bei der Bildung des Packages 87 gemäß einigen Ausführungsformen. 16 veranschaulicht die Bildung des Verbundwafers 60. Der Bildungsprozess für den Verbundwafer 60 kann im Wesentlichen der Gleiche sein wie er in den 1 bis 4 gezeigt ist, außer dass der Träger 20 wie er in den 1 bis 4 gezeigt ist, mit dem Auflage-Wafer 80 (16) ersetzt wird, um die darüber liegenden Vorrichtungs-Dies 24A und 24B zu stützen. Außerdem wird kein Trennfilm zwischen dem Auflage-Wafer 80 und den darüber liegenden DAFs 26 gebildet.
  • Die Prozessdetails, die Strukturen und die Materialien für das Bilden des Packages 84, wie sie in 16 gezeigt sind, sind in der Beschreibung unter Bezugnahme auf die 1 bis 4 zu finden und werden hierin nicht wiederholt. Nachdem der rekonstruierte Wafer 60 wie gezeigt in den 16 gebildet ist, wird ein Chiplagen-Sägeprozess entlang den Ritzlinien 62 ausgeführt, was in dem Package 84 wie gezeigt in 17 resultiert. Wenn der entsprechende Verbund- (rekonstruierte) -Wafer 60 (16) gesägt ist, ist auch der Auflage-Wafer 80 gesägt, und ein Teil des Auflage-Wafers 80 wird in dem resultierenden Package 84 hinterlassen. Der Teil des Auflage-Wafers 80 wird auch als Auflage-Die 80 bezeichnet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird das Material des Auflage-Wafers/der Auflage-Die 80 aus der gleichen Gruppe von Kandidatenmaterialien ausgewählt, wie sie in vorhergehenden Ausführungsformen beschrieben ist. Die Dicken der Auflage-Die 80 und der darüber liegenden Vorrichtungs-Dies 24A/24B können denen ähnlich sein, die in vorangehenden Absätzen beschrieben sind, und werden hierin nicht wiederholt. Da der Auflage-Wafer 80 zusammen mit dem darüber liegenden Einkapselungsmaterial 40 gesägt wird, fluchten die Ränder der Auflage-Die 80 mit den entsprechenden Rändern des Einkapselungsmaterials 40. Außerdem können die DAFs 26 gegenüberliegende Flächen aufweisen, welche die Auflage-Die 80 und die Vorrichtungs-Dies 24A/24B kontaktieren.
  • Unter Bezugnahme auf 18 wird das Package 84 an die Package-Komponente 85 gebondet, die ein Package-Substrat, eine Leiterplatte, ein Package oder dergleichen sein kann. Das resultierende Package wird als Package 87 bezeichnet.
  • In den vorstehend veranschaulichten Ausführungsformen sind einige Prozesse und Merkmale gemäß einigen Ausführungsformen der vorliegenden Offenbarung beschrieben. Andere Merkmale und Prozesse können auch umfasst sein. Es können beispielsweise Prüfstrukturen umfasst sein, um bei der Verifizierungsprüfung des 3D-Packagings oder der 3DIC-Vorrichtungen zu unterstützen. Die Prüfstrukturen können beispielsweise Prüfkontaktstellen umfassen, die in einer Umverdrahtungsschicht oder auf einem Substrat gebildet sind, was das Prüfen des 3D-Packagings oder der 3DIC, den Gebrauch von Sonden und/oder Sondenkarten und dergleichen ermöglicht. Die Verifizierungsprüfung kann an Zwischenstrukturen sowie an der endgültigen Struktur ausgeführt werden. Des Weiteren können die hierin offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodiken verwendet werden, die eine Zwischenverifizierung von bekannten guten Dies beinhalten, um den Ertrag zu erhöhen und die Kosten zu verringern.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Mehrstapel-Packages können sehr dünn werden. Die dünnen Mehrstapel-Packages leiden unter Durchbiegung und die Durchbiegung wird verschlimmert, wenn längliche Vorrichtungs-Dies verwendet werden. Dementsprechend werden starre Dummyauflage-Dies in das Mehrstapel-Package hinzugefügt, um eine mechanische Auflage bereitzustellen, sodass die Durchbiegung reduziert wird. Die Dummyauflage-Die wird auch aus einem Material mit einer guten Wärmeleitfähigkeit gebildet, sodass die Dummyauflage-Die ohne Weiteres Wärme aus dem Package leiten kann und die Wärmeableitung des Mehrstapel-Packages verbessert wird.
  • Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (21)

  1. Verfahren (300), umfassend: Anordnen (302) einer Dummyauflage-Die (80) auf einem Träger (20); Kapseln (304) der Dummyauflage-Die (80) in einem ersten Einkapselungsmaterial (86); und Anordnen (306) der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) auf der Dummyauflage-Die (80) und dem ersten Einkapselungsmaterial (86); und Kapseln (308) einer ersten Vorrichtungs-Die (24A) und einer zweiten Vorrichtungs-Die (24B) in einem zweiten Einkapselungsmaterial (40); Bilden (310) von Umverteilungsleitungen über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) und elektrisch koppelnd damit; Bonden (316) einer Brücken-Die (66) über den Umverteilungsleitungen, um ein Package (64) zu bilden, wobei das Package (64) die erste Vorrichtungs-Die (24A), die zweite Vorrichtungs-Die (24B) und die Brücken-Die (66) umfasst, wobei die Brücken-Die (66) die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) miteinander elektrisch verbindet.
  2. Verfahren (300) nach Anspruch 1, wobei die Dummyauflage-Die (80) über einem Trennfilm (22) am Träger angeordnet wird.
  3. Verfahren (300) nach Anspruch 1, wobei der Dummyauflage-Die (80) an einer gegenüberliegenden Seite des Packages (64) als die Brücken-Die (66) befestigt ist.
  4. Verfahren (300) nach einem der vorstehenden Ansprüche, ferner umfassend das Durchsägen (210) des ersten Einkapselungsmaterials (86) und des zweiten Einkapselungsmaterials (40), um das Package (64) zu bilden.
  5. Verfahren (300) nach einem der vorstehenden Ansprüche, ferner umfassend das Bilden (312) elektrischer Anschlüsse, die über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) liegen und diese elektrisch koppeln, durch die Umverteilungsleitungen, um einen Verbundwafer (60) zu bilden.
  6. Verfahren (300) nach Anspruch 5, ferner umfassend das Vereinzeln des Verbundwafers (60), um Packages (64) zu bilden, wobei die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) in ein Package (64) gesägt werden.
  7. Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend: Bilden des zweiten Einkapselungsmaterials (40) auf dem ersten Einkapselungsmaterial (86).
  8. Verfahren nach Anspruch 7, ferner umfassend: Planarisieren des ersten Einkapselungsmaterials (86) vor dem Bilden des zweiten Einkapselungsmaterials (40).
  9. Verfahren (300), umfassend: Anordnen (302) einer Dummyauflage-Die (80) auf einem Träger (20); Kapseln (304) der Dummyauflage-Die (80) in einem ersten Einkapselungsmaterial (86); und Anordnen (306) der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) auf der Dummyauflage-Die (80) und dem ersten Einkapselungsmaterial (86); und Kapseln (308) der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) in einem Einkapselungsmaterial (40); Bilden (310) von Umverteilungsleitungen über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B); Bilden (312) elektrischer Anschlüsse, die über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) liegen und diese elektrisch koppeln, durch die Umverteilungsleitungen, um einen Verbundwafer (60) zu bilden; Vereinzeln des Verbundwafers (60), um Packages (64) zu bilden, wobei die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) in ein Package (64) gesägt werden.
  10. Verfahren (300) nach Anspruch 9, wobei sich die Dummyauflage-Die (80) über Ränder des Packages (64) in jede von vier Querrichtungen hinaus erstreckt.
  11. Verfahren (300) nach Anspruch 9 oder 10, wobei in einer Draufsicht des Packages (64) das Package (64) länglich ist und einen langen Rand und einen kurzen Rand senkrecht zu und kürzer als, der lange Rand umfasst und sich die Dummyauflage-Die (80) über den kurzen Rand hinaus erstreckt und Ränder aufweist, die mit dem langen Rand bündig sind.
  12. Verfahren (300) nach einem der vorstehenden Ansprüche 9 bis 11 ferner umfassend Bonden (316) einer Brücken-Die (66) an das Package (64), wobei sich die Brücken-Die (66) auf einer gegenüberliegenden Seite der Umverteilungsleitungen als die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) befindet.
  13. Verfahren (300) nach Anspruch 12, wobei die Dummyauflage-Die (80) gebondet wird, sodass ein erster Abschnitt die erste Vorrichtungs-Die (24A) überlappt und ein zweiter Abschnitt die zweite Vorrichtungs-Die (24B) überlappt.
  14. Verfahren (300) nach einem der vorstehenden Ansprüche 9 bis 13, weiter umfassend: Planarisieren des ersten Einkapselungsmaterials (86); und Bilden (304) des zweiten Einkapselungsmaterials (40) auf dem planarisierten ersten Einkapselungsmaterial (86).
  15. Package (64) umfassend: eine erste Vorrichtungs-Die (24A); eine zweite Vorrichtungs-Die (24B); ein erstes Einkapselungsmaterial (40), das die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) darin kapselt; mehrere Umverteilungsleitungen über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) und diese elektrisch koppelnd; eine Brücken-Die (66) über den Umverteilungsleitungen und daran gebondet, wobei die Brücken-Die (66) die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) elektrisch miteinander verbindet; und eine Dummyauflage-Die (80), die unter der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) liegt und daran befestigt ist, wobei die Dummyauflage-Die (80) in einem zweiten Einkapselungsmaterial (86) eingekapselt ist und wobei die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) auf der Dummyauflage-Die (80) und dem zweiten Einkapselungsmaterial (86) platziert sind.
  16. Package (64) nach Anspruch 15, wobei die Brücken-Die (66) umfasst: einen ersten Abschnitt, der die erste Vorrichtungs-Die (24A) überlappt; und einen zweiten Abschnitt, der die zweite Vorrichtungs-Die (24B) überlappt.
  17. Package (64) nach Anspruch 15 oder 16, ferner umfassend einen Klebefilm (82), welcher die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) an der Dummyauflage-Die (80) befestigt.
  18. Package (64) nach einem der vorstehenden Ansprüche 15 bis 17, wobei der Dummyauflage-Die (80) an einer Seite des Packages (64), die der Brücken-Die (66) gegenüberliegt, befestigt ist.
  19. Package (64) nach Anspruch 18, wobei das erste Einkapselungsmaterial (40) das zweite Einkapselungsmaterial (86) mit einer erkennbaren Grenzfläche dazwischen kontaktiert.
  20. Verfahren (200), umfassend: Anordnen einer ersten Vorrichtungs-Die (24A) und einer zweiten Vorrichtungs-Die (24B) über einer Dummyauflage-Die (80); Kapseln (204) der ersten Vorrichtungs-Die (24A), der zweiten Vorrichtungs-Die (24B) und der Dummyauflage-Die (80) in einem Einkapselungsmaterial (40); Bilden (206) von Umverteilungsleitungen über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) und elektrisch koppelnd damit; und Bonden (212) einer Brücken-Die (66) über den Umverteilungsleitungen, um ein Package (64) zu bilden, wobei das Package (64) die erste Vorrichtungs-Die (24A), die zweite Vorrichtungs-Die (24B) und die Brücken-Die (66) umfasst, wobei die Brücken-Die (66) die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) miteinander elektrisch verbindet.
  21. Package (64) umfassend: eine erste Vorrichtungs-Die (24A); eine zweite Vorrichtungs-Die (24B); ein Einkapselungsmaterial (40), das die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) darin kapselt; mehrere Umverteilungsleitungen über der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) und diese elektrisch koppelnd; eine Brücken-Die (66) über den Umverteilungsleitungen und daran gebondet, wobei die Brücken-Die (66) die erste Vorrichtungs-Die (24A) und die zweite Vorrichtungs-Die (24B) elektrisch miteinander verbindet; und eine Dummyauflage-Die (80), die unter der ersten Vorrichtungs-Die (24A) und der zweiten Vorrichtungs-Die (24B) liegt und daran befestigt ist, wobei der Dummyauflage-Die (80) im Einkapselungsmaterial (40) eingekapselt ist.
DE102018117689.9A 2018-06-29 2018-07-23 Unterstützen von Info-Packages zum Reduzieren von Durchbiegung Active DE102018117689B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862692115P 2018-06-29 2018-06-29
US62/692,115 2018-06-29
US16/027,580 US10651131B2 (en) 2018-06-29 2018-07-05 Supporting InFO packages to reduce warpage
US16/027,580 2018-07-05

Publications (2)

Publication Number Publication Date
DE102018117689A1 DE102018117689A1 (de) 2020-01-02
DE102018117689B4 true DE102018117689B4 (de) 2024-11-14

Family

ID=68885873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018117689.9A Active DE102018117689B4 (de) 2018-06-29 2018-07-23 Unterstützen von Info-Packages zum Reduzieren von Durchbiegung

Country Status (5)

Country Link
US (4) US10651131B2 (de)
KR (1) KR102170575B1 (de)
CN (1) CN110660683B (de)
DE (1) DE102018117689B4 (de)
TW (1) TWI682509B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging
US11183477B2 (en) * 2019-09-26 2021-11-23 Intel Corporation Mixed hybrid bonding structures and methods of forming the same
KR20220030638A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11424213B2 (en) * 2020-09-10 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure including a first surface mount component and a second surface mount component and method of fabricating the semiconductor structure
US11735544B2 (en) * 2021-01-13 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages with stacked dies and methods of forming the same
US11482497B2 (en) * 2021-01-14 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a first die and a second die and a bridge die and method of forming the package structure
CN113035827B (zh) * 2021-02-25 2022-07-05 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
TWI802167B (zh) * 2021-04-08 2023-05-11 胡迪群 半導體封裝結構及其製作方法
US12009316B2 (en) * 2021-04-29 2024-06-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing a semiconductor structure
EP4383326A4 (de) * 2021-08-20 2024-10-09 Huawei Tech Co Ltd Chipgehäusestruktur, herstellungsverfahren dafür und elektronische vorrichtung
CN114597134A (zh) * 2022-01-18 2022-06-07 南通通富微电子有限公司 半导体封装器件及其制备方法
CN114864422A (zh) * 2022-03-25 2022-08-05 南通通富微电子有限公司 扇出型封装方法和扇出型封装器件
US20230343765A1 (en) * 2022-04-26 2023-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Dual Side Intelligent Power Device Integration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116417A1 (de) 2013-12-18 2015-06-18 Intel Corporation Ein Paket integrierter Schaltungen mit eingebetteter Brücke

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP4269806B2 (ja) 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4265997B2 (ja) 2004-07-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP5588137B2 (ja) 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
US9240381B2 (en) * 2013-09-24 2016-01-19 Nanya Technology Corporation Chip package and method for forming the same
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US9984998B2 (en) 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
US9761522B2 (en) 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
CN108369941A (zh) 2016-02-10 2018-08-03 瑞萨电子株式会社 半导体器件
US9812381B1 (en) * 2016-05-31 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10529697B2 (en) * 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10297471B2 (en) * 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116417A1 (de) 2013-12-18 2015-06-18 Intel Corporation Ein Paket integrierter Schaltungen mit eingebetteter Brücke

Also Published As

Publication number Publication date
KR102170575B1 (ko) 2020-10-28
US20230369247A1 (en) 2023-11-16
US20200013733A1 (en) 2020-01-09
CN110660683A (zh) 2020-01-07
US20210151389A1 (en) 2021-05-20
TWI682509B (zh) 2020-01-11
US20200006251A1 (en) 2020-01-02
US10651131B2 (en) 2020-05-12
CN110660683B (zh) 2021-10-29
US10886238B2 (en) 2021-01-05
DE102018117689A1 (de) 2020-01-02
US11764165B2 (en) 2023-09-19
KR20200002556A (ko) 2020-01-08
TW202002197A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
DE102018117689B4 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102018130035B4 (de) Package und verfahren
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102019118362A1 (de) Strukturieren einer polymerschicht zum reduzieren von spannung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102020130962A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102019126974B4 (de) Integriertes schaltungs-package und verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division