Nothing Special   »   [go: up one dir, main page]

DE102012107326A1 - Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements - Google Patents

Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102012107326A1
DE102012107326A1 DE201210107326 DE102012107326A DE102012107326A1 DE 102012107326 A1 DE102012107326 A1 DE 102012107326A1 DE 201210107326 DE201210107326 DE 201210107326 DE 102012107326 A DE102012107326 A DE 102012107326A DE 102012107326 A1 DE102012107326 A1 DE 102012107326A1
Authority
DE
Germany
Prior art keywords
semiconductor
dielectric
semiconductor device
region
vertical trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201210107326
Other languages
English (en)
Inventor
Franz Hirler
Anton Mauder
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012107326A1 publication Critical patent/DE102012107326A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement mit einem Halbleiterchip (40) bereitgestellt. Der Halbleiterchip (40) enthält eine horizontale Hauptoberfläche (15), eine Außenkante (18), einen aktiven Bereich (110) und einen peripheren Bereich (120). Der periphere Bereich (120) enthält eine dielektrische Struktur (7), die den aktiven Bereich (110) umgibt und sich von der horizontalen Hauptoberfläche (15) in den Halbleiterchip (40) erstreckt. Die dielektrische Struktur (7) enthält in einem horizontalen Querschnitt mindestens einen im Wesentlichen L-förmigen Abschnitt, der gegen die Außenkante (18) geneigt ist. Weiterhin wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Patentschrift bezieht sich auf Ausführungsformen von Halbleiterbauelementen, insbesondere von Leistungshalbleiterbauelementen, mit einer Feldumverteilungsstruktur. Diese Patentschrift bezieht sich weiterhin auf Ausführungsformen von Herstellungsverfahren für solche Bauelemente.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele Funktionen von modernen Bauelementen in Kraftfahrzeug-, Consumer- und Industrieanwendungen wie etwa der Computertechnologie, mobiler Kommunikationstechnologie, dem Umwandeln von elektrischer Energie und dem Antreiben eines Elektromotors oder einer elektrischen Maschine basieren auf Halbleiterbauelementen, insbesondere Halbleitertransistoren wie etwa Feldeffekttransistoren (FETs), beispielsweise MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) und IGBTs (Insulated-Gate Bipolar Transistors) und BJTs (Bipolar Junction Transistors).
  • Es ist oftmals wünschenswert, dass gleichrichtende Halbleiterbauelemente wie etwa Dioden und IGBTs eine ausreichend hohe Blockierfähigkeit (Sperrfähigkeit) besitzen. Dementsprechend ist oftmals gewünscht, dass ihr gleichrichtender pn-Übergang oder ihre gleichrichtenden pn-Übergänge ausreichend hohen Sperrspannungen standhalten. Eine ungünstige Dimensionierung kann zu einer Lawinenerzeugung nahe zu Punkten oder an Punkten führen, wo die gleichrichtenden pn-Übergänge zu einer Oberfläche kommen oder sich nahe dieser befinden. Dementsprechend kann die Blockierfähigkeit auf Werte weit unter dem Wert der Volumendurchschlagfeldstärke des Halbleitermaterials reduziert werden.
  • Um die Intensität der elektrischen Felder nahe der Kante eines gleichrichtenden Übergangs (z. B. pn-Übergangs) zu reduzieren, können Hochspannungshalbleiterbauelemente eine Randabschlussstruktur (engl.: edge termination structure) in einem peripheren Bereich enthalten, der um einen aktiven Bereich mit dem gleichrichtenden Übergang herum angeordnet ist. Eine Randabschlussstruktur liefert ein Übergangsgebiet, in dem sich die starken elektrischen Felder um den aktiven Bereich herum allmählich zu dem niedrigeren Potential an der Kante des Bauelements verändern. Die Randabschlussstruktur kann beispielsweise die Feldintensität um das Abschlussgebiet des gleichrichtenden Übergangs durch Verteilen der elektrischen Feldlinien über das Abschlussgebiet hinweg senken.
  • Planare Randabschlussstrukturen wie etwa Feldplatten, Schutzringstrukturen oder Kanalstoppgebiete können auf einer horizontalen Hauptoberfläche des Halbleiterbauelements oder nahe dieser angeordnet werden. Oftmals wird eine Kombination aus mehreren Randabschlussstrukturen verwendet. Um eine hohe Blockierfähigkeit und Stabilität zu erzielen, ist typischerweise ein relativ großer peripherer Bereich erforderlich, wenn planare Randabschlussstrukturen verwendet werden. Weiterhin nimmt die Größe des peripheren Bereichs typischerweise mit der Nennblockierspannung zu. Für eine Nennblockierspannung von 600 V beispielsweise werden typischerweise eine oder mehrere Feldplatten mit einer horizontalen Erstreckung des resultierenden Randabschlusssystems von mindestens etwa 150 μm erforderlich. Für eine Nennblockierspannung von etwa 6,5 kV ist die horizontale Erstreckung des Randabschlusssystems unter Verwendung von Feldplatten typischerweise größer als etwa 2 mm. Dementsprechend ist der Anteil des aktiven Bereichs, der für das Schalten und/oder Steuern des Laststroms verwendet wird, signifikant reduziert, und somit sind die Kosten pro Chip oder Die erhöht. Weiterhin ist das Ausbilden dieser Strukturen oftmals mit höheren Bearbeitungsanforderungen assoziiert.
  • Im Unterschied dazu erfordern vertikale Randabschlussstrukturen, auch als Mesa-Randabschlussstrukturen bekannt, typischerweise weniger Platz. Beispielsweise kann ein mit einem isolierenden oder halbisolierenden Material gefüllter vertikaler Umfangsgraben als eine Randabschlussstruktur verwendet werden. Für höhere Nennblockierspannungen von 600 V oder mehr jedoch ist die gewünschte horizontale Breite eines mit einem isolierenden Material gefüllten vertikalen Umfangsgrabens vergleichsweise groß. Dies kann eine starke mechanische Beanspruchung verursachen. Weiterhin können in dem Isoliermaterial eingefangene Ladungen, insbesondere bei Bipolarhalbleiterbauelementen, zu höheren Schaltverlusten führen. Das Abscheiden von halbisolierenden Materialien auf vertikalen Seitenwänden des vertikalen Umfangsgrabens ist andererseits mit erhöhten Bearbeitungsanforderungen assoziiert.
  • Aus diesen und anderen Gründen besteht ein Bedarf an den in der vorliegenden Anmeldung offenbarten Ausführungsformen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement mit einem Halbleiterchip bereitgestellt. Der Halbleiterchip enthält eine horizontale Hauptoberfläche, eine Außenkante, einen aktiven Bereich und einen peripheren Bereich. Der periphere Bereich enthält eine dielektrische Struktur, die den aktiven Bereich umgibt und sich von der horizontalen Hauptoberfläche in den Halbleiterchip erstreckt. Die dielektrische Struktur enthält in einem horizontalen Querschnitt mindestens einen im Wesentlichen L-förmigen Abschnitt, der gegen die Außenkante geneigt ist.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement mit einem Halbleiterchip bereitgestellt. Der Halbleiterchip enthält eine Außenkante und einen aktiven Bereich. Der aktive Bereich definiert eine horizontale Hauptoberfläche und ist von der Außenkante beabstandet. Der Halbleiterchip enthält weiterhin eine Randabschlussstruktur mit mindestens einem vertikalen Graben. Der mindestens eine vertikale Graben weist eine isolierte Seitenwand auf, die in einem horizontalen Querschnitt einen spitzen Winkel mit der Außenkante bildet, der unter etwa 20° liegt.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement mit einem Halbleiterchip bereitgestellt. Der Halbleiterchip enthält eine Außenkante und einen aktiven Bereich. Der aktive Bereich definiert eine horizontale Hauptoberfläche und ist von der Außenkante beabstandet. Der Halbleiterchip enthält weiterhin eine Randabschlussstruktur mit mindestens einem vertikalen Graben. Der mindestens eine vertikale Graben umgibt in einem horizontalen Querschnitt den aktiven Bereich mindestens teilweise von mindestens zwei Seiten und weist eine isolierte Seitenwand auf, die im horizontalen Querschnitt einen spitzen Winkel mit der Außenkante bildet.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement mit einem Halbleiterchip bereitgestellt. Der Halbleiterchip enthält eine Außenkante und einen aktiven Bereich, der eine horizontale Hauptoberfläche definiert und von der Außenkante beabstandet ist. Der Halbleiterchip enthält weiterhin eine Randabschlussstruktur mit einem geschlossenen vertikalen Graben, der den aktiven Bereich umgibt. Die Randabschlussstruktur enthält weiterhin mindestens einen vertikalen Graben, der in einem horizontalen Quer-schnitt zwischen dem geschlossenen vertikalen Graben und dem aktiven Bereich angeordnet ist. Der mindestens eine vertikale Graben enthält eine isolierte Seiten-wand, die in dem horizontalen Querschnitt einen spitzen Winkel mit der Außenkante bildet.
  • Gemäß einer Ausführungsform wird ein Halbleiterbauelement mit einem Halbleiterchip bereitgestellt. Der Halbleiterchip enthält eine horizontale Hauptoberfläche, die von einer Außenkante umgeben ist, einen aktiven Bereich und einen peripheren Bereich. Der periphere Bereich enthält mindestens einen vertikalen Graben, der den aktiven Bereich mindestens teilweise umgibt. Der mindestens eine vertikale Graben enthält mindestens zwei Abschnitte, die in einem horizontalten Querschnitt unter einem Winkel von etwa 90° angeordnet sind. Die mindestens zwei Abschnitte weisen jeweilige isolierte Seitenwände auf, die in dem horizontalen Querschnitt einen spitzen Winkel mit der Außenkante bilden.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats mit einer horizontalen Hauptoberfläche. Ein pn-Übergang ist in dem Halbleitersubstrat ausgebildet. Typischerweise erstreckt sich ein Abschnitt des pn-Übergangs zu der horizontalen Hauptoberfläche. Ein vertikaler Graben wird ausgebildet. Der vertikale Graben erstreckt sich von der horizontalen Hauptoberfläche in das Halbleitersubstrat. Ein dielektrisches Gebiet wird in dem vertikalen Graben ausgebildet, so dass das dielektrische Gebiet den pn-Übergang von mindestens zwei Seiten in einem horizontalen Querschnitt mindestens teilweise umgibt.
  • Gemäß einer Ausführungsform wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats mit einer horizontalen Hauptoberfläche. Das Verfahren beinhaltet weiterhin das Definieren eines aktiven Bereichs und eines peripheren Bereichs. In dem peripheren Bereich wird eine dielektrische Struktur ausgebildet, so dass sich die dielektrische Struktur von der horizontalen Hauptoberfläche in das Halbleitersubstrat erstreckt, den aktiven Bereich umgibt und in einem horizontalen Querschnitt mindestens einen L-förmigen Abschnitt enthält.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile der Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 2 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 3 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 4 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 5 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 6 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 7 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 8 zeigt schematisch die Verteilung eines elektrischen Felds in einem Halbleiterbauelement gemäß einer Ausführungsform.
  • 9 zeigt schematisch Strom-Spannungs-Charakteristika im Blockiermodus in einem Halbleiterbauelement gemäß einer Ausführungsform.
  • 10 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 11 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 12 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 13 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 14 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement gemäß einer oder mehrerer Ausführungsformen.
  • 15–21 zeigen schematisch in vertikalen Querschnitten Prozesse zum Herstellen eines Halbleiterbauelements gemäß einer oder mehrerer Ausführungsformen.
  • 22–30 zeigen schematisch in vertikalen Querschnitten Prozesse zum Herstellen eines Halbleiterbauelements gemäß einer oder mehrerer Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht werden räumlich relative Ausdrücke wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer”, ”unter”, ”darunter”, ”unterer”, ”über”, ”oberer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Jene Ausdrücke werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, werden die räumlich relativen Ausdrücke zu Zwecken der Darstellung verwendet und sind in keinerlei Weise beschränkend. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu verschiedenen Orientierungen als jenen in den Figuren gezeigten umfassen. Weiterhin werden Ausdrücke wie etwa ”erster”, ”zweiter” und dergleichen ebenfalls zum Beschreiben verschiedener Elemente, Gebiete, Sektionen usw. verwendet und sollen ebenfalls nicht einschränkend sein. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Anmeldung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Anmeldung wird durch die beigefügten Ansprüche definiert.
  • Die Ausdrücke ”habend”, ”enthaltend”, ”mit”, ”umfassend” und dergleichen, wie sie hierin verwendet werden, sind offene Ausdrücke, die die Anwesenheit von genannten Elementen oder Merkmalen anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel ”ein”, ”eine” und ”der/die/das” sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes angibt.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung vorgestellt und ist nicht als eine Beschränkung der Anwendung gedacht. Beispielsweise können als Teil einer Ausführungsform gezeigte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen beinhalten. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht so ausgelegt werden sollte, als dass sie den Schutzbereich der beigefügten Ansprüche einschränkt. Die Zeichnungen sind nicht skaliert und sind nur zu veranschaulichenden Zwecken gedacht. Der Übersichtlichkeit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Referenzen bezeichnet, falls nicht etwas anderes angegeben ist.
  • Der Ausdruck ”horizontal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptoberfläche eines Halbleitersubstrats oder Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die sein.
  • Der Ausdruck ”vertikal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d. h. parallel zu der normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers.
  • In dieser Patentschrift wird n-dotiert als ein erster Leitfähigkeitstyp bezeichnet, während p-dotiert als ein zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierbeziehungen ausgebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin zeigen einige Figuren relative Dotierkonzentrationen durch die Hinzufügung von ”–” oder ”+” bei dem Dotierungstyp. Beispielsweise bedeutet ”n–” eine Dotierkonzentration, die kleiner ist als die Dotierkonzentration eines ”n”-Dotiergebiets, während ein ”n+”-Dotiergebiet eine größere Dotierkonzentration als das ”n”-Dotiergebiet aufweist. Das Anzeigen der relativen Dotierkonzentration bedeutet jedoch nicht, dass Dotiergebiete der gleichen relativen Dotierkonzentration die gleiche absolute Dotierkonzentration besitzen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Dotiergebiete verschiedene absolute Dotierkonzentrationen besitzen. Das gleiche gilt beispielsweise für ein n+-Dotier- und ein p+-Dotiergebiet.
  • In dieser Patentschrift beschriebene spezifische Ausführungsformen betreffen unter anderem Halbleiterbauelemente und Herstellungsverfahren dafür, insbesondere Halbleiterbauelemente mit einem aktiven Bereich und einem peripheren Bereich mit einer Randabschlussstruktur. Halbleiterbauelemente sind typischerweise Leistungshalbleiterbauelemente, beispielsweise vertikale Leistungshalbleiterbauelemente. Der aktive Bereich kann mindestens eine Diode und/oder einen oder mehrere Transistoren wie etwa MOSFETs, IGBTs (Insulated-Gate Bipolar Transistors), JFETs (Junction-FETs) und BJTs (Bipolar Junction Transistors) beinhalten.
  • Der Ausdruck ”Leistungshalbleiterbauelement”, wie er in dieser Patentschrift verwendet wird, soll ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstromschaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleiterbauelemente für einen hohen Strom, typischerweise in dem Amperebereich, und/oder hohe Spannungen, typischerweise über 100 V, besonders über 200 V, ganz besonders über 500 V, gedacht.
  • In dem Kontext der vorliegenden Patentschrift soll der Ausdruck ”in ohmschem Kontakt” beschreiben, dass eine ohmsche elektrische Verbindung oder ein ohmscher Strompfad zwischen zwei Gebieten, Abschnitten oder Teilen eines Halbleiterbauelements durch das Halbleiterbauelement oder zwischen verschiedenen Elektroden von einem oder mehreren Bauelementen oder zwischen einer Elektrode oder einer Metallisierung und einem Abschnitt oder einem Teil des Halbleiterbauelements vorliegt. Im Kontext der vorliegenden Patentschrift werden die Ausdrücke ”ohmscher Strompfad” und ”resistiver Strompfad” synonym verwendet. Weiterhin werden die Ausdrücke ”ohmscher Kontakt” und ”resistiver Kontakt” im Kontext der vorliegenden Patentschrift synonym verwendet.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck ”Metallisierung” ein Gebiet oder eine Schicht mit metallischen oder fast metallischen Eigenschaften bezüglich der elektrischen Leitfähigkeit beschreiben. Eine Metallisierung kann in Kontakt mit einem Halbleitergebiet stehen, um eine Elektrode, ein Pad und/oder einen Anschluss des Halbleiterbauelements auszubilden. Die Metallisierung kann aus einem Metall wie etwa Al, Cu, W, Ti, Au, Ag, Ni, V, Sn und Co hergestellt sein, kann aber auch aus einem Material mit metallischen oder fast metallischen Eigenschaften bezüglich der elektrischen Leitfähigkeit wie etwa hochdotiertes Poly-Si vom n-Typ oder p-Typ, TiN oder einem elektrisch leitenden Silizid wie etwa CoSi, TiSi oder WSi2, als Beispiel, bestehen. Die Metallisierung kann auch verschiedene elektrisch leitende Materialien enthalten, beispielsweise einen Stapel aus jenen Materialien.
  • Nachfolgend werden Halbleiterbauelemente betreffende Ausführungsformen hauptsächlich unter Bezugnahme auf Halbleiterbauelemente aus Silizium (Si) erläutert. Dementsprechend ist ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht typischerweise ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht. Es ist jedoch zu verstehen, dass der Halbleiterkörper aus einem beliebigen Halbleitermaterial bestehen kann, dass sich zum Herstellen eines Halbleiterbauelements eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III–V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indium-Galliumphosphid (InGaP), Aluminium-Galliumnitrid (AlGaN), Aluminium-Indiumnitrid (AlInN), Indium-Galliumnitrid (InGaN), Aluminium-Gallium-Indiumnitrid (AlGaInN) oder Indium-Galliumarsenidphosphid (InGaAsP) und binäre oder ternäre II–VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilber-Cadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, entsteht ein Heteroübergangshalbleitermaterial. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem Aluminium-Galliumnitrid (AlGaN) – Aluminium-Galliumindiumnitrid (AlGaInN), Indium-Galliumnitrid (InGaN) – Aluminium-Gallium-Indiumnitrid (AlGaInN), Indium-Galliumnitrid (InGaN) – Galliumnitrid (GaN), Aluminium-Galliumnitrid (AlGaN) – Galliumnitrid (GaN), Indiumgalliumnitrid (InGaN) – Aluminiumgalliumnitrid (AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterkörper ein Material mit hohem Bandabstand wie etwa SiC oder GaN umfasst, das eine hohe Durchschlagspannung bzw. eine hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der jeweiligen Halbleitergebiete höher gewählt werden, was den Einschaltwiderstand Ron reduziert. Weiterhin ist der Leckstrom über in Materialien mit großem Bandabstand gebildeten pn-Übergängen oftmals vernachlässigbar. Der Ausdruck ”Halbleitermaterial mit großem Bandabstand”, wie er in dieser Patentschrift verwendet wird, soll ein Halbleitermaterial mit einem Elektronenbandabstand von etwa mindestens zwei Elektronenvolt (eV) beschreiben.
  • 1 ist eine schematische Draufsicht auf ein Halbleiterbauelement 100. Das Halbleiterbauelement 100 enthält einen Halbleiter-Die, einen Halbleiterkörper, ein Halbleitersubstrat bzw. einen Halbleiter-Chip 40 mit einer horizontalen Hauptoberfläche. Der Halbleiterchip 40 erstreckt sich zu einer Außenkante 18. Bei dem Ausführungsbeispiel umgibt die Außenkante 18 den Die 40 um den Umfang hinweg, der in der Draufsicht im Wesentlichen als ein Rechteck, beispielsweise quadratisch, geformt ist. Der Die 40 enthält einen aktiven Bereich 110 und einen peripheren Bereich 120. 1 entspricht einer Ansicht auf die horizontale Hauptoberfläche oder obere Oberfläche des Die 40. 1 entspricht typischerweise auch einem horizontalen Querschnitt durch einen Abschnitt des Die 40 bei der horizontalen Hauptoberfläche. Der Übersichtlichkeit halber sind etwaige Unterstrukturen des aktiven Bereichs 110 und auf dem aktiven Bereich 110 angeordnete Metallisierungen in 1 nicht gezeigt. Der aktive Bereich 110 kann mehrere Zellen enthalten, beispielsweise mehrere MOSFET-Zellen, IGBT-Zellen und/oder TEDFET-Zellen, d. h. Zellen eines Trench Extended Drain Field-Effect Transistors. Der aktive Bereich 110 kann jedoch auch nur einen Bipolartransistor oder eine Diode enthalten. Der aktive Bereich 120 enthält typischerweise mindestens einen gleichrichtenden Übergang, insbesondere einen pn-Übergang 14a.
  • Gemäß einer Ausführungsform enthält der periphere Bereich 120 eine dielektrische Struktur 7, die den aktiven Bereich 110 umgibt und sich von der horizontalen Hauptoberfläche in den Halbleiterchip 40 erstreckt. Die dielektrische Struktur 7 bildet eine Halbleiter-Isolator-Grenzfläche 19 mit dem Die 40, die gegen die Außenkante 18 geneigt ist. Dementsprechend ist eine Randabschlussstruktur in dem peripheren Bereich 120 ausgebildet. Typischerweise ist ein spitzer Winkel α im Bereich von etwa 1° bis etwa 20° zwischen im Wesentlichen geraden Abschnitten der Halbleiter-Isolator-Grenzfläche 19 und im Wesentlichen geraden Abschnitten der Außenkante 18 ausgebildet. Der spitze Winkel α kann auch größer als etwa 20° sein, beispielsweise etwa 25° oder noch größer. Dies führt jedoch zu einer dielektrischen Struktur 7, die einen entsprechend größeren Bereich erfordert.
  • Bei dem Ausführungsbeispiel ist der periphere Bereich 120 in einem äußeren n-Halbleitergebiet 2 des Halbleiter-Die 40 angeordnet, und der aktive Bereich 110 enthält ein p-Halbleitergebiet 1, das einen pn-Übergang in dem Halbleiterchip 40 bildet. Ein Abschnitt 14a des pn-Übergangs kann sich zu der horizontalen Hauptoberfläche bei dem peripheren Bereich 120 erstrecken. Dementsprechend ist das p-Halbleitergebiet 1 und somit der aktive Bereich 110 von der dielektrischen Struktur 7 umgeben, aber nicht gegenüber dem äußeren n-Halbleitergebiet 2 isoliert.
  • Wenn sich das Halbleiterbauelement 100 in einem Blockiermodus befindet, d. h., wenn der pn-Übergang in Sperrrichtung vorgespannt ist, wird das durch den pn-Übergang verursachte elektrische Feld mindestens in einer horizontalen Richtung von der Randabschlussstruktur umverteilt. Insbesondere toleriert das dielektrische Material der dielektrischen Struktur 7, beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder ein Stapel aus diesen Materialien, ein viel stärkeres elektrisches Feld als das Halbleitermaterial des Die 40. Dementsprechend kann die dielektrische Struktur 7 einen wesentlichen Teil, insbesondere einen großen Teil, ganz besonders einen größeren Teil des elektrischen Felds während des Blockiermodus führen. Andererseits sind die Quellen eines elektrischen Felds Ladungen. Dementsprechend muss das elektrische Feld während des Blockiermodus durch jeweilige Gegenladungen ausgeglichen werden. Gemäß einer Ausführungsform wird dies durch Ladungen eines Raumladungsgebiets im Halbleitermaterial und Oberflächenladungen auf oder an dem Halbleiter-Isolator 19 erzielt. Dementsprechend wird ein Randabschluss, der nur einen sehr kleinen Bereich des Die 40 erfordert, bereitgestellt. Gemäß Simulationen ist eine Nennblockierspannung von 600 V mit derartigen Kantenabschlüssen mit einer horizontalen Erstreckung von nur etwa 15 μm oder sogar weniger im Vergleich zu etwa 100 μm oder mehr, die von bekannten Randabschlussstrukturen bei der gleichen Blockierspannung belegt werden, möglich.
  • Wegen der gegen die Außenkante 18 geneigten dielektrischen Struktur 7 gibt es während des Blockiermodus immer eine Komponente des elektrischen Felds, die parallel zu dem Halbleiter-Isolator 19 verläuft. Dementsprechend werden Ladungsträger, die thermisch oder durch ionisierende Strahlung während des Blockiermodus erzeugt werden, entlang des Halbleiter-Isolators zu einem Übergang und/oder einem Anschluss geführt, wo sie entladen und/oder rekombiniert werden.
  • Dies ist besonders wichtig für Löcher ⊕ (p-Ladungsträger), die in dem in 1 gezeigten Ausführungsbeispiel während des Blockiermodus zu dem pn-Übergang 14a geführt werden. Elektronen werden typischerweise zu einer Metallisierung auf der Rückseite in Kontakt mit dem äußeren n-Halbleitergebiet 2 und/oder einem optional angrenzenden n+-Kontaktgebiet 3 entladen. Dadurch werde eine Ladungsanhäufung während des Blockiermodus vermieden und somit Schaltverluste reduziert. Es versteht sich von alleine, dass die Dotierrelationen auch umgekehrt werden können und dass auch Elektronen (n-Ladungsträger) von der dielektrischen Struktur 7 geführt werden können.
  • Die dielektrische Struktur 7 ist typischerweise in einem vertikalen Graben 27 angeordnet, der sich von der horizontalen Hauptoberfläche in den Halbleiterchip 40 erstreckt. Der vertikale Graben 27 kann mit einem dielektrischen Material wie etwa Siliziumoxid vollständig oder nur teilweise gefüllt sein. Der vertikale Graben 27 enthält mindestens eine isolierte Seitenwand 91, die die Halbleiter-Isolator-Grenzfläche 19 mit angrenzenden Mesa-Gebieten 2 bildet. Die isolierte Seitenwand 91 kann sich in der horizontalen Richtung zu dem aktiven Bereich 110 beziehungsweise dem p-Halbleitergebiet 1 erstrecken.
  • Bei dem Ausführungsbeispiel wird die dielektrische Struktur 7 als eine rechteckige dielektrische Spirale 70 ausgebildet. Die rechteckige dielektrische Spirale 70 wickelt sich mindestens zweimal, besonders mindestens fünfmal, ganz besonders mindestens zehnmal um den aktiven Bereich 110.
  • Dementsprechend sind mehrere Isolator-Halbleiter-Grenzflächen 19 zwischen dem pn-Übergang und der Außenkante 18 angeordnet. Dies gestattet eine Reduktion beim elektrischen Feld während des Blockiermodus in den Halbleitergebieten zwischen der dielektrischen Struktur 7 und der Außenkante 18 auf Werte, die viel niedriger sind, typischerweise um mindestens eine Größenordnung niedriger, ganz besonders um mindestens zwei Größenordnungen niedriger, als das elektrische Feld in der durch die dielektrische Struktur 7 und die umgebenden Halbleiter-Mesas ausgebildeten Randabschlussstruktur. Mit anderen Worten fällt ein großer Teil der Blockierspannung über der Randabschlussstruktur ab. Typischerweise ist die elektrische Feldstärke in den Halbleitergebieten 2 zwischen der dielektrischen Struktur 7 und der Außenkante 18 während des Blockiermodus sehr niedrig, beispielsweise im Wesentlichen null. Dies kann dadurch erreicht werden, dass die Dotierkonzentration der zwischen den Isolator-Halbleiter-Grenzflächen 19 angeordneten Mesa-Gebieten derart gewählt wird, dass die integrale Dotierkonzentration der Mesa-Gebiete entlang einer Linie, die im Wesentlichen senkrecht zu den Isolator-Halbleiter-Grenzflächen 19 verläuft, der Durchschlagladung im Wesentlichen entspricht. Die Randabschlussstruktur so zu dimensionieren, dass das elektrische Feld während des Blockiermodus im Wesentlichen null ist, führt zu einem sehr robusten Halbleiterbauelement 100, da seine Blockierfähigkeit durch externe Kontaminationen und Grenzbedingungen wie etwa zusätzliche Kontaktpads oder leitende Pfade, die auf der horizontalen Hauptoberfläche angeordnet sind, nicht oder höchstens nur geringfügig beeinflusst wird.
  • Weiterhin kann die Dotierkonzentration der Halbleitergebiete 2, die zwischen der dielektrischen Struktur 7 und der Außenkante 18 angeordnet sind, höher gewählt werden, da diese Halbleitergebiete während des Blockiermodus typischerweise schwachen elektrischen Feldern am meisten ausgesetzt sind.
  • Bei Eckgebieten des aktiven Bereichs 110 umgibt die dielektrische Struktur 7 den pn-Übergang beziehungsweise den aktiven Bereich 110 von zwei Seiten in einer Draufsicht beziehungsweise in einem horizontalen Querschnitt. Bei dem Ausführungsbeispiel ist die dielektrische Struktur 7 in den Eckgebieten im Wesentlichen L-förmig. Dies bedeutet, dass die dielektrische Struktur 7 zwei Abschnitte enthält, die in Draufsicht beziehungsweise in dem horizontalen Querschnitt unter einem Winkel von etwa 90° angeordnet sind. Die beiden Abschnitte können aneinander angrenzen, wie in 1 gezeigt. Bei anderen Ausführungsformen ist zwischen den beiden Abschnitten ein angrenzender Übergangsabschnitt angeordnet, der abgerundet und/oder gebogen und/oder abgefast ist. Dementsprechend liefert der Übergangsabschnitt einen glatteren Übergang zwischen den beiden Abschnitten. Somit kann das elektrische Feld während des Blockiermodus des Halbleiterbauelements 100 besser verteilt werden.
  • Typischerweise enthält die dielektrische Struktur 7 Siliziumoxid, beispielsweise ein thermisches Siliziumoxid. Während der Ausbildung von Siliziumoxid können positive Ladungen in dem Siliziumoxid gefangen werden. Diese gefangenen Ladungen können die Blockierfähigkeit des Halbleiterbauelements 100 reduzieren. Gemäß einer Ausführungsform sind mindestens größere Abschnitte der Isolator-Halbleiter-Schnittstelle 19 so ausgelegt, dass sie sich im Wesentlichen entlang einer Kristallebene <100>, <010>, <001> des Halbleiterchip 40 erstrecken. Typischerweise sind mindestens größere Abschnitte der Isolator-Halbleiter-Grenzfläche 19 entlang einer Ebene orientiert, die in einem horizontalen Querschnitt mit der Kristallebene <100>, <010>, <001> einen Winkel von etwa +/– 15°, besonders von weniger als etwa +/– 10° und ganz besonders von weniger als etwa +/– 5° bildet. Dadurch kann das Einfangen von positiven Ladungen während der Ausbildung der dielektrischen Struktur 7 vermieden oder zumindest signifikant reduziert werden. Dementsprechend kann die Blockierfähigkeit des Halbleiterbauelements 100 verbessert werden. Bei dem Ausführungsbeispiel verläuft die horizontale Hauptoberfläche parallel zu der Kristallebene <001> des Siliziumhalbleiterchips 40. Bei anderen Ausführungsformen verläuft die horizontale Hauptoberfläche parallel zu der Kristallebene <010> oder <100>. Bei diesen Ausführungsformen können mindestens größere Abschnitte der Isolator-Halbleiter-Grenzfläche 19 im Wesentlichen parallel zu der Kristallebene <001> orientiert sein.
  • Alternativ oder zusätzlich enthält die dielektrische Struktur 7 feste negative Ladungen, um positive feste Ladungen zumindest zu kompensieren. Beispielsweise kann die dielektrische Struktur 7 als ein aluminiumdotiertes oder cäsiumdotiertes Siliziumoxid ausgebildet sein. Die Gesamtladung der dielektrischen Struktur 7 kann durch die Konzentration von Dotierstoffen und Prozessbedingungen eingestellt werden.
  • Typischerweise enthält die rechteckige dielektrische Spirale 70 eine Sequenz von im Wesentlichen blockförmigen Spiralsegmenten, so dass ein Abstand α zwischen benachbarten parallelen Spiralsegmenten im Wesentlichen konstant ist. Dementsprechend kann das elektrische Feld während des Blockiermodus zwischen verschiedenen Mesas beziehungsweise Spiralsegmenten besser ausgeglichen sein. So kann die Blockierfähigkeit des Halbleiterbauelements 100 weiter verbessert werden.
  • 2 zeigt einen typischen vertikalen Querschnitt entlang der Linie s des in 1 gezeigten Halbleiterbauelements 100. Bei dem Ausführungsbeispiel kann das Halbleiterbauelement 100 als eine Diode betrieben werden. Dementsprechend bildet das p-Halbleitergebiet 1 ein Anodengebiet in Kontakt mit einer auf dem Anodengebiet 1 angeordneten und eine Anodenmetallisierung bildenden ersten Metallisierung 10. Ein im Wesentlichen horizontal orientierter pn-Übergang 14 ist in dem aktiven Bereich 110 zwischen dem Anodengebiet 1 und einem typischerweise n–-Halbleitergebiet 2b ausgebildet, das mit einer zweiten Metallisierung 11 in ohmschem Kontakt steht, die über ein n+-Kathodenkontaktgebiet 31 eine Kathodenmetallisierung bildet. Typischerweise ist das Halbleiterbauelement 100 eine PIN-Diode (Positive Intrinsic Negative Diode). Wohingegen die Anodenmetallisierung 10 nur in dem aktiven Bereich 110 ausgebildet ist, kann die Kathodenmetallisierung 11 eine gegenüber der horizontalen Hauptoberfläche 15 angeordnete hintere Oberfläche 16 auch in dem peripheren Bereich 110 bedecken. Da sich das Kathodenkontaktgebiet 31 in der horizontalen Richtung in den peripheren Bereich 120 erstreckt, stehen auch die Mesa-Gebiete 2 zwischen den vertikalen Grabenabschnitten 27 und die Mesas 2, 3 zwischen der Außenkante 18 und der dielektrischen Struktur 7 in ohmschem Kontakt mit der zweiten Metallisierung 11, um eine Entladung eines und/oder mehrerer, thermisch erzeugter Elektronen zu gestatten, die während des Blockiermodus des Halbleiterbauelements 100 durch Strahlung erzeugt werden.
  • Gemäß einer Ausführungsform erstreckt sich die dielektrische Struktur 7 vertikal unter dem pn-Übergang 14, beispielsweise zum Kathodenkontaktgebiet 31 oder sogar zur zweiten Metallisierung 11. Dementsprechend kann das elektrische Feld während des Blockiermodus in horizontaler Richtung durch die dielektrische Struktur 7 und die angrenzenden Mesa-Gebiet 2 sicher reduziert werden. Typischerweise ist eine Sequenz von isolierenden Gebieten 7, die durch jeweilige Mesa-Gebiete 2 beabstandet sind, in vertikalen Querschnitten in dem peripheren Bereich 120 angeordnet.
  • Typischerweise ist eine horizontale Erstreckung der dargestellten Abschnitte des vertikalen Grabens 27 in dem vertikalen Querschnitt im Wesentlichen konstant. Die horizontale Erstreckung der Abschnitte des vertikalen Grabens 27 kann beispielsweise im Bereich von 100 nm bis etwa 10 μm liegen, besonders zwischen etwa 500 nm und etwa 5 μm und ganz besonders zwischen etwa 0,8 μm und etwa 3 μm. Bei anderen Ausführungsformen kann die horizontale Erstreckung der vertikalen Grabenabschnitte 27 in einem von der horizontalen Hauptoberfläche 15 entfernten Gebiet im Vergleich zu einem Gebiet bei der horizontalen Hauptoberfläche 15 kleiner sein.
  • Als nächstes wird unter Bezugnahme auf 3 eine Ausführungsform beschrieben. Das in 3 gezeigte Halbleiterbauelement 101 ist dem oben bezüglich 1 und 2 beschriebenen Ausführungsbeispiel sehr ähnlich. Die dielektrische Struktur 7 des Halbleiterbauelements 101 erstreckt sich jedoch vertikal nicht zu dem Kathodenkontaktgebiet 31, sondern nur hinunter bis zu einer gewissen Tiefe d, die jedoch größer ist als eine Tiefe, bei der das elektrische Feld während des Blockiermodus auf etwa ein Viertel der Durchschlagfeldstärke des Halbleitermaterials für den Fall abgefallen ist, dass das Halbleitermaterial in den Mesas 2 Silizium ist und die dielektrische Struktur 7 aus SiO2 besteht. Bei anderen Materialien ist möglicherweise ein anderer Wert für die Tiefe d erforderlich. Dies gilt aus den folgenden Gründen.
  • Unter der Annahme von horizontal gleichmäßig beabstandeten Spiralsegmenten der dielektrischen Struktur 7, wie bezüglich 1 dargestellt, und unter Vernachlässigung von Grenzeffekten werden die Gesamtbreite beziehungsweise die Blockierfähigkeit der resultierenden Randabschlussstruktur hauptsächlich durch die Feldstärke in dem dielektrischen Material der Spiralsegmente der dielektrischen Struktur 7 und das Verhältnis der Breite w der Spiralsegmente und der Breite a des Mesa-Gebiets in einer Richtung normal zu der Isolator-Halbleiter-Grenzfläche 19 bestimmt. Für Silizium als Halbleitermaterial der Mesas 2 und Siliziumoxid als Material der dielektrischen Struktur 7 ist die Feldstärke in dem Siliziumoxid aufgrund der Differenz bei der Permitivität etwa dreimal so hoch wie die Feldstärke in den Mesas 2. Dementsprechend ist der Spannungsabfall über der Randabschlussstruktur während des Blockiermodus unter Annahme von gleichen Breiten (w = a) im Vergleich zu dem Spannungsabfall in homogenem Silizium der gleichen Größe (w + a) etwa viermal höher. Falls w a übersteigt, kann im Vergleich zu einem homogenen Halbleiter mit der gleichen Größe eine noch höhere Blockierspannung erreicht werden. Dementsprechend erstreckt sich die dielektrische Struktur 7 typischerweise mindestens bis zu einer Tiefe, bei der die elektrische Feldstärke in der dielektrischen Struktur 7 während des Blockiermodus gleich oder kleiner ist als
    Figure 00250001
    wobei Emesa, EBR und εmesa die tatsächliche elektrische Feldstärke, die kritische elektrische Feldstärke beziehungsweise die Dielektrizitätskonstante des Halbleitermaterials sind, während εins die Dielektrizitätskonstante der dielektrischen Struktur 7 ist. Unter Verwendung von Silizium und Siliziumdioxid als Beispiel muss die elektrische Feldstärke in der dielektrischen Struktur 7 auf etwa ein Viertel der kritischen Feldstärke oder darunter abfallen. Für Siliziumhalbleiterbauelemente 101 ohne Durchgriff, für die das elektrische Feld in dem Blockiermodus die hintere Oberfläche 16 nicht erreicht, erstrecken sich die dielektrische Struktur 7 beziehungsweise die vertikalen Gräben 27 zu mindestens etwa drei Vierteln der vertikalen Erstreckung des Die 40. Natürlich wird bei Verwendung von anderen Halbleitermaterialien und/oder dielektrischen Materialien, zum Beispiel porösem Siliziumoxid, und/oder einer anderen Breite a, w der Mesas 2 beziehungsweise Spiralsegmente zu entsprechend anderen Designregeln führen. Allgemein kann die Blockierfähigkeit bc der Randabschlussstruktur wie hier offenbart geschätzt werden als:
    Figure 00260001
    wobei εmesa, εins und bcmesa die Dielektrizitätskonstante des Halbleitermaterials, die Dielektrizitätskonstante der dielektrischen Struktur 7 beziehungsweise die Blockierfähigkeit eines homogenen Gebiets des Halbleitermaterials mit gleicher Gesamtgröße (a + w) sind. Dementsprechend wird die Breite w der Segmente der dielektrischen Struktur 7 typischerweise größer gewählt als die Breite a der Mesas 2.
  • Wie aus Gleichung (1) geschlossen werden kann, erstrecken sich die dielektrische Struktur 7 beziehungsweise der vertikale Graben 27 typischerweise mindestens bis zu einer Tiefe d, bei der das elektrische Feld in der dielektrischen Struktur 7 während des Blockiermodus um einen Faktor f abfällt,
    Figure 00260002
    gegeben durch das Verhältnis zwischen der Dielektrizitätskonstanten εins der in dem vertikalen Graben 27 ausgebildeten isolierenden Gebiete und der Dielektrizitätskonstante εmesa der Mesas.
  • Das Verwenden von vergleichsweise dünnen Mesa-Gebieten (a < w) reduziert den Spannungsabfall in den Mesa-Gebieten 2 während des Blockiermodus. Dementsprechend erhalten erzeugte Ladungsträger bei Beschleunigung während des Blockiermodus weniger Energie. Dies reduziert das Risiko des Ausbildens von heißen Ladungsträgern, einer Lawinenvervielfachung und einem Einfangen von Ladungsträgern in der dielektrischen Struktur 7. Somit kann die elektrische Feldstärke in den Mesas signifikant über die Volumendurchschlagfeldstärke für dieses Halbleitermaterial erhöht werden, ohne eine Lawinenvervielfachung und/oder einen Durchschlag zu riskieren. Somit kann die Blockierfähigkeit weiter erhöht werden und/oder die Gesamtbreite der Randabschlussstruktur reduziert werden. Nach dem Erreichen der Isolator-Halbleiter-Grenzfläche 19 werden die Ladungsträger entlang der Isolator-Halbleiter-Grenzfläche 19 geführt und schließlich zu einem Kontakt abgeleitet, beispielsweise einer Metallisierung, oder bei einem pn-Übergang rekombiniert.
  • Außerdem tragen positive Oberflächenladungen an der Isolator-Halbleiter-Grenzfläche 19 zwischen n-Mesa-Gebieten und den Segmenten der dielektrischen Struktur 7 typischerweise zu der Blockierfähigkeit bei, insbesondere falls viele Isolator-Halbleiter-Grenzflächen 19 zwischen dem aktiven Bereich 110 und der Außenkante 18 ausgebildet sind. Dabei kann ein optionales laterales Feldstoppgebiet entfallen.
  • 4 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement 150. Das in 4 gezeigte Halbleiterbauelement 150 ist ähnlich dem oben bezüglich der 1 und 2 beschriebenen Ausführungsbeispiel. Das Halbleiterbauelement 150 kann jedoch als ein MOSFET betrieben werden. Der Klarheit halber ist nur ein ganz rechts liegender Abschnitt des Die 40 dargestellt.
  • Bei dem Ausführungsbeispiel enthält das Halbleiterbauelement 150 in dem aktiven Bereich 110 isolierte Gateelektroden 12, die sich von der horizontalen Hauptoberfläche 15 durch das p-Halbleitergebiet 1, das ein Bodygebiet bildet, teilweise in ein n–-Driftgebiet 2a erstrecken. Dementsprechend enthält das Halbleiterbauelement 150 eine vertikale Grabentransistorstruktur. Dies ist jedoch nur eine Ausführungsform. Bei einer weiteren Ausführungsform sind planare Gateelektroden 12 in oder auf der horizontalen Hauptoberfläche 15 angeordnet. Gateelektroden 12 sind gegenüber den Halbleitergebieten 1, 2a und der eine Sourcemetallisierung bildenden ersten Metallisierung 10 durch ein dielektrisches Gategebiet 9 beziehungsweise einen dielektrischen Plug 92 isoliert. Gateelektroden 12 können mit einem anderen Teil der Metallisierung auf der horizontalen Hauptoberfläche 15 verbunden sein, was hier nicht gezeigt ist. n+-Sourcegebiete 5 und p+-Körperkontaktgebiete 1c sind in das Bodygebiet 1 eingebettet und stehen mit der Sourcemetallisierung 10 in ohmschem Kontakt. Durch entsprechendes Vorspannen der Gateelektroden 12 gegen Bodygebiete 1 kann ein Kanalgebiet entlang den dielektrischen Gategebieten 9 im Bodygebiet 1 ausgebildet werden. Somit kann ein Stromfluss zwischen der Sourcemetallisierung 10 und einer eine Drainmetallisierung ausbildenden zweiten Metallisierung 12 durch das Kanalgebiet, das Driftgebiet 2a und ein Drainkontaktgebiet 31 geschaltet und/oder gesteuert werden. Das Halbleiterbauelement 150 ist typischerweise ein Leistungshalbleiterbauelement mit mehreren MOSFET-Zellen. Der periphere Bereich 120 enthält als Teil einer vertikalen Randabschlussstruktur eine dielektrische Struktur 7, wie oben unter Bezugnahme auf 1 bis 3 erläutert.
  • Typischerweise enthält der Die 40 ein stark dotiertes Substrat 20 und eine epitaxiale Schicht 30. Das Substrat 20 enthält ein oder mehrere rückseitige Kontaktgebiete. Bei dem Ausführungsbeispiel enthält das Substrat 20 ein n+-Kontaktgebiet 31. Die vertikale Erstreckung des Substrats 20 beziehungsweise des rückseitigen Kontaktgebiets 31 trägt nicht zu der Blockierfähigkeit des Halbleiterbauelements bei. Die Blockierfähigkeit wird durch die Dotierkonzentrationen und die vertikalen Erstreckungen der den pn-Übergang 14 bildenden Halbleitergebiete 1, 2a bestimmt. Die Gesamtdicke dieser Halbleitergebiete wird in dem Folgenden auch als aktive Bauelementdicke bezeichnet. Bei dem Ausführungsbeispiel entspricht die aktive Bauelementdicke des Halbleiterbauelements 150 im Wesentlichen der vertikalen Erstreckung der epitaxialen Schicht 30. Bei Silizium ist als Faustregel die aktive Bauelementdicke in um etwa die erforderliche Blockierspannung in Volt dividiert durch 10. Beispielsweise beträgt die aktive Bauelementdicke etwa 50 μm bis etwa 60 μm bei einem 600 V-Siliziumhalbleiterbauelement und etwa 25 μm bis etwa 30 μm bei einem 300 V-Siliziumhalbleiterbauelement. Diese Schätzwerte für die aktive Bauelementdicke gelten typischerweise auch für andere hierin beschriebene Halbleiterbauelemente. Aus Gründen der mechanischen Stabilität des Die 40 ist die vertikale Dicke der Schicht mit den rückseitigen Kontaktgebieten, d. h. die vertikale Dicke des Substrats 20 in dem in 4 gezeigten Ausführungsbeispiel, typischerweise größer als die aktive Bauelementdicke.
  • 5 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement 170. Das in 5 gezeigte Halbleiterbauelement 170 ist ähnlich dem oben bezüglich 4 beschriebenen Ausführungsbeispiel. Das Halbleiterbauelement 170 kann jedoch als ein IGBT betrieben werden. Dazu ist das n+-Kontaktgebiet 31 in dem aktiven Bereich gegen ein p+-Kollektorgebiet 41 in ohmschem Kontakt mit der eine Kollektormetallisierung bildenden zweiten Metallisierung 12 ausgetauscht. Bei dem Ausführungsbeispiel ist das Kollektorgebiet 41 durch eine dielektrische Struktur 7, die sich zu der Kollektormetallisierung 11 beziehungsweise der hinteren Oberfläche 16 erstreckt, gegenüber dem n+-Kontaktgebiet 31 in dem peripheren Bereich 120 isoliert. Der periphere Bereich 120 enthält als Teil einer vertikalen Randabschlussstruktur eine dielektrische Struktur 7, wie oben unter Bezugnahme auf 1 bis 3 erläutert.
  • 6 zeigt schematisch in einem vertikalen Querschnitt ein Halbleiterbauelement 175. Das in 6 gezeigte Halbleiterbauelement 175 ist ähnlich dem oben bezüglich 5 beschriebenen Ausführungsbeispiel und kann ebenfalls als ein IGBT betrieben werden. Das Halbleiterbauelement 170 enthält jedoch weiterhin in dem aktiven Bereich 110 eine integrierte Freilaufdiode, die gegenüber der IGBT-Zelle durch einen zusätzlichen tiefen vertikalen Graben 27a getrennt ist, der mit einer dielektrischen Schicht 7a gefüllt ist, die sich beide von der horizontalen Hauptoberfläche 15 zur hinteren Oberfläche 16 erstrecken. Das Bodygebiet 1 der IGBT-Struktur und das Anodengebiet 1' der Diodenstruktur können aus einem gemeinsamen p-Halbleitergebiet ausgebildet werden, können aber auch verschiedene Dotierkonzentrationen und/oder vertikale Erstreckungen aufweisen. Bei dem Ausführungsbeispiel wird die dielektrische Schicht 7a verwendet, um eine IGBT-Struktur von einer Diodenstruktur zu trennen. Es braucht nicht erwähnt zu werden, dass in dem aktiven Bereich 110 mehrere dielektrische Schichten 7a verwendet werden können, um verschiedene Halbleiterstrukturen, beispielsweise benachbarte Zellen, voneinander zu trennen und/oder zu isolieren. Die dielektrische Struktur 7 und die dielektrische Schicht 7a können in einem gemeinsamen Prozess ausgebildet werden.
  • 7 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement 200 gemäß einer oder mehrerer Ausführungsformen. Das in 7 gezeigte Halbleiterbauelement 200 ist ähnlich den oben bezüglich der 1 bis 6 beschriebenen Ausführungsbeispiele. Die dielektrische Struktur 7 des Halbleiterbauelements 200 enthält jedoch mehrere dielektrische Gebiete 71, 72, 74, 75, die in getrennten vertikalen Gräben 27 angeordnet sind, anstelle einer offenen dielektrischen Umfangsstruktur, die in einer Draufsicht als eine Spirale ausgebildet ist.
  • Bei dem Ausführungsbeispiel sind die mehreren vertikalen Gräben 27 um den aktiven Bereich 110 herum angeordnet. Typischerweise ist jeder vertikale Graben 27 gegen die Außenkante 18 geneigt. Dementsprechend werden Ladungen, insbesondere Löcher ⊕, die thermisch oder durch ionisierende Strahlung während des Blockiermodus des Halbleiterbauelements 200 erzeugt werden, entlang den dielektrischen Gebieten 71, 72, 74, 75 geführt und werden somit nicht akkumuliert. Dementsprechend können Schaltverluste reduziert werden.
  • Typischerweise sind die vertikalen Gräben 27 in der Draufsicht und in einem horizontalen Querschnitt mindestens in Sektionen oder Abschnitten im Wesentlichen als längliche Rechtecke ausgebildet. Ein spitzer Winkel ist zwischen der Außenkante 18 und den vertikalen Gräben 27 und/oder ihren Sektionen und/oder der Ausdehnungsrichtung der vertikalen Gräben 27 und/oder ihrer Sektionen ausgebildet. Der spitze Winkel liegt typischerweise zwischen etwa 1° und etwa 20°, besonders zwischen 1° und 15° und ganz besonders zwischen 1° und 10°.
  • In den Eckgebieten des aktiven Bereichs 110 sind die vertikalen Gräben 27 beziehungsweise die dielektrischen Gebiete 71 in dem horizontalen Querschnitt beziehungsweise in der Draufsicht im Wesentlichen L-förmig, d. h., sie enthalten zwei Abschnitte, die in dem horizontalen Querschnitt beziehungsweise in der Draufsicht unter einem Winkel von etwa 90° angeordnet sind. Dementsprechend umgeben die vertikalen Gräben 27 beziehungsweise die dielektrischen Gebiete 71 der Eckgebiete den aktiven Bereich 110 von zwei Seiten. Bei dem Ausführungsbeispiel ist jedes der vier Eckgebiete von drei benachbarten L-förmigen vertikalen Gräben 27 beziehungsweise dielektrischen Gebieten 71 umgeben. Näher an den Eckgebieten des Die 40 können weitere, im Wesentlichen stabförmige dielektrische Gebiete 74, 75 d. h. dielektrische Gebiete 74, 75, die im Wesentlichen als längliche Rechtecke in Draufsicht geformt sind, angeordnet sein. Die dielektrischen Gebiete 74, 75 verlaufen im Wesentlichen parallel zu einem der beiden Abschnitte der L-förmigen dielektrischen Gebiete 71. Der Klarheit halber sind nur zwei verschiedene beispielhafte Designs von zusätzlichen stabförmigen dielektrischen Gebieten 74, 75 in 7 für die oberen Eckgebiete dargestellt. Es versteht sich von selber, dass jedes der vier Eckgebiete zusätzliche stabförmige dielektrische Gebiete 74, 75 gemäß einem der beiden beispielhaften Designs enthalten kann. Zwischen den Eckgebieten sind mehrere im Wesentlichen stabförmige dielektrische Gebiete 72 angeordnet. Die im Wesentlichen stabförmigen dielektrischen Gebiete 72 verlaufen parallel zu einem der beiden Abschnitte der L-förmigen dielektrischen Gebiete 71 in dem Eckgebiet. Die durch die im Wesentlichen stabförmigen Gebiete 71, 74, 75 und die L-förmigen dielektrischen Gebiete 71 ausgebildete dielektrische Struktur 7 ist, ähnlich wie oben bezüglich 1 erläutert, typischerweise ebenfalls gegen die Außenkante 18 geneigt. Weiterhin sind die zwischen Mesa-Gebieten 2 des Die 40 ausgebildete Isolator-Halbleiter-Grenzfläche 19 und die dielektrische Struktur 7 typischerweise ebenfalls im Wesentlichen parallel zu Kristallebenen <100>, <010> des Die 40 angeordnet, um die Aufnahme von negativen Ladungen während des Ausbildens der dielektrischen Struktur 7 zu reduzieren.
  • Das Anordnen der mehreren dielektrischen Gebiete 71, 72, 74, 75 in getrennten vertikalen Gräben 27 um den aktiven Bereich 110 herum anstelle einer dielektrischen Umfangsstruktur führt zu einer Randabschlussstruktur, die möglicherweise noch weniger Fläche erfordert als die oben unter Bezugnahme auf 1 erläuterte Randabschlussstruktur. Der vertikale Querschnitt durch das Halbleiterbauelement 200 kann ähnlich sein wie oben unter Bezugnahme auf 2 bis 6 erläutert. Dementsprechend kann der aktive Bereich 110 des Halbleiterbauelements 200 beispielsweise eine Diode, einen IGBT und/oder einen MOSFET enthalten.
  • Gemäß einer Ausführungsform enthält die Randabschlussstruktur des Halbleiterbauelements 200 weiterhin einen den aktiven Bereich 110 und die vertikalen Gräben 27 umgebenden geschlossenen vertikalen Graben 28. Bei dem Ausführungsbeispiel ist der geschlossene vertikale Graben 28 nicht gegen die Außenkante 18 geneigt. Der geschlossene vertikale Graben 28 kann eine Umfangsfeldplatte, eine Umfangs-Poly-Silizium-Füllung und ein Umfangskanalstoppgebiet enthalten. Wegen der geringen Werte des elektrischen Felds in dem Mesa-Gebiet 2 außerhalb der dielektrischen Struktur 7 während des Blockiermodus des Halbleiterbauelements 200 sind die Dotierkonzentration eines den geschlossenen vertikalen Graben 28 füllenden Halbleitermaterials und feste Ladungen in oder an einem dielektrischen Material, das den geschlossenen vertikalen Graben 28 füllt, unkritisch.
  • Typischerweise sind die vertikalen Gräben 27 im Wesentlichen um den gleichen jeweiligen horizontalen Abstand d1, d2, wie in 7 dargestellt, von dem geschlossenen vertikalen Graben 28 und/oder der Außenkante 18 beabstandet. Bei anderen Ausführungsformen erstrecken sich die vertikalen Gräben 27 und die dielektrischen Gebiete 71, 72, 74, 75 zum geschlossenen vertikalen Graben 28.
  • Außerdem kann die dielektrische Struktur 7 von einem pn-Übergang 18 beabstandet sein. Alternativ können sich die dielektrischen Gebiete 71 und/oder die dielektrischen Gebiete 72 in horizontaler Richtung über den pn-Übergang 14a erstrecken. Außerdem kann der pn-Übergang 14a an den Ecken einen anderen Radius aufweisen und/oder kann einen anderen Abstand zum inneren Ende der dielektrischen Strukturen 7 an der Ecke und an den geraden Teilen der Abschlussstruktur aufweisen.
  • Typischerweise werden mindestens vier, besonders bevorzugt mindestens 10, ganz besonders bevorzugt mindestens 20 Isolatorhalbeitergrenzflächen 19 von jedem Pfad x in einem horizontalen Querschnitt gekreuzt. Dementsprechend können selbst starke elektrische Felder von der Randabschlussstruktur absorbiert werden. Dies wird nachfolgend näher erläutert.
  • 8 zeigt schematisch die Verteilung eines elektrischen Felds über eine Randabschlussstruktur während des Blockiermodus einer vertikalen Siliziumdiode. Eine zweidimensionale Bauelementsimulation wurde für eine Randabschlussstruktur durchgeführt, die ähnlich der Randabschlussstrukturen wie oben unter Bezugnahme auf 1 und 7 erläutert ist. Die für die Simulation verwendete dielektrische Struktur 7 weist jedoch in einem vertikalen Querschnitt durch das Bauelement zwölf aus Siliziumoxid hergestellte Abschnitte auf. Die Simulation kann deshalb einem vertikalen Schnitt entlang dem Pfad x wie in 1 gezeigt entsprechen, wenn die dielektrische Spirale in 1 durch eine dielektrische Spirale ersetzt wird, die sich zwölfmal um den aktiven Bereich wickelt. Die Simulation kann auch einem vertikalen Schnitt entlang dem Pfad x ähnlich wie in 7 gezeigt entsprechen, aber mit mehr vertikalen Gräben. Das elektrische Feld ist als eine Funktion des Abstands von dem p-Halbleitergebiet 1 an der horizontalen Hauptoberfläche gezeigt. Wie zu sehen ist, ist die elektrische Feldstärke aus mit Ausnahme für die äußersten Abschnitte in der dielektrischen Struktur 7 im Vergleich zu dem elektrischen Feld in den Mesa-Gebieten 2 um etwa das 2,5-Fache höher. Deshalb fällt ein größerer Teil der Spannung über der dielektrischen Struktur 7 ab. 9 zeigt schematisch die entsprechenden Strom-Spannungs-Charakteristika des Halbleiterbauelements. Bei näherer Betrachtung ergibt sich, dass mit dieser Randabschlussstruktur bei einer horizontalen Erstreckung von nur etwa 20 μm eine Durchschlagspannung von mehr als 600 V erzielt werden kann. Höhere Blockierfähigkeiten können mit mehr Isolator-Halbleiter-Grenzflächen 19 und/oder breiteren Teilen der dielektrischen Strukturen 7 erzielt werden.
  • 10 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement 300. Das in 10 gezeigte Halbleiterbauelement 300 ist ähnlich den oben bezüglich 1 beschriebenen Ausführungsbeispielen. Die rechteckige dielektrische Spirale 70 des Halbleiterbauelements 300 ist jedoch von dem aktiven Bereich 110 beabstandet. Weiterhin ist ein optionaler geschlossener Umfangsgraben 28 um die rechteckige dielektrische Spirale 70 in dem peripheren Bereich 120 angeordnet. Der Umfangsgraben 28 kann beispielsweise mit einem dielektrischen Ring 77 gefüllt sein, der ein Feldstoppgebiet bildet. Bei dieser Ausführungsform kann sich das äußerste Spiralsegment der dielektrischen Spirale 70 zu dem dielektrischen Ring 77 erstrecken. Um das Leeren von Löchern während des Blockiermodus des Halbleiterbauelements 300 zu verbessern, kann ein Verbindungskontakt 25, d. h. ein kurzgeschlossener n+-, p+-Kontakt, bei dem dielektrischen Ring 77 ausgebildet sein, beispielsweise nahe an der hinteren Oberfläche des Halbleiterbauelements 300.
  • Bei anderen Ausführungsformen wird das Umfangsfeldstoppgebiet durch eine ringförmige n+-Struktur 3 ausgebildet, die sich in den Die 40 erstreckt. Die ringförmige n+-Struktur 3 kann durch Epitaxie, Implantierung, beispielsweise mit Protonen, oder Diffusion, beispielsweise Diffusion von Phosphor oder Selen, ausgebildet werden.
  • 11 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement 400. Das in 11 gezeigte Halbeiterbauelement 400 ist ähnlich den oben bezüglich 1 beschriebenen Ausführungsbeispielen. Die dielektrische Struktur 7 des Halbleiterbauelements 400 ist jedoch in der Draufsicht beziehungsweise einem horizontalen Querschnitt als eine hohle Spirale 78 ausgebildet. Die geschlossene Seitenwand 91 des vertikalen Grabens 27 des Halbleiterbauelements 400 ist isoliert und bildet eine geschlossene Isolator-Halbleiter-Grenzfläche 19 mit einem ein Halbleiter-Mesa 4 bildenden n-Halbleitergebiet 4. Typischerweise ist auch der verbleibende innere Abschnitt des vertikalen Grabens 27 mit einem ein Halbleiter-Mesa 2 bildenden n-Halbleitergebiet 2 gefüllt. Das Halbleiter-Mesa 2 bildet eine zusätzliche geschlossene Isolator-Halbleiter-Grenzfläche 19a mit der dielektrischen Struktur 7. Um die Entladung von Löchern und Elektronen zu verbessern, die während des Blockiermodus des Halbleiterbauelements 400 erzeugt werden, kann ein stark dotiertes p-Kontaktgebiet 23 für Löcher und/oder ein stark dotiertes n-Kontaktgebiet 24 für Elektronen an dem innersten Spiralsegment beziehungsweise dem äußersten Spiralsegment der hohlen Spirale 78 ausgebildet sein. Typischerweise steht das Kontaktgebiet 23 in ohmschem Kontakt mit einer auf der horizontalen Hauptoberfläche des Die 40 angeordneten, in 11 nicht gezeigten ersten Metallisierung. Gleichermaßen steht das Kontaktgebiet 24 typischerweise in ohmschem Kontakt mit einer gegenüber der ersten Metallisierung angeordneten, in 11 nicht gezeigten zweiten Metallisierung.
  • Bei einigen Ausführungsformen können die in getrennten vertikalen Gräben 27 angeordneten dielektrischen Gebiete 71, 72, 74, 75, oben bezüglich 7 erläutert, auch durch jeweilige hohle, dielektrische Strukturen ersetzt werden, die durch an den Seitenwänden der vertikalen Gräben 27 angeordnete und in dem verbleibenden zentralen Abschnitt mit einem Halbleitermaterial gefüllte dielektrische Schichten ausgebildet werden.
  • 12 zeigt einen typischen vertikalen Schnitt entlang Linie t des in 11 gezeigten Halbeiterbauelements 400. Aus Gründen der Klarheit ist in 12 nur ein ganz rechts befindlicher Abschnitt des aktiven Bereichs 110 gezeigt. Bei dem Ausführungsbeispiel kann das Halbleiterbauelement 400 als ein TEDFET betrieben werden. Dementsprechend enthält der aktive Bereich 110 eine vertikale MOSFET-Struktur 112, die ähnlich der oben bezüglich 4 erläuterten MOSFET-Struktur ist. Aus Gründen der Klarheit ist in 12 nur ein ganz rechts befindlicher Abschnitt der vertikalen MOSFET-Struktur 112 gezeigt. Eine Gateelektrode 12, die gegenüber benachbarten Halbleitergebieten durch ein dielektrisches Gategebiet 9 isoliert ist, erstreckt sich von der horizontalen Hauptoberfläche 15 durch das p-Bodygebiet 1 und teilweise in ein n–-Driftgebiet 2a. n+-Sourcegebiete 5 und p+-Körperkontaktgebiete (in 12 nicht gezeigt) sind in das Bodygebiet 1 eingebettet und stehen in ohmschem Kontakt mit der Sourcemetallisierung 10. Das Driftgebiet 2a steht in ohmschem Kontakt mit der Drainmetallisierung 11 über das Drainkontaktgebiet 31. Außerdem ist eine Driftkanalsteuerstruktur 111 bei der MOSFET-Struktur 112 angeordnet. Ein Driftsteuergebiet 4a, das ebenfalls vom n–-Typ sein kann, ist bei dem Driftgebiet 2a angeordnet. Das Driftsteuergebiet 4a ist dielektrisch von dem Driftgebiet 2a isoliert. Eine dielektrische Schicht 7a ist zwischen dem Driftgebiet 2a und dem Driftsteuergebiet 4a angeordnet und erstreckt sich sehr tief in den Halbleiterchip 40. Bei dem Ausführungsbeispiel erstreckt sich die dielektrische Schicht 7a zu einer unteren dielektrischen Schicht 17. Dementsprechend ist das Driftsteuergebiet 4a auch gegenüber der Drainmetallisierung 11 isoliert. Die Funktion des Driftsteuergebiets 4a besteht darin, einen leitenden Kanal in dem Driftgebiet 2a entlang der dielektrischen Schicht 7a zu steuern, falls sich die MOSFET-Struktur in ihrem eingeschalteten Zustand befindet. Das Driftsteuergebiet 4a dient deshalb dem Reduzieren des Einschaltwiderstands der Gesamttransistorkomponente.
  • Im Gegensatz zu üblichen MOSFETs, kann das Driftgebiet 2a des Halbleiterbauelements 400 ungeachtet des Typs der MOS-Transistorstruktur n-dotiert oder p-dotiert sein. Falls beispielsweise in einer n-MOSFET-Struktur 112 das Driftgebiet 2a n-dotiert ist, dann entsteht entlang der dielektrischen Schicht 7a ein Akkumulationskanal, der von dem Drift-Steuergebiet 4a gesteuert wird. Bei dieser Ausführungsform wird die dielektrische Schicht 7a auch als eine Akkumulationsschicht bezeichnet. Falls in einer n-MOSFET-Struktur 112 das Driftgebiet 2a p-dotiert ist, dann entsteht entlang der dielektrischen Schicht 7a im Driftgebiet 2a ein Inversionskanal, falls sich die Komponente in ihrem eingeschalteten Zustand befindet. Wie bei einem üblichen MOSFET befindet sich diese Komponente in ihrem eingeschalteten Zustand, wenn eine Spannung zwischen Source- und Draingebieten 5, 31 oder Source- beziehungsweise Drainmetallisierungen 10, 11 angelegt wird und falls ein geeignetes elektrisches Potential an die Gateelektrode 12 angelegt wird, das einen leitenden Kanal im Bodygebiet 1 zwischen Sourcegebiet 5 und Driftgebiet 2a bewirkt. Bei einer n-MOSFET-Struktur 112 ist die zwischen dem Draingebiet 31 und dem Sourcegebiet 5 anzulegende Spannung, um die Komponente in ihren eingeschalteten Zustand zu versetzen, eine positive Spannung und das Gatepotential ist ein positives Potential im Vergleich zum Sourcepotential.
  • Falls sich das Halbleiterbauelement 400 in seinem eingeschalteten Zustand befindet, werden Ladungsträger in dem Driftsteuergebiet 4a benötigt, um den Akkumulations- oder Inversionskanal entlang der dielektrischen Schicht 7a in dem Driftgebiet 2a auszubilden. Bei einem Halbleiterbauelement 400 mit einer n-MOSFET-Struktur 112 werden Löcher in dem Driftsteuergebiet 4a zum Ausbilden dieses leitenden Kanals benötigt. Diese Ladungsträger in dem Driftsteuergebiet 4a werden nur benötigt, falls die Komponente sich in ihrem eingeschalteten Zustand befindet. Falls sich die Komponente in ihrem Blockierzustand befindet, werden diese Ladungsträger aus dem Driftsteuergebiet 4a entfernt, und – äquivalent zum Driftgebiet 2a – entsteht eine Raumladungszone oder Verarmungszone im Driftsteuergebiet 4a. In diesem Zusammenhang sollte erwähnt werden, dass das Driftsteuergebiet 4a vom gleichen Leitungstyp wie das Driftgebiet 2a sein kann oder von einem komplementären Leitungstyp sein kann.
  • Die Ladungsträger, die aus der Driftsteuerzone 4a bewegt werden, falls sich die Komponente in ihrem Blockiermodus befindet, werden in einer integrierten Kondensatorstruktur gespeichert, bis die Komponente für das nächste Mal eingeschaltet wird. Die integrierte Kondensatorstruktur ist in einem Verbindungsgebiet 1a ausgebildet, das an das Driftsteuergebiet 4a angrenzt und das für eine Komponente vom n-Typ p-dotiert ist. Weiterhin kann sich die integrierte Kondensatorstruktur teilweise in das Driftsteuergebiet 4a erstrecken. Das Verbindungsgebiet 1a und das Driftsteuergebiet 4a wirken als die Trägerschicht für eine isolierte Elektrode 13 der integrierten Kondensatorstruktur. Die Elektrode 13 wird durch eine dielektrische Schicht 9a isoliert und wird nachfolgend auch als isolierte Kondensatorelektrode bezeichnet. Zum Liefern von Ladungsträgern an die Driftsteuerzone 4a kann, falls die Komponente das erste Mal eingeschaltet wird, d. h., falls die integrierte Kondensatorstruktur noch nicht geladen worden ist, das Driftsteuergebiet 4a über das Verbindungsgebiet 1a an einen Gateanschluss beziehungsweise eine Gatemetallisierung G gekoppelt sein. In diesem Fall werden Ladungsträger von einer Gatetreiberschaltung geliefert, die bei Betrieb des Halbleiterbauelements 400 an den Gateanschluss G gekoppelt ist. Eine Diode 55, die zwischen den Gateanschluss G und das Verbindungsgebiet 1a gekoppelt ist, dient dazu, das Entladen des Driftsteuergebiets 4a in der Richtung des Gateanschlusses G zu verhindern. Natürlich kann die Driftsteuerzone 4a auch durch andere Mittel geladen werden, zum Beispiel durch Kontaktieren einer externen Spannungsquelle.
  • Gemäß einer Ausführungsform erstrecken sich die im vertikalen Graben 27a angeordnete dielektrische Schicht 7a und die im vertikalen Graben 27 angeordnete dielektrische Struktur 7 zur unteren dielektrischen Schicht 17. Dementsprechend wird ein Entladen des Driftsteuergebiets 4a zu benachbarten Halbleitergebieten 2, 2a verhindert. Weiterhin liefert die in dem Ausführungsbeispiel als eine hohle Spirale 78 ausgebildete dielektrische Struktur 7 zusammen mit den Mesa-Gebieten 2 und 4 eine Randabschlussstruktur mit nur geringer Chipfläche. Noch weiter können die dielektrische Schicht 7a und die dielektrische Struktur 7 wenigstens teilweise in gemeinsamen Prozessen ausgebildet werden. Dies wird unten bezüglich der 22 bis 30 erläutert.
  • Als nächstes wird unter Bezugnahme auf 13 eine Ausführungsform beschrieben. Das in 13 gezeigte Halbleiterbauelement 401 ist sehr ähnlich dem oben bezüglich 11 und 12 beschriebenen Ausführungsbeispiel und kann auch als ein TEDFET betrieben werden. Jedoch ist ein zusätzlicher geschlossener Umfangsgraben 28 um die rechteckige hohle dielektrische Spirale 78 in dem peripheren Bereich 120 des Halbleiterbauelements 401 angeordnet.
  • Bei dem Ausführungsbeispiel sind die Seitenwände des geschlossenen Umfangsgrabens 28 durch zwei dielektrische Umfangsschichten 76 isoliert, die sich in der vertikalen Richtung typischerweise auch zur unteren dielektrischen Schicht erstrecken. Zwischen den beiden dielektrischen Umfangsschichten 76 ist ein Mesa-Gebiet 2 angeordnet. Der Umfangsgraben 28 kann jedoch auch vollständig mit einem dielektrischen Ring gefüllt sein, der ein Feldstoppgebiet bildet, wie oben bezüglich 10 erläutert.
  • 14 zeigt schematisch in einer Draufsicht ein Halbleiterbauelement 402. Das in 14 gezeigte Halbleiterbauelement 402 ist sehr ähnlich dem oben bezüglich 11 und 12 beschriebenen Ausführungsbeispiel und kann ebenfalls als ein TEDFET betrieben werden. Die dielektrische Struktur 7 enthält jedoch in dem horizontalen Querschnitt anstelle einer hohlen Spirale eine erste dielektrische Spirale 70 und eine zweite dielektrische Spirale 79, die sich um die erste dielektrische Spirale 70 wickelt. Wegen des stark dotierten p-Kontaktgebiets 23 für Löcher und des stark dotierten n-Kontaktgebiets 24 kann die Entladung von Löchern und Elektronen, die während des Blockiermodus des Halbleiterbauelements 402 erzeugt wurden, verbessert werden.
  • Bei einigen Ausführungsformen können zwei dielektrische Spiralen, die sich umeinander wickeln, ebenfalls als Teil einer Randabschlussstruktur anstelle einer dielektrischen Spirale für die oben unter Bezugnahme auf 1 bis 6 erläuterten Halbleiterbauelemente verwendet werden.
  • Bezüglich der 15 bis 21 werden Verfahren zum Ausbilden eines Halbleiterbauelements 176 in jeweiligen vertikalen Querschnitten gezeigt. Diese Figuren zeigen vertikale Querschnitte durch ein Halbleitersubstrat 40' während oder nach bestimmten Verfahrensprozessen. In einem ersten Prozess wird ein Halbleiterwafer 40' oder ein Halbleitersubstrat 40', aus dem später individuelle Dies ausgebildet werden sollen, bereitgestellt. Ein aktiver Bereich 110 und ein peripherer Bereich 120 werden in dem Halbleitersubstrat 40' definiert. Der erste Halbleiterwafer 101 kann aus einem beliebigen geeigneten Halbleitermaterial wie etwa Si oder GaN oder SiC hergestellt werden. Bei dem in 15 gezeigten Ausführungsbeispiel enthält das Halbleitersubstrat 40' eine n-Schicht 21, die sich zu einer horizontalen Hauptoberfläche 15 erstreckt. Weiterhin sind ein rückseitiges n+-Kontaktgebiet 31 und ein rückseitiges p+-Kontaktgebiet 41 unter der n-Schicht 21 angeordnet und erstrecken sich zu einer gegenüberliegenden Oberfläche 16a. Ein Teil des rückseitigen p+-Kontaktgebiets 41 bildet später typischerweise ein Kollektorgebiet einer IGBT-Struktur. Ein in einem aktiven Bereich 110 angeordneter Abschnitt des rückseitigen n+-Kontaktgebiets 31 bildet typischerweise ein Kontaktgebiet einer integrierten Freilaufdiode, wohingegen ein in einem peripheren Bereich 120 angeordneter weiterer Abschnitt des rückseitigen n+-Kontaktgebietes 31 typischerweise ein Kontaktgebiet einer Randabschlussstruktur bildet. Bei Ausführungsformen, bei denen ein MOSFET ausgebildet werden soll, bildet das rückseitige n+-Kontaktgebiet 31 typischerweise eine kontinuierliche Schicht zwischen der n-Schicht 21 und der gegenüberliegenden Oberfläche 16a. Bei einigen Ausführungsformen können das rückseitige n+- und/oder p+-Kontaktgebiet in dem Prozess später ausgebildet werden, z. B. nach dem Dünnen des Bauelements.
  • Danach wird ein pn-Übergang 14 in dem Halbleitersubstrat 40' ausgebildet. Dies geschieht typischerweise durch Ausbilden eines p-Halbleitergebiets 1 in der n-Schicht 21 von der horizontalen Hauptoberfläche 15, beispielsweise durch Implantation und nachfolgende Eindiffundierungsprozesse. Die resultierende Halbleiterstruktur 176 ist in 16 dargestellt. Ein Abschnitt des pn-Übergangs 14 kann sich in einem anderen Querschnitt zur horizontalen Hauptoberfläche 15 erstrecken.
  • Danach wird ein vertikaler Graben 27a in dem aktiven Bereich ausgebildet, und ein oder mehrere vertikale Gräben 27, 28 werden in dem peripheren Bereich 120 ausgebildet. Nachfolgend wird der vertikale Graben 27a auch als ein innerer vertikaler Graben bezeichnet. Die vertikalen Gräben 27, 27a, 28 erstrecken sich von der horizontalen Hauptoberfläche 15 in das Halbleitersubstrat 40' und unter den pn-Übergang 14. Die resultierende Halbleiterstruktur 176 ist in 17 dargestellt.
  • Die vertikalen Gräben 27, 27a, 28 können ein einem gemeinsamen Prozess, typischerweise durch Ätzen unter Verwendung einer Maske, beispielsweise einer SiO2-Maske, ausgebildet werden. Typischerweise besitzen die vertikalen Gräben 27, 27a, 28 im Wesentlichen die gleiche vertikale Tiefe. Bei dem Ausführungsbeispiel erstrecken sich die vertikalen Gräben 27, 27a, 28 ganz durch die n-Schicht 21. Der vertikale Graben 27a des aktiven Bereichs 110 erstreckt sich durch den pn-Übergang 14 und teilweise in das rückseitige n+-Kontaktgebiet 31 und das rückseitige p+-Kontaktgebiet 41. Die vertikalen Gräben 27, 28 des peripheren Bereichs 120 erstrecken sich teilweise in das rückseitige n+-Kontaktgebiet 31. Dementsprechend wird die verbleibende n-Schicht 21 in zwei Abschnitte 2a und 2b im aktiven Bereich 110 und mehrere Mesas 2 in dem peripheren Bereich 120 unterteilt. Weiterhin wird das p-Halbleitergebiet 1 typischerweise in zwei Abschnitte 1', 1'' unterteilt. Später bilden der linke Abschnitt 1'' und der rechte Abschnitt 1' typischerweise ein Bodygebiet beziehungsweise ein Anodengebiet. Die Breite der Gräben 27, 27a, 28 in dem vertikalen Querschnitt kann gleich sein und ist typischerweise größer als etwa 25 μm, falls ein Leistungshalbleiterbauelement ausgebildet wird.
  • Wenngleich verschiedene vertikale Gräben 27 in vertikalen Querschnitten gezeigt sind, können diese Gräben in einer Draufsicht als eine den aktiven Bereich 110 umgebende Spirale verbunden und ausgebildet sein. Ein innerstes Segment der Spirale kann, wie in 17 gezeigt, an das p-Halbleitergebiet 1 angrenzen. Bei den Eckgebieten des aktiven Bereichs 110 ist der vertikale Graben 27 in der Draufsicht im Wesentlichen L-förmig. Der vertikale Graben 28 ist optional und kann eine größere Breite als die vertikalen Gräben 27, 27a besitzen. Typischerweise ist der vertikale Graben 28 in der Draufsicht als ein Umfangsgraben ausgebildet.
  • Danach wird ein dielektrisches Gebiet 70 in dem vertikalen Graben 27 typischerweise durch thermische Oxidation, falls das Halbleitersubstrat 40' ein Siliziumsubstrat ist, ausgebildet. Das dielektrische Gebiet 70 kann jedoch auch durch CVD-Abscheidung und einen Planarisierungsprozess oder einen Rückätzungsprozess ausgebildet werden. Die typischerweise für das Ausbilden der vertikalen Gräben 27, 27a, 28 verwendete Maske kann auch dazu verwendet werden, die horizontale Hauptoberfläche 15 davor zu schützen, oxidiert zu werden, oder als ein Stoppgebiet für einen CMP-Prozess. Der vertikale Graben 27 ist typischerweise vollständig mit dem dielektrischen Gebiet 70 gefüllt, was beispielsweise eine dielektrische Spirale in dem peripheren Bereich 120 ausbildet. Weiterhin werden eine dielektrische Schicht 7a und ein dielektrischer Ring 77 in den vertikalen Gräben 27a beziehungsweise 28 ausgebildet. Die resultierende Halbleiterstruktur 176 ist in 18 gezeigt. Die dielektrische Schicht 7a und der dielektrische Ring 77 können zusammen mit dem dielektrischen Gebiet 70 ausgebildet werden.
  • In der Draufsicht und in einem horizontalen Querschnitt umgibt das dielektrische Gebiet 70 typischerweise den pn-Übergang 14 von allen Seiten. Dementsprechend wird eine dielektrische Struktur 7 durch das dielektrische Gebiet 70 ausgebildet, das zusammen mit Mesa-Gebieten 2 eine Randabschlussstruktur mit vergleichsweise kleiner horizontaler Erstreckung bei einer gegebenen Blockierfähigkeit bildet. Typischerweise wird das dielektrische Gebiet 70 so ausgebildet, dass sich die Isolatorhalbleitergrenzflächen 19 im Wesentlichen entlang Kristallebenen des Halbleitersubstrats 40' erstrecken, um das Einfangen von festen negativen Ladungen zu reduzieren. Ein Winkel zwischen jeweiligen Kristallebenen und Abschnitten der Isolator-Halbleiter-Grenzflächen 19 beträgt typischerweise unter etwa +/– 15° besonders bevorzugt unter etwa +/– 10° und ganz besonders bevorzugt unter etwa +/– 5°.
  • Danach wird das Halbleitersubstrat 40 an der gegenüberliegenden Oberfläche 16a bearbeitet, um das Halbleitersubstrat 40' zur hinteren Oberfläche 16 zu dünnen. Dies kann durch Polieren, Ätzen, Schleifen und/oder einem CMP-Prozess erfolgen. Typischerweise werden das dielektrische Gebiet 70, die dielektrische Schicht 7a und/oder der dielektrische Ring 77 als Stoppgebiete für das Dünnen des Halbleitersubstrats 40' verwendet. Die resultierende Halbleiterstruktur 176 ist in 19 dargestellt.
  • Danach werden n+-Sourcegebiete 5 und p+-Körperkontaktgebiete 1a in einem linken Abschnitt des ein Bodygebiet bildenden Halbleitergebiets 1 ausgebildet. Eine isolierte Gateelektrode 12 wird in einem flachen Graben ausgebildet, der sich von der horizontalen Hauptoberfläche 15 durch das Bodygebiet erstreckt. Beispielsweise wird ein dielektrisches Gategebiet 9 an den Wänden des flachen Grabens, typischerweise als ein thermisches Oxid, ausgebildet. Ein Polysilizium wird abgeschieden und teilweise zurückgeätzt, um die Gateelektrode 12 auszubilden. Ein dielektrischer Plug 92 wird auf der Gateelektrode 12 beispielsweise durch thermische Oxidation ausgebildet. Danach werden eine erste Metallisierung 10 und eine zweite Metallisierung auf der horizontalen Hauptoberfläche 15 beziehungsweise der hinteren Oberfläche 16 ausgebildet. Die resultierende Halbleiterstruktur 176 ist in 20 gezeigt. Die erste Metallisierung 10 steht in ohmschem Kontakt mit den Sourcegebieten 5, den Körperkontaktgebieten 1a und dem rechten Abschnitt des ein Anodengebiet bildenden p-Halbleitergebiets 1. Dementsprechend bildet die erste Metallisierung eine kombinierte Emittermetallisierung für eine IGBT-Struktur und Anodenmetallisierung für eine Diodenstruktur. Die zweite Metallisierung 11 steht in ohmschem Kontakt mit dem ein Kollektorgebiet der IGBT-Struktur bildenden rückseitigen p+-Kontaktgebiet 41 und dem das Kathodengebiet der Diodenstruktur bildenden rückseitigen n+-Kontaktgebiet 31 beziehungsweise einem Kontaktgebiet der Mesas 2.
  • Danach wird das Halbleitersubstrat 40' unterteilt, um separate Chips bzw. Dies 40 auszubilden, die sich jeweils zu einer Außenkante 18 erstrecken. Typischerweise wird das Halbleitersubstrat geschnitten oder gesägt, um separate Dies 40 auszubilden. Gemäß einer Ausführungsform wird das Unterteilen derart durchgeführt, dass das dielektrische Gebiet 7 um beispielsweise 1° oder mehr gegen die Außenkante 18 geneigt ist. Das resultierende Halbleiterbauelement 176 ist in 21 dargestellt. Das Halbleiterbauelement 176 ist ähnlich dem oben unter Bezugnahme auf 6 erläuterten Halbleiterbauelement und kann ebenfalls als ein IGBT mit integrierter Freilaufdiode betrieben werden. Das Halbleiterbauelement 176 enthält jedoch ein durch den dielektrischen Ring 77 im peripheren Bereich 120 ausgebildetes Feldstoppgebiet.
  • Unter Bezugnahme auf 22 bis 30 werden Verfahren zum Ausbilden eines Halbleiterbauelements 450 in jeweiligen vertikalen Querschnitten dargestellt. In einem ersten Prozess wird ein Halbleitersubstrat 40' bereitgestellt. Bei dem in 22 gezeigten Ausführungsbeispiel ist das Halbleitersubstrat 40' ein SOI-Wafer (Silicon-On-Insulator – Silizium auf Isolator) mit einer vergrabenen Oxidschicht 171, die zwischen der sich zur horizontalen Hauptoberfläche 15 ersteckenden n–-Halbleiterschicht 21 und einer sich zu einer entgegengesetzten Oberfläche 16a erstreckenden rückseitigen n+-Kontaktschicht 31 angeordnet ist. Ein aktiver Bereich 110 und ein peripherer Bereich 120 werden im Halbleitersubstrat 40' definiert.
  • Danach werden mindestens ein vertikaler Graben 29a und mindestens ein vertikaler Graben 29 im aktiven Bereich 110 beziehungsweise im peripheren Bereich 120 ausgebildet. Dies geschieht typischerweise durch maskiertes Ätzen unter Verwendung der vergrabenen Oxidschicht 171 als Ätzstopp. Ein geringes Ätzen in die vergrabene Oxidschicht 171 kann stattfinden, ist aber in 23 nicht gezeigt. Die resultierende Halbleiterstruktur 450 ist in 23 dargestellt. Typischerweise weisen die vertikalen Gräben 29, 29a in dem gezeigten vertikalen Querschnitt eine jeweilige Breite von über etwa 25 μm, besonders über etwa 50 μm auf und werden deshalb nachfolgend auch als breite vertikale Gräben bezeichnet. Bei Silizium ist die finale aktive Dicke des Bauelements in μm als Faustregel etwa die erforderliche Blockierspannung in Volt dividiert durch 10.
  • Danach wird die vergrabene Oxidschicht 171 durchgeätzt, typischerweise durch anisotropes Oxidätzen, um die rückseitige Kontaktschicht 31 in den breiten vertikalen Gräben 29, 29a zwischen verbleibenden Abschnitten 17 der vergrabenen Oxidschicht 171 zu exponieren. Die resultierende Halbleiterstruktur 450 ist in 24 dargestellt.
  • Danach wird eine dielektrische Opferschicht 76 an den Seitenwänden der breiten vertikalen Gräben 29, 29a ausgebildet. Dies erfolgt typischerweise durch thermische Oxidation. Das auf der rückseitigen Kontaktschicht 31 ausgebildete thermische Oxid wird beispielsweise durch anisotropes Oxidätzen entfernt. Die auf der horizontalen Hauptoberfläche 15 ausgebildete dielektrische Opferschicht 76 kann mindestens teilweise dort verbleiben. Die resultierende Halbleiterstruktur 450 ist in 25 dargestellt.
  • Danach werden die breiten vertikalen Gräben 29, 29a mit n-Halbleitergebieten 2 gefüllt. Dies erfolgt typischerweise durch selektive Epitaxie, gefolgt von einer Bearbeitung der horizontalen Hauptoberfläche 15. Dementsprechend werden die Halbleitergebiete 2 bei dieser Ausführungsform als epitaxiale Füllung ausgebildet. Das Bearbeiten kann das Polieren, Ätzen, Schleifen und/oder einen CMP-Prozess beinhalten. Ein etwaiger verbleibender Abschnitt der dielektrischen Opferschicht 76 auf der horizontalen Hauptoberfläche 15 kann als ein Stoppgebiet für die Planarisierung verwendet werden. Die resultierende Halbleiterstruktur 450 ist in 26 dargestellt. Die Halbleitergebiete 2 und die verbleibenden Abschnitte 4 der Halbleiterschicht 21 werden im Folgenden auch als Mesa-Gebiete bezeichnet. Die Mesa-Gebiete 2 erstrecken sich zur rückseitigen Kontaktschicht 31 und werden später typischerweise zu einer hinteren Metallisierung kontaktiert. Im Unterschied dazu sind die Mesa-Gebiete 4 durch den verbleibenden Abschnitt 17 der vergrabenen Oxidschicht von der rückseitigen Kontaktschicht 31 getrennt.
  • Danach wird typischerweise die dielektrische Opferschicht 76 entfernt. Das Entfernen der dielektrischen Opferschicht 76 kann ein nasschemisches Ätzen unter Verwendung einer Fluorwasserstoffsäure (HF) enthaltenden Lösung beinhalten. Die resultierende Halbleiterstruktur 450 ist in 27 dargestellt. Aufgrund des Ausbildens und Entfernens der dielektrischen Opferschicht 76 werden etwaige Oberflächendefekte, die sich aus vorausgegangenen Prozessen ergeben, typischerweise entfernt. Dementsprechend kann auf den exponierten Seitenwänden der ausgebildeten vertikalen Gräben 27, 27a ein besseres Dielektrikum ausgebildet werden. Die vertikalen Gräben 27, 27a besitzen in dem vertikalen Querschnitt typischerweise eine viel geringere horizontale Erstreckung und ein viel höheres Seitenverhältnis als die breiten vertikalen Gräben.
  • Danach werden die dielektrischen Schichten 7a und 7b auf den vertikalen Gräben 27a, beziehungsweise 27 ausgebildet. Dies geschieht typischerweise durch thermische Oxidation. Die resultierende Halbleiterstruktur 450 ist in 28 dargestellt. Die dielektrische Schicht 7b wird typischerweise in der Draufsicht als eine hohle Spirale 78 ausgebildet. Die Breite der Mesa-Gebiete 2, 4 und dielektrischen Schichten 7b kann durch weitere Zyklen des Entfernens der dielektrischen Schicht 7b und des thermischen Oxidierens von Grabenseitenwänden, während die dielektrische Schicht 7a maskiert ist, reduziert beziehungsweise vergrößert werden. Mit anderen Worten kann die dielektrische Schicht 7b auch als eine dielektrische Opferschicht verwendet werden. Dementsprechend kann die Breite der dielektrischen Schicht 7a, d. h. die horizontale Erstreckung der dielektrischen Schicht 7a in dem dargestellten vertikalen Querschnitt, klein gehalten werden, beispielsweise unter 100 nm oder sogar unter 60 nm, und die finale Breite der dielektrischen Schichten 7b kann auf einen Wert über etwa 200 nm, besonders etwa 500 nm, erhöht werden. Dementsprechend kann eine Randabschlussstruktur mit einer dielektrischen Struktur 7 in dem peripheren Bereich 120 ausgebildet werden, so dass die Dicke der dielektrischen Schichten 7b der dielektrischen Struktur 7 ausreichend groß ist und unabhängig von der Dicke der dielektrischen Schicht 7a in dem aktiven Bereich 110 eingestellt werden kann. Die dielektrische Schicht 7a kann beispielsweise zum Trennen verschiedener Halbleiterstrukturen voneinander verwendet werden, wie oben unter Bezugnahme auf 6 erläutert, und/oder als eine dünne Akkumulationsschicht eines TEDFET, wie oben unter Bezugnahme auf 12 erläutert.
  • Weiterhin kann die Dicke der dielektrischen Schichten 7b mit zunehmendem Abstand von der horizontalen Hauptoberfläche 15 sinken. Dies kann durch ein entsprechendes Ätzverfahren in den vertikalen Gräben mit Seitenverhältnissen über etwa 10 erreicht werden, was zu dem teilweisen Entfernen des Halbleitermaterials in einem oberen Abschnitt des vertikalen Grabens während des Entfernens der dielektrischen Opferschichten 7a und/oder 7b führt.
  • Danach wird ein pn-Übergang 14 in den Mesa-Gebieten 2, 4 des aktiven Bereichs 110 ausgebildet. Dies erfolgt typischerweise durch Ausbilden von p-Halbleitergebieten 1, 1a im aktiven Bereich 110 jeweils von der horizontalen Hauptoberfläche 15 aus beispielsweise durch gemeinsame Implantierungs- und nachfolgende Eindiffundierungsprozesse. Die resultierende Halbleiterstruktur 450 ist in 29 dargestellt. Verbleibende Abschnitte des Mesa-Gebiets 2 und des Mesa-Gebiets 4 des aktiven Bereichs 110 bilden ein Driftgebiet 2a beziehungsweise ein Driftsteuergebiet 4a. Typischerweise bilden die Halbleitergebiete 1, 1a später ein Bodygebiet und ein Verbindungsgebiet 1a einer TEDFET-Struktur.
  • Bezüglich 30 werden weitere Prozesse erläutert. Die Bodygebiete 5 und die Sourcegebiete (in 30 nicht gezeigt) werden in dem Halbleitergebiet 1 beispielsweise durch Implantierungs- und nachfolgende Eindiffundierungsprozesse ausgebildet. Weiterhin werden eine in 30 nicht gezeigte isolierte Gateelektrode und eine isolierte Kondensatorelektrode 13 ausgebildet, so dass es sich durch das p-Halbleitergebiet 1 beziehungsweise das p-Halbleitergebiet 1a erstrecken. Danach wird eine erste Metallisierung 10 auf der horizontalen Hauptoberfläche 15 ausgebildet. Die erste Metallisierung 10 steht in ohmschem Kontakt mit den Bodygebieten 5, den Source-gebieten und der isolierten Kondensatorelektrode 13. Optional kann das rückseitige Kontaktgebiet 31 beispielsweise unter Verwendung eines CMP-Prozesses auf eine hintere Oberfläche 16 verdünnt werden. Eine zweite Metallisierung 11 wird gegenüber der ersten Metallisierung 10 ausgebildet. Danach wird das Halbleitersubstrat unterteilt, um separate Dies 40 auszubilden, die sich zu einer Außenkante 18 erstrecken. Typischerweise wird das Halbleitersubstrat geschnitten oder gesägt, um separate Dies 40 auszubilden. Gemäß einer Ausführungsform wird das Unterteilen derart durchgeführt, dass das dielektrische Gebiet 7 gegen die Außenkante 18 geneigt ist. Typischerweise bilden die erste Metallisierung 10 und die zweite Metallisierung 11 eine Sourcemetallisierung beziehungsweise eine Drainmetallisierung. Dementsprechend kann das Halbleiterbauelement 450 als ein TEDFET betrieben werden.
  • Die oben unter Bezugnahme auf 15 bis 21 und 22 bis 30 erläuterten Herstellungsprozesse haben gemeinsam, dass eine dielektrische Struktur, die sich von einer horizontalen Hauptoberfläche in ein Halbleitersubstrat erstreckt, in einem in einem Halbleitersubstrat definierten peripheren Bereich ausgebildet wird. Die dielektrische Struktur wird derart ausgebildet, dass sie einen aktiven Bereich umgibt und in einem horizontalen Querschnitt im Wesentlichen L-förmige Abschnitte enthält, die bei Eckgebieten des aktiven Bereichs angeordnet sind. Eine Außenkante wird beispielsweise durch Schneiden des Halbleitersubstrats in verschiedene Dies ausgebildet, so dass die im Wesentlichen L-förmigen Abschnitte in dem horizontalen Querschnitt gegen die Außenkante geneigt sind. Dementsprechend wird ein Halbleiterbauelement, typischerweise ein Leistungshalbleiterbauelement, mit einem Randabschluss mit geringen Platzanforderungen ausgebildet.
  • Die obige geschriebene Beschreibung verwendet spezifische Ausführungsformen, um die Aspekte der Anmeldung zu offenbaren, einschließlich dem besten Verfahren, und um es auch einem beliebigen Fachmann zu ermöglichen, diese Aspekte herzustellen und zu verwenden. Wenngleich die Erfindung bezüglich verschiedener spezifischer Ausführungsformen beschrieben worden ist, erkennt der Fachmann, dass die Erfindung mit einer Modifikation innerhalb des Geistes und Schutzbereichs der Ansprüche praktiziert werden kann. Insbesondere können sich gegenseitig nicht ausschließende Merkmale der oben beschriebenen Ausführungsformen miteinander kombiniert werden. Der patentierbare Schutzbereich wird durch die Ansprüche definiert und kann andere Beispiele beinhalten, die sich dem Fachmann ergeben. Solche anderen Beispiele sollen innerhalb des Schutzbereichs der Ansprüche sein, falls sie strukturelle Elemente aufweisen, die von der wörtlichen Sprache der Ansprüche nicht abweichen, oder falls sie äquivalente strukturelle Elemente mit unwesentlichen Differenzen von den wörtlichen Sprachen der Ansprüche enthalten.

Claims (25)

  1. Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterchip (40), der Folgendes umfasst: eine horizontale Hauptoberfläche (15); eine Außenkante (18); einen aktiven Bereich (110) und einen peripheren Bereich (120), der eine dielektrische Struktur (7) umfasst, die den aktiven Bereich (110) umgibt, wobei sich die dielektrische Struktur (7) von der horizontalen Hauptoberfläche (15) in den Halbleiterchip (40) erstreckt und in einem horizontalen Querschnitt einen im Wesentlichen L-förmigen Abschnitt umfasst, der gegen die Außenkante (18) geneigt ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei der im Wesentlichen L-förmige Abschnitt einen Teil einer ersten dielektrischen Spirale (70) bildet.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die dielektrische Struktur (7) mindestens vier Isoliergebiete umfasst, die im horizontalen Querschnitt im Wesentlichen L-förmig sind.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die dielektrische Struktur (7) eine Isolator-Halbleiter-Grenzfläche (19) mit dem Halbleiterchip (40) bildet und wobei die Isolator-Halbleiter-Grenzfläche (19) sich im Wesentlichen entlang mindestens einer Kristallebene des Halbleiterchips (40) erstreckt.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei der aktive Bereich (110) einen pn-Übergang (14) umfasst und wobei die dielektrische Struktur (7) sich vertikal unter den pn-Übergang 14 erstreckt.
  6. Halbleiterbauelement nach Anspruch 1, wobei die dielektrische Struktur (7) in einem vertikalen Querschnitt eine Abfolge von Isoliergebieten umfasst, die durch jeweilige Mesa-Gebiete des peripheren Bereichs (120) beabstandet sind.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, weiterhin umfassend einen umlaufenden vertikalen Graben 28, der die dielektrische Struktur 7 umgibt.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei der periphere Bereich (120) in einem äußeren n-dotierten Abschnitt des Halbleiterchips (40) angeordnet ist, wobei der aktive Bereich (110) ein p-dotiertes Halbleitergebiet (1) umfasst, das in dem Halbleiterchip (40) einen pn-Übergang (14) ausbildet, wobei sich ein Abschnitt (14a) des pn-Übergangs (14) zu der horizontalen Hauptoberfläche (15) bei dem peripheren Bereich (120) erstreckt und wobei das p-dotierte Halbleitergebiet (1) von der dielektrischen Struktur (7) umgeben ist, aber nicht gegen den äußeren n-dotierten Abschnitt isoliert ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei die dielektrische Struktur (7) in dem horizontalen Querschnitt als eine hohle Spirale (70) ausgebildet ist.
  10. Halbleiterbauelement nach Anspruch 1, wobei der aktive Bereich (110) eine Diode, einen MOSFET, einen IGBT und/oder einen TEDFET umfasst.
  11. Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterchip (40), der eine Außenkante (18) und einen aktiven Bereich (110), der eine horizontale Hauptoberfläche (15) definiert und von der Außenkante (18) beabstandet ist, umfasst; und eine Randabschlussstruktur, die mindestens einen vertikalen Graben (27) umfasst, der eine isolierte Seitenwand (19) umfasst, die in einem horizontalen Querschnitt einen spitzen Winkel mit der Außenkante (18) bildet, wobei der spitze Winkel kleiner als etwa 20° ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei der mindestens eine vertikale Graben (27) mindestens zwei Abschnitte umfasst, die in dem horizontalen Querschnitt unter einem Winkel von etwa 90° angeordnet sind.
  13. Halbleiterbauelement nach Anspruch 11 oder 12, wobei die Randabschlussstruktur mehrere vertikale Gräben (27) umfasst, die um den aktiven Bereich (110) herum angeordnet sind.
  14. Halbleiterbauelement nach einem der Ansprüche 11 bis 13, wobei die Randabschlussstruktur weiterhin einen geschlossenen vertikalen Graben (28) umfasst, der um den mindestens einen vertikalen Graben (27) herum angeordnet ist.
  15. Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterchip (40), der eine Außenkante (18) und einen aktiven Bereich (110), der eine horizontale Hauptoberfläche (15) definiert und von der Außenkante (18) beabstandet ist, umfasst; und eine Randabschlussstruktur, die einen geschlossenen vertikalen Graben (28) umfasst, der den aktiven Bereich (110) umgibt, wobei die Randabschlussstruktur weiterhin mindestens einen vertikalen Graben (27) umfasst, der in einem horizontalen Querschnitt zwischen dem geschlossenen vertikalen Graben (28) und dem aktiven Bereich (110) angeordnet ist, wobei der mindestens eine vertikale Graben eine isolierte Seitenwand (19) umfasst, die einen spitzen Winkel mit der Außenkante (18) bildet.
  16. Halbleiterbauelement nach Anspruch 15, wobei der mindestens eine vertikale Graben im horizontalen Querschnitt im Wesentlichen als ein längliches Rechteck ausgebildet ist.
  17. Halbleiterbauelement nach Anspruch 15 oder 16, wobei sich die isolierte Seitenwand (19) zu dem geschlossenen vertikalen Graben (28) erstreckt.
  18. Halbleiterbauelement nach einem der Ansprüche 15 bis 17, wobei der geschlossene vertikale Graben (28) eine Umfangsfeldplatte, eine Umfangs-Poly-Si-Füllung und/oder ein Umfangskanalstoppgebiet umfasst.
  19. Halbleiterbauelement nach einem der Ansprüche 15 bis 18, wobei der aktive Bereich (110) einen pn-Übergang (14) umfasst und wobei sich die isolierte Seitenwand (19) mindestens bis zu dem pn-Übergang (14) erstreckt.
  20. Halbleiterbauelement nach einem der Ansprüche 15 bis 19, wobei die Randabschlussstruktur mehrere vertikale Gräben (27) umfasst, von denen jeder im Wesentlichen im gleichen horizontalen Abstand zu dem geschlossenen vertikalen Graben (28) und/oder der Außenkante (18) angeordnet ist.
  21. Halbleiterbauelement nach Anspruch 20, wobei der aktive Bereich 110 vollständig von den mehreren vertikalen Gräben (27) umgeben ist.
  22. Verfahren zum Ausbilden einer Randabschlussstruktur eines Halbleiterbauelements, das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (40), das eine horizontale Hauptoberfläche (15) umfasst; Ausbilden eines pn-Übergangs (14) in dem Halbleitersubstrat (40); Ausbilden eines vertikalen Grabens (27, 28), der sich von der horizontalen Hauptoberfläche (15) in das Halbleitersubstrat (40) erstreckt; und Ausbilden eines dielektrischen Gebiets (7) in dem vertikalen Graben, so dass das dielektrische Gebiet den pn-Übergang (14) von mindestens zwei Seiten in einem horizontalen Querschnitt mindestens teilweise umgibt.
  23. Verfahren nach Anspruch 22, wobei das Ausbilden des vertikalen Grabens mindestens eines der Folgenden umfasst: Ätzen eines breiten vertikalen Grabens (29) in das Halbleitersubstrat (40); Ausbilden einer Opferdielektrikumsschicht (76) an einer Seitenwand des breiten vertikalen Grabens (29); Füllen des breiten vertikalen Grabens (29) durch selektive Epitaxie; Bearbeiten der horizontalen Hauptoberfläche (15); Entfernen der Opferdielektrikumsschicht (76); Ausbilden einer weiteren Opferdielektrikumsschicht (7b) an der Seitenwand des breiten vertikalen Grabens (29) nach dem Entfernen der Opferdielektrikumsschicht (76) und Entfernen der weiteren Opferdielektrikumsschicht (7b).
  24. Verfahren nach Anspruch 22 oder 23, das weiterhin Folgendes umfasst: Ausbilden eines inneren vertikalen Grabens (27a) von der horizontalen Hauptoberfläche (15) in das Halbleitersubstrat (40), so dass der innere vertikale Graben (27a) den pn-Übergang (14) kreuzt; und Füllen des inneren vertikalen Grabens (27a) mit einem dielektrischen Material.
  25. Verfahren zum Ausbilden eines Halbleiterbauelements, das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (40), das eine horizontale Hauptoberfläche (15) umfasst; Definieren eines aktiven Bereichs (110) und eines peripheren Bereichs (120); Ausbilden einer dielektrischen Struktur (7) in dem peripheren Bereich (120), die sich von der horizontalen Hauptoberfläche (15) in das Halbleitersubstrat (40) erstreckt und die den aktiven Bereich (110) umgibt, so dass die dielektrische Struktur (7) in einem horizontalen Querschnitt einen L-förmigen Abschnitt umfasst; und Bilden einer Außenkante (18), so dass der L-förmige Abschnitt gegen die Außenkante (18) geneigt ist.
DE201210107326 2011-08-09 2012-08-09 Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements Pending DE102012107326A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/205,759 2011-08-09
US13/205,759 US8680645B2 (en) 2011-08-09 2011-08-09 Semiconductor device and a method for forming a semiconductor device

Publications (1)

Publication Number Publication Date
DE102012107326A1 true DE102012107326A1 (de) 2013-02-14

Family

ID=47595732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210107326 Pending DE102012107326A1 (de) 2011-08-09 2012-08-09 Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements

Country Status (3)

Country Link
US (3) US8680645B2 (de)
CN (1) CN102956680A (de)
DE (1) DE102012107326A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956960B2 (en) * 2012-11-16 2015-02-17 Infineon Technologies Ag Method for stress reduced manufacturing semiconductor devices
US9224815B2 (en) * 2014-01-03 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of tuning doping concentration in III-V compound semiconductor through co-doping donor and acceptor impurities
JP6193163B2 (ja) * 2014-03-25 2017-09-06 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP6238234B2 (ja) * 2014-06-03 2017-11-29 ルネサスエレクトロニクス株式会社 半導体装置
DE102014109208A1 (de) * 2014-07-01 2016-01-07 Infineon Technologies Austria Ag Ladungskompensationsvorrichtung und ihre herstellung
JP2016035952A (ja) * 2014-08-01 2016-03-17 ラピスセミコンダクタ株式会社 半導体素子および半導体装置
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
JP2018511168A (ja) * 2015-02-27 2018-04-19 ディー スリー セミコンダクター エルエルシー 縦型電力装置内の表面装置
DE102015105005B4 (de) * 2015-03-31 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung mit hilfstrenchstrukturen, herstellungsverfahren hierfür und integrierte schaltung
US9818828B2 (en) * 2016-03-09 2017-11-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate MOS devices
US10193000B1 (en) 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
JP7169071B2 (ja) * 2018-02-06 2022-11-10 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器
US10679984B2 (en) * 2018-07-10 2020-06-09 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
CN110518061A (zh) * 2019-09-25 2019-11-29 华慧高芯科技(深圳)有限公司 基于平面s型结的耐高压元件及制造工艺
CN110600541A (zh) * 2019-09-25 2019-12-20 天津华慧芯科技集团有限公司 基于垂直s型结的耐高压元件及制造工艺
US11527627B2 (en) * 2020-01-14 2022-12-13 Diodes Incorporated Semiconductor Schottky rectifier device
US11626442B2 (en) * 2020-08-10 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming image sensors
US11764209B2 (en) * 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN112838006B (zh) * 2020-12-31 2023-08-01 扬州扬杰电子科技股份有限公司 一种氮化镓pin二极管及其制备方法
CN113611738B (zh) * 2021-08-10 2023-08-29 重庆邮电大学 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
EP4250364A1 (de) * 2022-03-22 2023-09-27 Nexperia B.V. Vertikales orientiertes halbleiterbauelement mit reduziertem lateralen feldabschlussabstand und entsprechendes verfahren

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386132A (en) 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US7079847B2 (en) 2001-03-21 2006-07-18 Agere Systems Inc. Controller and transceiver employable in a wireless communications network
TW556311B (en) 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
JP4274771B2 (ja) * 2002-10-04 2009-06-10 新電元工業株式会社 半導体装置
GB0214618D0 (en) 2002-06-25 2002-08-07 Koninkl Philips Electronics Nv Semiconductor device with edge structure
US7196397B2 (en) 2004-03-04 2007-03-27 International Rectifier Corporation Termination design with multiple spiral trench rings
DE102004052678B3 (de) 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP2006310606A (ja) * 2005-04-28 2006-11-09 Denso Corp 絶縁ゲート型バイポーラトランジスタ
DE102006011567B4 (de) 2006-03-10 2016-09-22 Infineon Technologies Austria Ag Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil
JP2008277352A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置
US20100273307A1 (en) 2009-04-27 2010-10-28 Infineon Technologies Ag Method of making a device including a capacitive structure
US8519477B2 (en) * 2009-11-20 2013-08-27 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates and trenched channel stop gates in termination

Also Published As

Publication number Publication date
US8981520B2 (en) 2015-03-17
US8680645B2 (en) 2014-03-25
CN102956680A (zh) 2013-03-06
US20130037906A1 (en) 2013-02-14
US20130334653A1 (en) 2013-12-19
US20140145296A1 (en) 2014-05-29
US9209242B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102010036743A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102011051670A1 (de) Ein Verfahren zum Schützen eines Halbleiterbauelements gegenüber Degradierung, ein vor heissen Ladungsträgern geschütztes Halbleiterbauelement und ein Herstellungsverfahren dafür
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102013201565A1 (de) Halbleiterbauelement mit einer Randabschlussstruktur
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication