DE102014107172A1

DE102014107172A1 - Halbleitervorrichtung und herstellungsverfahren dafür

Info

Publication number: DE102014107172A1
Application number: DE201410107172
Authority: DE
Inventors: Jens Peter Konrath; Frank Dieter Pfirsch; Roland Rupp; Hans-Joachim Schulze; Wolfgang Werner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-05-31
Filing date: 2014-05-21
Publication date: 2014-12-04
Also published as: US20150349097A1; US9136397B2; US9608092B2; CN104218087A; US20140353667A1

Abstract

Es ist eine Feldeffekt-Halbleitervorrichtung vorgesehen, die einen Halbleiterkörper (40) mit einer Hauptfläche (101) aufweist. Der Halbleiterkörper (40) umfasst, in einem vertikalen Querschnitt im Wesentlichen orthogonal zur Hauptfläche (101), eine Driftschicht (1a) eines ersten Leitfähigkeitstyps, eine Halbleitermesa (1b) des ersten Leitfähigkeitstyps, die an die Driftschicht (1a) angrenzt, sich im Wesentlichen zur Hauptfläche (101) erstreckt und zwei Seitenwände aufweist, und zwei zweite Halbleitergebiete (2) eines zweiten Leitfähigkeitstyps, die benachbart zu der Halbleitermesa (1b) angeordnet sind. Jedes der beiden zweiten Halbleitergebiete (2) bildet einen pn-Übergang wenigstens mit der Driftschicht (1a). Ein Gleichrichterübergang (18) ist wenigstens an einer der beiden Seitenwände der Mesa gebildet. Ferner wird ein Verfahren zur Herstellung einer Heteroübergangs-Halbleitervorrichtung vorgesehen.

Description

TECHNISCHES GEBIET
Ausführungsformen der vorliegenden Erfindung beziehen sich auf Halbleitervorrichtungen, insbesondere auf Leistungs-Halbleitertransistoren mit einem vertikalen Kanal, und auf verwandte Verfahren zur Herstellung von Heteroübergangs-Halbleitervorrichtungen.
HINTERGRUND
Halbleitertransistoren, insbesondere Feldeffekt-gesteuerte Schaltvorrichtungen wie ein MISFET (Metall-Isolator-Halbleiter-Feldeffekttranssistor), im Folgenden auch als MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) bezeichnet, ein JFET (Sperrschicht-Feldeffekttransistor) und ein MESFET (Metall-Halbleiter-Feldeffekttransistor), wurden für verschiedene Anwendungen verwendet, die, ohne darauf beschränkt zu sein, die Verwendung als Schalter in Energieversorgungseinrichtungen und Energiewandlern, als spannungsgesteuerter Widerstand, in der Unterhaltungselektronik, beispielsweise Stereosystemen, und Kommunikationstechnologie, beispielsweise Mikrowellenfrequenzkommunikationen und Radar einschließen.
Insbesondere in Bezug auf Leistungsvorrichtungen, die große Ströme umschalten und/oder bei höheren Spannungen arbeiten können, sind oft erforderlich: ein niedriger Durchlasswiderstand Ron, ein niedriger Leckstrom, niedrige Schaltverluste und/oder niedrige parasitäre Kapazitäten, wie die Miller-Kapazität, die mit der Gate-Drain-Kapazität zwischen der Gateelektrode und dem Draingebiet des Feldeffekttransistors und der Gate-Source-Kapazität zwischen der Gateelektrode und dem Sourcegebiet des Feldeffekttransistors in Beziehung steht.
Ferner gibt es laufende Entwicklungen, die Ausbeute der Herstellung von Halbleitertransistoren zu erhöhen.
Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
ZUSAMMENFASSUNG
Gemäß einer Ausführungsform einer Feldeffekt-Halbleitervorrichtung umfasst die Feldeffekt-Halbleitervorrichtung einen Halbleiterkörper, der eine Hauptfläche aufweist. Der Halbleiterkörper umfasst, in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, eine Driftschicht eines ersten Leitfähigkeitstyps, eine Halbleitermesa des ersten Leitfähigkeitstyps, die an die Driftschicht angrenzt, sich im Wesentlichen zur Hauptfläche erstreckt und zwei Seitenwände aufweist, und zwei zweite Halbleitergebiete eines zweiten Leitfähigkeitstyps, die benachbart zu der Halbleitermesa angeordnet sind. Jedes der beiden zweiten Halbleitergebiete bildet einen pn-Übergang wenigstens mit der Driftschicht. Ein Gleichrichterübergang ist wenigstens an einer der beiden Seitenwände der Mesa gebildet.
Gemäß einer Ausführungsform einer Feldeffekt-Halbleitervorrichtung umfasst die Feldeffekt-Halbleitervorrichtung einen Halbleiterkörper, der eine Hauptfläche aufweist. In einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, umfasst der Halbleiterkörper: ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps und umfassend ein erstes Halbleitermaterial; und wenigstens zwei Gräben, die sich von der Hauptfläche teilweise in das erste Halbleitergebiet erstrecken, wobei jeder der wenigstens zwei Gräben wenigstens eine Seitenwand und eine Bodenwand aufweist. Entweder eine Schottky-Schicht, die einen Schottky-Kontakt mit dem ersten Halbleitergebiet bildet, ist auf einem unteren Bereich der wenigstens einen Seitenwand jedes der wenigstens zwei Gräben angeordnet, oder eine Halbleiterschicht eines zweiten Halbleitermaterials, die einen Heteroübergang mit dem ersten Halbleitergebiet bildet, ist auf dem unteren Bereich der wenigstens einen Seitenwand jedes der wenigstens zwei Gräben angeordnet. Im vertikalen Querschnitt umfasst der Halbleiterkörper ferner: eine eingebettete Stromausbreitungsschicht des ersten Leitfähigkeitstyps; und/oder wenigstens zwei zweite Halbleitergebiete eines zweiten Leitfähigkeitstyps. Jedes der wenigstens zwei zweiten Halbleitergebiete bildet einen pn-Übergang mit dem ersten Halbleitergebiet und grenzt an die Bodenwand eines der wenigstens zwei Gräben an. Die eingebettete Stromausbreitungsschicht ist unter den wenigstens zwei Gräben angeordnet, in ohmschem Kontakt mit dem ersten Halbleitergebiet, und weist eine maximale Dotierungskonzentration auf, die höher ist als eine maximale Dotierungskonzentration des ersten Halbleitergebiets.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Feldeffekt-Halbleitervorrichtung umfasst das Verfahren: Bereitstellen eines Wafers, der eine Hauptfläche und eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps aufweist; Bilden von wenigstens zwei Gräben von der Hauptfläche teilweise in die erste Halbleiterschicht, so dass jeder der wenigstens zwei Gräben, in einem vertikalen Querschnitt im Wesentlichen orthogonal zur Hauptfläche, eine Seitenwand und eine Bodenwand umfasst, und dass eine Halbleitermesa zwischen den Seitenwänden gebildet wird; Bilden von wenigstens zwei zweiten Halbleitergebieten eines zweiten Leitfähigkeitstyps in der ersten Halbleiterschicht, so dass die Bodenwand jedes der wenigstens zwei Gräben an eines der wenigstens zwei zweiten Halbleitergebiete angrenzt; und Bilden eines Gleichrichterübergangs an der Seitenwand wenigstens eines der wenigstens zwei Gräben.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Feldeffekt-Halbleitervorrichtung umfasst das Verfahren: Bereitstellen eines Wafers, der eine Hauptfläche, eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die sich zur Hauptfläche erstreckt, und eine eingebettete Stromausbreitungsschicht des ersten Leitfähigkeitstyps mit einer maximalen Dotierungskonzentration aufweist, die höher ist als eine maximale Dotierungskonzentration der ersten Halbleiterschicht; Bilden von wenigstens zwei Gräben von der Hauptfläche teilweise in die erste Halbleiterschicht, so dass jeder der wenigstens zwei Gräben, in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, eine Seitenwand und eine Bodenwand umfasst, die über der Stromausbreitungsschicht angeordnet sind, und dass eine Halbleitermesa zwischen den Seitenwänden der wenigstens zwei Gräben gebildet wird; und Bilden eines Gleichrichterübergangs an der Seitenwand jedes der wenigstens zwei Gräben.
Fachleute werden zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und bei der Betrachtung der begleitenden Zeichnungen erkennen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Komponenten in den Figuren sind nicht unbedingt maßstabgetreu, wobei stattdessen das Augenmerk auf die Veranschaulichung der Prinzipien der Erfindung gelegt wird. Außerdem bezeichnen in den Figuren ähnliche Bezugszahlen entsprechende Teile. In den Zeichnungen:
veranschaulicht 1 einen Querschnitt durch einen Halbleiterkörper einer Feldeffekt-Halbleitervorrichtung gemäß einer Ausführungsform;
veranschaulicht 2 einen Querschnitt durch einen Halbleiterkörper einer Feldeffekt-Halbleitervorrichtung gemäß einer Ausführungsform;
veranschaulicht 3 einen Querschnitt durch einen Halbleiterkörper einer Feldeffekt-Halbleitervorrichtung gemäß einer Ausführungsform;
veranschaulicht 4 einen Querschnitt durch einen Halbleiterkörper einer Feldeffekt-Halbleitervorrichtung gemäß einer Ausführungsform;
veranschaulicht 5 einen Querschnitt durch einen Halbleiterkörper einer Feldeffekt-Halbleitervorrichtung gemäß einer Ausführungsform; und
veranschaulichen 6 bis 8 vertikale Querschnitte durch einen Halbleiterkörper während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen.
DETAILLIERTE BESCHREIBUNG
In der folgenden detaillierten Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird eine direktionale Terminologie, wie „Oberseite“, „Boden“, „vorne“, „hinten“, „vordere/er/es“, „hintere/er/es“, etc., mit Bezugnahme auf die Orientierung der Figur(en) verwendet, die beschrieben werden. Da Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Orientierungen positioniert werden können, wird die direktionale Terminologie für Zwecke der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es ist klar, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreigung ist daher nicht in einem einschränkenden Sinn zu sehen, und der Umfang der vorliegenden Erfindung wird durch die beigeschlossenen Ansprüche definiert.
Nun wird detailliert auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird zur Erläuterung vorgesehen und soll keine Einschränkung der Erfindung sein. Beispielsweise können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Die vorliegende Erfindung soll solche Modifikationen und Variationen umfassen. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als Einschränkung des Umfangs der beiliegenden Ansprüche auszulegen ist. Die Zeichnungen sind nicht maßstabgetreu und dienen nur Zwecken der Veranschaulichung. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszahlen in den unterschiedlichen Zeichnungen bezeichnet, wenn nichts anderes angegeben ist.
Der Ausdruck „horizontal“, wie in dieser Beschreibung verwendet, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Fläche eines Wafers oder eines Chips sein.
Der Ausdruck „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die im Wesentlichen rechtwinklig zur ersten Fläche, d.h. parallel zur normalen Richtung der ersten Fläche des Halbleitersubstrats oder -körpers, angeordnet ist.
In dieser Beschreibung wird angenommen, dass eine zweite Fläche eines Halbleitersubstrats des Halbleiterkörpers in der unteren oder Rückseitenfläche gebildet ist, wohingegen angenommen wird, dass die erste Fläche von der oberen, vorderen oder Hauptfläche des Halbleitersubstrats gebildet wird. Die Ausdrücke „über“ und „unter“, wie in dieser Beschreibung verwendet, beschreiben daher einen Ort eines strukturellen Merkmals relativ zu einem weiteren strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
In dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, wohingegen p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ dazu können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann, und der zweite n-dotiert sein kann. Ferner veranschaulichen einige Figuren relative Dotierungskonzentrationen, indem „–„ oder „+“ neben dem Dotierungstyp angezeigt wird. „n^–“ bedeutet beispielsweise eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsgebiets, wohingegen ein „n⁺“-Dotierungsgebiet eine größere Dotierungskonzentration aufweist als das „n“-Dotierungsgebiet. Das Anzeigen der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsgebiete mit der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration aufweisen müssen, wenn nichts anderes angegeben ist. Beispielsweise können zwei unterschiedliche n⁺-Dotierungsgebiete unterschiedliche absolute Dotierungskonzentrationen haben. Das Gleiche gilt beispielsweise für ein n⁺-Dotierungsgebiet und ein p⁺-Dotierungsgebiet.
Spezifische Ausführungsformen, die in dieser Beschreibung beschrieben werden, beziehen sich auf, ohne darauf beschränkt zu sein, Feldeffekt-Halbleitervorrichtungen, wie MESFETs und JFETs, insbesondere auf vertikale Leistungs-Feldeffekttransistoren, und auf Herstellungsverfahren dafür.
Der Ausdruck „Heteroübergang“, wie in dieser Beschreibung verwendet, soll eine Grenzfläche zwischen zwei Schichten oder Gebieten eines Halbleitermaterials mit unterschiedlicher Kristallstruktur beschreiben. Diese Halbleitermaterialien haben typischerweise unterschiedliche Bandlücken.
Typischerweise ist die Halbleitervorrichtung eine Leistungs-Halbleitervorrichtung mit einem aktiven Bereich mit einer Vielzahl von Transistorzellen zum Tragen und/oder Steuern eines Laststroms zwischen Lastmetallisierungen. Ferner kann die Leistungs-Halbleitervorrichtung einen peripheren Bereich mit wenigstens einer Randabschlussstruktur aufweisen, die, von oben gesehen, wenigstens teilweise einen aktiven Bereich von Transistorzellen umgibt.
Der Ausdruck „Leistungs-Halbleitervorrichtung“, wie in dieser Beschreibung verwendet, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit hohen Spannungs- und/oder hohen Stromschaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungs-Halbleitervorrichtungen für einen hohen Strom, typischerweise im Ampere-Bereich, und/oder hohe Spannungen, typischerweise über 100 V, typischer über 400 V, bestimmt.
Der Ausdruck „Feldeffekt“, wie in dieser Beschreibung verwendet, soll die durch ein elektrisches Feld vermittelte Bildung eines leitfähigen „Kanals“ eines ersten Leitfähigkeitstyps und/oder die Steuerung der Leitfähigkeit und/oder die Form des Kanals zwischen zwei Gebieten des ersten Leitfähigkeitstyps beschreiben. Der leitfähige Kanal kann in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps, typischerweise einem Körpergebiet des zweiten Leitfähigkeitstyps, gebildet und/oder gesteuert werden, das zwischen den beiden Gebieten des ersten Leitfähigkeitstyps angeordnet ist. Aufgrund des Feldeffekts wird ein unipolarer Strompfad durch das Kanalgebiet zwischen einem Sourcegebiet oder einem Emittergebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps in einer MOSFET-Struktur bzw. einer IGBT-Struktur gebildet und/oder gesteuert. Das Driftgebiet kann jeweils mit einem höher dotierten Draingebiet des ersten Leitfähigkeitstyps oder einem höher dotierten Kollektorgebiet des zweiten Leitfähigkeitstyps in Kontakt stehen. Das Draingebiet oder das Kollektorgebiet steht mit einer Drain- oder Kollektorelektrode in elektrischem Kontakt mit niedrigem Widerstand. Das Sourcegebiet oder Emittergebiet steht mit einer Source- oder Emitterlektrode in elektrischem Kontakt mit niedrigem Widerstand. In einer JFET-Struktur bzw. einer MESFET-Struktur wird das Kanalgebiet typischerweise durch einen Bereich des Driftgebiets gebildet, der einen oder zwei Gleichrichterübergang (übergänge) mit einem oder zwei Gategebiet(en) bildet, und kann durch die Änderung der Breite der Verarmungsschicht(en) gesteuert werden, die zwischen dem (den) Gategebiet(en) und dem Kanalgebiet gebildet ist (sind).
Im Kontext der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Widerstandskontakt“ und „in elektrischer Widerstandsverbindung“ beschreiben, dass es einen ohmschen Strompfad zwischen jeweiligen Elementen oder Bereichen einer Halbleitervorrichtung wenigstens dann gibt, wenn keine Spannungen oder nur niedrige Sondenspannungen an und/oder quer über die Halbleitervorrichtung angelegt werden. Ähnlich sollen die Ausdrücke „in geringem ohmschen Kontakt“, „in elektrischem Kontakt mit niedrigem Widerstand“ und „in elektrischer Verbindung mit niedrigem Widerstand“ beschreiben, dass es einem ohmschen Strompfad mit niedrigem Widerstand zwischen jeweiligen Elementen oder Bereichen einer Halbleitervorrichtung wenigstens dann gibt, wenn keine Spannungen an und/oder quer über die Halbleitervorrichtung angelegt werden. Innerhalb dieser Beschreibung werden die Ausdrücke „in geringem ohmschen Kontakt“, „in elektrischem Kontakt mit niedrigem Widerstand“, „elektrisch gekoppelt“ und „in elektrischer Verbindung mit niedrigem Widerstand“ synonym verwendet. In einigen Ausführungsformen wird der Widerstand eines Strompfads mit niedrigem Widerstand zwischen jeweiligen Elementen oder Bereichen einer Halbleitervorrichtung, der niedrig ist, wenn niedrige Spannungen an und/oder quer über die Halbleitervorrichtung angelegt werden, beispielsweise eine Sondenspannung von weniger als einem oder einigen Volt, beispielsweise aufgrund der Verarmung eines Halbleitergebiets, das wenigstens einen Teil des Strompfads bildet, hoch über einer Schwellenspannung.
Im Kontext der vorliegenden Beschreibung soll der Ausdruck „Metallisierung“ ein Gebiet oder eine Schicht mit metallischen oder nahezu metallischen Eigenschaften in Bezug auf die elektrische Leitfähigkeit beschreiben. Eine Metallisierung kann mit einem Halbleitergebiet in Kontakt stehen, um eine Elektrode, eine Kontaktstelle und/oder einen Anschluss der Halbleitervorrichtung zu bilden. Die Metallisierung kann hergestellt sein aus einem Metall, wie Al, Ti, W, Cu, Mo und Co, oder einer Metalllegierung, wie NiAl, oder diese umfassen, kann jedoch auch aus einem Material mit metallischen oder nahezu metallischen Eigenschaften in Bezug auf die elektrische Leitfähigkeit hergestellt sein, wie hochdotiertem n-Typ- oder p-Typ-poly-Si, TiN, einem elektrisch leitfähigen Silicid, wie TaSi₂, TiSi₂, PtSi, CoSi₂, WSi₂, MoSi, oder einem elektrisch leitfähigen Carbid, wie AlC, NiC, MoC, TiC, CoC, PtC, WC, oder dgl. Die Metallisierung kann auch unterschiedliche elektrisch leitfähige Materialien umfassen, beispielsweise einen Stapel dieser Materialien.
Im Folgenden werden Ausführungsformen, die sich auf Halbleitervorrichtungen und Herstellungsverfahren zur Bildung von Halbleitervorrichtungen beziehen, hauptsächlich mit Bezugnahme auf Siliciumcarbid(SiC)-Halbleitervorrichtungen mit einem monokristallinen SiC-Halbleiterkörper erläutert. Demgemäß ist ein Halbleitergebiet oder eine -schicht typischerweise ein monokristallines SiC-Gebiet oder eine SiC-Schicht, wenn nichts anderes angegeben ist.
Es ist jedoch klar, dass der Halbleiterkörper aus einem beliebigen Halbleitermaterial hergestellt sein kann, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien, wie Silicium (Si) oder Germanium (Ge), Halbleitermaterialien aus Gruppe IV-Verbindungen, wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige anzuführen. Die oben angegebenen Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei unterschiedliche Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN)-, Indiumgalliumnitrid (InGaN)-Aluminiumgalliumindiumnitrid (AlGaInN)-, Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN)-, Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN)-, Silicium-Siliciumcarbid (Si_xC_1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungs-Halbleiteranwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterkörper ein Material mit hoher Bandlücke umfasst, wie SiC oder GaN, das eine hohe Durchbruchfeldstärke bzw. hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der jeweiligen Halbleitergebiete höher gewählt werden, was den Durchlasswiderstand R_on reduziert.
Mit Bezugnahme auf 1 werden Ausführungsformen einer Feldeffekt-Halbleitervorrichtung 100 erläutert. 1 veranschaulicht einen schematischen Querschnitt durch einen Halbleiterkörper 40 der Halbleitervorrichtung 100. Der Halbleiterkörper 40 umfasst eine Hauptfläche 101, die eine vertikale Richtung e_n definiert, und eine hintere Fläche 102 gegenüber der Hauptfläche 101.
In der beispielhaften Ausführungsform ist eine n-Typ-Driftschicht 1a mit einer ersten maximalen Dotierungskonzentration im Halbleiterkörper 40 und in ohmschem Kontakt mit einer Drainmetallisierung 12 eingebettet, welche auf der hinteren Fläche 102 über eine n-Typ-Drainschicht 3 angeordnet ist, die sich zur hinteren Fläche 102 erstreckt. Die Drainschicht 3 weist eine maximale Dotierungskonzentration auf, die höher ist als die erste maximale Dotierungskonzentration.
Gemäß einer Ausführungsform ist eine Vielzahl beabstandeter n-Typ-Halbleitermesas 1b auf der Driftschicht 1 angeordnet. Jede der Halbleitermesas 1b grenzt an die Driftschicht 1 an und erstreckt sich im Wesentlichen zur Hauptfläche 101.
Im Kontext der vorliegenden Beschreibung soll der Ausdruck „Halbleitermesa“ Halbleitergebiete beschreiben, die sich von einem gemeinsamen Substrat oder einer gemeinsamen Halbleiterschicht zu einer Hauptfläche des Halbleiterkörpers oder Wafers erstrecken und in einem Abstand voneinander vorliegen. Typischerweise ist eine Halbleitermesa, in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, zwischen zwei benachbarten Gräben angeordnet, die sich von der Hauptfläche in den Halbleiterkörper oder Wafer erstrecken. Die Gräben können im Wesentlichen vertikal sein (vertikale Gräben), d.h. die Seitenwände der Gräben bzw. der Halbleitermesa können, im vertikalen Querschnitt, im Wesentlichen orthogonal zur Hauptfläche sein. Im vertikalen Querschnitt können die beiden Seitenwände eines Grabens bzw. einer Halbleitermesa auch verjüngt sein. Die Ausdrücke „Halbleitermesa“ und „Mesa“ werden innerhalb dieser Beschreibung synonym verwendet. Im Folgenden werden die beiden Seitenwände eines Grabens bzw. einer Halbleitermesa auch als erste Seitenwand und zweite Seitenwand bezeichnet.
Im vertikalen Querschnitt in 1 sind die Mesas 1b zwischen jeweiligen benachbarten Paaren von vertikalen Gräben 50 angeordnet, die sich von der Hauptfläche 102 im Wesentlichen zur Driftschicht 1a erstrecken. Die Gräben 50 können eine vertikale Erweiterung von etwa 1 µm bis etwa 2 µm, oder sogar bis etwa 10 µm oder einigen 10 µm aufweisen. Jede der Mesas 1b steht in ohmschem Kontakt mit einem Sourcekontakt 10a, typischerweise über ein jeweiliges n-Typ-Sourcekontaktgebiet 11, das in den Mesas 1b gebildet ist und eine höhere maximale Dotierungskonzentration hat als die Mesas 1b. Jeder Sourcekontakt 10a ist auf der Hauptfläche 101 bzw. einer der Halbleitermesas 1b angeordnet. Die Sourcekontakte 10a können beispielsweise aus einer Nickel-Aluminium-Legierung hergestellt sein. Typischerweise liegt der Aluminium-Gehalt der Nickel-Aluminium-Legierung in einem Bereich von etwa 2 % bis etwa 16 % für eine SiC-Halbleitervorrichtung 100. Typischerweise ist eine Vorderseitenmetallisierung 10, die einen Sourceanschluss bildet, auf der Hauptfläche 101 angeordnet, um mit den Sourcekontakten 10a bzw. den Mesas 1b in Kontakt zu stehen.
In der in 1 veranschaulichten beispielhaften Ausführungsform ist ein Gleichrichterübergang (gleichrichtender Übergang) 18 an jeder der Seitenwände 19 der Halbleitermesas 1b angeordnet. Der Klarheit halber ist nur eine bzw. einer der Vielzahl von Seitenwänden 19 und Gleichrichterübergängen 18 mit der jeweiligen Bezugszahl 18, 19 bezeichnet. Jeder Gleichrichterübergang 18 ist zwischen einer der Halbleitermesas 1b und einer Gategebiet-Bildungsschicht 8 gebildet, die auf einer Seitenwand der Halbleitermesa 1b angeordnet ist, und in ohmschem Kontakt mit einer gemeinsamen Gatemetallisierung (in 1 nicht gezeigt). Die Gategebiet-Bildungsschicht 8 wird im Folgenden auch als Gateschicht bezeichnet. Eine gemeinsame Gatemetallisierung ist auch typischerweise auf der Hauptfläche 101 angeordnet. Demgemäß ist die Halbleitervorrichtung 100 eine dreidimensionale Feldeffekt-Halbleitervorrichtung, die normalerweise ein ist. Zur Steuerung eines im Wesentlichen vertikalen Stroms zwischen der gemeinsamen Sourcemetallisierung 10 am Sourcepotenzial V_S und der Drainmetallisierung 12 am Drainpotenzial V_D und durch ein erstes n-Typ-Halbleitergebiet 1, das von den Mesas 1b und der Driftschicht 1a gebildet wird, und durch die angrenzende Drainschicht 3, kann ein geeignetes Gatepotenzial V_G angelegt werden. Zum Ausschalten der Halbleitervorrichtung 100 können das Gatepotenzial oder die Gatespannung V_G und das Sourcepotenzial oder die Sourcespannung V_S so gewählt werden, dass die Gleichrichterübergänge 18 in Sperrrichtung vorgespannt werden, und ein Stromblockierungs-Verarmungsgebiet (Raumladungsgebiet) in jeder der Mesas 1b gebildet wird. Die maximale Dotierungskonzentration des Kanalgebiets, das Bereiche der Mesas 1b bildet, kann, in Abhängigkeit von den abgezielten Vorrichtungscharakteristiken, im Wesentlichen die gleiche oder eine unterschiedliche Dotierungskonzentration haben wie bzw. als die Driftschicht 1a.
In der in 1 veranschaulichten beispielhaften Ausführungsform ist die Halbleitervorrichtung 100 als n-Kanal-Feldeffekt-Halbleitervorrichtung, die normalerweise ein ist, mit einer Vielzahl von n-Kanalgebieten gebildet, die im Wesentlichen in oder von den Mesas 1b gebildet werden. Die n-Kanalvorrichtung 100 auszuschalten, erfordert typischerweise eine negative Gate-Source-Spannung V_GS = V_G – V_S < 0.
In anderen Ausführungsformen sind die in 1 gezeigten Dotierungsbeziehungen umgekehrt, um eine p-Kanal-Feldeffekt-Halbleitervorrichtung, die normalerweise ein ist, zu bilden, und die durch eine geeignete positive Gate-Source-Spannung V_GS ausgeschaltet werden kann.
Gemäß einer Ausführungsform sind die Gleichrichterübergänge 18 Schottky-Übergänge. In dieser Ausführungsform sind die Gateschichten 8 Schottky-Schichten, d.h. Schottky-Kontaktbildungs-Metallschichten, beispielsweise Titan-Schichten. Demgemäß ist die Halbleitervorrichtung 100 ein MESFET, typischerweise ein Leistungs-MESFET, mit einer Vielzahl von Einheitenzellen 120. Der Klarheit halber ist nur eine der Einheitenzellen mit der Bezugszahl 120 bezeichnet.
Wie im zweiten vertikalen Graben 50 von links veranschaulicht, kann eine leitfähige Schicht 8a mit einer höheren elektrischen Leitfähigkeit als die Schottky-Schicht 8 auf der Schottky-Schicht 8 angeordnet sein, um den elektrischen Kontakt mit der gemeinsamen Gatemetallisierung zu verbessern. Die leitfähige Schicht 8a kann eine Metallschicht oder eine hochdotierte Polysilicium-Schicht (poly-Si) sein.
Ein dielektrisches Gebiet 9 ist jeweils in jedem der Gräben 50 und zwischen der Vorderseitenmetallisierung 10 und der Schottky-Schicht 8 und der leitfähigen Schicht 8a angeordnet. Die dielektrischen Gebiete 9 sind wenigstens in jeweiligen oberen Bereichen der Gräben 50 angeordnet, können sich aber auch von der Hauptfläche 101 zu jeweiligen Bodenwänden 59 erstrecken, wie in 1 veranschaulicht. Ferner können sich die dielektrischen Gebiete 9, im vertikalen Querschnitt und benachbart zu der Hauptfläche 101, zwischen benachbarten der Halbleitermesas 1b erstrecken. Typischerweise sind die Gräben 50 hohlraumfrei. In anderen Ausführungsform ist oder sind ein oder mehrere Hohlräume in jedem der Gräben 50 vorgesehen. Demgemäß kann die mechanische Belastung reduziert werden.
Gemäß einer Ausführungsform grenzt die Bodenwand 59 jedes vertikalen Grabens 50 an ein jeweiliges zweites p-Typ-Halbleitergebiet 2 an. Die maximale Dotierungskonzentration der zweiten Halbleitergebiete 2 ist typischerweise höher als etwa 10¹⁷ cm^–3, typischer höher als etwa 10¹⁸ cm^–3. Jedes der zweiten Halbleitergebiete 2 bildet einen pn-Übergang mit den Driftschichten 1a und 1b. Die beabstandeten zweiten Halbleitergebiete 2 und die pn-Übergänge, die mit den Driftschichten 1a bzw. 1b gebildet sind, können in Bezug auf die Gräben 50 im Wesentlichen zentriert sein. Ferner kann jede Halbleitermesa 1b, im vertikalen Querschnitt, in Bezug auf die benachbarten zweiten Halbleitergebiete 2 im Wesentlichen zentriert sein.
Während eines Blockiermodus der Halbleitervorrichtung 100, in dem die Gleichrichterübergänge 18 in Sperrrichtung vorgespannt sind, werden Raumladungsgebiete (Verarmungsgebiete) gebildet, die sich von jeweiligen der zweiten Halbleitergebiete 2 in die Driftschicht 1a erstrecken und miteinander und typischerweise auch mit in den Mesas 1b gebildeten Verarmungsgebieten sogar verschmelzen können. Ferner werden hohe elektrische Felder nahe bei der Schottky-Schicht 8 benachbart zu den Bodenwänden der Gräben 50 während des Blockiermodus durch die Implementation der zweiten Halbleitergebiete 2 vermieden. Demgemäß kann der Leckstrom reduziert werden, ohne das unipolare Verhalten der Halbleitervorrichtung 100 verglichen mit Halbleitervorrichtungen ohne die zweiten Halbleitergebiete 2 wesentlich zu ändern. Zu diesem Zweck stehen die zweiten Halbleitergebiete 2 typischerweise in ohmschem Kontakt mit der Gatemetallisierung, beispielsweise über jeweilige Schottky-Schichten 8 und/oder jeweilige leitfähige Schichten 8a.
Typischerweise ist die horizontale Erweiterung der zweiten Halbleitergebiete 2, im vertikalen Querschnitt, größer als eine horizontale Erweiterung der Gräben 50. Demgemäß grenzt jedes der zweiten Halbleitergebiete 2 an benachbarte Halbleitermesas 1b an, und eine Verschmälerung des steuerbaren n-Typ-Strompfads wird unter jeder Mesa 1b gebildet. Dies erleichtert die Reduzierung des Leckstroms während des Blockiermodus. Beispielsweise kann eine Distanz w₂ zwischen zwei benachbarten zweiten Halbleitergebieten 2, im vertikalen Querschnitt, kleiner sein als etwa 90 %, typischer etwa 80 %, einer horizontalen Erweiterung w₁ der Mesas 1b.
Die horizontale Erweiterung w₁ und die maximale Dotierungskonzentration der Mesas 1b kann gewählt werden, um ihren Widerstand und die Miller-Kapazität der Halbleitervorrichtung 100 einzustellen. Der Gate-Drain-Leckstrom kann auch von der horizontalen Erweiterung w₁ und der maximalen Dotierungskonzentration der Mesas 1b abhängig sein, ist jedoch durch das Verhältnis zwischen der horizontalen Erweiterung w₁ der Mesas 1b und der Distanz w₂ zwischen zwei benachbarten zweiten Halbleitergebieten 2 hauptsächlich einstellbar. Die Nennblockierspannung der Halbleitervorrichtung 100 wird hauptsächlich durch die Dotierungskonzentration der Driftschicht 1a bestimmt. So kann die Halbleitervorrichtung 100 in Bezug auf ihre Betriebsbedingungen optimiert werden, indem die Dotierungskonzentration der Driftschicht 1a, die horizontale Erweiterung w₁, die maximale Dotierungskonzentration der Mesas 1b und die Distanz w₂ zwischen zwei benachbarten zweiten Halbleitergebieten 2 geeignet gewählt werden.
2 veranschaulicht einen vertikalen Querschnitt durch eine Halbleitervorrichtung 200. Die Halbleitervorrichtung 200 ist der oben in Bezug auf 1 veranschaulichten Halbleitervorrichtung 100 ähnlich und kann auch als MESFET betrieben werden. Die Halbleitervorrichtung 200 umfasst jedoch ferner wenigstens einen Graben 50‘ mit einem hochdotierten p-Typ- oder metallischen Kontaktgebiet 4, das sich zwischen der Vorderseitenmetallisierung 10 und den angrenzenden Halbleitergebieten 2‘ erstreckt, um einen ohmschen Kontakt zwischen den zweiten Halbleitergebieten 2‘ und der Vorderseitenmetallisierung 10 vorzusehen. Demgemäß umfasst die Halbleitervorrichtung 200 eine integrierte Körperdiode 14, die zwischen den zweiten Halbleitergebieten 2‘ und der Driftschicht 1a gebildet ist. Demgemäß kann der Vorrichtungsbetrieb während eines Lawinenmodus verbessert werden, indem ein stabiler (nicht-destruktiver) Strompfad für den Lawinenmodus vorgesehen wird.
3 veranschaulicht einen vertikalen Querschnitt durch eine Halbleitervorrichtung 300. Die Halbleitervorrichtung 300 ist der oben in Bezug auf 1 veranschaulichten Halbleitervorrichtung 100 ähnlich und kann auch als MESFET betrieben werden. Der Klarheit halber sind die Drainschicht (3) und die Drainelektrode (12) in 3 nicht gezeigt. Die Halbleitervorrichtung 300 umfasst jedoch ferner eine n-Typ-Stromausbreitungsschicht 5, die in der Driftschicht 1a, 1c eingebettet ist und eine höhere maximale Dotierungskonzentration als die Driftschicht 1a, 1c aufweist. Demgemäß kann der Durchlasswiderstand der Halbleitervorrichtung 300 reduziert werden. Im veranschaulichten vertikalen Querschnitt teilt die Stromausbreitungsschicht 5 die Driftschicht 1a, 1c in einen oberen Bereich 1a und einen unteren Bereich 1c.
Die Stromausbreitungsschicht 5 kann auch, von oben gesehen, strukturiert sein.
4 veranschaulicht einen vertikalen Querschnitt durch eine Halbleitervorrichtung 400. Die Halbleitervorrichtung 400 ist der oben in Bezug auf 3 veranschaulichten Halbleitervorrichtung 300 ähnlich und kann auch als MESFET betrieben werden. Die Seitenwände 19 der Mesas 1b und vertikalen Gräben 51 der Halbleitervorrichtung 400 sind jedoch verjüngt. Demgemäß wird die Herstellung der Halbleitervorrichtung 400 typischerweise erleichtert. Typischerweise ist ein Winkel α jeweils zwischen den Seitenwänden 19 und der Hauptfläche 101 und dem jeweiligen Grabenboden 59 größer als etwa 92° und kleiner als etwa 105°.
Typischerweise ist die (mathematisch) integrierte Dotierungskonzentration der Mesas 1b im Wesentlichen gleich für alle horizontalen Ebenen, welche die Heteroübergänge 18 kreuzen. Demgemäß sind die Mesas 1b in den horizontalen Ebenen bei derselben Sperrspannung verarmt.
5 veranschaulicht einen vertikalen Querschnitt durch eine Halbleitervorrichtung 500. Die Halbleitervorrichtung 500 ist den oben jeweils in Bezug auf 1, 2 veranschaulichten Halbleitervorrichtungen 100, 200 ähnlich und kann auch als Transistor mit drei Anschlüssen betrieben werden. Der Klarheit halber sind die Drainschicht (3) und die Drainelektrode (12) in 5 nicht gezeigt. Die Gleichrichterübergänge 18 der Halbleitervorrichtung 500 sind jedoch als Heteroübergänge gebildet. Ähnlich kann, wie oben mit Bezugnahme auf 2 erläutert, ein oder können mehrere Gräben 50‘ verwendet werden, um in Kontakt zu stehen mit einem jeweiligen zweiten Halbleitergebiet 2‘, das eine Körperdiode 14 bildet mit der Driftschicht 1a, mit der Vorderseitenmetallisierung 10, um das Vorrichtungsverhalten während eines Lawinenmodus zu verbessern. Ferner kann eine Stromausbreitungsschicht (5) zusätzlich unter der Driftschicht 1a gebildet werden, wie oben mit Bezugnahme auf 3 erläuert.
Die Verwendung von Heteroübergängen als Gleichrichterübergänge 18 ermöglicht auch eine Vorrichtung, bei der hauptsächlich nur Elektronen zum Strom während des Normalbetriebs beitragen. Zu diesem Zweck hat das Halbleitermaterial der Mesas 1b (und der Driftschicht 1a) typischerweise eine Bandlücke, die um wenigstens etwa 1 eV größer ist als die Bandlücke des Halbleitermaterials der p-Typ-Gateschichten oder Gategebiete 6, die in den Gräben 50 angeordnet sind. Beispielsweise können die Mesas 1b und die Driftschicht 1a aus SiC, beispielsweise 4H-SiC, hergestellt sein, und die Gategebiete 6 können aus Silicium oder Germanium, typischerweise aus poly-Silicium (poly-Si) hergestellt sein, um die Herstellung zu erleichtern. Aus demselben Grund ist das p-Typ-Kontaktgebiet 4 im Graben 50‘ auch typischerweise aus Silicium oder Germanium, typischer aus poly-Si, hergestellt.
Für 4H-SiC/Si-Heteroübergangsdioden mit einer p⁺-Zone aus Si (Material mit niedriger Bandlücke), die einen Heteroübergang mit einer n^–-Zone aus 4H-SiC bildet, sind die folgenden Eigenschaften bekannt. Die Durchbruchspannung ist für gleiche Dotierungskonzentrationen etwa gleich verglichen mit einer Homoübergangs-pn-SiC-Diode. Der Leckstrom ist mit einer Schottky-Diode vergleichbar. Beispielsweise kann der Leckstrom dieser Heteroübergangsdioden etwa 2 × 10^–5 A/cm² bei einer Sperrrichtungsvorspannung von etwa 1000 V für eine Diode mit einer 1600 V Nennblockierspannung betragen. Während der Vorwärtsvorspannung werden keine Löcher in die n^–-Zone injiziert. Ähnlich wie für Schottky-Dioden wird der Elektronenstrom von der p⁺-Zone vorgesehen. Ferner ist die Dichte der Elektronen der p⁺-Zone am Heteroübergang (pn-Übergang) durch den Spannungsabfall quer über den Heteroübergang abstimmbar. Ähnlich wie für bipolare Dioden betragen die Elektronen der p⁺-Zone am pn-Übergang während einer Sperrrichtungsvorspannung mit 100 V etwa 10⁷ cm^–3 und bei einer Vorwärtsvorspannung von 1,2 V etwa 10¹⁶ cm^–3 (bei gegebenen Dotierungskonzentrationen von 10²⁰ cm^–3 für die p⁺-Zone (6) und 10¹⁶ cm^–3 für die n^–-Zone (1b)). Ein ähnliches Vorrichtungsverhalten ist für andere Heteroübergangsdioden mit breiter Bandlücke/kleiner Bandlücke, wie GaN/Si-Heteroübergangsdioden oder SiC/Ge-Heteroübergangsdioden, zu erwarten.
Demgemäß sind ähnliche Vorrichtungseigenschaften für die Halbleitervorrichtung 500 und die oben mit Bezugnahme auf 1 bis 4 erläuterten Halbleitervorrichtungen zu erwarten.
Die Halbleitervorrichtungen 100 bis 500, die oben mit Bezugnahme auf 1 bis 5 erläutert wurden, haben gemeinsam, dass sie einen Halbleiterkörper 40 umfassen, der sich zu einer Hauptfläche 101 erstreckt und in einem vertikalen Querschnitt umfasst: eine Driftschicht 1a eines ersten Leitfähigkeitstyps; eine oder mehrere Halbleitermesas 1b des ersten Leitfähigkeitstyps, von denen jede an die Driftschicht 1a angrenzt, sich im Wesentlichen zur Hauptfläche 101 erstreckt und zwei Seitenwände 19 aufweist, an denen ein Gleichrichterübergang 18 gebildet ist; und zwei oder mehrere zweite Halbleitergebiete 2, die jeweilige pn-Übergang wenigstens mit der Driftschicht 1a bilden, so dass jede Seitenwand 19 benachbart zu einem der zweiten Halbleitergebiete 2 angeordnet ist, typischerweise daran angrenzt.
Die Gleichrichterübergänge 18 können ein Schottky-Übergang sein, wie oben mit Bezugnahme auf 1 bis 4 erläutert, oder ein pn-Heteroübergang, wie oben mit Bezugnahme auf 5 erläutert.
Um hohe elektrische Felder nahe bei den Rändern zwischen den Grabenbodenwänden 59 und den angrenzenden Seitenwänden 19 zu vermeiden, können die Ränder abgerundet sein.
Gemäß Ausführungsformen umfassen ähnliche Halbleitervorrichtungen, wie oben mit Bezugnahme auf 3 bis 5 erläutert, die Stromausbreitungsschicht 5, um den Durchlasswiderstand zu verbessern, jedoch ohne dass die zweiten Halbleitergebiete vorgesehen sind. Der Halbleiterkörper 40 dieser Halbleitervorrichtungen erstreckt sich auch zu einer Hauptfläche 101 und umfasst in einem vertikalen Querschnitt: eine Driftschicht 1a eines ersten Leitfähigkeitstyps; eine oder mehrere Halbleitermesas 1b des ersten Leitfähigkeitstyps, von denen jede an die Driftschicht 1a angrenzt, sich im Wesentlichen zur Hauptfläche 101 erstreckt und zwei Seitenwände 19 aufweist, an denen ein jeweiliger Gleichrichterübergang 18 gebildet ist; und eine Stromausbreitungsschicht 5 des ersten Leitfähigkeitstyps, welche im Halbleiterkörper 40 eingebettet ist, in ohmschem Kontakt mit der Driftschicht 1a, die unter der einen oder mehreren Halbleitermesas 1b angeordnet ist, und welche eine maximale Dotierungskonzentration aufweist, die höher ist als die Driftschicht 1a.
Die hierin erläuterten Halbleitervorrichtungen haben gemeinsam, dass sich ihr Halbleiterkörper 40 zu einer Hauptfläche 101 erstreckt und, in einem vertikalen Querschnitt im Wesentlichen orthogonal zur Hauptfläche 101, umfasst: ein erstes Halbleitergebiet 1 eines ersten Leitfähigkeitstyps und hergestellt aus einem ersten Halbleitermaterial und wenigstens zwei Gräben 50, 51, die sich von der Hauptfläche 101 teilweise in das erste Halbleitergebiet 1 erstrecken. Demgemäß umfasst das erste Halbleitergebiet 1 eine Driftschicht 1a und eine oder mehrere angrenzende Halbleitermesas 1b, von denen jede zwischen einem Paar von benachbarten Gräben 50, 51 der wenigstens zwei Gräben 50, 51 angeordnet ist. Jeder der wenigstens zwei Gräben 50, 51 hat, im vertikalen Querschnitt, wenigstens eine Seitenwand 19, typischerweise zwei Seitenwände 19, die verjüngt sein können, und eine Bodenwand 59. Auf einem unteren Bereich der wenigstens einen Seitenwand 19 jedes der wenigstens zwei Gräben 50, 51 ist ein Gleichrichterübergang 18 gebildet, typischerweise entweder durch eine Schottky-Schicht 8, die jeweils einen Schottky-Kontakt mit dem ersten Halbleitergebiet 1 und einer der Halbleitermesas 1b bildet, oder durch eine Halbleiterschicht 6 eines zweiten Halbleitermaterials, das jeweils einen Heteroübergang mit dem ersten Halbleitergebiet 1 und einer der Halbleitermesas 1b bildet. Im vertikalen Querschnitt umfasst der Halbleiterkörper 40 ferner eine eingebettete Stromausbreitungsschicht 5 des ersten Leitfähigkeitstyps, die unter den wenigstens zwei Gräben 50, 51 angeordnet ist, und/oder wenigstens zwei zweite Halbleitergebiete 2 eines zweiten Leitfähigkeitstyps. Die eingebettete Stromausbreitungsschicht 5 steht in ohmschem Kontakt mit dem ersten Halbleitergebiet 1 und hat eine maximale Dotierungskonzentration, die höher ist als eine maximale Dotierungskonzentration des ersten Halbleitergebiets 1. Jedes der wenigstens zwei zweiten Halbleitergebiete 2 bildet einen pn-Übergang mit dem ersten Halbleitergebiet 1, typischerweise wenigstens mit der Driftschicht 1a, und grenzt an die Bodenwand 59 eines der wenigstens zwei Gräben 50, 51 an.
Der Gleichrichterübergang 18 ist typischerweise auf beiden der Seitenwände 19 eines oder mehrerer der wenigstens zwei Gräben 50, 51 gebildet, typischer auf beiden der Seitenwände 19 einer Vielzahl der wenigstens zwei Gräben 50, 51.
In einem oder mehreren der wenigstens zwei Gräben 50‘ kann der Gleichrichterübergang 18 nur an einer der Seitenwände 19 gebildet sein, wohingegen an der anderen Seitenwand 19 ein hochleitfähiges Kontaktgebiet 4 gebildet ist, das, beispielsweise als Metallgebiet, keinen Gleichrichterübergang 18 mit dem ersten Halbleitergebiet 1 bzw. der Halbleitermesa 1b bilden kann.
In anderen Ausführungsformen bildet das hochleitfähige Kontaktgebiet 4 auch einen Gleichrichterübergang 18 mit dem Halbleitergebiet 1 bzw. der Halbleitermesa 1b. Beispielsweise kann das erste Halbleitergebiet 1 aus monokristallinem n-Typ-SiC hergestellt sein, die wenigstens zwei zweiten Halbleitergebiete 2 können aus monokristallinem p-Typ-SiC hergestellt sein, und das Kontaktgebiet 4 kann aus einem hochdotierten polykristallinem p-Typ-Si hergestellt sein, um mit einem der wenigstens zwei zweiten Halbleitergebiete 2 in Kontakt zu gelangen.
Mit Bezugnahme auf 6 bis 8 werden Verfahrensschritte eines Verfahrens zur Bildung einer Halbleitervorrichtung in jeweiligen vertikalen Querschnitten durch einen Halbleiterkörper oder Halbleiterwafer 40 veranschaulicht.
In einem ersten Schritt wird ein Wafer 40, beispielsweise ein SiC-Wafer, vorgesehen, der sich zwischen einer Hauptfläche 101 und einer hinteren Fläche 102, die gegenüber der Hauptfläche 101 angeordnet ist, erstreckt. Der Wafer 40 kann ein leitfähiges Substrat 3, das sich zur hinteren Fläche 102 erstreckt, und eine oder mehrere epitaxiale Schichten des ersten Leitfähigkeitstyps umfassen, die eine erste Halbleiterschicht 1 auf dem leitfähigen Substrat 3 bilden und sich zur Hauptfläche 101 erstrecken.
Ferner kann eine eingebettete Stromausbreitungsschicht 5 in der ersten Halbleiterschicht 1 gebildet werden. Die Stromausbreitungsschicht 5 kann durch eine maskierte Implantation von Dotierstoffen des ersten Leitfähigkeitstyps in die erste Halbleiterschicht 1 oder durch die Abscheidung einer zusätzlichen höher dotierten Schicht, z.B. durch Epitaxie, gebildet werden.
Danach kann eine Hartmaske 15 auf der Hauptfläche 101 gebildet werden. Die erhaltene Halbleiterstruktur 400 ist in 6 veranschaulicht. Das Bilden der Hartmaske 15 umfasst typischerweise das Bilden einer Hartmaskenschicht auf der Hauptfläche 101, Bilden einer Resistmaske auf der Hartmaskenschicht, wenigstens ein Belichten der Hartmaskenschicht durch die Resistmaske mit Licht, Entfernen der Maske, und Ätzen der Hartmaskenschicht. Durch die Verwendung von mehr als einer Belichtung der Hartmaskenschicht mit Licht können kleinere Strukturen in der Hartmaske gebildet werden.
In der beispielhaften Ausführungsform teilt die Stromausbreitungsschicht 5 die erste Halbleiterschicht 1 in einen oberen Bereich 1ab und einen unteren Bereich 1c. Der obere Bereich 1ab kann eine oberste Halbleiterschicht, die sich zur Hauptfläche 101 erstreckt, und eine untere Halbleiterschicht umfassen, die sich zwischen der obersten Halbleiterschicht und der Stromausbreitungsschicht 5 erstreckt. Die oberste Halbleiterschicht und die untere Halbleiterschicht können im Wesentlichen dieselbe oder unterschiedliche maximale Dotierungskonzentrationen aufweisen, die in Übereinstimmung mit Vorrichtungscharakteristiken eingestellt werden können. Bereiche der oberste Halbleiterschicht bilden typischerweise Mesas bzw. Kanalgebiete in der herzustellenden Halbleitervorrichtung.
Die Hartmaske 15 wird anschließend zum Ätzen von Gräben verwendet und kann verjüngte Seitenwände (Flanken) zum Einstellen eines Winkels zwischen der Hauptfläche 101 und Seitenwänden der Gräben aufweisen. Die Hartmaske 15 kann eine Oxid-Maske oder eine Metallmaske sein, die beispielsweise aus Nickel oder einer Nickel-Legierung hergestellt ist. Falls die Hartmaske 15 eine Metallmaske ist, kann die Maske 15 in der herzustellenden Halbleitervorrichtung Sourcekontakte bilden, wie durch die Bezugszahl 10a des zweiten Bereichs von links der Hartmaske 15 angezeigt.
Danach können Gräben 51 unter Verwendung der Hartmaske 15 geätzt werden. Typischerweise wird ein chemischer Trockenätzprozess verwendet, um eine Vielzahl von Gräben 51 mit jeweiligen Seitenwänden 19 und Bodenwänden 59 zu bilden. Dabei wird eine Vielzahl von Halbleitermesas 1b gebildet, von denen jede zwischen benachbarten Gräben 51 angeordnet ist.
Ein Hochtemperatur-Ausheilen in einer Wasserstoff-Atmosphäre kann verwendet werden, um Ränder zwischen den Seitenwänden 19 und den Bodenwänden 59 abzurunden. Demgemäß können hohe elektrische Felder während des Blockiermodus der herzustellenden Halbleitervorrichtung vermieden werden. Beispielsweise kann der Wafer etwa 0,4 Stunden bis etwa 2 Stunden lang in einem Temperaturbereich von etwa 1600°C bis etwa 1800°C ausgeheilt werden.
Danach können zweite Halbleitergebiete 2 eines zweiten Leitfähigkeitstyps in der ersten Halbleiterschicht 1 gebildet werden, so dass die Bodenwand 59 jedes der Gräben 51 an eines der zweiten Halbleitergebiete 2 angrenzt. Dies umfasst typischerweise das Implantieren von Dotierstoffen des zweiten Leitfähigkeitstyps durch die Bodenwände 59 und anschließendes Aushärten.
Wegen des Vorliegens der zweiten Halbleitergebiete 2 kann die elektrische Feldstärke reduziert werden, welche während des Blockiermodus nahe bei den Gleichrichterübergängen gebildet wird, die an den Seitenwänden 19 und benachbart zu den Bodenwänden 19 zu bilden sind. So kann der Leckstrom reduziert werden. Die erhaltene Halbleiterstruktur 400 ist in 7 gezeigt. Der Klarheit halber sind die Halbleitergebiete unter der Stromausbreitungsschicht 5 in 7 nicht gezeigt. Die Stromausbreitungsschicht 5 bzw. das Bilden der Stromausbreitungsschicht 5 sind optionale Ausführungsformen, die das Bilden der zweiten Halbleitergebiete 2 umfassen.
In der beispielhaften Ausführungsform, die in 7 veranschaulicht ist, werden die Mesas 1b als symmetrische Trapezoide mit verjüngten Seitenwänden 19 gebildet. Typischerweise ist ein Winkel α zwischen den Seitenwänden 19 und der Hauptfläche 101 bzw. den Bodenwänden 59 größer als etwa 92°. Demgemäß wird die spätere Bildung von Gleichrichterübergängen an den Seitenwänden 19 erleichtert.
Danach können höher dotierte Sourcekontaktgebiete 11 des ersten Leitfähigkeitstyps in den Mesas 1b und an der Hauptfläche 101, beispielsweise durch Implantation, gebildet werden, und Sourcekontakte 10a können auf den Mesas 1b gebildet werden. In anderen Ausführungsformen werden die Sourcekontaktgebiete 11 vor der Bildung der Hartmaske 15 gebildet, die zum Ätzen der Gräben 51 verwendet wird, und/oder die Hartmaske 15 wird als Sourcekontakte verwendet.
Danach können Gleichrichterübergänge 18 an den Seitenwänden 19 der Gräben 51 gebildet werden. Die erhaltene Halbleiterstruktur 400 ist in 8 gezeigt. Dies kann das Bilden einer Schottky-Kontaktbildungsschicht (d.h. einer einen Schottky-Kontaktbildenden Schicht) 8 auf den Seitenwänden 19 oder das Bilden von Heteroübergängen bzw. einer Heteroübergangs-Bildungsschicht auf den Seitenwänden 19 umfassen. Der Gleichrichterübergang 18 kann, in einem oder mehreren der Gräben 51, nur an einer der beiden Seitenwände 19 gebildet werden, wohingegen an der anderen Seitenwand 19 ein hochleitfähiges Kontaktgebiet (in 8 nicht gezeigt) gebildet wird, das, beispielsweise als Metallgebiet, keinen Gleichrichterübergang 18 an der jeweiligen Seitenwand 19 bilden kann.
Das Bilden von Heteroübergängen kann durch das Abscheiden eines Halbleitermaterials eines zweiten Leitfähigkeitstyps mit einer niedrigeren Bandlücke als die Mesas 1b, typischerweise um wenigstens 1 eV niedriger, wie Silicium oder Germanium, und anschließendes Rückätzen erzielt werden. Die Heteroübergänge werden typischerweise zwischen den Mesas 1b und einem abgeschiedenen nicht-monokristallinen Halbleitermaterial, beispielsweise dotiertem poly-Si, unter Verwendung eines geeigneten PVD (physikalischen Dampfabscheidungs)-Prozesses gebildet. Demgemäß wird eine mechanische Belastung wenigstens wesentlich reduziert, welche aus dem Heteroübergang zwischen den Mesas 1b und den Gategebieten resultiert, die in den Gräben 51 gebildet werden. Nach der Abscheidung werden die Gräben 51 typischerweise ohne Hohlräume gefüllt. Nach dem Rückätzen können jeweilige oberste Bereiche der Gräben 51 mit einem dielektrischen Gebiet gefüllt werden, das auf den jeweiligen Gategebieten angeordnet ist. Das vollständige Füllen der Gräben 51 erleichtert später das Bilden von einer Vorderseitenmetallisierung, Gatekontakten und einer Gatemetallisierung auf der Hauptfläche 101.
Schließlich kann eine Drainmetallisierung gegenüber der Vorderseitenmetallisierung und am leitfähigen Substrat 3 gebildet werden, wobei ein Draingebiet gebildet wird. Die erhaltene Halbleitervorrichtung ist ähnlich wie oben mit Bezugnahme auf 5 erläutert, hat jedoch verjüngte Seitenwände 19. Um eine integrierte Körperdiode zu bilden, wie in 5 veranschaulicht, kann einer oder können mehrere der Gräben 51 vor dem Rückätzen maskiert werden, und die dielektrischen Gebiete können abgeschieden werden.
In der in 8 veranschaulichten beispielhaften Ausführungsform werden Schottky-Kontaktbildungsschichten 8 an den Seitenwänden 19 gebildet. Dies umfasst typischerweise einen PVD-Prozess zum Abscheiden einer Schicht eines Schottky-Metalls (Schottky-Metallschicht) wie Titan. Die Schottky-Metallschicht wird typischerweise an und benachbart zu der Hauptfläche 101 entfernt. Dies kann durch einen Oxid-Abhebeprozess oder Maskiertes Ätzen erzielt werden.
Danach kann eine leitfähige Schicht aus hochdotiertem poly-Si oder einem Metall mit einer höheren elektrischen Leitfähigkeit als die Schottky-Kontaktbildungsschicht 8 auf der Schottky-Kontaktbildungsschicht 8 gebildet werden.
Danach können die verbleibenden Bereiche der Gräben 51 im Wesentlichen hohlraumfrei mit jeweiligen dielektrischen Gebieten 9 gefüllt werden, die zwischen der Hauptfläche 101 und den Schottky-Kontaktbildungsschichten 8 angeordnet sind.
Danach kann eine Vorderseitenmetallisierung 10 in ohmschem Kontakt mit der ersten Halbleiterschicht 1 auf der Hauptfläche 101 gebildet werden.
Danach kann eine Drainmetallisierung 12 gegenüber der Vorderseitenmetallisierung 10 und in ohmschem Kontakt mit der ersten Halbleiterschicht 1 gebildet werden. Die erhaltene Halbleitervorrichtung 400 ist in 4 veranschaulicht.
Zum Integrieren einer Körperdiode 14 und eines Kontaktgebiets 4, um einen ohmschen Kontakt mit der Vorderseitenmetallisierung 10 vorzusehen, wie oben mit Bezugnahme auf 2 veranschaulicht, kann eine hochleitfähige Schicht beispielsweise aus hochdotiertem poly-Si des zweiten Leitfähigkeitstyps oder einem Metall an einer oder mehreren Seitenwänden 19 anstelle der Schottky-Kontaktbildungsschichten 8 gebildet werden. Alternativ dazu umfasst das Bilden der Kontaktgebiete 4 das Implantieren von Dotierstoffen des zweiten Leitfähigkeitstyps durch jeweilige Seitenwände 19.
Die oben mit Bezugnahme auf 6 bis 8 erläuterten Verfahren ermöglichen eine zuverlässige Einstellung von Vorrichtungsparametern, wie Durchlasswiderstand, Leckstrom, Schaltverluste und/oder parasitäre Vorrichtungskapazitäten, wie die Miller-Kapazität. Ferner wird das Bilden der Vorderseitenmetallisierung 10 erleichtert, da eine im Wesentlichen flache Fläche vor der Abscheidung der Vorderseitenmetallisierung 10 vorgesehen werden kann.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung einer Feldeffekt-Halbleitervorrichtung umfasst das Verfahren: Bereitstellen eines Wafers, der eine Hauptfläche und eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps aufweist; Bilden von wenigstens zwei Gräben von der Hauptfläche teilweise in die erste Halbleiterschicht, so dass jeder der wenigstens zwei Gräben, in einem vertikalen Querschnitt im Wesentlichen orthogonal zur Hauptfläche, eine Seitenwand und eine Bodenwand umfasst, und dass eine Halbleitermesa zwischen den Seitenwänden gebildet wird; Bilden von wenigstens zwei zweiten Halbleitergebieten eines zweiten Leitfähigkeitstyps in der ersten Halbleiterschicht, so dass die Bodenwand jedes der wenigstens zwei Gräben an eines der wenigstens zwei zweiten Halbleitergebiete angrenzt; und Bilden eines Gleichrichterübergangs an der Seitenwand wenigstens eines der wenigstens zwei Gräben.
Obwohl verschiedene beispielhafte Ausführungsform der Erfindung geoffenbart wurden, ist es für Fachleute klar, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen werden, ohne vom Grundgedanken und Umfang der Erfindung abzuweichen. Es ist für gewöhnliche Fachleute verständlich, dass andere Komponenten geeignet substituiert werden können, welche die gleichen Funktionen erfüllen. Es ist anzuführen, dass mit Bezugnahme auf eine spezifische Figur erläuterte Merkmale mit Merkmalen anderer Figuren kombiniert werden können, auch in jenen Fällen, in denen dies nicht ausdrücklich angegeben wurde. Solche Modifikationen am erfinderischen Konzept sollen von den beigeschlossenen Ansprüchen abgedeckt werden.
Räumlich bezogene Ausdrücke, wie „unter“, „unterhalb“, „niedriger“, „über“, „obere/r/s“ und dgl. werden der Einfachheit der Beschreibung halber zur Erläuterung der Positionierung eines Elements relativ zu einem zweiten Element verwendet. Diese Ausdrücke sollen unterschiedliche Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als den in den Figuren dargestellten umfassen. Ferner werden auch Ausdrücke wie „erste/r/s“, „zweite/r/s“ und dgl. zur Beschreibung verschiedener Elemente, Gebiete, Abschnitte, etc., verwendet und sollen ebenfalls nicht einschränkend sein. In der gesamten Beschreibung beziehen sich ähnliche Ausdrücke auf ähnliche Elemente.
Die hier verwendeten Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“ und dgl. sind offene Ausdrücke, die das Vorliegen angegebener Elemente oder Merkmale anzeigen, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die Artikel „eine/r/s“ und „der/die/das“ sollen sowohl den Plural als auch den Singular umfassen, außer der Kontext zeigt klar etwas anderes an.
Unter Berücksichtigung des obigen Bereichs von Variationen und Anwendungen ist es klar, dass die vorliegende Erfindung durch die vorhergehende Beschreibung nicht eingeschränkt wird, sie wird auch nicht durch die beigeschlossenen Zeichnungen eingeschränkt. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.

Claims

Feldeffekt-Halbleitervorrichtung, umfassend einen Halbleiterkörper (40), der eine Hauptfläche (101) aufweist und in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche (101) ist, Folgendes umfasst: – eine Driftschicht (1a) eines ersten Leitfähigkeitstyps; – eine Halbleitermesa (1b) des ersten Leitfähigkeitstyps, die an die Driftschicht (1a) angrenzt, sich im Wesentlichen zur Hauptfläche (101) erstreckt und eine erste Seitenwand umfasst, wobei ein Gleichrichterübergang (18) an der ersten Seitenwand gebildet ist; und – zwei zweite Halbleitergebiete (2) eines zweiten Leitfähigkeitstyps, die benachbart zu der Halbleitermesa (1b) angeordnet sind, wobei jedes der beiden zweiten Halbleitergebiete (2) einen pn-Übergang wenigstens mit der Driftschicht (1a) bildet.
Halbleitervorrichtung nach Anspruch 1, wobei der Gleichrichterübergang (18) ein Schottky-Übergang oder ein gleichrichtender Heteroübergang ist.
Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Halbleitermesa (1b) ferner eine zweite Seitenwand umfasst, und ein weiterer Gleichrichterübergang (18) an der zweiten Seitenwand gebildet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei jedes der beiden zweiten Halbleitergebiete (2) an die Halbleitermesa (1b) angrenzt.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Halbleitermesa (1b), im vertikalen Querschnitt, in Bezug auf die beiden zweiten Halbleitergebiete (2) im Wesentlichen zentriert ist.
Halbleitervorrichtung nach einem der Ansprüche 3 bis 5, wobei eine Distanz zwischen der ersten Seitenwand und der zweiten Seitenwand der Halbleitermesa (1b) kleiner ist als eine Distanz zwischen den beiden zweiten Halbleitergebieten (2).
Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei ein Winkel zwischen der Hauptfläche (101) und der ersten Seitenwand größer ist als etwa 92°.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der Halbleiterkörper (40), im vertikalen Querschnitt, eine Vielzahl von Halbleitermesas (1b) umfasst.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei, im vertikalen Querschnitt, ein im Wesentlichen hohlraumfrei gefüllter vertikaler Graben zwischen jedem Paar benachbarter Halbleitermesas (1b) der Vielzahl von Halbleitermesas (1b) angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die Driftschicht (1a) eine erste maximale Dotierungskonzentration aufweist, wobei die Halbleitervorrichtung ferner wenigstens eines umfasst von: – einer Stromausbreitungsschicht (5) des ersten Leitfähigkeitstyps, welche im Halbleiterkörper (40) eingebettet ist, in ohmschem Kontakt mit der Driftschicht (1a) ist, und eine maximale Dotierungskonzentration umfasst, die höher ist als die erste maximale Dotierungskonzentration; – einer Drainschicht (3) des ersten Leitfähigkeitstyps, welche sich bis zu einer hinteren Fläche des Halbleiterkörpers (40) erstreckt, die gegenüber der Hauptfläche (101) angeordnet ist, und in ohmschem Kontakt mit der Driftschicht (1a) ist, wobei die Drainschicht eine maximale Dotierungskonzentration aufweist, die höher ist als die erste maximale Dotierungskonzentration; – einer Drainmetallisierung (12), die an die Drainschicht angrenzt; – einem Sourcekontakt (10a), der auf der Hauptfläche (101) und in ohmschem Kontakt mit der Halbleitermesa (1b) angeordnet ist; – einer Vorderseitenmetallisierung (10), die auf der Hauptfläche (101) angeordnet ist, um den Sourcekontakt zu kontaktieren; – einem Kontaktgebiet (4) des zweiten Leitfähigkeitstyps in ohmschem Kontakt mit der Vorderseitenmetallisierung und einem der beiden zweiten Halbleitergebiete (2); – einer Schottky-Schicht (8), die auf der ersten Seitenwand angeordnet ist; – einer leitfähigen Schicht (8a), die auf der Schottky-Schicht angeordnet ist und eine höhere elektrische Leitfähigkeit aufweist als die Schottky-Schicht; – einem Polysilicium-Gebiet (6) des zweiten Leitfähigkeitstyps, das den Gleichrichterübergang (18) bildet; – einem dielektrischen Gebiet (9), das sich von der Hauptfläche (101) in den Halbleiterkörper (40) erstreckt und an wenigstens eines von den Halbleitermesas (1b), dem Polysilicium-Gebiet, der Vorderseitenmetallisierung und einem der beiden zweiten Halbleitergebiete (2) angrenzt; und – einer Gatemetallisierung, die auf der Hauptfläche (101) und in ohmschem Kontakt mit der Schottky-Schicht oder dem Polysilicium-Gebiet angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die Halbleitervorrichtung eine im Wesentlichen unipolare Halbleitervorrichtung ist. Feldeffekt-Halbleitervorrichtung, umfassend einen Halbleiterkörper (40), der eine
Hauptfläche (101) aufweist und in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche (101) ist, Folgendes umfasst: – ein erstes Halbleitergebiet (1, 1a, 1b) eines ersten Leitfähigkeitstyps und umfassend ein erstes Halbleitermaterial; – wenigstens zwei Gräben (50, 51), die sich von der Hauptfläche (101) teilweise in das erste Halbleitergebiet erstrecken, wobei jeder der wenigstens zwei Gräben (50, 51) wenigstens eine Seitenwand und eine Bodenwand umfasst; – eine eingebettete Stromausbreitungsschicht (5) des ersten Leitfähigkeitstyps, die unter den wenigstens zwei Gräben (50, 51) angeordnet ist, in ohmschem Kontakt mit dem ersten Halbleitergebiet, und eine maximale Dotierungskonzentration aufweist, die höher ist als eine maximale Dotierungskonzentration des ersten Halbleitergebiets, und/oder wenigstens zwei zweite Halbleitergebiete (2) eines zweiten Leitfähigkeitstyps, wobei jedes der wenigstens zwei zweiten Halbleitergebiete (2) einen pn-Übergang mit dem ersten Halbleitergebiet bildet und an die Bodenwand eines der wenigstens zwei Gräben (50, 51) angrenzt; und – eine Schottky-Schicht (8), die auf einem unteren Bereich der wenigstens einen Seitenwand jedes der wenigstens zwei Gräben (50, 51) angeordnet ist und einen Schottky-Kontakt mit dem ersten Halbleitergebiet bildet, oder eine Halbleiterschicht (6) eines zweiten Halbleitermaterials, die auf dem unteren Bereich der wenigstens einen Seitenwand der wenigstens zwei Gräben (50, 51) angeordnet ist und einen Heteroübergang mit dem ersten Halbleitergebiet bildet.
Halbleitervorrichtung nach Anspruch 12, wobei das erste Halbleitermaterial Siliciumcarbid ist.
Halbleitervorrichtung nach Anspruch 12 oder 13, wobei das zweite Halbleitermaterial Silicium ist.
Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei die Halbleiterschicht eine nicht-monokristalline Halbleiterschicht ist.
Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, wobei wenigstens einer der wenigstens zwei Gräben (50, 51) im Wesentlichen frei von Hohlräumen gefüllt ist.
Halbleitervorrichtung nach einem der Ansprüche 12 bis 16, wobei jeder der wenigstens zwei Gräben (50, 51) ein dielektrisches Gebiet umfasst, das in einem jeweiligen oberen Grabenbereich angeordnet ist.
Halbleitervorrichtung nach einem der Ansprüche 12 bis 17, wobei ein Winkel zwischen der Bodenwand und der wenigstens einen Seitenwand wenigstens eines der wenigstens zwei Gräben (50, 51) größer als etwa 92° ist.
Verfahren zur Bildung einer Feldeffekt-Halbleitervorrichtung, umfassend: – Bereitstellen eines Wafers (40), der eine Hauptfläche (101) und eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps umfasst; – Bilden von wenigstens zwei Gräben (50, 51) von der Hauptfläche (101) teilweise in die erste Halbleiterschicht, so dass jeder der wenigstens zwei Gräben (50, 51), in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche (101) ist, eine Seitenwand und eine Bodenwand umfasst, und dass eine Halbleitermesa (1b) zwischen den Seitenwänden der wenigstens zwei Gräben (50, 51) gebildet wird; – Bilden von wenigstens zwei zweiten Halbleitergebieten (2) eines zweiten Leitfähigkeitstyps in der ersten Halbleiterschicht, so dass die Bodenwand jedes der wenigstens zwei Gräben (50, 51) an eines der wenigstens zwei zweiten Halbleitergebiete (2) angrenzt; und – Bilden eines Gleichrichterübergangs (18) an der Seitenwand wenigstens eines der wenigstens zwei Gräben (50, 51).
Verfahren nach Anspruch 19, wobei das Bereitstellen des Wafers (40) wenigstens eines umfasst von: – Bereitstellen eines Siliciumcarbid-Wafers (40); – Bereitstellen des Wafers (40) als Wafer (40), der ferner eine eingebettete Stromausbreitungsschicht des ersten Leitfähigkeitstyps mit einer maximalen Dotierungskonzentration umfasst, die höher ist als eine maximale Dotierungskonzentration der ersten Halbleiterschicht; – Bereitstellen eines Substrats des ersten Leitfähigkeitstyps; – Bilden einer epitaxialen Schicht des ersten Leitfähigkeitstyps auf dem Substrat; – Bilden einer Maske auf der epitaxialen Schicht; – Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps in eine Schicht der epitaxialen Schicht; – Entfernen der Maske; und – Bilden einer weiteren epitaxialen Schicht des ersten Leitfähigkeitstyps auf der epitaxialen Schicht.
Verfahren nach Anspruch 19 oder 20, wobei das Bilden der wenigstens zwei Gräben (50, 51) wenigstens eines umfasst von: – Bilden einer Hartmaske, umfassend das Bilden einer Hartmaskenschicht auf der Hauptfläche (101), Bilden einer Resistmaske auf der Hartmaskenschicht und wenigstens eine Belichtung der Hartmaskenschicht mit Licht durch die Resistmaske; – Bilden einer Metallmaske; – Maskiertes Ätzen, so dass ein Winkel zwischen der Bodenwand und der Seitenwand wenigstens eines der wenigstens zwei Gräben (50, 51) größer ist als etwa 92°; und – thermisches Ausheilen.
Verfahren nach einem der Ansprüche 19 bis 21, wobei die erste Halbleiterschicht ein erstes Halbleitermaterial umfasst, und wobei das Bilden des Gleichrichterübergangs (18) wenigstens eines umfasst von: – Bilden einer Schottky-Kontaktbildungsschicht auf der Seitenwand; – Bilden eines Heteroübergangs auf der Seitenwand; – einem PVD-Prozess; – Abscheiden von Titan; – Abscheiden von Polysilicium; – Füllen der wenigstens zwei Gräben (50, 51) mit einem zweiten Halbleitermaterial, das einen Heteroübergang mit der Halbleitermesa (1b) bildet; – teilweises Rückätzen des zweiten Halbleitermaterials; und – Entfernen der Schottky-Kontaktbildungsschicht benachbart zu der Hauptfläche (101).
Verfahren nach Anspruch 22, ferner umfassend das Bilden einer leitfähigen Schicht auf der Schottky-Kontaktbildungsschicht, wobei die leitfähige Schicht eine höhere elektrische Leitfähigkeit aufweist als die Schottky-Kontaktbildungsschicht.
Verfahren nach einem der Ansprüche 19 bis 23, wobei das Bilden der wenigstens zwei zweiten Halbleitergebiete (2) das Implantieren von Dotierstoffen des zweiten Leitfähigkeitstyps durch die Bodenwände der wenigstens zwei Gräben (50, 51) umfasst.
Verfahren nach einem der Ansprüche 19 bis 24, ferner umfassend wenigstens eines von: – Bilden eines dielektrischen Gebiets wenigstens in einem oberen Bereich wenigstens eines der wenigstens zwei Gräben (50, 51); – Bilden einer Vorderseitenmetallisierung auf der Hauptfläche (101) in ohmschem Kontakt mit der ersten Halbleiterschicht; – Bilden eines Kontaktgebiets des zweiten Leitfähigkeitstyps in ohmschem Kontakt mit der Vorderseitenmetallisierung und einem der wenigstens zwei zweiten Halbleitergebiete (2); und – Bilden einer Drainmetallisierung gegenüber der Vorderseitenmetallisierung und in ohmschem Kontakt mit der ersten Halbleiterschicht.
Verfahren zur Bildung einer Feldeffekt-Halbleitervorrichtung, umfassend: – Bereitstellen eines Wafers (40), der eine Hauptfläche (101), eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die sich zur Hauptfläche (101) erstreckt, und eine eingebettete Stromausbreitungsschicht des ersten Leitfähigkeitstyps mit einer maximalen Dotierungskonzentration umfasst, die höher ist als eine maximale Dotierungskonzentration der ersten Halbleiterschicht; – Bilden von wenigstens zwei Gräben (50, 51) von der Hauptfläche (101) teilweise in die erste Halbleiterschicht, so dass jeder der wenigstens zwei Gräben (50, 51), in einem vertikalen Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche (101) ist, eine Seitenwand und eine Bodenwand umfasst, die über der Stromausbreitungsschicht angeordnet sind, und dass eine Halbleitermesa (1b) zwischen den Seitenwänden der wenigstens zwei Gräben (50, 51) gebildet wird; und – Bilden eines Gleichrichterübergangs (18) an der Seitenwand jedes der wenigstens zwei Gräben (50, 51).
Verfahren nach Anspruch 26, ferner umfassend: – Bilden von wenigstens zwei zweiten Halbleitergebieten (2) eines zweiten Leitfähigkeitstyps in der ersten Halbleiterschicht und über der Stromausbreitungsschicht, so dass die Bodenwand jedes der wenigstens zwei Gräben (50, 51) an eines der wenigstens zwei zweiten Halbleitergebiete (2) angrenzt.