Nothing Special   »   [go: up one dir, main page]

JP2016035952A - 半導体素子および半導体装置 - Google Patents

半導体素子および半導体装置 Download PDF

Info

Publication number
JP2016035952A
JP2016035952A JP2014157588A JP2014157588A JP2016035952A JP 2016035952 A JP2016035952 A JP 2016035952A JP 2014157588 A JP2014157588 A JP 2014157588A JP 2014157588 A JP2014157588 A JP 2014157588A JP 2016035952 A JP2016035952 A JP 2016035952A
Authority
JP
Japan
Prior art keywords
diffusion layer
region
type high
concentration diffusion
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014157588A
Other languages
English (en)
Inventor
一成 岩本
Kazunari Iwamoto
一成 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2014157588A priority Critical patent/JP2016035952A/ja
Priority to US14/807,954 priority patent/US9935093B2/en
Priority to CN201510462840.4A priority patent/CN105322025A/zh
Publication of JP2016035952A publication Critical patent/JP2016035952A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】許容電流量の低下を抑制しつつ小型化が可能な半導体素子および半導体装置を提供すること。
【解決手段】半導体素子（１０）において、基板（２０１）と、基板（２０１）に複数形成された正六角形または正六角形が所定の方向に延伸された形状の第１の導電型の不純物を含む第１の領域（２０３）と、基板（２０１）に形成されるとともに、第１の領域（２０３）を等距離に囲む枠状の形状を有し、かつ第１の導電型とは異なる第２の導電型の不純物を含む複数の領域の枠状の形状の辺同士が隣接して配置された第２の領域（２０４）と、を備えた。
【選択図】図１

Description

本発明は、半導体素子および半導体装置、特に半導体素子および半導体装置の構造に関する。
半導体装置においては、用途に応じて、該半導体装置に含まれる半導体素子に流す電流の許容値（許容電流量）を増大させたい場合がある。そのような例として、静電気放電（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ−Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）から回路を保護するＥＳＤ保護回路がある。ＥＳＤ保護回路は、ダイオードを用いて構成されるのが一般的である。ＥＳＤ保護回路では、ピーク値の高いサージ電流を瞬間的に半導体装置外に逃がす必要性から、ダイオード（ｐ−ｎ接合）に流す許容電流量が極力大きくなるように設計することが望まれる。
図５に、半導体装置としての半導体集積回路１００に設けられたＥＳＤ保護回路の回路図の一例を示す。ＥＳＤ保護回路１２０は、ダイオードを用いた静電保護素子ＥＳＤ１およびＥＳＤ２から構成され、ＥＳＤ１は入力端子ＰＡＤと正電源ＶＤＤとの間に、ＥＳＤ２は入力端子ＰＡＤと接地（ＧＮＤ）との間に各々接続されている。また、入力端子ＰＡＤは、半導体集積回路１００の内部回路１１２に接続されている（図５では、内部回路１１２の入力段のトランジスタＭＮに接続されている）。なお、ＥＳＤ保護回路は、入力端子に限らず、出力端子、電源配線等、静電保護が必要な箇所に適宜に設けられるものである。
そして、入力端子ＰＡＤに正電圧のサージが突入した場合にはＥＳＤ１が導通し、該サージは、図５中の矢印ＳＣ１で示すように、正電源ＶＤＤに流れて吸収される。また、入力端子ＰＡＤに負電圧のサージが突入した場合にはＥＳＤ２が導通し、該サージは、図５中の矢印ＳＣ２で示すように、ＧＮＤからＥＳＤ２を通って入力端子ＰＡＤに流れて吸収される。このようにして、内部回路１１２は入力端子ＰＡＤに突入したサージから保護される。
ところで、静電保護素子に用いるダイオードの一般的な形状は矩形であり（たとえば、
特許文献１）、その大きさは、必要とされる静電気耐量（ＥＳＤ耐量）によって決定される。たとえば、ＨＢＭ（Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）法で２０００ＶのＥＳＤ耐量を得るためには、ＴＤＲ−ＴＬＰ測定法で１．３３Ａの電流が当該ダイオードに流れても破壊されない大きさにする必要がある。
なお、ＨＢＭ法とは、人体が半導体に接触した際の放電モデルを想定した静電耐量の試験方法である。また、ＴＤＲ−ＴＬＰ測定法とは、測定対象に矩形波を印加し、その時の測定対象からの反射波をオシロスコープで観測し解析することにより、測定対象のＥＳＤ印加時の動作特性を得る方法である。
一方、ダイオードに流れる電流の許容電流量は、当該ダイオードのｐ型領域とｎ型領域とが対向している長さ（つまり、ｐ−ｎ接合として機能する部分の長さ。以下、この長さを「周囲長」という場合がある）に比例することが知られている。たとえば、周囲長１０μｍの場合の許容電流量を０．１Ａと仮定すると、１．３３Ａの許容電流量を得るためには１３３μｍ（＝１０μｍ×（１．３３Ａ／０．１Ａ））の周囲長が必要となる。
上記周囲長について、特許文献１に開示されたダイオードを例にとり、より具体的に説明する。特許文献１には、静電保護素子としても用いられるツェナ−ダイオードが開示されている。図６は、特許文献１に開示されたダイオードの構造を簡略化し、ダイオード２００として示している。
図６に示すように、ダイオード２００は、Ｐ型基板２０１に形成されたＮ型ウエル２０２、該Ｎ型ウエル内に形成されたＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４を備えて構成されている。また、Ｐ型高濃度拡散層２０３とＮ型高濃度拡散層２０４との間は素子分離酸化膜２０５により分離されている。そして、Ｐ型高濃度拡散層２０３は矩形形状をしており、該矩形形状のＰ型高濃度拡散層２０３の周囲をリング状のＮ型高濃度拡散層２０４が取り囲む構造となっている。
このような構造を有するダイオード２００における周囲長の定義方法として、矩形形状のＰ型高濃度拡散層２０３の外周（図６（ａ）において点線で示された部分）の長さによって定義する方法がある。この定義によれば、ダイオード２００の許容電流量を１．３３Ａとしたい場合、Ｐ型高濃度拡散層２０３の外周の長さを１３３μｍとする必要があるということになる。
特開平８−１８１３３４号公報
上述したように、ダイオードでは許容電流量が周囲長によって決定される一方、近年の半導体装置の小型化の趨勢からダイオード全体の大きさはなるべく小さくする必要がある。したがって、許容電流量を大きくとりたいダイオード、特に静電保護素子としてのダイオードでは、ダイオード全体の大きさを抑えつつ極力周囲長を長くすることが求められている。
この点、特許文献１に開示されたような一方の導電型の矩形形状（あるいは、矩形に限らず島状）の拡散層を他方の導電型の拡散層が囲む構造のダイオードでは、周囲長を長くすることに限界があるため、ダイオード自体の大きさを小さくできず、その結果ＥＳＤ保護回路が大きくなってしまうという問題があった。
本発明は、上述した課題を解決するためになされたものであり、許容電流量の低下を抑制しつつ小型化が可能な半導体素子および半導体装置を提供することを目的とする。
本発明に係る半導体素子は、基板と、前記基板に複数形成された正六角形または正六角形が所定の方向に延伸された形状の第１の導電型の不純物を含む第１の領域と、前記基板に形成されるとともに、前記第１の領域を等距離に囲む枠状の形状を有し、かつ前記第１の導電型とは異なる第２の導電型の不純物を含む複数の領域の前記枠状の形状の辺同士が隣接して配置された第２の領域と、を備えたものである。
また、本発明に係る他の半導体素子は、基板と、前記基板に形成された螺旋形状を有する第１の導電型の不純物を含む第１の領域と、前記基板に形成されるとともに、前記第１の領域に沿いかつ前記第１の領域と所定の間隔を設けて配置された前記第１の導電型とは異なる第２の導電型の不純物を含む第２の領域と、を備えたものである。
また、本発明に係る半導体装置は、回路素子により構成された所定の機能を有する回路領域と、上記の半導体素子と、を含み、前記第１の領域が第１の配線により前記回路領域と接続され、かつ前記第２の領域が第２の配線により電源または接地に接続されるとともに、前記半導体素子が静電保護素子として機能するものである。
本発明によれば、許容電流量の低下を抑制しつつ小型化が可能な半導体素子および半導体装置を提供することが可能となる。
第１の実施の形態に係る半導体素子の構成の一例を示す平面図および断面図である。 第２の実施の形態に係る半導体素子の構成の一例を示す平面図および断面図である。 比較例に係る半導体素子の周囲長の計算例を説明するための平面図である。 実施の形態に係る半導体素子の周囲長の計算例を説明するための平面図である。 静電保護素子の動作を説明するための回路図である。 従来技術に係る半導体素子の構成を示す平面図および断面図である。
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。なお、
以下に説明する実施の形態では、本発明に係る半導体素子を、Ｐ型基板上に形成された、
アノードをＰ型、カソードをＮ型とするダイオードに適用した形態を例示して説明する。
むろん本発明に係る半導体素子を、Ｎ型基板に適用した形態としてもよいし、アノードをＮ型、カソードをＰ型とするダイオードに適用した形態としてもよい。
［第１の実施の形態］
図１を参照して、本実施の形態に係るダイオード１０について説明する。
図１（ａ）は、ダイオード１０の平面図を、図１（ｂ）は、ダイオード１０の図１（ａ）におけるＡ−Ａ’断面図を示している。
図１（ａ）に示すように、本実施の形態に係るダイオード１０は、平面視六角形状のＰ型高濃度拡散層２０３が、六角形の枠形状をなすＮ型高濃度拡散層２０４で囲まれた単位素子ＵＤ１を複数個（図１（ａ）では、１４個）隣接させて配置した構成となっている。
したがって、各々のＰ型高濃度拡散層２０３同士は分離して形成されているが、Ｎ型高濃度拡散層２０４は連続して一体的に形成されている。
図１（ｂ）に示すように、ダイオード１０は、Ｐ型基板２０１に形成されたＮ型ウエル２０２、Ｎ型ウエル２０２内に形成されたＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４を含んで構成されている。そして、Ｐ型高濃度拡散層２０３とＮ型高濃度拡散層２０４との間は素子分離酸化膜２０５で分離されている。
ダイオード１０では、Ｐ型高濃度拡散層２０３とＮ型ウエル２０２との界面がＰ−Ｎ接合を構成し、ダイオードとして機能する。Ｎ型高濃度拡散層２０４は、カソード配線を接続する場合のコンタクト層として機能し、また、Ｐ型高濃度拡散層２０３は、アノード配線を接続する場合のコンタクト層として機能する。
本実施の形態に係るダイオード１０は、六角形状の単位素子ＵＤ１がいわば蜂の巣状に緻密に配置されているので、周囲長は個々の単位素子ＵＤ１の周囲長を合計したものとなる。先述した定義より単位素子ＵＤ１の周囲長はＰ型高濃度拡散層２０３の周囲長であるから、ダイオード１０の周囲長は、この単位素子ＵＤ１の周囲長を１４倍した長さとなる。その結果、後述するように、図６に示すような矩形形状のダイオードと比較して、回路配置領域の単位面積当たりの周囲長を長くすることが可能となる。したがって、回路配置領域の単位面積当たりの許容電流量を大きくすることができるので、ダイオードを小型化することが可能となり、その結果、静電保護素子を小さくすることができる。
なお、本実施の形態に係るダイオードでは、単位素子ＵＤ１の形状は正六角性に近いことが望ましいが、六角形の辺同士を隣接して配置できればよいのでこれに限られず、たとえば正六角形が所定の方向（たとえば、正六角形の対向する頂点を結んだ方向）に延伸された形状等であってもよい。また、本実施の形態では、単位素子ＵＤ１を１４個配置させる形態を例示して説明したが、これに限られず、実際の設計条件に応じて適宜な数だけ配置させてよい。
ここで、本実施の形態に係る半導体装置は、上記のダイオード１０を、たとえば図５に示す半導体集積回路１００のＥＳＤ１あるいはＥＳＤ２として用いＥＳＤ保護回路を構成することによって実現される。
つぎに、本実施の形態に係るダイオード１０の製造方法の概略について説明する。ダイオード１０は一般的な半導体プロセスを適宜採用して製造することができるが、以下では、一例として、Ｐ型Ｓｉ（シリコン）基板を用いたＳＴＩ法（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）による製造方法の概略について説明する。
まず、フォトリソグラフィーを用いてＰ型のＳｉ基板の主面をフォトレジストでマスクし、イオン注入法等によりＮ型の不純物を拡散させてＮウエル２０２を形成する。
つぎに、ウエハに熱酸化処理を施してＳｉＯ２膜（シリコン酸化膜）を形成した後、該ＳｉＯ２膜上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等を用いてＳｉＮ膜（シリコン窒化膜）を形成する。
つぎに、ウエハ全面にフォトレジストを塗布し、露光し、現像してパターンを形成し、
該レジストパターンをマスクとして上記ＳｉＮ膜およびＳｉＯ２膜をエッチングし、素子分離酸化膜２０５の領域に対応するトレンチ（溝）を形成する。
つぎに、ＣＶＤ等を用いて、上記トレンチを埋めつつウエハ全面にＳｉＯ２膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等によりトレンチ内のＳｉＯ２膜以外のＳｉＯ２膜を削り取る。
つぎに、フォトリソグラフィーを用いてウエハ面をフォトレジストでマスクし、イオン注入法等によりＰ型の不純物を拡散させてＰ型高濃度拡散層２０３を形成する。
つぎに、フォトリソグラフィーを用いてウエハ面をフォトレジストでマスクし、イオン注入法等によりＮ型の不純物を拡散させてＮ型高濃度拡散層２０４を形成する。
なお、Ｐ型高濃度拡散層２０３とＮ型高濃度拡散層２０４を形成する順序は逆であってもよい。
つぎに、ＣＶＤ等を用いて、ＳｉＯ２等による層間絶縁膜をウエハ全面に形成する。
つぎに、該層間絶縁膜を貫通させて各Ｐ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４に達するコンタクトホールを形成する。
なお、Ｐ型高濃度拡散層２０３に対応するコンタクトホールは単位素子ＵＤ１ごとに形成する必要があるが、Ｎ型高濃度拡散層２０４に対応するコンタクトホールは、連続するＮ型高濃度拡散層２０４のいずれかの位置に１つまたは複数形成すればよい。
つぎに、各コンタクトホールをＷ（タングステン）等の導電体で埋め込んでコンタクトを形成した後、層間絶縁膜上にＡｌ（アルミニウム）等による金属配線層を形成し、コンタクトと接続する。
図１（ａ）には、Ｐ型高濃度拡散層２０３にコンタクト１６０を介して接続された第１配線１５０、およびＮ型高濃度拡散層２０４にコンタクト１６２を介して接続された第２配線１５２を示している。ここで、第１配線１５０および第２配線１５２は、多層配線における同じ配線層であってもよいし、異なる配線層であってもよい。
この第１配線１５０および第２配線１５２により、ダイオード１０の図５に示す半導体集積回路１００内における接続を行う。たとえば、ＥＳＤ１としてダイオード１０を用いた場合には、第１配線１５０を入力端子ＰＡＤに接続し、第２配線１５２をＶＤＤに接続すればよい。また、ＥＳＤ２としてダイオード１０を用いた場合には、第１配線１５０をＧＮＤに接続し、第２配線１５２を入力端子ＰＡＤに接続すればよい。
図１（ａ）では省略しているが、Ｐ型高濃度拡散層２０３では、単位素子ＵＤ１ごとにコンタクトが設けられており、各コンタクトを１つの第１配線に集約している。一方、Ｎ型高濃度拡散層２０４は連続して一体に形成されているので、Ｎ型高濃度拡散層２０４の少なくとも１箇所にコンタクトを設け第２配線と接続すればよい。
以上のようにして、本実施の形態に係る半導体素子を用いた半導体装置が構成される。
なお、本実施の形態では、素子分離酸化膜２０５を形成する方法としてＳＴＩ法を用いた形態を例示して説明したが、これに限られず、たとえばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法を用いた形態としてもよい。
［第２の実施の形態］
図２を参照して、本実施の形態に係る半導体素子としてのダイオード２０について説明する。本実施の形態に係るダイオード２０は、上述したダイオード１０のＰ型高濃度拡散層２０３とＮ型高濃度拡散層２０４の形状を変更したものである。したがって、同一の構成には同一の符号を付し、その説明を省略する。
図２（ａ）に示すように、ダイオード２０のＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４の各々は、１本の連続する渦巻状（螺旋状）の形状をなしている。つまり、
ダイオード２０では、ダイオード１０とは異なり、Ｐ型高濃度拡散層２０３が島状に分離されておらず一体として形成されている。
なお、本実施の形態に係るダイオード２０では、半円状のＰ型高濃度拡散層２０３と半円状のＮ型高濃度拡散層２０４とを半径を拡大しつつ等間隔で配置した形態を例示しているが、これに限られない。たとえば、１／４の円形状のＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４を半径を拡大しつつ配置してもよいし、各々が楕円形状の一部であるＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４を不等間隔で配置した形態としてもよい。
また、Ｐ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４の螺旋形状は、ダイオード特性の均質化の観点からは同様の形状（相似形）とした方が好ましいが、これに限られず、配線への接続等を勘案して図２（ａ）に示すように異なる形状とし、長さが違っていても差し支えない（図２（ａ）では、最外周でＰ型高濃度拡散層２０３の方が長く形成されている）。
図２（ｂ）に示すように、ダイオード２０を断面図でみると、基本的にダイオード１０と同様の構成となっている。すなわち、Ｐ型基板２０１に形成されたＮ型ウエル２０２、
Ｎ型ウエル２０２内に形成されたＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４を含んで構成されている。そして、Ｐ型高濃度拡散層２０３とＮ型高濃度拡散層２０４との間は素子分離酸化膜２０５で分離されている。
また、ダイオード２０でも、Ｐ型高濃度拡散層２０３とＮ型ウエル２０２との界面がＰ−Ｎ接合を構成し、ダイオードとして機能する。Ｎ型高濃度拡散層２０４は、カソード配線を接続する場合のコンタクト層として機能し、また、Ｐ型高濃度拡散層２０３は、アノード配線を接続する場合のコンタクト層として機能する。
本実施の形態に係るダイオード２０は、Ｐ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４が螺旋形状をなして緻密に配置されているので、周囲長であるＰ型高濃度拡散層２０３の長さを長くすることができる。その結果、図６に示すような矩形形状のダイオードと比較して、回路配置領域の単位面積当たりの周囲長を長くすることが可能となる。したがって、回路配置領域の単位面積当たりの許容電流量を大きくすることができるのでダイオードを小型化することが可能となり、その結果、静電保護素子を小さくすることができる。
ここで、本実施の形態に係る半導体装置は、上記のダイオード２０を、たとえば図５に示す半導体集積回路１００のＥＳＤ１あるいはＥＳＤ２として用いＥＳＤ保護回路を構成することによって実現される。
なお、本実施の形態に係るダイオード２０は、先述したダイオード１０と同様の製造方法で製造することができる。また、図２（ａ）には、Ｐ型高濃度拡散層２０３にコンタクト１６４を介して接続された第１配線１５０、およびＮ型高濃度拡散層２０４にコンタクト１６６を介して接続された第２配線１５２を示している。
Ｐ型高濃度拡散層２０３と第１配線１５０とを接続するコンタクト、およびＮ型高濃度拡散層２０４と第２配線１５２とを接続するコンタクトは、各々連続するＰ型高濃度拡散層２０３およびＮ型高濃度拡散層２０４のいずれかの位置に１つまたは複数個設けられる。図２（ａ）では、Ｐ型高濃度拡散層２０３に接続するコンタクト１６４およびＮ型高濃度拡散層２０４に接続するコンタクト１６６を各々１個ずつ図示している。
つぎに、図３および図４を参照して、比較例に係るダイオードの周囲長と上記各実施の形態に係るダイオードの周囲長との比較結果の一例について説明する。
図３は、比較例に係る矩形形状のＰ型高濃度拡散層２０３を有するダイオードについて、平面形状を３種類異ならせ周囲長Ｌを算出した結果を示している。また、図４は、上述した本発明の実施の形態に係るダイオード１０およびダイオード２０の周囲長Ｌを、図３に示す比較例に係るダイオードと同じ条件で算出した結果を示している。
図３および図４に示す各ダイオードとも、周囲長Ｌは、Ｎ型高濃度拡散層２０４と対向するＰ型高濃度拡散層２０３の周囲長の合計値としている。また、図３および図４の各図では、ダイオードを形成する回路の領域（以下、「回路領域ＣＡ」という場合がある）の形状および面積を共通とし、該回路領域ＣＡに各形状のダイオードを配置した場合の周囲長Ｌを比較している。
また、図３および図４における各部分の長さは、各図に示す共通の単位長さ（図３および図４の各図で、スケールとともに数値「１」で示されている）を物差しとして測っている。また、図３および図４の各図において、Ｐ型高濃度拡散層２０３の周囲には長さ１の素子分離酸化膜２０５を配置し、素子分離酸化膜２０５同士の境界線上にＮ型高濃度拡散層２０４を配置している。さらに、図３および図４の各図における回路領域ＣＡの大きさは１３×１３の正方形としている。
図３（ａ）に示すダイオード２００ａは、外形が正方形の回路領域ＣＡ内に、略正方形の枠形状のＮ型高濃度拡散層２０４に囲まれて略正方形のＰ型高濃度拡散層２０３が形成されている。Ｐ型高濃度拡散層２０３の１辺の長さは１１となっており、Ｐ型高濃度拡散層２０３の４辺ともＮ型高濃度拡散層２０４と対向しているので、ダイオード２００ａの周囲長Ｌは、Ｌ＝４４（１１×４辺）となる。
図３（ｂ）に示すダイオード２００ｂは、外形が正方形の回路領域ＣＡ内に、略正方形の枠形状のＮ型高濃度拡散層２０４、および該Ｎ型高濃度拡散層２０４に囲まれた略正方形のＰ型高濃度拡散層２０３からなる単位素子ＵＤ２が隣接して１６個配置されている。
各々のＰ型高濃度拡散層２０３の１辺の長さは単位長さである１となっており、Ｐ型高濃度拡散層２０３の４辺ともＮ型高濃度拡散層２０４と対向しているので、ダイオード２００ｂの周囲長Ｌは、Ｌ＝６４（１×４辺×１６個）となる。
図３（ｃ）に示すダイオード２００ｃは、回路領域ＣＡ内に、１辺の長さが２である略正方形のＰ型高濃度拡散層２０３と、１辺の長さが２である略正方形のＮ型高濃度拡散層２０４の組からなる単位素子ＵＤ４が隣接して８組配置されている。ダイオード２００ｃでは、Ｎ型高濃度拡散層２０４に対向するＰ型高濃度拡散層２０３（図３（ｃ）では、２０３ａないし２０３ｈと表記）の辺の数は各Ｐ型高濃度拡散層によって異なる。図３（ｃ）には、Ｎ型高濃度拡散層２０４に対向する各Ｐ型高濃度拡散層２０３の辺が点線で示されている。
図３（ｃ）を参照し、各Ｐ型高濃度拡散層２０３においてＮ型高濃度拡散層２０４に対向している辺の数は、Ｐ型高濃度拡散層２０３ａでは３、Ｐ型高濃度拡散層２０３ｂでは２、Ｐ型高濃度拡散層２０３ｃでは３、Ｐ型高濃度拡散層２０３ｄでは４、Ｐ型高濃度拡散層２０３ｅでは４、Ｐ型高濃度拡散層２０３ｆでは３、Ｐ型高濃度拡散層２０３ｇでは２、Ｐ型高濃度拡散層２０３ｈでは３となっている。したがって、周囲長を構成するＰ型高濃度拡散層２０３の周囲の辺の数は２４となるので、ダイオード２００ｃの周囲長Ｌは、Ｌ＝４８（２×２４辺）となる。
つぎに、図４を参照して、上記各実施の形態に係るダイオード１０ａおよびダイオード２０ａの周囲長Ｌを、図３に示す比較例と同様の条件で算出し比較した結果について説明する。
図４（ａ）に示すダイオード１０ａは、上記実施の形態に係るダイオード１０を回路領域ＣＡ内に配置したものであり、正六角形のＰ型高濃度拡散層２０３の１辺は単位長さ１とされている。
ダイオード１０ａにおいて、Ｐ型高濃度拡散層２０３の６辺ともＮ型高濃度拡散層２０４と対向している単位素子ＵＤ１の数は１２個である。それ以外に、正六角形の一部の辺しか回路領域ＣＡ内に入らないＰ型高濃度拡散層２０３ｉおよび２０３ｊがあり、Ｎ型高濃度拡散層２０４と対向する辺の数は各々５となっている。したがって、ダイオード１０ａの周囲長Ｌは、Ｌ＝８２（６辺×１２個＋５辺×２個）となる。
図４（ｂ）に示すダイオード２０ａは、上記実施の形態に係るダイオード２０を回路領域ＣＡ内に配置したものであり、螺旋形状のＰ型高濃度拡散層２０３は、３周巡って配置されている。Ｐ型高濃度拡散層２０３は、半径が１の半円から始まって、０．５ずつ増加する１／４の大きさの円が１２個連なった構造となっているので、ダイオード２０ａの周囲長Ｌは、Ｌ＝７１（（２×π×（１＋１．５＋２＋２．５＋３＋３．５＋４＋４．５＋５＋５．５＋６＋６．５））／４）となる。
以上詳述したように、上記各実施の形態に係るダイオード１０（１０ａ）、あるいはダイオード２０（２０ａ）によれば、比較例に係るダイオードに比べて周囲長Ｌを長くとることが可能となる。
なお、上記各実施の形態では、本発明に係る半導体素子を、アノードがＰ型でありカソードがＮ型であるダイオードに適用した形態を例示して説明したが、これに限られず、アノードがＮ型でありカソードがＰ型であるダイオードに適用した形態としてもよい。この場合、各実施の形態の説明において導電型を逆に読み替えればよい。
１０、２０ ダイオード
１００ 半導体集積回路
１１２ 内部回路
１２０ ＥＳＤ保護回路
１５０ 第１配線
１５２ 第２配線
１６０、１６２、１６４、１６６ コンタクト
２００、２００ａ、２００ｂ、２００ｃ、２００ｄ ダイオード
２０１ Ｐ型基板
２０２ Ｎ型ウエル
２０３ Ｐ型高濃度拡散層
２０４ Ｎ型高濃度拡散層
２０５ 素子分離酸化膜
ＣＡ 回路領域
ＥＳＤ１、ＥＳＤ２ 静電保護素子
ＰＡＤ 入力端子
ＵＤ１〜ＵＤ４ 単位素子

Claims (5)

  1. 基板と、
    前記基板に複数形成された正六角形または正六角形が所定の方向に延伸された形状の第１の導電型の不純物を含む第１の領域と、
    前記基板に形成されるとともに、前記第１の領域を等距離に囲む枠状の形状を有し、かつ前記第１の導電型とは異なる第２の導電型の不純物を含む複数の領域の前記枠状の形状の辺同士が隣接して配置された第２の領域と、
    を備えた半導体素子。
  2. 基板と、
    前記基板に形成された螺旋形状を有する第１の導電型の不純物を含む第１の領域と、
    前記基板に形成されるとともに、前記第１の領域に沿いかつ前記第１の領域と所定の間隔を設けて配置された前記第１の導電型とは異なる第２の導電型の不純物を含む第２の領域と、
    を備えた半導体素子。
  3. 前記第１の領域と前記第２の領域との間が絶縁体で分離された
    請求項１または請求項２に記載の半導体素子。
  4. 前記基板が前記第１の導電型の不純物を含み、
    前記第１の領域および前記第２の領域は、前記基板に形成された前記第２の導電型の不純物を含む第３の領域の内部に形成されている
    請求項１〜請求項３のいずれか１項に記載の半導体素子。
  5. 回路素子により構成された所定の機能を有する回路領域と、
    請求項１〜請求項４のいずれか１項に記載の半導体素子と、を含み、
    前記第１の領域が第１の配線により前記回路領域と接続され、かつ前記第２の領域が第２の配線により電源または接地に接続されるとともに、前記半導体素子が静電保護素子として機能する
    半導体装置。
JP2014157588A 2014-08-01 2014-08-01 半導体素子および半導体装置 Pending JP2016035952A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014157588A JP2016035952A (ja) 2014-08-01 2014-08-01 半導体素子および半導体装置
US14/807,954 US9935093B2 (en) 2014-08-01 2015-07-24 Semiconductor element and semiconductor device
CN201510462840.4A CN105322025A (zh) 2014-08-01 2015-07-31 半导体元件以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014157588A JP2016035952A (ja) 2014-08-01 2014-08-01 半導体素子および半導体装置

Publications (1)

Publication Number Publication Date
JP2016035952A true JP2016035952A (ja) 2016-03-17

Family

ID=55180831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014157588A Pending JP2016035952A (ja) 2014-08-01 2014-08-01 半導体素子および半導体装置

Country Status (3)

Country Link
US (1) US9935093B2 (ja)
JP (1) JP2016035952A (ja)
CN (1) CN105322025A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824667B2 (ja) * 2016-08-31 2021-02-03 ラピスセミコンダクタ株式会社 半導体装置
CN109148553A (zh) * 2017-06-19 2019-01-04 彩优微电子(昆山)有限公司 具有高静电防护能力的二极管
US10446537B2 (en) * 2017-06-20 2019-10-15 Texas Instruments Incorporated Electrostatic discharge devices
US11600730B2 (en) * 2020-12-03 2023-03-07 Micross Corpus Christi Corporation Spiral transient voltage suppressor or Zener structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529636A (ja) * 1991-07-22 1993-02-05 Rohm Co Ltd Ｐｉｎダイオード
JPH05136436A (ja) * 1991-01-31 1993-06-01 Toshiba Corp 高耐圧半導体素子
JPH08181334A (ja) * 1994-09-30 1996-07-12 Texas Instr Inc <Ti> 高い逆降伏電圧を有するツェナーダイオード
JP2002050698A (ja) * 2000-08-02 2002-02-15 Nec Corp 半導体装置
JP2006024662A (ja) * 2004-07-07 2006-01-26 Nec Electronics Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP2012221976A (ja) * 2011-04-04 2012-11-12 Toyota Central R&D Labs Inc 半導体装置
US8680645B2 (en) * 2011-08-09 2014-03-25 Infineon Technologies Austria Ag Semiconductor device and a method for forming a semiconductor device
KR102242564B1 (ko) * 2014-08-29 2021-04-20 삼성전자주식회사 고-저항 영역을 갖는 반도체 소자 및 그 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136436A (ja) * 1991-01-31 1993-06-01 Toshiba Corp 高耐圧半導体素子
JPH0529636A (ja) * 1991-07-22 1993-02-05 Rohm Co Ltd Ｐｉｎダイオード
JPH08181334A (ja) * 1994-09-30 1996-07-12 Texas Instr Inc <Ti> 高い逆降伏電圧を有するツェナーダイオード
JP2002050698A (ja) * 2000-08-02 2002-02-15 Nec Corp 半導体装置
JP2006024662A (ja) * 2004-07-07 2006-01-26 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US9935093B2 (en) 2018-04-03
CN105322025A (zh) 2016-02-10
US20160035713A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
JP5371274B2 (ja) 半導体装置
JP2016035952A (ja) 半導体素子および半導体装置
JP2007220814A (ja) 半導体装置
TWI405318B (zh) 靜電放電防護裝置及其製造方法與用於靜電放電裝置之汲極
TW200814282A (en) Layout structure of electrostatic discharge protection circuit and production method thereof
KR102328064B1 (ko) 반도체 장치
US8664726B2 (en) Electrostatic discharge (ESD) protection device, method of fabricating the device, and electronic apparatus including the device
JP5359072B2 (ja) 半導体装置
JPWO2019244387A1 (ja) 半導体装置
US8866228B2 (en) Diode and electrostatic discharge protection circuit including the same
JP2005039127A (ja) ダイオード
JP2005294634A (ja) 半導体装置及びその製造方法
JP6824667B2 (ja) 半導体装置
US9324845B2 (en) ESD protection structure, integrated circuit and semiconductor device
JP7048160B2 (ja) 半導体装置
US7948032B2 (en) Power MOS transistor device and layout
JP2009038099A (ja) 半導体装置
JP4746734B2 (ja) 半導体装置
TW201535662A (zh) 半導體元件及其製造方法
JP2012028380A (ja) 半導体装置
JP2009038101A (ja) 半導体装置
JP6314295B1 (ja) 半導体デバイス及びその製造方法
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
KR20100076261A (ko) 이미지 센서의 정전기 방전 보호 소자
JP2006319073A (ja) 保護素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180731