Nothing Special   »   [go: up one dir, main page]

DE102005041283B4 - Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement - Google Patents

Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102005041283B4
DE102005041283B4 DE102005041283.1A DE102005041283A DE102005041283B4 DE 102005041283 B4 DE102005041283 B4 DE 102005041283B4 DE 102005041283 A DE102005041283 A DE 102005041283A DE 102005041283 B4 DE102005041283 B4 DE 102005041283B4
Authority
DE
Germany
Prior art keywords
test
contact
electrical
process flow
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005041283.1A
Other languages
English (en)
Other versions
DE102005041283A1 (de
Inventor
Matthias Lehr
Kai Frohberg
Holger Schuehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102005041283.1A priority Critical patent/DE102005041283B4/de
Priority to US11/419,782 priority patent/US7491555B2/en
Publication of DE102005041283A1 publication Critical patent/DE102005041283A1/de
Application granted granted Critical
Publication of DE102005041283B4 publication Critical patent/DE102005041283B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bilden mehrerer Testkontaktdurchführungen gemäß einem spezifizierten Prozessablauf in einer dielektrischen Schicht, so dass eine Verbindung jeder der Testkontaktdurchführungen zu einer Testfläche entsteht, wobei der spezifizierte Prozessablauf zu demjenigen Prozessablauf korreliert ist, der angewendet wird, um eine Kontaktdurchführung in einer dielektrischen Schicht zur Herstellung einer elektrischen Verbindung zu einem leitenden Gebiet, das in einem Halbleiterbauelement ausgebildet ist, zu bilden; Erhalten elektrischer Testdaten von der Testfläche, wobei die elektrischen Testdaten einen Messwert enthalten, der eine elektrische Eigenschaft der Testfläche ist; und Abschätzen mindestens einer Eigenschaft des spezifizierten Prozessablaufs auf der Grundlage der elektrischen Testdaten, wobei Bilden der mehreren Testkontaktdurchführungen umfasst: Ätzen durch die dielektrische Schicht in die Testfläche gemäß einem spezifizierten Ätzrezept und Bilden einer leitenden Barrierenschicht zumindest an Seitenwänden jeder der Testkontaktdurchführungen vor dem Erhalten elektrischer Testdaten.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von leitenden Zwischenebenenverbindungen und eine entsprechende Überwachung dieses Prozesses in Halbleiterbauelementen, die eine oder mehrere Metallisierungsschichten aufweisen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In einer integrierten Schaltung werden eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren und dergleichen in oder auf einem geeigneten Substrat für gewöhnlich in einer im Wesentlichen ebenen Konfiguration hergestellt. Auf Grund der großen Anzahl von Schaltungselementen und des erforderlichen Schaltungsaufbaus vieler moderner integrierter Schaltungen kann im Allgemeinen die elektrische Verbindung der einzelnen Schaltungselemente nicht in der gleichen Ebene hergestellt werden, in der die Schaltungselemente hergestellt sind, sondern derartige elektrische Verbindungen werden in einer oder mehreren zusätzlichen „Verdrahtungs”-Schichten hergestellt, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen Metallleitungen, die die elektrische Verbindung innerhalb der Ebene bereitstellen, und enthalten ferner mehrere Verbindungen zwischen den Ebenen, die auch als Kontaktdurchführungen bezeichnet werden, wobei die Metallleitungen und Kontaktdurchführungen gemeinsam als Verbindungsstruktur bezeichnet werden. In dieser Spezifizierung wird auch, sofern dies nicht anderweitig dargestellt ist, ein Kontakt, der eine Verbindung zu einem Schaltungselement oder einem Teil davon herstellt, beispielsweise einer Gateelektrode oder einem Drain- oder Sourcegebiet eines Transistors, ebenso als eine Verbindung zwischen Ebenen oder Zwischenebenenverbindung bezeichnet.
  • Auf Grund der ständigen Abnahme der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente pro vorgegebener Chipfläche, d. h. die Packungsdichte, ebenso an. Die erhöhte Packungsdichte erfordert für gewöhnlich einen noch rascheren Anstieg in der Anzahl der elektrischen Verbindungen, um die gewünschte Schaltungsfunktionalität bereitzustellen. Daher kann die Anzahl der gestapelten Metallisierungsschichten großer werden, wenn die Anzahl der Schaltungselemente pro Chipfläche ansteigt. Die Herstellung mehrerer Metallisierungsschichten beinhaltet äußerst herausfordernde Aufgaben, die es zu lösen gilt. Beispielsweise müssen mechanische, thermische und elektrische Zuverlässigkeitsaspekte von bis zu 12 gestapelten Metallisierungsschichten, die für modernste Mikroprozessoren auf Aluminiumbasis erforderlich sind, gelöst werden. Halbleiterhersteller gehen nunmehr zunehmend dazu über, das gut bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten zulässt und damit es möglich macht, die Abmessungen der Verbindungsstrukturen zu reduzieren. Beispielsweise sind Kupfer und dessen Legierungen Metalle, die im Allgemeinen als günstige Kandidaten zum Ersetzen des Aluminiums auf Grund ihrer verbesserten Eigenschaften im Hinblick auf eine höhere Widerstandsfähigkeit gegenüber Elektromigration und im Hinblick auf den deutlich geringeren elektrischen Widerstand im Vergleich zu Aluminium betrachtet werden.
  • Trotz dieser Vorteile weist Kupfer auch eine Reihe von Nachteilen hinsichtlich der Bearbeitung und Handhabung in einer Halbleiterfabrik auf. Beispielsweise kann Kupfer nicht in effizienter Weise in größeren Mengen durch gut etablierte Abscheideverfahren, etwa die chemische Dampfabscheidung (CVD) aufgebracht werden und Kupfer kann auch nicht in effizienter Weise durch typischerweise angewendete anisotrope Ätzverfahren strukturiert werden. Bei der Herstellung von Metallisierungsschichten mit Kupfer wird daher die sogenannte Damaszener-Technik vorzugsweise eingesetzt, in der eine dielektrische Schicht zunächst ganzflächig abgeschieden wird und anschließend strukturiert wird, um Gräben und Kontaktlöcher zu erhalten, die nachfolgend mit Kupfer oder Kupferlegierungen gefüllt werden. Ein weiterer wesentlicher Nachteil des Kupfers ist seine Neigung, in Siliziumdioxid und anderen dielektrischen Materialien mit kleinem ε leicht zu diffundieren.
  • Es ist daher notwendig, ein sogenanntes Barrierenmaterial in Verbindung mit einer kupferbasierten Metallisierung einzusetzen, um die Diffusion von Kupfer in das umgebende dielektrische Material deutlich zu reduzieren, da Kupfer ansonsten leicht zu sensiblen Halbleiterbereichen wandern könnte, wodurch deren Eigenschaften sich beträchtlich ändern. Das zwischen dem Kupfer und dem dielektrischen Material angeordnete Barrierenmaterial sollte jedoch zusätzlich zu der erforderlichen Barriereneigenschaft auch eine gute Haftung zu dem dielektrischen Material sowie dem Kupfer und den Kupferlegierungen aufweisen und sollte auch einen möglichst geringen elektrischen Widerstand besitzen, um nicht in unerwünschter Weise die elektrischen Eigenschaften der Verbindungsstruktur zu beeinträchtigen, da typischerweise der elektrische Widerstand des Barrierenmaterials deutlich größer ist als der elektrische Widerstand des Kupfers und vieler Kupferlegierungen. In vielen Anwendungen auf Kupferbasis können Tantal und Tantalnitrid, individuell oder in Kombination, sowie Titan und Titannitrid, individuell oder in Kombination, wirkungsvoll als Barrierenschichten eingesetzt werden. Es können jedoch auch andere Barrierenschichtschemata eingesetzt werden, sofern die erforderlichen elektrischen, diffusionsbehindernden und haftungserzeugenden Eigenschaften erreicht werden.
  • Unabhängig davon, welches Material für die Barrierenschicht verwendet wird, sind mit ständig abnehmenden Strukturgrößen Prozessingenieure mit der herausfordernden Aufgabe konfrontiert, entsprechende Öffnungen in der dielektrischen Schicht zu bilden und eine äußerst dünne Barrierenschicht in diesen Öffnungen abzuscheiden, die sehr große Aspektverhältnisse von ungefähr 5 oder höher bei einer Grabenbreite oder einem Kontaktlochdurchmesser von ungefähr 0,2 μm und sogar weniger aufweisen. Die Dicke der Barrierenschicht ist so dünn wie möglich zu wählen, um nicht in unerwünschter Weise „wertvollen” Platz der Verbindungsstruktur zu konsumieren, die mit dem wesentlich leitfähigeren Kupfer gefüllt werden soll, wobei dennoch in wirksamer Weise die Diffusion des Kupfers in das benachbarte Dielektrikum zuverlässig unterdrückt oder verhindert wird. Andererseits ist der Ätzprozess zur Herstellung der Kontaktdurchführungsöffnungen sehr kritisch, da einerseits die Öffnung zuverlässig auf dem darunter liegenden Metall oder, wenn eine Kontaktöffnung betrachtet wird, auf dem Halbleitergebiet „landen” muss, d. h. mit diesen in Kontakt sein muss, während andererseits der „Verbrauch” von Metall gering gehalten werden soll, wenn in das Metall oder das leitende Gebiet hineingeätzt wird, da sogar nach dem erneuten Auffüllen des Kontaktloches oder der Kontaktöffnung das Barrierenmaterial den Gesamtwiderstand des darunter liegenden Materials vergrößern kann. Ferner erfordert das Abscheiden des Barrierenmaterials in Kontaktlöchern mit hohem Aspektverhältnis anspruchsvolle Verfahren für die physikalischen Dampfabscheide-(PVD)Prozesse und andere Prozesse, die beim Abscheiden leitender Materialien auf einem Substrat angewendet werden, da für gewöhnlich eine erhöhte Richtungsgebundenheit der Barrierenatome und Moleküle, die abzuscheiden sind, erforderlich ist, um die Barrierenatome und Moleküle zu der Unterseite der Kontaktlöcher und insbesondere zu den unteren Seitenwandbereichen der Kontaktlöcher zu lenken, um damit in zuverlässiger Weise eine Diffusionsbarriere für Metalle, etwa Kupfer und kupferbasierte Materialien, zu schaffen. Andererseits soll die Dicke der Barrierenschicht möglichst gering gehalten werden, um nicht in unnötiger Weise den Kontaktwiderstand zwischen dem Metallgebiet oder dem leitenden Gebiet und der Kontaktdurchführung zu vergrößern.
  • Insbesondere ist für äußerst größenreduzierte Halbleiterbauelemente ein hohes Maß an Gleichförmigkeit für entsprechende Verbindungsstrukturen und Kontaktöffnungen wichtig, da eine Schwankung im Widerstand und damit in der Stromdichte zu Fluktuationen während des Betriebs des Bauelements führen kann und damit ein vorzeitiger Ausfall des Bauelements hervorgerufen werden kann.
  • Mit Bezug zu 1 werden die bei der Herstellung einer Kontaktdurchführung zu darunter liegenden Metallgebieten und anderen leitenden Gebieten beteiligten Probleme nunmehr detaillierter beschrieben.
  • In 1 umfasst eine Halbleiterstruktur 100 ein Substrat 101, das ein beliebiges geeignetes Substrat für die Herstellung von Mikrostrukturen einschließlich leitender und isolierender Bereiche repräsentieren soll, wobei mindestens einige der leitenden Bereiche zur Leitung eines Stromes durch die Halbleiterstruktur 100 verwendet werden. Beispielsweise kann das Substrat 101 mehrere Schaltungselemente einer integrierten Schaltung umfassen, deren elektrische Verbindung die Ausbildung einer oder mehrerer „Verdrahtungs”-Schichten für die Bereitstellung der spezifizierten Funktionalität der integrierten Schaltung erfordern kann. Der Einfachheit halber sind derartige Schaltungselemente, etwa Transistoren, Kondensatoren und dergleichen nicht gezeigt. Über dem Substrat 101 ist ein leitendes Gebiet 102 ausgebildet, etwa ein Kontaktgebiet eines Transistors, eines Kondensators, und dergleichen, so dass das leitende Gebiet 102 ein stark dotiertes Halbleitergebiet, ein Halbleitergebiet mit einem Metallsilizid und dergleichen repräsentieren kann. In anderen Fällen kann das leitende Gebiet 102 eine Metallleitung oder ein anderes Metallgebiet gemäß den spezifizierten Entwurfskriterien repräsentieren. Wie beispielsweise zuvor dargelegt ist, werden in äußerst größenreduzierten integrierten Schaltungen häufig Kupfer oder auf Kupfer basierende Metalle für die Herstellung äußerst leitfähiger Metallgebiete verwendet.
  • Eine dielektrische Schicht 103 mit einem beliebigen geeigneten Material oder einer Materialzusammensetzung, etwa Siliziumdioxid, Siliziumnitrid, dielektrische Materialien mit kleinem ε und dergleichen ist über dem Metallgebiet 102 gebildet, wobei typischerweise eine Ätzstoppschicht 106 zwischen dem Metallgebiet 102 und der dielektrischen Schicht 103 vorgesehen ist. Die Ätzstoppschicht 106 kann aus einem beliebigen geeigneten Material aufgebaut sein, das eine hohe Ätzselektivität in Bezug auf das Material der dielektrischen Schicht 103 aufweist, um damit eine effiziente Steuerung eines Ätzprozesses durch die dielektrische Schicht 103 hindurch zu ermöglichen. Beispielsweise können Siliziumnitrid, Siliziumkarbid, stickstoffangereichtes Siliziumkarbid, Siliziumdioxid und dergleichen geeignete Materialien für die Ätzstoppschicht 106 sein. Ferner ist eine erste Kontaktdurchführung 110a an der linken Seite der Halbleiterstruktur ausgebildet, wobei die Kontaktdurchführung 110a mit einem äußerst leitfähigen Material, etwa Metall oder Metallverbindungen und dergleichen gefüllt ist. Typischerweise ist eine leitende Barrierenschicht 111a an Seitenwänden und typischerweise an der Unterseite der Kontaktdurchführung 110a ausgebildet, um damit eine effiziente Diffusionsbarriere bereitzustellen und um auch die mechanische Integrität der Kontaktdurchführung 110a zu verbessern. Die Kontaktdurchführung 110a kann gemäß einer spezifizierten Fertigungssequenz hergestellt werden, wodurch die Kontaktdurchführung 110a so gebildet ist, dass diese sich um eine gewisse Strecke 112a in das leitende Gebiet 102 erstreckt. Auf der rechten Seite der Halbleiterstruktur 100 ist eine zweite Kontaktdurchführung 110b gezeigt, die im Wesentlichen die gleichen Eigenschaften wie die Kontaktdurchführung aufweisen kann, die jedoch eine Kontaktdurchführung repräsentiert, die in einem sehr unterschiedlichen Bauteilgebiet ausgebildet sein kann oder die eine Kontaktdurchführung repräsentieren kann, die in einem anderen Substrat gemäß im Wesentlichen der gleichen Fertigungssequenz hergestellt ist, wobei jedoch geringfügige Abweichungen, etwa eine Abweichung einer Prozessanlage, und dergleichen, zu einer geringfügig unterschiedlichen Konfiguration der Kontaktdurchführung 110b führen kann. Beispielsweise kann die Barrierenschicht 111b eine unterschiedliche Dicke und/oder die Kontaktdurchführung 110b kann sich gemäß einer anderen Strecke 112b in das leitende Gebiet 102 erstrecken, wodurch das Gesamtverhalten des Halbleiterbauelements 100 merklich beeinflusst wird, da das elektrische Gesamtverhalten des leitenden Gebiets 102 sowie der Kontaktdurchführungen 110a, 110b von der schließlich erhaltenen Konfiguration abhängen kann. Wenn beispielsweise, wie zuvor erläutert ist, ein äußerst leitendes Material, etwa Kupfer oder eine Kupferlegierung in den Kontaktdurchführungen 110a, 110b und in dem leitenden Gebiet 102 verwendet wird, während ein deutlich weniger leitendes Material für die Barrierenschicht 111a, 111b verwendet ist, kann auch der resultierende elektrische Widerstand des leitenden Gebiets 102 und damit auch das Verhalten der Kontaktdurchführungen 110a, 110b entsprechend der Größe der Strecken 112b, 112a variieren. Daher ist es insbesondere in äußert größenreduzierten Halbleiterbauelementen wichtig, den Fertigungsprozess für die Kontaktdurchführungen 110a, 110b genau zu überwachen und zu steuern.
  • Während der Herstellung der Kontaktdurchführungen 110a, 110b wird ein anisotroper Ätzprozess auf der Grundlage eines spezifizierten Ätzrezepts ausgeführt, das von der Materialzusammensetzung der dielektrischen Schicht 103 und anderen Bauteil- und Prozesserfordernissen abhängt. Auf der Grundlage einer zuvor hergestellten Lackmaske oder Hartmaske wird der anisotrope Ätzprozess dann ausgeführt, wobei abhängig von der Fertigungssequenz Kontaktlöcher von unterschiedlicher Tiefe oder im Wesentlichen mit der gleichen Tiefe, wie dies in 1 gezeigt ist, herzustellen sind. Dazu muss die anisotrope Ätzfront zuverlässig in und auf der Ätzstoppschicht 106 angehalten werden, um Schwankungen über das Substrat hinweg für unterschiedliche Sollätztiefen oder Schwankungen von Substrat zu Substrat zu kompensieren. In einem nachfolgenden Ätzprozess wird dann die Ätzstoppschicht 106 geöffnet, wobei eine zuverlässige Verbindung von der Kontaktdurchführungsöffnung in das leitende Gebiet 102 erforderlich ist. Abhängig von der Gleichförmigkeit des vorhergehenden Ätzprozesses, der Selektivität der Schicht 106, der Gleichförmigkeit des nachfolgenden Ätzprozesses zum Öffnen der Schicht 106 und anderer Prozessungleichförmigkeiten kann das Ausmaß des Ätzens in das leitende Gebiet 102 und somit die schließlich erhaltene Strecke 112a, 112b variieren, wodurch zu den oben erläuterten Ungleichförmigkeiten des elektrischen Verhaltens des Bauelements 100 beigetragen wird. Nach der Herstellung der Kontaktdurchführungsöffnungen in der dielektrischen Schicht 103, der Ätzstoppschicht 106 und dem leitenden Gebiet 102 wird die leitende Barrierenschicht 111a, 111b, die aus einem oder mehreren Materialien aufgebaut sein kann, durch eine Sputterabscheidung, CVD (chemische Dampfabscheidung) und dergleichen hergestellt, wobei typischerweise ein hoher Aufwand betrieben wird, um eine sehr dünne Schicht herzustellen, die jedoch zuverlässig zumindest die Seitenwände der Kontaktdurchführungsöffnungen bis hinab zu der Unterseite bedeckt, die selbst nicht notwendigerweise durch die entsprechende Barrierenschicht bedeckt sein muss. Somit kann in Verbindung mit einer variierenden Strecke 112a, 112b eine Schwankung des Fertigungsprozesses für die Barrierenschicht 111a, 111b ebenso das schließlich erreichte Verhalten des Bauelements 100 beeinflussen.
  • Daher wird in konventionellen Überwachungsprozessen insbesondere die Strecke 112a, 112b unter Anwendung von SEM-(Rasterelektronenmikroskopie-) und/oder TEM-(Transmissionselektronenmikroskopie-)Bildern von Querschnitten bestimmt, die jedoch ein hohes Maß an Aufwand bei der Präparierung geeigneter Proben erfordern. Ferner ist dies keine zerstörungsfreie Messtechnik und liefert dadurch eine geringe statistische Signifikanz, wodurch die Zuverlässigkeit des Messergebnisses beeinträchtigt sein kann. Ferner ist das gesamte Messverfahren, einschließlich der Herstellung von Proben sehr langsam und kann damit deutlich die Fähigkeit beschränken, eine effiziente Prozesssteuerung zu etablieren.
  • Die WO 2003/067 653 A2 , US 5 900 645 A , US 6 087 189 A , US 2005/0 183 282 A1 , JP H09-321 113 A und US 4 725 773 A offenbaren verschiedene Kontaktteststrukturen.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung eine verbesserte Überwachungstechnik bereitzustellen, die es ermöglicht, ein oder mehrere der zuvor erkannten Probleme zu vermeiden oder deren Auswirkungen zumindest zu reduzieren.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Überwachen und, in anschaulichen Ausführungsformen, das Steuern eines Prozessablaufs zur Herstellung von Kontaktdurchführungen oder Kontakten in einem Halbleiterbauelement in äußerst effizienter und zerstörungsfreier Weise ermöglicht, wobei elektrische Messdaten erhalten werden, die dann bewertet werden können, um eine quantitative Bewertung eines oder mehrerer beteiligter Prozessparameter zu ermöglichen.
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren nach Anspruch 1 und die Vorrichtung nach Anspruch 13 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1 schematisch eine Querschnittsansicht eines Halbleiterbauelements mit darin ausgebildeten leitenden Kontaktdurchführungen zeigt, deren Eigenschaften in konventioneller Weise durch Elektromikroskopieverfahren überwacht werden;
  • 2a bis 2e schematisch Querschnittsansichten (2a, 2d) und Draufsichten (2b, 2c und 2e) geeignet gestalteter Halbleiterstrukturen mit Kontaktdurchführungen und Öffnungen zeigen, die das Überwachen und Bewerten einer Fertigungssequenz zur Herstellung einer Kontaktdurchführung auf der Grundlage von elektrischen Messergebnissen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung ermöglichen;
  • 2f schematisch eine Querschnittsansicht einer Halbleiterstruktur zeigt, die eine erste Teststruktur zum Abschätzen der Qualität der damit verknüpften Fertigungssequenz enthält, wobei die Teststruktur mit einer externen Messeinrichtung gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung verbunden ist;
  • 2g schematisch eine Querschnittsansicht einer Halbleiterstruktur zeigt, die mehrere gestapelte Teststrukturen aufweist, die die Bewertung entsprechender Fertigungssequenzen für unterschiedliche Bauteilebenen auf der Grundlage elektrischer Messungen gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung ermöglichen; und
  • 3 ein Flussdiagramm zeigt, das eine Sequenz zum Überwachen und/oder Steuern des Fertigungsprozesses auf der Grundlage elektrischer Messungen gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Im Allgemeinen stellt die vorliegende Erfindung eine Technik bereit, die die Bewertung eines oder mehrerer Fertigungsprozesse während der Herstellung leitender Kontaktdurchführungen ermöglicht, die eine Verbindung zu einem darunter liegenden leitenden Gebiet herstellen, etwa einem Metallgebiet, einem Kontaktbereich eines Schaltungselements und dergleichen. Im Gegensatz zu konventionellen Prozessüberwachungsverfahren beinhaltet die vorliegende Erfindung die Herstellung speziell gestalteter Schichtstrukturen oder geeigneter Öffnungen, die gemäß dem spezifizierten Prozessablauf, der zu bewerten ist, gebildet werden, wobei der Einfluss der einen oder der mehreren Testöffnungen oder Kontaktdurchführungen auf die elektrischen Eigenschaften einer geeignet gestalteten tieferliegenden Testfläche, die aus einem leitenden Material hergestellt ist, bestimmt wird. Auf diese Weise wird in einigen anschaulichen Ausführungsformen ein Ätzprozess zur Herstellung tatsächlicher Kontaktdurchführungen in einem Produktbauelement auf der Basis einer Variation elektrischer Eigenschaften der Testfläche, in die die Testöffnungen gemäß dem spezifizierten Prozessablauf geätzt werden, abgeschätzt, wobei die quantitative Abschätzung der Ätztiefe oder der Aussparung innerhalb der Testfläche ermöglicht wird. Da entsprechende elektrische Messdaten in zeitlich effizienter Weise mit hoher statistischer Signifikanz in Abhängigkeit der Anzahl der in einem Testsubstrat oder einem Produktsubstrat vorgesehenen Teststrukturen ermittelt werden können, können ein oder mehrere Prozessparameter des spezifizierten Prozessablaufs überwacht und, in einigen anschaulichen Ausführungsformen, auf der Grundlage der elektrischen Testdaten gesteuert werden. Abhängig von der Teststrategie können die elektrischen Testdaten in einer „aufgelösten” Weise in Bezug auf die beteiligte Fertigungssequenz gewonnen werden, wenn beispielsweise entsprechende Halbleiterstrukturen auf speziellen Testsubstraten bereitgestellt werden, um damit die Messung elektrischer Eigenschaften der entsprechenden Testflächen zu einem beliebigen gewünschten Zeitpunkt der Fertigungssequenz zu ermöglichen, oder wenn die Strukturen auf Produktsubstraten ausgebildet und so gestaltet sind, dass ein Zugriff auf die Testflächen in Zwischenphasen des Fertigungsprozessablaufs möglich ist. Somit können gewisse Prozesse und Prozessparameter im Wesentlichen individuell überwacht werden, wodurch ein hohes Maß an Überwachungsabdeckung und Steuerung des entsprechendes Prozesses oder Prozessparameter ermöglicht wird. Andererseits können geeignet gestaltete Teststrukturen in die Produktsubstrate integriert werden, wobei auf Grund der Prozesserfordernisse ein Zugriff für externe Messeinrichtungen gegebenenfalls nur zu gewissen Zeitpunkten während der mehreren zugeordneten Fertigungsprozesse möglich sein kann, wobei jedoch ein hohes Maß an Authentizität der gewonnenen elektrischen Testdaten in Bezug auf tatsächliche Produktbauelemente sichergestellt ist. Ferner kann in diesem Falle eine Vielzahl von Teststrukturen auf einem oder mehreren Produktsubstraten vorgesehen werden, wodurch auch die Möglichkeit geschaffen wird, die Gleichförmigkeit über ein Substrat hinweg der Fertigungssequenz zur Herstellung von Kontaktdurchführungen und Kontakten in Halbleiterbauelementen in effizienter Weise zu überwachen und/oder zu steuern.
  • Mit Bezug zu den 2a bis 2g und 3 werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2a zeigt schematisch eine Halbleiterstruktur 200, die so entworfen ist, dass elektrische Testdaten hinsichtlich des Fertigungsprozesses von Kontaktdurchführungen oder Kontakten, die in einer dielektrischen Schicht gemäß einem spezifizierten Prozessablauf hergestellt sind, gewonnen werden können. In dieser Hinsicht ist ein Prozessablauf als eine Sequenz aus Fertigungsprozessen zur Herstellung spezieller Mikrostrukturen, etwa integrierter Schaltungen, gemäß vordefinierten Entwurfsregeln zu verstehen, wobei die tatsächlichen Eigenschaften, Abmessungen und das Verhalten der Bauelemente von der Gleichförmigkeit der einzelnen Fertigungsprozesse abhängen. Typischerweise sind sogenannte Prozessrezepte für jeden der spezifizierten Fertigungsprozesse verfügbar, die die Prozessparameter des entsprechenden Fertigungsprozesses definieren, um einen Prozessausgang gemäß den vordefinierten Sollwerten zu erhalten. Auf Grund vorhersagbarer und nicht vorhersagbarer Ereignisse und Einflüsse kann jedoch der Prozessausgang selbst für im Wesentlichen das gleiche Prozessrezept variieren. Ferner kann es erforderlich sein, neue Prozessrezepte zu erstellen, um damit den Änderungen im Bauteilentwurf und dergleichen Rechnung zu tragen, so dass es wichtig sein kann, den Einfluss eines oder mehrere Prozessparameter auf den Prozessausgang abzuschätzen. Wie zuvor dargelegt ist, ist ein wichtiger Prozess während der Herstellung von Kontaktdurchführungen und Kontakten der Ätzprozess zur Herstellung einer Kontaktdurchführungsöffnung durch eine dielektrische Schicht, eine Ätzstoppschicht und in ein darunter liegendes leitendes Gebiet, da die Zuverlässigkeit der Kontaktdurchführungen und Kontakte sowie des leitenden Gebiets deutlich von der schließlich erreichten Ätztiefe abhängen kann. Ein weiterer wichtiger Fertigungsprozess ist die Bedeckung zumindest von Seitenwänden der entsprechenden Kontaktdurchführungsöffnungen und Kontaktöffnungen mittels eines Barrierenmaterials, wie es typischerweise bei der Herstellung von Kontaktdurchführungen in kupferbasierten Metallisierungsschichten angetroffen wird, wobei die zuverlässige Abdeckung und die Dicke der Barrierenschicht deutlich das Gesamtverhalten der entsprechenden Kontaktdurchführungen bestimmen. Da die Barrierenschicht in kupferbasierten Kontaktdurchführungen typischerweise ein deutlich reduziertes Leitverhalten im Vergleich zu Kupfer oder Kupferlegierungen aufweist, kann eine variierende Barrierenschichtdicke insbesondere im unteren Bereich der Kontaktdurchführung in effizienter Weise durch eine elektrische Messung erfasst werden, wie dies nachfolgend erläutert ist.
  • Die Halbleiterstruktur 200 umfasst ein Substrat 201, das in anschaulichen Ausführungsformen ein spezielles Testsubstrat repräsentieren kann, das zusammen mit Produktsubstraten gemäß einem spezifizierten Prozessablauf bearbeitet wird. In anderen Ausführungsformen kann das Substrat 201 ein Produktsubstrat präsentieren, das darauf auf speziellen Bauteilbereichen (nicht gezeigt) ausgebildet Mikrostrukturelemente und Schaltungselemente, etwa Transistoren, Kondensatoren und dergleichen, aufweist. In vielen Fällen repräsentiert das Substrat 201 ein geeignetes Substrat zur Ausbildung darauf und darin von Halbleiterbauelementen gemäß spezifizierter Entwurfsregeln, in denen das Herstellen von Kontaktdurchführungen und Kontakten erforderlich ist. Die Halbleiterstruktur 200 kann ferner eine leitende Testfläche 240 aufweisen, die über dem Substrat 201 auf einem zugeordneten Substratgebiet hergestellt ist. Die Testfläche 240 kann in speziellen Ausführungsformen aus im Wesentlichen dem gleichen Material aufgebaut sein, für das eine elektrische Verbindung mittels einer Kontaktdurchführung oder einem Kontakt in eigentlichen funktionellen Halbleiterbauelementen herzustellen ist. Beispielsweise kann die Testfläche 240 in Form eines leitenden Metallgebiets mit Aluminium, Kupfer, Kupferlegierungen und dergleichen vorgesehen werden, wie es auch in entsprechenden Halbleiterbauelementen, etwa Metallleitungen in einer Metallisierungsschicht, und dergleichen angetroffen wird. In anderen Beispielen kann die Testfläche 240 ein stark dotiertes Halbleitergebiet möglicherweise in Verbindung mit einer Metall-Halbleiter-Verbindung, die darin, zumindest teilweise, ausgebildet ist, repräsentieren, wie dies typischerweise in Halbleiterbauelementen auf Siliziumbasis angetroffen wird, in denen die Leitfähigkeit hoch dotierter Siliziumgebiete häufig durch Ausbilden eines Metallsilizids zumindest in einem Bereich des entsprechenden Halbleitergebiets verbessert wird. Die Testfläche 240 kann Entwurfsabmessungen aufweisen, die so gewählt sind, dass Testöffnungen in einer gewünschten Anzahl und Form in die Testfläche 240 geätzt werden können, wobei das Gesamtvolumen der Testfläche 240 deutlich mit der Ätztiefe der entsprechenden Testöffnung, die in die Testfläche 240 geätzt werden, variieren kann. Ferner kann die Testfläche 240 so gestaltet sein, dass ein Kontakt zu einer peripheren Messeinrichtung hergestellt werden kann, wobei eine derartige elektrische Verbindung zu peripheren Einrichtungen durch entsprechende Kontaktflächen (in 2a nicht gezeigt) hergestellt werden kann, die nicht notwendigerweise in der gleichen Ebene wie die Testfläche 240 vorgesehen sein können. Ferner ist die Testfläche 240 in anschaulichen Ausführungsformen nicht elektrisch mit anderen Schaltungselementen verbunden, die in dem Substrat 201 enthalten sein können, wie dies zuvor erläutert ist. Somit kann die Testfläche 240 durch eine dielektrische Schicht 205 begrenzt sein, die aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein kann. Beispielsweise kann die Testfläche 240 in Verbindung mit der dielektrischen Schicht 205 aus den gleichen Materialien hergestellt sein, wie sie auch in tatsächlichen Produktbauelementen, etwa der Metallisierungsschicht einer integrierten Schaltung und dergleichen, verwendet sind. Zum Beispiel kann die dielektrische Schicht 205 aus Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, einem dielektrischen Material mit kleinem ε, etwa SiCOH, dielektrischen Polymermaterialien mit kleinem ε, und dergleichen aufgebaut sein.
  • Über der dielektrischen Schicht 205 und der Testfläche 240 ist eine zweite dielektrische Schicht 203 gebildet, die aus Materialien aufgebaut ist, die jenen Materialien entsprechen, die für die Herstellung eigentlicher Halbleiterbauelemente verwendet werden. D. h., die dielektrische Schicht 203 kann ein dielektrisches Zwischenschichtmaterial, wie es für die Isolierung von Schaltungselementen, etwa Transistoren, Kondensatoren und dergleichen, verwendet wird, repräsentieren, wobei das dielektrische Zwischenschichtmaterial häufig in Form von Siliziumdioxid vorgesehen wird, das gemäß einem spezifizierten Abscheiderezept hergestellt wird. In anderen Fällen kann die dielektrische Schicht 203 das dielektrische Material einer Metallisierungsschicht einer speziellen Halbleiterbauelementgattung repräsentieren. Somit kann in äußerst modernen integrierten Schaltungen die dielektrische Schicht 203 das dielektrische Material repräsentieren, das in einer kupferbasierten Metallisierungsschicht verwendet wird, und kann somit einen hohen Anteil an dielektrischem Material mit einer geringen Permittivität aufweisen. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die dielektrische Schicht 203 eine beliebige geeignete Materialzusammensetzung, Dicke und andere Eigenschaften aufweisen kann, sofern die Schicht 203 in einigen Ausführungsformen einer dielektrischen Schicht entspricht, wie sie in tatsächlichen Produktbauelementen verwendet ist. In anderen anschaulichen Ausführungsformen kann die Schicht 203 eine Metallisierungsschicht für tatsächliche Halbleiterbauelemente repräsentieren, die in anderen Substratbereichen des Substrats 201 ausgebildet sind, und die Herstellung von Kontaktdurchführungen durch die Schicht 203 erfordern. Die dielektrische Schicht 203 kann typischerweise von der Schicht 205 und der Testfläche 240 durch eine Ätzstoppschicht 206 getrennt sein, die aus Siliziumnitrid, Siliziumoxynitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid oder einem anderen geeigneten dielektrische Material aufgebaut sein kann, das eine hohe Ätzselektivität in Bezug auf das Material der Schicht 203 aufweist. Ähnlich wie zuvor für die dielektrische Schicht 203 erläutert ist, kann die Ätzstoppschicht 206 die gleichen Eigenschaften wie eine entsprechende Ätzstoppschicht, die in tatsächlichen Halbleiterbauelementen ausgebildet ist, aufweisen, wenn das Substrat 201 ein entsprechendes Testsubstrat repräsentiert, das nicht notwendigerweise darauf ausgebildete Schaltungselemente aufweist.
  • Mindestens eine Testöffnung ist in den Schichten 203, 206 und teilweise in der leitenden Testfläche 240 gebildet, wobei in einigen anschaulichen Ausführungsformen zumindest mehrere Testöffnungen oder Testkontaktdurchführungen 230a, ..., 230d vorgesehen sind, wobei in einigen Ausführungsformen die Kontaktdurchführungen 230a, ..., 230d im Wesentlichen die gleichen Entwurfsabmessungen wie entsprechende Kontaktdurchführungen oder Kontakte aufweisen, die in tatsächlichen Halbleiterbauelementen herzustellen sind. In anderen Ausführungsformen kann sich die Abmessung der mindestens einen Testkontaktdurchführung 230a, ..., 230d von den entsprechenden Entwurfsabmessungen tatsächlicher Bauteilkontaktdurchführungen und Öffnungen unterscheiden, wobei eine geeignete Zuordnung zwischen der einen oder den mehreren Testkontaktdurchführungen 230a, ..., 230d und den tatsächlichen Kontaktdurchführungen und Öffnungen erstellt werden kann. Die eine oder die mehreren Testkontaktdurchführungen 230a, ..., 230d können in dieser Fertigungsphase eine leitende Barrierenschicht 211 und ein leitendes Material aufweisen, wobei in Ausführungsformen, in denen auch Produktbauelemente gemeinsam in und auf dem Substrat 201 hergestellt werden, die Materialzusammensetzung und die Prozesse zur Herstellung der Produktbauelemente im Hinblick auf die Barrierenschicht 211 und das Füllmaterial 213 im Wesentlichen identisch sein können, mit Ausnahme möglicher Ungleichförmigkeiten über das Substrat hinweg. Beispielsweise kann für eine kupferbasierte Metallisierungsschicht die Barrierenschicht 211 aus Tantal, Tantalnitrid, Titan, Titannitrid oder beliebigen Kombinationen davon oder anderen geeigneten leitenden Barrierenmaterialien, die für die erforderlichen Diffusionsblockierwirkungen und mechanischen Eigenschaften sorgen, aufgebaut sein. In ähnlicher Weise kann das leitende Material 213 Kupfer oder eine Kupferlegierung aufweisen. In anderen Fällen kann das Material 213 ein Kontaktmaterial, etwa Wolfram, Wolframsilizid, Wolframnitrid, und dergleichen repräsentieren, wie es typischerweise zur Herstellung von Kontakten für Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen eingesetzt wird.
  • Die Halbleiterstruktur 200, wie sie in 2a gezeigt ist, kann gemäß einem spezifizierten Prozessablauf hergestellt werden, wobei vor dem spezifizierten Prozessablauf Schaltungselemente bei Bedarf in auf und auf dem Substrat 201 gebildet werden können. Danach wird die Testfläche 240 und die dielektrische Schicht 205 gemäß dem spezifizierten Prozessablauf gebildet, wobei abhängig davon, ob das Substrat 201 ein spezielles Testsubstrat ist oder auch Produktbauelemente umfasst, die Fertigungssequenz für die dielektrische Schicht 205 und die Testfläche 240 in spezieller Weise gestaltet sein kann oder die Fertigungssequenz für die entsprechenden Produktbauelemente repräsentieren kann. Wenn z. B. Produktbauelemente gleichzeitig auf spezifizierten Substratbereichen des Substrats 201 hergestellt werden, kann die Testfläche 240 ein stark dotiertes Halbleitergebiet repräsentieren, das möglicherweise ein Metallsilizid aufweist, und die dielektrische Schicht 205 kann ein erstes dielektrisches Zwischenschichtmaterial repräsentieren, das zum Einbetten von Schaltungselementen in anderen Substratbereichen verwendet wird. Entsprechende Prozesse zur Herstellung dotierter Halbleitergebiete, etwa dotierter Polysiliziumleitungen und Gebiete, und die nachfolgende Ausbildung eines dielektrischen Materials sind gut etabliert und sollen hierin nicht beschrieben werden. In anderen Fällen können die dielektrische Schicht 205 und die Testfläche 240 als ein Teil einer Metallisierungsschicht, etwa einer kupferbasierten Metallisierungsschicht, auf der Grundlage gut etablierter Prozessrezepte hergestellt werden. Danach kann die Ätzstoppschicht 206 auf der Grundlage gut etablierter plasmaunterstützter CVD-Verfahren gemäß dem spezifizierten Prozessablauf gebildet werden, dessen Eigenschaften mittels der Halbleiterstruktur 200 zu bewerten sind. Als nächstes wird die dielektrische Schicht 203 gemäß dem spezifizierten Prozessablauf hergestellt, der beispielsweise CVD-Verfahren, Aufschleudertechniken und dergleichen beinhalten kann. Nachfolgend wird eine geeignet gestaltete Lackmaske (nicht gezeigt) über der Schicht 203 gemäß dem spezifizierten Prozessablauf hergestellt, wobei, wie zuvor erläutert ist, die Abmessungen der einen oder der mehreren Testkontaktdurchführungen 230a, ..., 230d so gewählt werden können, dass diese im Wesentlichen tatsächlichen Halbleiterbauelementen entsprechen oder sich von diesen unterscheiden, abhängig von den Prozesserfordernissen. Ferner kann die Anordnung der einen oder der mehreren Testkontaktdurchführungen 230a, ..., 230d so gewählt werden, dass eine effiziente Bewertung zumindest einer elektrischen Eigenschaft der Testfläche 240 in einem nachfolgenden Messprozess ermöglicht wird. Einige beispielhafte Anordnungen für die eine oder die mehreren Kontaktdurchführungen 230a, ..., 230d sind nachfolgend mit Bezug zu den 2b bis 2e beschrieben. Anschließend wird auf der Grundlage der geeignet gestalteten Lackmaske (nicht gezeigt) ein anisotroper Ätzprozess gemäß dem spezifizierten Prozessablauf ausgeführt, der in und auf der Ätzstoppschicht 206 gestoppt wird. Danach können weitere Ätzprozesse ausgeführt werden, um durch die Ätzstoppschicht 206 und in die Testfläche 240 gemäß dem spezifizierten Prozessablauf zu ätzen, d. h., die Ätzprozesse können auf der Grundlage eines vordefinierten Ätzrezeptes ausgeführt werden, dessen Auswirkung in Bezug auf zumindest die Eindringtiefe 212 in die Testfläche 240 mittels der Halbleiterstruktur 200 bewertet wird.
  • In einigen Ausführungsformen kann der spezifizierte Prozessablauf in dieser Fertigungsphase verwendet werden und die Halbleiterstruktur 200 kann einem elektrischen Messverfahren unterzogen werden, um damit zumindest eine elektrische Eigenschaft der Testfläche 240 abzuschätzen, etwa den Schichtwiderstand oder einen anderen geeigneten elektrischen Parameter, der es ermöglicht, die Gesamtleitfähigkeit der Testfläche 240 zu bestimmen oder zu bewerten. In dieser Fertigungsphase ist die Halbleiterstruktur 200 äußerst sensitiv für die Eigenschaften der Ätzprozesse des spezifizierten Prozessablaufs, da die Eindringtiefe 212 wesentlich die Leitfähigkeit oder den Schichtwiderstand der Testfläche 240 auf Grund des Anteils an leitendem Material, der von dem vorhergehenden Ätzprozess entfernt wurde, merklich beeinflusst. Somit kann durch Ausführen gut etablierter Messverfahren zum Bestimmen des Schichtwiderstands oder der Leitfähigkeit der Testfläche 240 ein quantitatives Maß für die Größe der Vertiefung 212 ermittelt werden. Zu diesem Zweck kann die Testfläche 240 mittels beispielsweise geeigneter Kontaktflächen (in 2a nicht gezeigt), die in der dielektrischen Schicht 205 ausgebildet sein können, und die mittels entsprechender Öffnungen in der Schicht 203 kontaktiert werden können, die gleichzeitig mit der einen oder der mehreren Testkontaktdurchführungen 230a, ..., 230d gebildet worden sein können, kontaktiert. Beispielsweise kann die Größe der Spannung, die zum Treiben eines vordefinierten Stromes durch die Testfläche 240 erforderlich ist, oder der Strom, der durch Anlegen einer spezifizierten Spannung an die Testfläche 240 erhalten wird, als ein Maß der Vertiefung oder der Eindringtiefe 212 bestimmt werden.
  • In anderen Ausführungsformen wird der Fertigungsprozess für ein Messverfahren in dieser Stufe nicht unterbrochen und wird fortgesetzt gemäß dem spezifizierten Prozessablauf, indem die leitende Barrierenschicht 211 gebildet und nachfolgend das leitende Material 213 gemäß dem spezifizierten Prozessablauf aufgefüllt wird. Wie zuvor erläutert ist, kann die Herstellung der Barrierenschicht 211 äußerst komplexe Abscheideprozesse, etwa Sputter-Abscheidung, CVD, stromlose Abscheidung, ALD (Atomlagenabscheidung) und dergleichen umfassen, wobei die schließlich erhaltene Dicke und die Bedeckung der Schicht 211, insbesondere in den unteren Bereich der Kontaktdurchführungen 230a, ..., 230d ebenso deutlich das Gesamtverhalten der Kontaktdurchführungen 230a, ..., 230d beeinflussen kann. Da die Barrierenschicht 211 typischerweise einen deutlich höheren Widerstand im Vergleich zu vielen leitenden Materialien aufweist, die in leitenden Gebieten verwendet sind, etwa Metallleitungen, Metallisierungsschichten in tatsächlichen Bauelementen und somit in der Testfläche 240, wird eine reduzierte Leitfähigkeit der Testfläche 240 hervorgerufen, obwohl die eine oder die mehreren Testkontaktdurchführungen 230a, ..., 230d im Wesentlichen elektrisch leitend sind. Da die Größe des Einflusses auf die Gesamtleitfähigkeit der Testfläche 240 nunmehr auch von den Eigenschaften der Barrierenschicht 211 abhängt, d. h. von der Schichtdicke für eine vorgegebene Materialzusammensetzung, kann die Bewertung der elektrischen Eigenschaften der Testfläche 240 auch die Bewertung des kombinierten spezifizierten Prozessablaufs einschließlich des Abscheideprozesses für die Barrierenschicht 211 ermöglichen. Folglich können ähnliche Testverfahren ausgeführt werden, wie sie zuvor für das Ermitteln elektrischer Testdaten beschrieben sind, die beispielsweise die Leitfähigkeit der Testfläche 240 repräsentieren. In einigen Ausführungsformen können während der Herstellung der einen oder der mehreren Testkontaktdurchführungen 230a, ..., 230d entsprechende Kontaktbereiche (in 2a) für die Testfläche 240 gleichzeitig hergestellt werden, die dann vorteilhafterweise für das Kontaktieren der Testfläche 240 mittels externer Messsonden verwendet werden können.
  • In einigen Ausführungsformen kann die zuvor beschriebene Messprozedur, d. h. die Messungen mindestes einer elektrischen Eigenschaft der Testfläche 240, ohne im Wesentlichen die eine oder die mehreren Testkontaktdurchführungen 230a, ..., 230d aufzufüllen, zuerst ausgeführt und nachfolgend kann der spezifizierte Prozessablauf für die Herstellung der Kontaktdurchführungen 230a, ..., 230d fortgesetzt werden, wobei nachfolgend ein ähnlicher Testdurchlauf ausgeführt werden kann, um damit elektrische Testdaten zu erzeugen, die im Wesentlichen dem Ätzprozess und damit der Vertiefung 212 entsprechen, und um elektrische Testdaten zu erzeugen, die im Wesentlichen den Eigenschaften der Barrierenschicht 211 entsprechen. Unterschiede der elektrischen Testdaten, die von einer unterschiedlichen Kontaktprozedur für die erste Messung ohne Füllung von Metall in die Kontaktdurchführungen 230a, ..., 230d und entsprechende Öffnungen zum Kontaktieren der Fläche 240 und für die zweite Messung, die auf der Grundlage der metallgefüllten Kontaktdurchführungen und der entsprechenden Kontaktbereiche der Fläche 240 herrühren, können leicht erkannt und kompensiert werden. Eine Möglichkeit in dieser Hinsicht besteht darin, eine dritte Messung nach dem Abscheiden der Barrierenschicht 211 auszuführen, um damit den Einfluss der Barrierenschicht 211 auf die elektrischen Testsonden zu erkennen, wobei angenommen werden kann, das der elektrische Widerstand, der von dem leitenden Füllmaterial 213 hervorgerufen wird, im Vergleich zu dem Widerstand der Barrierenschicht 211 vernachlässigbar ist. Beispielsweise kann angenommen werden, dass die Kontaktdurchführungen 230a und 230d als „Kontakt”-Öffnungen für elektrisches Kontaktieren der Testfläche 240 mittels geeigneter gestalteter Messsonden verwendet werden, wobei ferner angenommen wird, dass die Kontaktdurchführungen 230a und 230d entsprechend dimensionierte Öffnungen für das Einführen einer entsprechenden Sonde repräsentieren. Nach dem Bestimmen der Leitfähigkeit der Testfläche 240 nach Ende des Ätzprozesses wird eine weitere Messung nach dem Abscheiden der Barrierenschicht 211 durchgeführt, wodurch der Unterschied erkannt wird, der durch den Kontaktwiderstand der entsprechenden Sonde zu der Testfläche 240 hervorgerufen wird, da die Gesamtleitfähigkeit der Fläche 240 im Wesentlichen nicht durch die Barrierenschicht 211 beeinflusst ist. Danach kann die Messung nach dem Auffüllen des gut leitenden Materials 213, das nicht wesentlich den Kontaktwiderstand der Sonde beeinflusst, die nunmehr direkt mit dem Material 213 und der Testfläche 240 in Kontakt ist, ausgeführt werden, wodurch die Bewertung des Einflusses der Barrierenschicht 211 der verbleibenden Testkontaktdurchführungen 230b, ..., 230c auf die Gesamtleitfähigkeit der Fläche 240 ermöglicht wird. Auf diese Weise können elektrische Testdaten erzeugt werden, die eine quantitative Abschätzung individueller Prozesse oder Prozessparameter des spezifizierten Prozessablaufs zur Herstellung der einen oder der mehreren Testkontaktdurchführungen 230a, ..., 230d liefern.
  • 2b zeigt schematisch eine Draufsicht der Halbleiterstruktur 200 für eine beispielhafte Ausführungsform einer geeigneten Anordnung der mehreren Kontaktdurchführungen 230a, ..., 230d. Hier ist eine im Wesentlichen Lineare Konfiguration gezeigt, wobei die Testfläche 240, die in gestrichelten Linien dargestellt ist, eine Größe und damit ein Volumen besitzt, so dass das Verhältnis zwischen den in dem Ätzprozess entfernten Material und dem verbleibenden Material der Fläche 240 eine ausreichende Empfindlichkeit für die Messung beispielsweise einer elektrischen Eigenschaft, die die Vertiefung 212 repräsentiert, bietet. Wie ferner in den gestrichelten Linien angedeutet ist, können entsprechende Kontaktflächen 231 und 232, die mit der Testfläche 240 verbunden sind, vorgesehen sein, die ferner so gestaltet sind, dass ein Zugriff mittels einer externen Messsonde möglich ist.
  • 2c zeigt schematisch eine Draufsicht mehrerer Testkontaktdurchführungen 230, die in einer zweidimensionalen Anordnung angeordnet sind, wodurch ebenso ein merklicher Anteil der darunter liegenden Testfläche 240 „verbraucht wird.
  • 2d zeigt schematisch eine weitere anschauliche Konfiguration des Halbleiterbauelements 200 mit einer Testkontaktdurchführung oder Testöffnung 230, um damit die Testfläche 240 zu kontaktieren und um eine hohe Empfindlichkeit in Bezug auf die Vertiefung 212 und/oder die Eigenschaften der Barrierenschicht 211 zu ermöglichen.
  • 2e zeigt schematisch eine Draufsicht der Struktur aus 2d, wobei eine im Wesentlichen rechteckige oder blockförmige Konfiguration der einen oder mehreren Testöffnungen 230 dargestellt ist.
  • 2f zeigt schematisch eine Querschnittsansicht einer weiteren anschaulichen Ausführungsform der Halbleiterstruktur 200. In diesem Falle ist zusätzlich zu der Testfläche 240, die darüber ausgebildet eine geeignete Anordnung aus Testkontaktdurchführungen oder Öffnungen 230 aufweist, eine Referenzfläche 241 vorgesehen, die in einer anschaulichen Ausführungsform im Wesentlichen die gleichen Entwurfsparameter wie die Testfläche 240 besitzen kann. Beispielsweise kann die Referenzfläche 241 im Wesentlichen die gleichen Abmessungen, die gleiche Materialzusammensetzung und das gleiche Kontaktschema wie die Testfläche 240 aufweisen, wobei im Gegensatz zu der Testfläche 240 die Referenzfläche 241 eine geringere Anzahl an Testkontaktdurchführungen besitzen kann, die damit verbunden sind, oder, wie in 2f gezeigt ist, gar keine Testkontaktdurchführungen aufweist. Ferner sind in 2f entsprechende Kontaktbereiche 231 und 232, die mit der Testfläche 240 verbunden sind, und entsprechende Kontaktbereiche 233 und 234, die mit der Referenzfläche 241 verbunden sind, in der Schicht 203 ausgebildet. Desweiteren ist eine externe Messeinrichtung 250 dargestellt, die Messsonden 252 und 251 sowie Messabschnitte 254 und 253 aufweist, die ausgebildet sind, elektrische Testdaten, etwa Strom- und Spannungsdaten, bereitzustellen, aus denen der Widerstand der Testfläche 240 und falls vorgesehen der Referenzfläche 241 bestimmt werden kann. Beispielsweise kann die Messeinrichtung 250 so ausgebildet sein, dass diese einen Konstantstrom erzeugt, der durch die Kontaktbereiche 231, die Testfläche 240, den Kontaktbereich 232 und die Messsonden 252 und 251 fließt, wobei der Spannungsabfall über den Messsonden 252 und 251 bestimmt wird. In ähnlicher Weise können elektrische Messdaten aus der Referenzfläche 241 gewonnen werden, die im Wesentlichen die identische Konfiguration aufweisen kann, so dass Einflüsse, die durch die Messeinrichtung 250, d. h. die Messsonden 251, 252 und die Kontaktbereiche 231, 232, hervorgerufen werden, im Wesentlichen kompensiert werden können, wodurch die Möglichkeit geschaffen wird, den Einfluss der einen oder der mehreren Testkontaktdurchführungen 230 auf das elektrische Verhalten der Testfläche 240 in präziser Weise zu bewerten.
  • Wie zuvor dargelegt ist, können entsprechende elektrische Daten während diverser Fertigungsphasen innerhalb des spezifizierten Prozessablaufs gewonnen werden, so dass selbst der Einfluss eines einzelnen Prozesses oder eines spezifizierten Prozessparameters erkannt und quantitativ auf der Grundlage der elektrischen Testdaten, die von der Einrichtung 250 erhalten werden, abgeschätzt werden kann. Abhängig von der Prozessstrategie kann die Halbleiterstruktur 200 auf entsprechenden Testsubstraten hergestellt werden oder kann auf Produktsubstraten vorgesehen werden, wobei die Zugriffsmöglichkeit auf die Kontaktbereiche 231, 232, 233 und 234 von den Prozesserfordernissen und der Ausgestaltung der Produktsubstrate abhängen kann. Beispielsweise können in einigen anschaulichen Ausführungsformen spezielle Chipbereiche innerhalb des Substrats 201, das nunmehr ein Produktsubstrat repräsentiert, darin ausgebildet geeignete Halbleiterstrukturen 200 mit geeignet dimensionierten Kontaktbereichen 231, 232, 233 und 234 aufweisen, die einen Zugriff während der diversen Fertigungsschritte ermöglichen, wie dies zuvor ausgeführt ist, wodurch die Möglichkeit geschaffen wird, in effizienter Weise den Ätzprozess zur Herstellung tatsächlicher Kontaktöffnungen sowie den Fertigungsprozess zur Herstellung der Barrierenschicht 211 zu überwachen. In anderen Ausführungsformen kann die Ausgestaltung des Produktsubstrats 201 und des Prozessablaufs so festgelegt sein, dass eine Zugriffsmöglichkeit auf die Halbleiterstruktur 200 nur in einem sehr fortgeschrittenen Fertigungsstadium gegeben ist, wobei dennoch das Vorsehen der Referenzfläche 241 statistisch relevante und präzise elektrische Testdaten ermöglicht, um damit zumindest eine Eigenschaft des spezifizierten Prozessablaufs abzuschätzen.
  • 2g zeigt schematisch eine Querschnittsansicht der Halbleiterstruktur 200 gemäß einer weiteren anschaulichen Ausführungsform. In dieser Ausführungsform umfasst die Halbleiterstruktur 200 eine erste Schicht 260, unter der leitende Gebiete für ein Schaltungselement 280 gemeinsam mit entsprechenden Testflächen 240 und Referenzflächen 241 ausgebildet sind. Beispielsweise kann das Schaltungselement 280 einen Transistor repräsentieren, der stark dotierte, metallsilizidenthaltende Drain- und Sourcegebiete als die leitfähigen Gebiete aufweist. In anderen Fällen kann die Schicht 260 eine erste Metallisierungsschicht mehrerer Metallisierungsschichten repräsentieren, die als Schichtstapel vorgesehen sind, wie er typischerweise in modernen integrierten Schaltungen angetroffen wird. Über der ersten Schicht 260 ist eine weitere Metallisierungsschicht 270 gebildet, die mehrere Metallleitungen und Kontaktdurchführungen (nicht gezeigt) zusätzlich zu einer weiteren Testfläche 240 und einer Referenzfläche 241 aufweisen kann, wobei die Testflächen 240 in den Schichten 260 und 270 darüber ausgebildet eine oder mehrere Testkontaktdurchführungen 230 aufweisen. Es sollte beachtet werden, dass die entsprechenden Teststrukturen, die durch die Testfläche 240, die Referenzfläche 241 und die eine oder die mehreren Kontaktdurchführungen 230 gebildet sind, und die entsprechenden Kontaktbereiche 231, 232, 233 und 234 auf entsprechend zugewiesenen Substratbereichen vorgesehen sein können, während die mehreren derartigen Teststrukturen über das Substrat hinweg angeordnet sein können, um damit die Gleichförmigkeit des spezifizierten Prozessablaufs über das Substrat hinweg zu überwachen. Ferner können während des Erzeugens elektrischer Testdaten im Hinblick auf den spezifizierten Prozessablauf, wie dies zuvor erläutert ist, die Testdaten für die Schicht 260 separat bestimmt werden, nachdem die Schicht fertig ist, oder in anderen Ausführungsformen kann eine entsprechende Kontaktstruktur beispielsweise mit Kontaktbereichen 235, 236, 237 und 238 vorgesehen werden, die mit entsprechenden Kontaktbereichen in der Schicht 260 eine Verbindung herstellen. Wenn somit ein Zugreifen auf die Kontaktbereiche 231, ..., 234 nach dem Herstellen der Schicht 260 nicht möglich ist oder nicht wünschenswert ist, können die elektrischen Testdaten für die Schicht 260 gemeinsam mit Testdaten für die Schicht 270 ermittelt werden, oder können selbst nach Beendigung der Herstellung eines gesamten Metallisierungsschichtstapels gewonnen werden. Es sollte beachtet werden, dass das Vorsehen einer ersten und einer zweiten Metallisierungsschicht lediglich anschaulicher Natur ist und typischerweise mehrere Metallisierungsschichten vorgesehen werden, wobei entsprechende Teststrukturen für jede der Metallisierungsschicht vorgesehen werden können, oder lediglich für eine oder mehrere ausgewählte Metallisierungsschichten vorgesehen werden können. Ferner können elektrische Testdaten gemeinsam oder zwischenzeitlich ermittelt werden, wie dies zuvor beschrieben ist. Da für jede Teststruktur die Testfläche 240 und die Referenzfläche 241 vorgesehen ist, kann eine Änderung der elektrischen Eigenschaft, die durch die Testkontaktdurchführungen 230 hervorgerufen wird, dennoch in effizienter Weise bestimmt werden, selbst wenn das Messverfahren nach der Fertigstellung zweier oder mehrerer gestapelter Teststrukturen ausgeführt wird.
  • 3 repräsentiert eine Sequenz aus Aktivitäten, um elektrische Testdaten mit hoher statistischer Signifikanz in einer zerstörungsfreien Weise zum Abschätzen einer oder mehrerer Prozessparameter des spezifizierten Prozessablaufs zur Herstellung von Kontaktdurchführungen und Kontakten in einem Halbleiterbauelement zu erhalten. Das Feld 310 bezeichnet die Herstellung einer geeigneten Teststruktur, die die Komponenten aufweisen kann, wie sie zuvor mit Bezug zu den 2a bis 2g beschrieben sind, d. h. die eine Testfläche aus leitendem Material aufweisen, die mit einer oder mehreren Testkontaktdurchführungen verbunden ist, die gemäß dem spezifizierten Prozessablauf hergestellt sind. Die Ausgestaltung und die Konfiguration der einzelnen Komponenten ist so ausgewählt, dass die resultierenden elektrischen Testdaten die gewünschte Information über den spezifizierten Prozessablauf bieten. Beispielsweise kann in einigen anschaulichen Ausführungsformen die Testkontaktdurchführung 230 im Wesentlichen die gleichen Entwurfsabmessungen wie entsprechende Kontaktdurchführungen in tatsächlichen Bauelementen aufweisen, und ferner kann auch die Testfläche 240 und, falls diese vorgesehen ist, die Referenzfläche 241 aus der gleichen Materialzusammensetzung aufgebaut sein wie entsprechende leitende Gebiete in den tatsächlichen Bauelementen. Ferner kann das Kontaktschema zum Kontaktieren der Testfläche 240 und der Referenzfläche 241 so gestaltet und ausgebildet sein, dass ein Zugriff mittels einer externen Messsonde während gewünschter Fertigungsphasen möglich ist, wie dies zuvor beschrieben ist.
  • Das Feld 320 betrifft das Ermitteln elektrischer Testdaten, was einen Messprozess zum Bestimmen elektrischer Eigenschaften der Testfläche und, wenn vorgesehen, der Referenzfläche beinhaltet, etwa den Schichtwiderstand, Strom- und Spannungsmesswerte und dergleichen.
  • Im Feld 330 werden die elektrischen Testdaten mit mindestens einem Prozessparameter des spezifizierten Prozessablaufs in Beziehung gesetzt. Beispielsweise kann auf der Grundlage einer Elektronenmikroskopie für einige wenige Testproben eine Beziehung zwischen der Ätztiefe, d. h. der Vertiefung 212 oder 112 (siehe 1, 2a) und einem spezifizierten elektrischen Parameter, etwa dem Schichtwiderstand, der Testfläche erstellt werden. Die Ätztiefe kann dann wiederum mit einem oder mehreren spezifischen Parametern, etwa der Ätzzeit für eine vorgegebene Ätzchemie und der Schichtdicke in Beziehung gesetzt werden. In anderen Beispielen kann das Leistungsverhalten der Kontaktdurchführungen in Produktbauelementen benutzt werden und kann mit den entsprechenden elektrischen Testdaten in Beziehung gesetzt werden, um damit ein quantitatives Maß für die „Qualität” oder Eigenschaften des spezifizierten Prozessablaufes zu ermitteln. Beispielsweise können die Zeit bis zum Ausfall, Elektromigrationsmessdaten und dergleichen, die von Produktbauelementen gewonnen werden, mit entsprechenden elektrischen Testdaten verknüpft werden, um damit den spezifizierten Prozessablauf beispielsweise im Hinblick auf die Lebensdauer, die Zuverlässigkeit, und dergleichen abzuschätzen.
  • Das Feld 340 beschreibt das Abschätzen eines aktuellen Statusses eines oder mehrerer Prozessparameter des spezifizierten Prozessablaufs auf der Grundlage der Testdaten und der in den vorhergehenden Schritt erstellten Korrelation. Beispielsweise kann für ein vorgegebenes Ätzrezept der momentan angewendete zulässige Bereich an Ätzzeiten in Bezug auf den Prozessausgang bestimmt werden, d. h. die effektiv erhaltene Vertiefung, indem der aktuelle Status des Prozessparameters „Ätzzeit” im Hinblick auf die elektrischen Testdaten abgeschätzt wird. Es sollte jedoch beachtet werden, dass andere Parameter abgeschätzt werden können, etwa die Abscheidezeit für die Barrierenschicht, und dergleichen, wie dies auch zuvor erläutert ist.
  • Schließlich wird im Feld 350 der abgeschätzte aktuelle Status eines oder mehrerer Prozessparameter, der in den vorhergehenden Schritt ermittelt wurde, verwendet, um den einen oder die mehreren Prozessparameter zu steuern, um damit den spezifizierten Prozessablauf besser auf den entsprechenden Sollwert einzustellen. Da die im Schritt 320 erhaltenen elektrischen Testdaten mit hoher Präzision und mit hoher statistischer Signifikanz auf Grund einer möglichen großen Probenanzahl in kurzer Zeit verfügbar sind, ist eine schnelle Reaktionszeit zum Steuern des einen oder der mehreren Prozessparameter erreichbar. Danach können weitere Substrate auf der Grundlage des abgeschätzten Zustands prozessiert werden.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik bereit, die das Bewerten eines spezifizierten Prozessablaufs zur Herstellung von Kontakten und Kontaktdurchführungen ermöglicht, indem zumindest eine elektrische Eigenschaft einer leitenden Testfläche gemessen wird, die mit einer oder mehreren Testkontaktdurchführungen oder Öffnungen verbunden ist, die den abzuschätzenden spezifizierten Prozessablauf „erfahren hat”. Dabei wird die Tatsache vorteilhaft ausgenutzt, dass insbesondere das Ätzen in ein leitendes Gebiet deutlich sein entsprechendes elektrisches Verhalten beeinflussen kann, so dass eine Änderung in diesem elektrischen Verhalten als ein Maß zum Quantifizieren der Fertigungssequenz zur Herstellung von Kontaktdurchführungen und Kontakten benutzt werden kann. Durch Vorsehen einer geeigneten Referenzfläche, die die gleiche Abmessung und die gleiche Materialzusammensetzung wie die Testfläche aufweisen kann, kann ein hohes Maß an Unabhängigkeit von der Kontaktkonfiguration zum Kontaktieren der Testfläche und der Referenzfläche erreicht werden. Somit wird ein hohes Maß an Messflexibilität erhalten, da eine entsprechende Teststruktur auf speziellen Testsubstraten und/oder auf speziellen Bereichen eines Produktsubstrats gebildet werden kann, wobei die entsprechende Kontaktkonfiguration so gestaltet sein kann, dass ein Zugriff mittels einer elektrischen Sonde nach einem oder mehreren individuellen Prozessen des spezifizierten Prozessablaufs und/oder nach Abschluss einer gesamten Prozesssequenz möglich ist. Somit können äußerst zuverlässige Messdaten erhalten werden, um damit den spezifizierten Prozessablauf beispielsweise im Hinblick auf eine Vertiefung, die in ein entsprechendes leitendes Gebiet geätzt wird, zu qualifizieren, wobei eine große Anzahl an Proben innerhalb einer kurzen Zeitdauer mittels einer zerstörungsfreien Technik vermessen werden können. Daher können die gewonnenen elektrischen Testdaten nicht nur effizient für das Überwachen des spezifizierten Prozessablaufs eingesetzt werden, sondern können auch zum Steuern eines oder mehrerer Prozessparameter verwendet werden, der bzw. die in den spezifizierten Prozessablauf beteiligt sind, um damit die Prozessgleichförmigkeit zu verbessern.

Claims (19)

  1. Verfahren mit: Bilden mehrerer Testkontaktdurchführungen gemäß einem spezifizierten Prozessablauf in einer dielektrischen Schicht, so dass eine Verbindung jeder der Testkontaktdurchführungen zu einer Testfläche entsteht, wobei der spezifizierte Prozessablauf zu demjenigen Prozessablauf korreliert ist, der angewendet wird, um eine Kontaktdurchführung in einer dielektrischen Schicht zur Herstellung einer elektrischen Verbindung zu einem leitenden Gebiet, das in einem Halbleiterbauelement ausgebildet ist, zu bilden; Erhalten elektrischer Testdaten von der Testfläche, wobei die elektrischen Testdaten einen Messwert enthalten, der eine elektrische Eigenschaft der Testfläche ist; und Abschätzen mindestens einer Eigenschaft des spezifizierten Prozessablaufs auf der Grundlage der elektrischen Testdaten, wobei Bilden der mehreren Testkontaktdurchführungen umfasst: Ätzen durch die dielektrische Schicht in die Testfläche gemäß einem spezifizierten Ätzrezept und Bilden einer leitenden Barrierenschicht zumindest an Seitenwänden jeder der Testkontaktdurchführungen vor dem Erhalten elektrischer Testdaten.
  2. Verfahren nach Anspruch 1, wobei der Messwert mit einer elektrischen Leitfähigkeit der Testfläche verknüpft ist.
  3. Verfahren nach Anspruch 1, wobei die Kontaktdurchführung des Halbleiterbauelements und die mehreren Testkontaktdurchführungen in einem gemeinsamen Fertigungsprozess, der den spezifizierten Prozessablauf enthält, hergestellt werden.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Referenzfläche gemeinsam mit der Testfläche, wobei eine Anzahl an Testkontaktdurchführungen, die mit der Referenzfläche verbunden sind, unterschiedlich ist von einer Anzahl der mehreren Testkontaktdurchführungen, die mit der Testfläche verbunden sind.
  5. Verfahren nach Anspruch 4, wobei Bilden der Referenzfläche und der Testfläche umfasst: Anwenden der gleichen Entwurfsabmessungen und des gleichen spezifizierten leitenden Materials.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Steuern mindestens eines Prozessparameters des spezifizierten Prozessablaufs auf der Grundlage der mindestens einen abgeschätzten Eigenschaft.
  7. Verfahren nach Anspruch 6, wobei der mindestens eine Prozessparameter eine Ätzzeit des spezifizierten Ätzrezepts umfasst.
  8. Verfahren nach Anspruch 6, wobei der mindestens eine Prozessparameter einen Abscheideparameter, der zur Herstellung der Barrierenschicht verwendet wird, umfasst.
  9. Verfahren nach Anspruch 1, das ferner Bearbeiten eines oder mehrerer Substrate gemäß dem Prozessablauf unter Anwendung der mindestens einen abgeschätzten Eigenschaft umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das leitende Gebiet eine erste Metallisierungsebene des Halbleiterbauelements ist.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer zweiten Metallisierungsebene des Halbleiterbauelements über der ersten Metallisierungsebene gemäß einem zweiten spezifizierten Prozessablauf, wobei die zweite Metallisierungsebene zweite Testkontaktdurchführungen aufweist, die sich zumindest durch einen Teil der zweiten Metallisierungsebene erstrecken, um damit eine Verbindung zu einer zweiten leitenden Testfläche herzustellen, die zusammen mit einer zweiten leitenden Referenzfläche unter der zweiten Metallisierungsebene angeordnet ist; Bestimmen mindestens einer zweiten elektrischen Eigenschaft der zweiten Testfläche in Bezug auf die zweite leitende Referenzfläche; und Abschätzen mindestens einer zweiten Eigenschaft des zweiten spezifizierten Prozessablaufs auf der Grundlage der mindestens einen zweiten elektrischen Eigenschaft.
  12. Verfahren nach Anspruch 10, das ferner Bilden der ersten Metallisierungsebene und einer ersten Metallisierungsebene eines Halbleiterbauelements gemeinsam auf einem gemeinsamen Substrat umfasst.
  13. Halbleiterstruktur mit: einer ersten Metallisierungsebene, die über einem Substrat angeordnet und gemäß einem ersten spezifizierten Prozessablauf hergestellt ist, der zur Herstellung von Halbleiterbauelementen mit spezifizierten Entwurfsregeln angewendet wird; einer ersten leitenden Testfläche und einer Referenzfläche, die zwischen dem Substrat und der ersten Metallisierungsebene gebildet sind; einer Vielzahl von ersten Testöffnungen, die durch mindestens einen Teil der ersten Metallisierungsebene hindurch gebildet sind, um damit einen elektrischen Kontakt zu der ersten leitenden Testfläche herzustellen; einer Vielzahl zweiter Testöffnungen, die durch mindestens einen Teil der ersten Metallisierungsebene hindurch gebildet sind, um einen elektrischen Kontakt zu der Referenzfläche herzustellen, wobei die Anzahl der zweiten Testöffnungen geringer ist als die Anzahl der ersten Testöffnungen oder Null sein kann; und zwei oder mehrere Kontaktflächen, die elektrisch mit der ersten Testfläche verbunden sind, wobei die zwei oder mehreren Kontaktflächen ausgebildet sind, die Kopplung der Testfläche mit einer Messeinrichtung zu ermöglichen, sowie zwei oder mehrere Kontaktflächen, die elektrisch mit der Referenzfläche verbunden sind, wobei die zwei oder mehreren Kontaktflächen ausgebildet sind, die Kopplung der Referenzfläche mit der Messeinrichtung zu ermöglichen, und wobei die Testöffnungen eine von mehreren Testkontaktdurchführungen sind und wobei jede der ersten mehreren Testkontaktdurchführungen eine leitende Barrierenschicht aufweist, die zumindest an Seitenwänden jeder der ersten mehreren Testkontaktdurchführungen ausgebildet ist.
  14. Halbleiterstruktur nach Anspruch 13, wobei die Referenzfläche die gleichen Entwurfsabmessungen und die gleiche Materialzusammensetzung wie die erste Testfläche aufweist.
  15. Halbleiterstruktur nach Anspruch 13, wobei die Testöffnungen Kupfer enthalten.
  16. Halbleiterstruktur nach Anspruch 13, die ferner ein Schaltungselement und eine Kontaktdurchführung aufweist, die elektrisch mit dem Schaltungselement verbunden ist, wobei das Schaltungselement und die Kontaktdurchführung in der ersten Metallisierungsebene gemäß den Entwurfsregeln hergestellt sind.
  17. Halbleiterstruktur nach Anspruch 13, wobei die Entwurfsregeln eine minimale kritische Abmessung des Halbleiterbauelements von ungefähr 100 nm oder weniger spezifizieren.
  18. Halbleiterstruktur nach Anspruch 13, wobei die zwei oder die mehreren Kontaktflächen ausgebildet sind, eine Kontaktierung mit einer elektrischen Sonde der Messeinrichtung zu ermöglichen.
  19. Halbleiterstruktur nach Anspruch 13, die ferner umfasst: eine zweite Metallisierungsebene, die über der ersten Metallisierungsebene angeordnet und gemäß einem zweiten spezifizierten Prozessablauf hergestellt ist, der zur Herstellung der Halbleiterbauelemente mit den spezifizierten Entwurfsregeln angewendet wird; eine zweite leitende Testfläche, die zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene ausgebildet ist; und eine zweite Testöffnung, die durch mindestens einen Bereich der zweiten Metallisierungsebene ausgebildet ist, um einen elektrischen Kontakt zu der zweiten leitenden Testfläche herzustellen.
DE102005041283.1A 2005-08-31 2005-08-31 Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement Expired - Fee Related DE102005041283B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005041283.1A DE102005041283B4 (de) 2005-08-31 2005-08-31 Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
US11/419,782 US7491555B2 (en) 2005-08-31 2006-05-23 Method and semiconductor structure for monitoring the fabrication of interconnect structures and contacts in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041283.1A DE102005041283B4 (de) 2005-08-31 2005-08-31 Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102005041283A1 DE102005041283A1 (de) 2007-03-01
DE102005041283B4 true DE102005041283B4 (de) 2017-12-14

Family

ID=37715602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041283.1A Expired - Fee Related DE102005041283B4 (de) 2005-08-31 2005-08-31 Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7491555B2 (de)
DE (1) DE102005041283B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519512B2 (en) * 2006-09-22 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Test line placement to improve die sawing quality
JP5313474B2 (ja) * 2007-09-28 2013-10-09 スパンション エルエルシー 半導体装置およびその製造方法
KR20090036848A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
US8232115B2 (en) * 2009-09-25 2012-07-31 International Business Machines Corporation Test structure for determination of TSV depth
JP2013016602A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 半導体装置の製造方法および半導体装置
CN103165486B (zh) * 2011-12-08 2015-09-02 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN103456657B (zh) * 2012-05-30 2016-07-27 南亚科技股份有限公司 半导体盲孔的检测方法
CN102881611B (zh) * 2012-10-12 2015-05-20 上海华力微电子有限公司 晶圆电性测试的方法
US9059051B2 (en) 2013-05-08 2015-06-16 International Business Machines Corporation Inline measurement of through-silicon via depth
KR102618350B1 (ko) * 2016-12-14 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치
US10541205B1 (en) * 2017-02-14 2020-01-21 Intel Corporation Manufacture of interconnects for integration of multiple integrated circuits
US20220336351A1 (en) * 2021-04-19 2022-10-20 Qualcomm Incorporated Multiple function blocks on a system on a chip (soc)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725773A (en) * 1986-06-27 1988-02-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Cross-contact chain
JPH09321113A (ja) * 1996-06-03 1997-12-12 Sony Corp イオンエッチングの評価方法
US5900645A (en) * 1996-11-21 1999-05-04 Nec Corporation Semiconductor device and method of testing the same
US6087189A (en) * 1997-04-24 2000-07-11 National Science Council Test structure for monitoring overetching of silicide during contact opening
WO2003067653A2 (en) * 2002-02-04 2003-08-14 Applied Materials, Inc. Monitoring of contact hole production
US20050183282A1 (en) * 2003-11-14 2005-08-25 Masahiro Watanabe Method and apparatus for measuring depth of holes formed on a specimen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US6777676B1 (en) * 2002-07-05 2004-08-17 Kla-Tencor Technologies Corporation Non-destructive root cause analysis on blocked contact or via
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
DE102005020132B4 (de) * 2005-04-29 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725773A (en) * 1986-06-27 1988-02-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Cross-contact chain
JPH09321113A (ja) * 1996-06-03 1997-12-12 Sony Corp イオンエッチングの評価方法
US5900645A (en) * 1996-11-21 1999-05-04 Nec Corporation Semiconductor device and method of testing the same
US6087189A (en) * 1997-04-24 2000-07-11 National Science Council Test structure for monitoring overetching of silicide during contact opening
WO2003067653A2 (en) * 2002-02-04 2003-08-14 Applied Materials, Inc. Monitoring of contact hole production
US20050183282A1 (en) * 2003-11-14 2005-08-25 Masahiro Watanabe Method and apparatus for measuring depth of holes formed on a specimen

Also Published As

Publication number Publication date
US20070048883A1 (en) 2007-03-01
DE102005041283A1 (de) 2007-03-01
US7491555B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006004430B4 (de) Verfahren und System für eine fortschrittliche Prozesssteuerung in einem Ätzsystem durch Gasflusssteuerung auf der Grundlage von CD-Messungen
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE102005041283B4 (de) Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE112018004421B4 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102004042169A1 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102006025365B4 (de) Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden
EP1770726A1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE102008054069B4 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE10153763A1 (de) Überwachung der Void-Bildung in einem Damascence-Prozess
DE102008059504A1 (de) Eingebaute Nachgiebigkeit in Strukturen zum Testen von Leckströmen und dielektrischen Durchschlag dielektrischer Materialien von Metallisierungssystemen von Halbleiterbauelementen
DE102007020257A1 (de) Vereinheitlichte Teststruktur für belastungsabhängige Materialwanderungsprüfungen
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102006004428B4 (de) Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee