Nothing Special   »   [go: up one dir, main page]

DE10218155B4 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE10218155B4
DE10218155B4 DE10218155A DE10218155A DE10218155B4 DE 10218155 B4 DE10218155 B4 DE 10218155B4 DE 10218155 A DE10218155 A DE 10218155A DE 10218155 A DE10218155 A DE 10218155A DE 10218155 B4 DE10218155 B4 DE 10218155B4
Authority
DE
Germany
Prior art keywords
layer
cap layer
copper
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10218155A
Other languages
English (en)
Other versions
DE10218155A1 (de
Inventor
Nobuyuki Ohtsuka
Noriyoshi Shimizu
Hisaya Sakai
Yoshiyuki Nakao
Hiroki Kondo
Takashi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of DE10218155A1 publication Critical patent/DE10218155A1/de
Application granted granted Critical
Publication of DE10218155B4 publication Critical patent/DE10218155B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung mit: einem ersten Isolierfilm (10), der über einem Halbleiterfilm gebildet ist; einem ersten Metallmuster (12a, 12b), das in dem ersten Isolierfilm vergraben ist; und einer ersten Kappenschicht (13), die auf dem ersten Metallmuster und dem ersten Isolierfilm gebildet ist und aus Zirkoniumnitrid oder einer Zirkoniumnitridverbindung hergestellt ist, wobei eine Filmdicke der ersten Kappenschicht (13) gleich oder geringer ist als 18,7 nm.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben und, im besonderen, eine Halbleitervorrichtung mit einer mehrschichtigen Verdrahtungsstruktur, die eine Kupferschichtverdrahtung enthält, und ein Verfahren zum Herstellen derselben.
  • 2. Beschreibung des Standes der Technik
  • Einhergehend mit dem Fortschritt der Prozeßtechnologie der integrierten Halbleiterschaltung (LSI) werden verschiedene Halbleiterelemente immer mehr miniaturisiert. Auch bei der hohen Dichte, der Zunahme der Anzahl von Schichten und der Reduzierung der Dicke der Verdrahtungen in der LSI ist ein rapider Fortschritt zu verzeichnen, und so nimmt die Belastung, die auf die Verdrahtungen angewendet wird, bzw. die Dichte des Stromes, der durch die Verdrahtungen fließt, unentwegt zu. Wenn der Strom mit der hohen Dichte durch die Verdrahtungen fließt, kommt es demzufolge leicht zu einer Brucherscheinung der Verdrahtung, die als Elektromigration (EM) bezeichnet wird. Es wird angenommen, daß die Antriebskraft der Elektromigration erzeugt wird, wenn Metallatome bewegt werden und auf Grund der Kollision der Elektronenflüsse mit hoher Dichte diffundieren. Da die Qualitätsminderungserscheinung durch die Elektromigration bei Miniaturisierung des Elementes noch intensiver wird, ist die Entwicklung des Verdrahtungsmaterials und der Verdrahtungsstruktur erforderlich, durch die der Strom mit hoher Dichte hindurchfließen kann und die die hohe Zuverlässigkeit erreichen können.
  • Als Verdrahtung, in der die Elektromigration anders als in der Aluminiumverdrahtung kaum auftritt, steht die Kupferverdrahtung zur Verfügung.
  • Das feine Mustern der Kupferschicht ist jedoch schwierig. Als eine der effektiven Lösungen zum Herstellen der Kupferverdrahtung wird das Damaszener-Verfahren in der Praxis eingesetzt, das die Schritte zum Bilden des Verdrahtungsgrabens in dem Isolierfilm im voraus und dann zum Vergraben der Kupferschicht in ihm umfaßt. Auch das Dual-Damaszener-Verfahren ist bekannt, bei dem der Durchgang und die Verdrahtung gleichzeitig gebildet werden, indem das Durchgangsloch unter dem Verdrahtungsgraben gebildet wird.
  • Ein Beispiel für Schritte zum Bilden des Durchgangs durch das Damaszener-Verfahren ist nun in 1A bis 1D gezeigt.
  • Zuerst wird, wie in 1A gezeigt, ein Zwischenschichtisolierfilm 102 auf einem Halbleitersubstrat 101 gebildet, und ein erster Siliziumoxidfilm 103 und ein Siliziumnitridfilm 107 werden auf dem Zwischenschichtisolierfilm 102 gebildet. Dann wird ein erster Verdrahtungsgraben 104 in diesen Filmen 103, 107 gebildet, indem der erste Siliziumoxidfilm 103 und der Siliziumnitridfilm 107 gemustert werden. Dann werden eine Barrierenmetallschicht 105 und eine erste Kupferschicht 106 sequentiell in dem ersten Verdrahtungsgraben 104 und auf dem Siliziumnitridfilm 107 gebildet, um den ersten Verdrahtungsgraben 104 vollständig zu vergraben. Dann werden die erste Kupferschicht 106 und die Barrierenmetallschicht 105 durch das chemisch-mechanische Polierverfahren (CMP) poliert und von der oberen Fläche des Siliziumnitridfilms 107 entfernt.
  • Daher wird, wie in 1B gezeigt, die erste Kupferschicht 106, die nur in dem ersten Verdrahtungsgraben 104 verblieben ist, als Kupferverdrahtung 106a verwendet. Dann wird ein zweiter Siliziumoxidfilm 108 auf dem Siliziumnitridfilm 107 bzw. der Kupferverdrahtung 106a gebildet.
  • Danach wird, wie in 1C gezeigt, ein Durchgangsloch 109 auf der Kupferverdrahtung 106a gebildet, indem der zweite Siliziumoxidfilm 108 gemustert wird.
  • Dann werden, wie in 1D gezeigt, eine zweite Barrierenmetallschicht 110 und eine zweite Kupferschicht 111 in dem Durchgangsloch 109 und auf dem zweiten Siliziumoxidfilm 108 gebildet. Danach werden die zweite Kupferschicht 111 und die zweite Barrierenmetallschicht 110 durch das CMP-Verfahren poliert und von der oberen Fläche des zweiten Siliziumoxidfilms 108 entfernt. Dann wird die zweite Kupferschicht 111, die in dem Durchgangsloch 109 verblieben ist, als Durchgang 111a verwendet.
  • Die mehrschichtige Kupferverdrahtungsstruktur kann erhalten werden, indem die Bildung der Kupferverdrahtung und die Bildung des Durchgangs gemäß den obigen Schritten wiederholt werden.
  • Falls das Durchgangsloch 109, wie in 1C gezeigt, in dem zweiten Siliziumoxidfilm 108 gebildet wird, wird übrigens die Kupferverdrahtung 106a von dem Durchgangsloch 109 exponiert und direkt der Außenluft ausgesetzt.
  • Als Resultat ist es möglich, daß die Kupferverdrahtung 106a kontaminiert, korrodiert und oxidiert, und somit wird eine defekte Verbindung zwischen der Kupferverdrahtung 106a und dem Durchgang 111a bewirkt. Als Maßnahme wird der Prozeß zum Reinigen der Kupferverdrahtung 106a von dem Durchgangsloch 109 her ausgeführt. Falls hierbei das Aspektverhältnis des Durchgangslochs 109 zunimmt, wird es schwierig, die Oberfläche der Kupferverdrahtung 106a vollständig zu reinigen.
  • Die Druckschrift EP 1 083 596 A1 zeigt eine duale Damaszener-Struktur mit einer dielektrischen Schicht, die eine Öffnung mit einer vergrabenen Kupferschicht umfasst. Die Oberseite der Kupferschicht ist hierbei mit einem dünnen Film bedeckt, der Si3N4 oder andere dielektrische Materialien enthalten kann. Darüber hinaus kann eine Kappenschicht vorgesehen sein, welche die Oberseite der dielektrischen Schicht bedeckt.
  • Aus der Druckschrift US 5,426,330 ist ein Herstellungsverfahren für einen Halbleiter bekannt, bei dem auf einem Isolierfilm mit einer Öffnung eine Metallschicht aufgebracht wird, welche wiederum mit einer adhäsionsfördernden Schicht, die Titan oder Titannitrid umfassen kann, bedeckt ist.
  • Als weiterer Stand der Technik werden die folgenden Druckschriften genannt: JP 05129224 A , DE 3784605 T2 und WO 00/54330 A1 .
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, durch die die Oberflächenoxidation/-korrosion von Metallmustern, die für die Kupferverdrahtung oder den Durchgang verwendet werden, verhindert werden kann, und ein Verfahren zum Herstellen derselben.
  • Diese Aufgaben sind durch die Merkmale der Ansprüche 1 und 8 gelöst.
  • Gemäß der vorliegenden Erfindung wird die Kappenschicht, die aus der Substanz gebildet ist, mit der der elektrische Widerstand auf dem ersten Metallmusterfilm kleiner als der elektrische Widerstand auf dem Isolierfilm wird, auf dem ersten Isolierfilm und dem ersten Metallmuster gebildet. Das Metallmuster ist zum Beispiel die Kupferverdrahtung oder der Kupferdurchgang.
  • Als Material für solch eine Kappenschicht stehen Zirkoniumnitrid, das chemisch stabil ist, seine Verbindung, etc., zur Verfügung. Es ist vorzuziehen, wenn die Filmdicke unter 20 nm liegt.
  • Wenn das Loch oder der Graben auf dem ersten Metallmuster und in dem zweiten Isolierfilm, der auf dem ersten Isolierfilm gebildet ist, gebildet wird, werden deshalb die Oxidation, die Korrosion und die Kontamination des ersten Metallmusters unter dem Loch oder dem Graben durch die Kappenschicht verhindert.
  • Zusätzlich ist das zweite Metallmuster, das in dem Loch oder dem Graben gebildet ist, mit dem ersten Metallmuster durch die Kappenschicht elektrisch verbunden. Da die Kappenschicht als Isolierabschnitt auf dem ersten Isolierfilm wirkt, kann das Mustern der Kappenschicht weggelassen werden.
  • Das Zirkoniumnitrid oder irgendeine von deren Verbindungen, und das nicht erfindungsgemäße Zirkonium, Titan, Hafnium, die solch eine Kappenschicht bilden, kann auf dem ersten Isolierfilm selektiv geätzt werden, indem die Ätzbedingungen eingestellt werden, während es auf dem ersten Metallmuster verbleibt. Als Resultat kann solch eine Kappenschicht von der oberen Fläche des ersten Isolierfilms durch das selektive Ätzen ohne Maske selektiv entfernt werden und auf dem ersten Metallmuster verbleiben.
  • Falls die Kupferdiffusion von dem ersten Metallmuster, welches das Kupfer enthält, in den Isolierfilm sicher verhindert werden soll, kann die zweite Kappenschicht, die aus dem Kupferdiffusionsverhinderungsisoliermaterial hergestellt ist, auf der Kappenschicht gebildet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A bis 1D sind Schnittansichten, die Schritte zum Bilden der mehrschichtigen Kupferverdrahtungsstruktur nach Stand der Technik zeigen;
  • 2A bis 2F sind Schnittansichten, die ein Halbleitervorrichtungsherstellungsverfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • 3 ist eine Schnittansicht, die ein Prüfstück zeigt, das zum Prüfen einer Abhängigkeit eines spezifischen Widerstandes eines Zirkoniumnitridfilms, der in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung verwendet wird, von der darunterliegenden Schicht eingesetzt wird;
  • 4 ist ein Graph, der eine Beziehung zwischen einer Filmdicke und dem spezifischen Widerstand des Zirkoniumnitridfilms auf dem Isolierfilm zeigt;
  • 5 ist ein Graph, der eine Beziehung zwischen der Filmdicke und dem spezifischen Widerstand des Zirkoniumnitridfilms auf dem Metallfilm zeigt;
  • 6A bis 6L sind Schnittansichten, die ein Halbleitervorrichtungsherstellungsverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen;
  • 7 ist ein Graph, der Widerstandsveränderungen der Verdrahtung durch das Annealen der Kupferverdrahtung und der leitfähigen Kappenschicht, die auf ihr gebildet ist, in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigt;
  • 8A bis 8C sind Ansichten, die jeweilig eine Beziehung zwischen einer Filmdicke einer ZrN-Kappenschicht auf der Kupferverdrahtung und einem Verdrahtungswiderstand in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zeigen; und
  • 9A bis 9E sind Schnittansichten, die ein Halbleitervorrichtungsherstellungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen.
  • 10A bis 10E sind Schnittansichten, die ein Halbleitervorrichtungsherstellungsverfahren gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigen.
  • EINGEHENDE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.
  • (Erste Ausführungsform)
  • 2A bis 2F sind Schnittansichten, die Schritte zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • Zuerst wird nun eine Struktur erläutert, die in 2A gezeigt ist.
  • Eine Elementtrennisolierschicht 2 ist auf einem p-Typ-Silizium-(Halbleiter)-Substrat 1 gebildet, um eine Zone von aktiven Elementen zu umgeben. Ein MOS-Transistor 3 ist in der Zone der aktiven Elemente gebildet. Der MOS-Transistor 3 hat eine Gateelektrode 3b, die auf dem Siliziumsubstrat 1 mittels eines Gateisolierfilms 3a gebildet ist, und erste und zweite n-Typ-Verunreinigungsdiffusionsschichten 3c, 3d, die auf dem Siliziumsubstrat 1 jeweilig auf beiden Seiten der Gateelektrode 3b gebildet sind, um die LDD-Struktur zu erhalten. Ferner ist eine Isolierseitenwand 3e auf beiden Seitenoberflächen der Gateelektrode 3b gebildet.
  • Ein erster Zwischenschichtisolierfilm 4 aus SiO2 ist auf dem Siliziumsubstrat 1 gebildet, um den MOS-Transistor 3 zu bedecken. Ein erstes Kontaktloch 4a und ein zweites Kontaktloch 4b sind in dem ersten Zwischenschichtisolierfilm 4 auf der ersten n-Typ-Verunreinigungsdiffusionsschicht 3c bzw. der zweiten n-Typ-Verunreinigungsdiffusionsschicht 3d gebildet.
  • Ein erster leitfähiger Stecker 5a und ein zweiter leitfähiger Stecker 5b sind in den ersten bzw. zweiten Kontaktlöchern 4a, 4b vergraben. Die ersten und zweiten leitfähigen Stecker 5a, 5b haben eine doppelschichtige Struktur, die aus einem Titannitridfilm bzw. einem Wolframfilm gebildet ist.
  • Eine Erstschicht-Verdrahtung 7, die mit dem zweiten leitfähigen Stecker 5b verbunden ist und aus Aluminium hergestellt ist, ist auf dem ersten Zwischenschichtisolierfilm 4 gebildet. Ferner ist ein zweiter Zwischenschichtisolierfilm 8 aus irgendeinem von SiO2, BPSG, PSG, etc., auf dem ersten Zwischenschichtisolierfilm 4 und der Erstschicht-Verdrahtung 7 gebildet. Ein Kontaktloch 8a ist in dem zweiten Zwischenschichtisolierfilm 8 auf dem ersten leitfähigen Stecker 5a gebildet. Ein dritter leitfähiger Stecker 9, der eine doppelschichtige Struktur hat, die den Titannitridfilm und den Wolframfilm umfaßt, ist in dem Kontaktloch 8a vergraben.
  • Der zweite Zwischenschichtisolierfilm 8 und der dritte leitfähige Stecker 9 sind mit einem dritten Zwischenschichtisolierfilm 10 bedeckt, der eine Dicke von 350 nm hat und aus SiO2 ist. Dann sind ein erster Verdrahtungsgraben 10a und ein zweiter Verdrahtungsgraben 10b in dem dritten Zwischenschichtisolierfilm 10 gebildet.
  • Der erste Verdrahtungsgraben 10a hat eine Form, von der ein Teil den dritten leitfähigen Stecker 9 überlappt. Eine erste Kupferverdrahtung 12a mit einer mehrschichtigen Struktur, die eine Barrierenmetallschicht 11a aus Tantal, Tantalnitrid, Titannitrid oder dergleichen und eine Kupferschicht 11b umfaßt, ist in dem ersten Verdrahtungsgraben 10a gebildet. Ferner ist eine zweite Kupferverdrahtung 12b mit derselben Schichtstruktur wie die erste Kupferverdrahtung 12a in dem zweiten Verdrahtungsgraben 10b gebildet.
  • Nachdem die ersten und zweiten Kupferverdrahtungen 12a, 12b wie oben beschrieben gebildet sind, wird eine erste Kappenschicht 13 aus Zirkoniumnitrid (ZrN), wie in 2B gezeigt, auf dem dritten Zwischenschichtisolierfilm 10 und den ersten und zweiten Kupferverdrahtungen 12a, 12b gebildet. Die Bildung des Zirkoniumnitrids kann durch das CVD-Verfahren unter Verwendung von Tetrakisdiethylaminozirkonium (Zr{N(C2H5)2}4; TDEAZ) oder das PVD-Verfahren wie etwa das Sputtern, die Verdampfung oder dergleichen ausgeführt werden.
  • Die ZrN-Kappenschicht 13 wird gebildet, um eine Dicke zu haben, die größer als 0 nm aber kleiner als 20 nm ist. Solch eine ZrN-Kappenschicht 13 dient als Schicht mit niedrigem Widerstand 13a, deren spezifischer Widerstand kleiner als etwa 300 μΩ·cm ist, in der Zone, wo die ZrN-Kappenschicht 13 die Barrierenmetallschicht 11a und die Kupferschicht 11b kontaktiert, die die ersten und zweiten Kupferverdrahtungen 12a, 12b umfassen, und als Schicht mit hohem Widerstand 13b, deren spezifischer Widerstand über mehreren Tausend μΩ·cm oder über Zigtausenden μΩ·cm liegt, in der Zone, wo die ZrN-Kappenschicht 13 den dritten Zwischenschichtisolierfilm 10 kontaktiert, der aus SiO2 gebildet ist. Deren Einzelheiten werden später beschrieben.
  • Dann wird, wie in 2C gezeigt, ein vierter Zwischenschichtisolierfilm 14 mit einer Dicke von 350 nm aus SiO2 auf der ZrN-Kappenschicht 13 durch das CVD-Verfahren gebildet. Und ein Siliziumnitridfilm 15 mit einer Dicke von 50 nm wird auf dem vierten Zwischenschichtisolierfilm 14 durch CVD gebildet. Ferner wird ein fünfter Zwischenschichtisolierfilm 16 mit einer Dicke von 300 nm aus SiO2 auf dem Siliziumnitridfilm 15 gebildet. In diesem Fall kann ein Zirkoniumnitridfilm mit einer Dicke von unter 20 nm anstelle des Siliziumnitridfilms 15 verwendet werden.
  • Danach wird, wie in 2D gezeigt, der fünfte Zwischenschichtisolierfilm 16 gemustert, so daß ein dritter Verdrahtungsgraben 16a gebildet wird, von dem ein Teil die erste Kupferverdrahtung 12a überlappt, und gleichzeitig wird ein vierter Verdrahtungsgraben 16b gebildet, von dem ein Teil die zweite Kupferverdrahtung 12b überlappt. Auch der vierte Zwischenschichtisolierfilm 14 wird gemustert, so daß ein erstes Durchgangsloch 14a in der Zone gebildet wird, in der der dritte Verdrahtungsgraben 16a die erste Kupferverdrahtung 12a überlappt, und gleichzeitig wird ein zweites Durchgangsloch 14b in der Zone gebildet, in der der vierte Verdrahtungsgraben 16b die zweite Kupferverdrahtung 12b überlappt.
  • Die Reihenfolge der Bildung der ersten und zweiten Durchgangslöcher 14a, 14b und der Bildung der dritten und vierten Verdrahtungsgräben 16a, 16b kann beliebig selektiert werden. Der Siliziumnitridfilm 15 kann als Ätzstopperschicht zu der Zeit fungieren, wenn die dritten und vierten Verdrahtungsgräben 16a, 16b gebildet werden.
  • Diese Durchgangslöcher 14a, 14b werden jeweilig auf den Erstschicht-Kupferverdrahtungen 12a, 12b gebildet, um die Schicht mit niedrigem Widerstand 13a der ZrN-Kappenschicht 13 zu exponieren.
  • Dann wird, wie in 2E gezeigt, eine Barrierenmetallschicht 17 mit einer Dicke von 5 bis 10 nm auf inneren peripheren Oberflächen und Bodenflächen der ersten und zweiten Durchgangslöcher 14a, 14b und der dritten und vierten Verdrahtungsgräben 16a, 16b bzw. auf der oberen Fläche des fünften Zwischenschichtisolierfilms 16 gebildet. Die Barrierenmetallschicht 17 wird durch das Sputterverfahren gebildet und zum Beispiel aus irgendeinem von Tantal (Ta), Tantalnitrid (TaN) und deren laminiertem Film oder Titannitrid (TiN) hergestellt.
  • Zusätzlich wird eine Kupferkeimschicht 18 auf der Barrierenmetallschicht 17 durch das Sputterverfahren gebildet, um eine Dicke von 30 bis 100 nm zu haben.
  • Dann wird eine Kupferschicht 19 auf der Kupferkeimschicht 18 durch elektrolytisches Plattieren gebildet, wodurch die dritten und vierten Verdrahtungsgräben 16a, 16b und die ersten und zweiten Durchgangslöcher 14a, 14b vollständig vergraben werden. Hier bildet die Kupferkeimschicht 18 einen Teil der Kupferschicht 19.
  • Dann werden, wie in 2F gezeigt, die Kupferschicht 19 und die Barrierenmetallschicht 17, die auf dem fünften Zwischenschichtisolierfilm 16 gebildet sind, durch das CMP-Verfahren entfernt. Daher werden die Kupferschicht 19, die Kupferkeimschicht 18 und die Barrierenmetallschicht 17, die in den ersten und zweiten Durchgangslöchern 14a, 14b verblieben sind, als erste bzw. zweite Durchgänge 20a, 20b verwendet. Ferner werden die Kupferschicht 19 und die Barrierenmetallschicht 17, die in den dritten und vierten Verdrahtungsgräben 16a, 16b verblieben sind, als dritte bzw. vierte Kupferverdrahtungen 21a, 21b verwendet.
  • Die dritte Kupferverdrahtung 21a ist mit der ersten Kupferverdrahtung 12a über den ersten Durchgang 20a und die Kappenschicht 13 elektrisch verbunden. Ferner ist die vierte Kupferverdrahtung 21b mit der zweiten Kupferverdrahtung 12b über den zweiten Durchgang 20b und die Kappenschicht 13 elektrisch verbunden.
  • Nachdem eine Zweitschicht-Kappenschicht (nicht gezeigt), die aus demselben Material wie die obige Kappenschicht 13 gebildet ist und eine Dicke von weniger als 20 nm hat, auf den dritten und vierten Kupferverdrahtungen 21a, 21b und dem fünften Zwischenschichtisolierfilm 16 gebildet ist, kann zusätzlich die Kupferverdrahtung mit der mehrschichtigen Struktur auf dem zweiten Zwischenschichtisolierfilm 8 gebildet werden, indem die Bildungen des Zwischenschichtisolierfilms, der Kupferverdrahtung und des Durchgangs entsprechend den obigen Schritten wiederholt werden.
  • Indessen sind die ersten und zweiten Durchgänge 20a, 20b mit den ersten bzw. zweiten Kupferverdrahtungen 12a, 12b durch die Schicht mit niedrigem Widerstand 13a der ZrN-Kappenschicht 13 verbunden, die eine Dicke von unter 20 nm hat. Da die ZrN-Kappenschicht 13 in diesem Fall auf dem dritten Zwischenschichtisolierfilm 10, der aus SiO2 ist, als Schicht mit hohem Widerstand 13b dient, werden die dritte Kupferverdrahtung 21a und die vierte Kupferverdrahtung 21b durch die ZrN-Kappenschicht 13 nie kurzgeschlossen. Da das Zirkoniumnitrid chemisch stabil ist und weniger als Kupfer oxidiert, ist es zusätzlich nicht möglich, daß die ZrN-Kappenschicht 13 oxidiert oder korrodiert, auch wenn solch eine Schicht durch das Durchgangsloch und den Verdrahtungsgraben exponiert wird. Daher kann die ZrN-Kappenschicht 13 als leitfähiger/isolierender Schutzfilm dienen, der die Oxidation und die Korrosion der Kupferverdrahtung und des Kupferdurchgangs verhindert.
  • Die Tatsache, daß der Wert des elektrischen Widerstandes des Zirkoniumnitridfilms von dem Material der darunterliegenden Schicht abhängt, wird im folgenden erläutert.
  • Zuerst werden, wie in 3 gezeigt, ein Isolierfilm 31 mit einer Dicke von 100 nm aus SiO2 und ein Metallfilm 32 mit einer Dicke von 50 nm aus Titannitrid (TiN) sequentiell auf einem Siliziumwafer 30 gebildet, und dann wird ein Teil des Isolierfilms 31 durch Mustern des Metallfilms 32 exponiert. Dann wird ein Zirkoniumnitrid-(ZrN)-Film 33 auf dem Isolierfilm 31 und dem Metallfilm 32 durch das CVD-Verfahren gebildet. Als Material, das zum Bilden des Zirkoniumnitridfilms 33 durch das CVD-Verfahren verwendet wird, werden TDEAZ und Ammoniak (NH3) eingesetzt. Ferner wird die Temperatur des Siliziumwafers 30 auf 380°C eingestellt, wenn der Zirkoniumnitridfilm 33 wachsen soll.
  • Wenn eine Beziehung zwischen der Filmdicke und dem spezifischen Widerstand des Zirkoniumnitridfilms 33, der auf dem SiO2-Isolierfilm 31 gebildet ist, geprüft wird, während die Filmdicke des ZrN-Films 33 verändert wird, der unter solchen Bedingungen gebildet wird, werden Resultate erhalten, die in 4 gezeigt sind. Gemäß 4 beträgt der spezifische Widerstand des Zirkoniumnitridfilms 33 etwa 3300 μΩ·cm, wenn die Filmdicke 20 nm beträgt, und der spezifische Widerstand nimmt abrupt zu, wenn die Filmdicke kleiner als etwa 18,7 nm ist, und der spezifische Widerstand erreicht 10000 μΩ·cm, wenn die Filmdicke 17,8 nm ist. Selbst wenn hierbei ein Siliziumoxidnitridfilm, ein Siliziumnitridfilm oder ein Siliziumoxidfluoridfilm als Isolierfilm 31 verwendet wird, können ähnliche Resultate erhalten werden.
  • Wenn eine Beziehung zwischen der Filmdicke und dem spezifischen Widerstand des Zirkoniumnitridfilms geprüft wird, der auf dem TiN-Metallfilm 32 gebildet ist, können demgegenüber Resultate erhalten werden, die in 5 gezeigt sind. Falls der Kupferfilm als Metallfilm 32 verwendet wird, werden ähnliche Resultate erreicht.
  • Falls der Zirkoniumnitridfilm 33 auf dem Isolierfilm 31 gebildet ist, um die Dicke von unter 20 nm zu haben, nimmt der spezifische Widerstand gemäß 4 zu, um den Isolierfilm zu ergeben, dessen spezifischer Widerstand mehr als einige Tausend μΩ·cm beträgt. Selbst wenn die Filmdicke des Zirkoniumnitridfilms 33 unter 20 nm liegt, dient der Zirkoniumnitridfilm 33, der auf dem Metallfilm 32 gebildet ist, im Gegensatz dazu als leitfähiger Film, dessen spezifischer Widerstand weniger als etwa 300 μΩ cm beträgt.
  • Als Resultat versteht sich, daß der spezifische Widerstand des Zirkoniumnitridfilms von dem Material des darunterliegenden Films abhängt. Diese Erscheinung ist in dem Fall ähnlich, wenn der Zirkoniumnitridfilm nicht durch das CVD-Verfahren gebildet wird, sondern durch das PVD-Verfahren wie etwa das Sputtern, die Verdampfung oder dergleichen.
  • In diesem Fall kann als Kappenschicht 13 zum Beispiel ein Film aus irgendeiner Substanz von der Zirkoniumnitridverbindung, den drei nicht erfindungsgemäßen Zirkonium, Titan, Hafnium, der drei nicht erfindungsgemäßen Zirkoniumverbindung, Titanverbindung oder Hafniumverbindung anstelle des Zirkoniumnitrids gebildet werden, um eine Dicke zu haben, die größer als 0 nm aber kleiner als 20 nm ist. Falls die Substanz, die die Kappenschicht 13 darstellt, durch das PVD-Verfahren wie etwa das Sputtern, etc., gebildet wird, ist es vorzuziehen, solch eine Substanz auf dem dritten Zwischenschichtisolierfilm 10 unter Verwendung des Sauerstoffs in dem dritten Zwischenschichtisolierfilm 10 durch Annealen der gebildeten Substanz bei der Temperatur von zum Beispiel nahezu 400°C zu oxidieren, um den elektrischen Widerstand zu erhöhen. Falls die Oxidation der Substanz, die die Kappenschicht 13 darstellt, auf den Kupferverdrahtungen 12a, 12b völlig verhindert werden muß, ist es ferner vorzuziehen, die Kappenschicht 13 mit oberen Abschnitten der ersten und zweiten Kupferverdrahtungen (Kupfermuster) 12a, 12b zu legieren.
  • Indessen wurde, nachdem der Siliziumoxidfilm mit einer Dicke von 100 nm und der Zirkoniumnitridfilm mit einer Dicke von 10 nm auf dem Siliziumwafer sequentiell gebildet waren, der Titannitrid-(TiN)-Film mit einer Dicke von 50 nm auf dem Zirkoniumnitridfilm bei der Wafertemperatur von 350°C durch das CVD-Verfahren unter Verwendung von Tetrakisdiethylaminotitan (TDEAT) und Ammoniak (NH3) gebildet. Als dann der spezifische Widerstand des Titannitridfilms gemessen wurde, wurden 200 μΩ·cm erhalten. Dadurch wurde festgestellt, daß der Widerstand des TiN-Films (Metallfilm), der auf dem Abschnitt, dessen Widerstand mehr zunimmt, des Zirkoniumnitridfilms gebildet ist, nicht weiter erhöht wird.
  • (Zweite Ausführungsform)
  • In der ersten Ausführungsform ist die Kappenschicht 13, die aus ZrN, oder den nicht erfindungsgemäßen Zr, Hf oder dergleichen ist, auf den Kupferverdrahtungen 12a, 12b und dem dritten Zwischenschichtisolierfilm 10 gebildet. Falls die Kupferverdrahtungen 12a, 12b und die Kappenschicht 13 durch den Annealprozeß miteinander legiert werden, besteht die Möglichkeit, daß Kupferelemente von der Kappenschicht 13 in den dritten Zwischenschichtisolierfilm 10 und den vierten Zwischenschichtisolierfilm 14 diffundieren.
  • Deshalb werden im folgenden Schritte zum Bilden der Halbleitervorrichtung erläutert, welche die Struktur hat, durch die die Kupferdiffusion in die dritten und vierten Zwischenschichtisolierfilme 10, 14 unfehlbar verhindert werden kann.
  • 6A bis 6L sind Schnittansichten, die Schritte zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen. In 6A bis 6L bezeichnen dieselben Symbole wie in 2A bis 2F dieselben Elemente.
  • Im folgenden werden zuerst Schritte erläutert, die erforderlich sind, um die in 6A gezeigte Struktur zu bilden.
  • Die Elementtrennisolierschicht 2 wird auf dem p-Typ-Siliziumsubstrat 1 gebildet, um die Zone der aktiven Elemente zu umgeben, und dann wird der MOS-Transistor 3 mit der Struktur, die in der ersten Ausführungsform gezeigt ist, in der Zone der aktiven Elemente gebildet.
  • Dann wird der erste Zwischenschichtisolierfilm 4 aus SiO2 auf dem Siliziumsubstrat 1 gebildet, um den MOS-Transistor 3 zu bedecken. Danach werden das erste Kontaktloch 4a und das zweite Kontaktloch 4b in dem ersten Zwischenschichtisolierfilm 4 auf der ersten n-Typ-Verunreinigungsdiffusionsschicht 3c bzw. der zweiten n-Typ-Verunreinigungsdiffusionsschicht 3d gebildet. Dann werden der erste leitfähige Stecker 5a und der zweite leitfähige Stecker 5b in dem ersten Kontaktloch 4a bzw. dem zweiten Kontaktloch 4b vergraben. Die ersten und zweiten leitfähigen Stecker 5a, 5b haben jeweilig die doppelschichtige Struktur, die den Titannitridfilm und den Wolframfilm umfaßt.
  • Dann wird die Erstschicht-Verdrahtung 7, die mit dem zweiten leitfähigen Stecker 5b verbunden ist und aus Aluminium ist, auf dem ersten Zwischenschichtisolierfilm 4 gebildet. Danach wird der zweite Zwischenschichtisolierfilm 8 auf dem ersten Zwischenschichtisolierfilm 4 und der Erstschicht-Verdrahtung 7 gebildet. Dann wird das Kontaktloch 8a in dem zweiten Zwischenschichtisolierfilm 8 auf dem ersten leitfähigen Stecker 5a gebildet, und danach wird der dritte leitfähige Stecker 9 mit der doppelschichtigen Struktur, die den Titannitridfilm und den Wolframfilm umfaßt, in dem Kontaktloch 8a vergraben.
  • In diesem Zustand wird der dritte Zwischenschichtisolierfilm 10, der eine Dicke von 300 nm hat und aus SiO2 ist, auf dem zweiten Zwischenschichtisolierfilm 8 und dem dritten leitfähigen Stecker 9 durch das CVD-Verfahren gebildet. Danach wird der Siliziumnitridfilm mit einer Dicke von 50 nm auf dem dritten Zwischenschichtisolierfilm 10 durch das CVD-Verfahren als isolierende erste Stopperschicht 40 gebildet.
  • Danach wird das Resist 39 auf der ersten Stopperschicht 40 aufgetragen, und dann werden Öffnungsabschnitte 39a, 39b, die Verdrahtungsmuster haben, die über den dritten leitfähigen Stecker 9 verlaufen, durch Belichten/Entwickeln des Resists 39 gebildet.
  • Dann werden, wie in 6B und 6C gezeigt, die ersten und zweiten Verdrahtungsgräben 10a, 10b in der ersten Stopperschicht 40 und dem dritten Zwischenschichtisolierfilm 10 durch das Ätzen gebildet, wobei das Resist 39 als Maske verwendet wird. Der erste Verdrahtungsgraben 10a hat eine Form, von der ein Teil auf dem dritten leitfähigen Stecker 9 positioniert ist. In diesem Fall können die ersten und zweiten Verdrahtungsgräben 10a, 10b, wie in 6C gezeigt, durch Ätzen des dritten Zwischenschichtisolierfilms 10 gebildet werden, während die erste Stopperschicht 40, in der Öffnungen gebildet sind, als Maske verwendet wird.
  • Dann wird, wie in 6D gezeigt, die erste Barrierenmetallschicht 11a auf inneren peripheren Flächen und Bodenflächen der ersten und zweiten Verdrahtungsgräben 10a, 10b bzw. der oberen Fläche der ersten Stopperschicht 40 gebildet. Die Barrierenmetallschicht 11a wird durch das Sputterverfahren gebildet und zum Beispiel aus irgendeinem von Ta, TaN und ihrem laminierten Film oder TiN hergestellt.
  • Zusätzlich wird die Kupferkeimschicht 11s auf der Barrierenmetallschicht 11a durch das Sputterverfahren gebildet, um eine Dicke von 30 bis 100 nm zu haben.
  • Danach wird, wie in 6E gezeigt, die Kupferschicht 11b auf der Kupferkeimschicht 11s durch das elektrolytische Plattierverfahren gebildet, wodurch die ersten und zweiten Verdrahtungsgräben 10a, 10b vollständig vergraben werden. In diesem Fall ist die Kupferkeimschicht 11s in der Kupferschicht 11b enthalten.
  • Dann werden, wie in 6F gezeigt, die Kupferschicht 11b und die Barrierenmetallschicht 11a, die auf der oberen Fläche des dritten Zwischenschichtisolierfilms 10 gebildet sind, durch das CMP-Verfahren entfernt. Hierbei dient die erste Stopperschicht 40 als CMP-Stopper. Daher werden die Kupferschicht 11b und die Barrierenmetallschicht 11a, die in den ersten und zweiten Verdrahtungsgräben 10a, 10b verblieben sind, als erste bzw. zweite Kupferverdrahtungen 12a, 12b verwendet.
  • Nachdem die Erstschicht-Kupferverdrahtungen 12a, 12b wie oben gebildet sind, wird, wie in 6G gezeigt, die erste Kappenschicht 13 aus Zirkoniumnitrid (ZrN) auf der ersten Stopperschicht 40 und den ersten und zweiten Kupferverdrahtungen 12a, 12b gebildet. Diese erste Kappenschicht 13 wird durch das ZrN-Bildungsverfahren gebildet, das bei der ersten Ausführungsform erläutert wurde.
  • Die erste Kappenschicht 13 aus ZrN wird gebildet, wie in der ersten Ausführungsform erläutert, um eine Dicke zu haben, die größer als 0 nm aber kleiner als 20 nm ist. Solch eine ZrN-Kappenschicht 13 dient als Schicht mit niedrigem Widerstand 13a, deren spezifischer Widerstand kleiner als etwa 300 μΩ·cm ist, in der Zone, wo die ZrN-Kappenschicht 13 die Barrierenmetallschicht 11a und die Kupferschicht 11b kontaktiert, die die ersten und zweiten Kupferverdrahtungen 12a, 12b darstellen, und als Schicht mit hohem Widerstand 13b, deren spezifischer Widerstand über mehreren Tausend μΩ·cm oder über Zigtausenden μΩ·cm liegt, in der Zone, wo die ZrN-Kappenschicht 13 den dritten Zwischenschichtisolierfilm 10 kontaktiert, der aus SiO2 ist.
  • Dann wird, wie in 6H gezeigt, eine isolierende zweite Kappenschicht 41, die die Kupferdiffusionsverhinderungsfunktion hat, auf der ersten Kappenschicht 13 gebildet. Als zweite Kappenschicht 41 wird eine Isolierschicht aus Siliziumkarbid (SiC), Siliziumnitrid (SiN) oder einer Substanz, die jene als Basiselement enthält, eine Isolierschicht aus Siliziumkarbidoxid (SiCO), Siliziumoxidnitrid (SiON) oder einer Substanz, die jene als Basiselement enthält, oder dergleichen durch das plasmaunterstützte chemische Dampfabscheidungsverfahren (PE-CVD-Verfahren) gebildet, um eine Dicke von 20 bis 100 nm zu haben.
  • Typischerweise erfolgt das Wachsen dieser Isolierschichten, die die zweite Kappenschicht 41 bilden, unter Verwendung der PE-CVD-Vorrichtung des Parallelplattentyps, des weiteren durch Einleiten des Materialgases in die Vakuumkammer, in der das Siliziumsubstrat 1 angeordnet ist, durch den Duschkopf, dann durch Einstellen der Substrattemperatur auf 350 bis 400°C am Sockel und dann durch Anwenden der Hochfrequenzenergie, deren Leistung 300 bis 600 W beträgt und deren Frequenz sich auf 13,56 MHz beläuft, auf die Elektrode, die dem Substrat gegenüberliegt.
  • Bei der Bildung des Siliziumkarbids wird das organische Silan, das hauptsächlich aus Methylsilan gebildet ist, als Material verwendet, und ferner werden Methan, Ammoniak, Stickstoff, Helium, etc., hinzugefügt, falls es erforderlich ist.
  • Ferner wird bei der Bildung des Siliziumkarbidoxids die Sauerstoffquelle wie etwa der Sauerstoff, das Stickstoffmonoxid, etc., zu dem Gas hinzugefügt, das verwendet wird, um das Siliziumkarbid zu bilden. Falls der Sauerstoff zu dem Isolierfilm hinzugefügt wird, ist normalerweise der Vorteil zu verzeichnen, daß die Dielektrizitätskonstante des Films verringert werden kann und daher die Adhäsion zwischen den Isolierfilmen verbessert werden kann, aber die Funktion als Kupferdiffusionsverhinderungsfilm wird verringert.
  • Bei der Bildung des Siliziumnitrids wächst solches Siliziumnitrid durch das PE-CVD-Verfahren, wie auch der Siliziumkarbidisolierfilm. In diesem Fall wird typischerweise Silangas wie etwa SiH4, Si2H6, etc., als Siliziummaterialgas verwendet, und das Siliziumnitrid kann auch unter Verwendung des organischen Silangases gebildet werden. Stickstoff oder Ammoniak werden der Atmosphäre zum Wachsen als Stickstoffzufuhrquelle zusammen mit dem Siliziummaterialgas zugeführt. Bei der Bildung des Siliziumoxidnitrids wird die Sauerstoffquelle wie etwa Sauerstoff, das Stickstoffmonoxid zu dem Gas hinzugefügt, das zum Wachsen von Siliziumnitrid verwendet wird.
  • Dann wird die zweite Kappenschicht 41 unter solchen Bedingungen gebildet. Danach werden, wie in 6I gezeigt, ein vierter zwischenschichtisolierfilm 42, der eine Dicke von 600 nm hat und aus SiO2 ist, und eine zweite Stopperschicht 43, die eine Dicke von 50 nm hat und aus Siliziumnitrid ist, sequentiell auf der zweiten Kappenschicht 41 durch das CVD-Verfahren gebildet.
  • Anschließend werden, wie in 6J gezeigt, die zweite Stopperschicht 43, der vierte Zwischenschichtisolierfilm 42 und die zweite Kappenschicht 41 gemustert, so daß erste und zweite Durchgangslöcher 41a, 41b zum Exponieren der Schicht mit niedrigem Widerstand 13a der ersten Kappenschicht 13 in der zweiten Stopperschicht 43, dem vierten Zwischenschichtisolierfilm 42 und der zweiten Kappenschicht 41 gebildet werden, und ferner werden dritte und vierte Verdrahtungsgräben 42a, 42b, die die ersten bzw. zweiten Durchgangslöcher 41a, 41b überlappen, in der zweiten Stopperschicht 43 und dem vierten Zwischenschichtisolierfilm 42 gebildet. Die dritten und vierten Verdrahtungsgräben 42a, 42b werden gebildet, um eine Tiefe von etwa 350 nm ab der oberen Fläche der zweiten Stopperschicht 43 zu haben.
  • Es kann beliebig selektiert werden, welche von der Bildung der ersten und zweiten Durchgangslöcher 41a, 41b und der Bildung der dritten und vierten Verdrahtungsgräben 42a, 42b früher ausgeführt werden soll, und separate Resistmuster werden jeweilig als Maske verwendet. Falls die Ätzstopperschicht wie etwa die Siliziumnitridschicht in der Mitte des vierten Zwischenschichtisolierfilms gebildet ist, können die ersten und zweiten Durchgangslöcher 41a, 41b und die dritten und vierten Verdrahtungsgräben 42a, 42b durch die Schritte gebildet werden, die der ersten Ausführungsform ähnlich sind. Die Bildung der Ätzstopperschicht in dem vierten Zwischenschichtisolierfilm kann in folgenden Ausführungsformen zum Einsatz kommen.
  • Dann wird, wie in 6K gezeigt, eine Barrierenmetallschicht 44a auf jeweiligen inneren peripheren Flächen und Bodenflächen der ersten und zweiten Durchgangslöcher 41a, 41b und der dritten und vierten Verdrahtungsgräben 42a, 42b und auf der oberen Fläche der zweiten Stopperschicht 43 gebildet. Die Barrierenmetallschicht 44a wird durch das Sputterverfahren gebildet und zum Beispiel aus irgendeinem von Ta, TaN und deren laminiertem Film oder TiN hergestellt.
  • Zusätzlich wird eine Kupferkeimschicht 44s auf der Barrierenmetallschicht 44a durch das Sputterverfahren gebildet, um eine Dicke von 30 bis 100 nm zu haben.
  • Dann wird eine Kupferschicht 44b auf der Kupferkeimschicht 44s durch das elektrolytische Plattierverfahren gebildet, wodurch die dritten und vierten Verdrahtungsgräben 42a, 42b und die ersten und zweiten Durchgangslöcher 41a, 41b vollständig vergraben sind. Die Kupferkeimschicht 44s wird integral mit der Kupferschicht 44b gebildet.
  • Im folgenden werden als nächstes Schritte erläutert, die zum Bilden der in 6L gezeigten Struktur erforderlich sind.
  • Die Kupferschicht 44b und die Barrierenmetallschicht 44a werden von der oberen Fläche der zweiten Stopperschicht 43 durch das CMP-Verfahren abgetragen, während die zweite Stopperschicht 43 als Polierstopper verwendet wird. Daher werden die Kupferschicht 44b und die Barrierenmetallschicht 44a, die in den ersten und zweiten Durchgangslöchern 41a, 41b verbleiben, als erste bzw. zweite Durchgänge 45a, 45b verwendet, während die Kupferschicht 44b und die Barrierenmetallschicht 44a, die in den dritten und vierten Verdrahtungsgräben 42a, 42b verbleiben, als dritte bzw. vierte Kupferverdrahtungen 46a, 46b verwendet werden.
  • Die dritte Kupferverdrahtung 46a ist durch den ersten Durchgang 45a und die Kappenschicht 13 mit der ersten Kupferverdrahtung 12a elektrisch verbunden. Auch die vierte Kupferverdrahtung 46b ist durch den zweiten Durchgang 45b und die Kappenschicht 13 mit der zweiten Kupferverdrahtung 12b elektrisch verbunden.
  • Dann werden eine dritte Kappenschicht 47 aus demselben Material wie die erste Kappenschicht 13 und eine vierte Kappenschicht 48 aus demselben Material wie die zweite Kappenschicht 43 sequentiell auf den dritten und vierten Kupferverdrahtungen 46a, 46b und der zweiten Stopperschicht 43 gebildet.
  • Zusätzlich wird die Kupferverdrahtung mit der mehrschichtigen Struktur auf dem zweiten Zwischenschichtisolierfilm 8 gebildet, indem dieselben Bildungen der Zwischenschichtisolierfilme, der Kupferverdrahtungen und der Durchgänge wie oben beschrieben wiederholt werden.
  • In der wie oben konstruierten Halbleitervorrichtung können die Abschnitte der ersten und dritten Kappenschichten 13, 47 aus ZrN, die mit den Kupferverdrahtungen 12a, 12b, 46a 46b zu verbinden sind, als Schicht mit niedrigem Widerstand dienen, während die Abschnitte der ersten und dritten Kappenschichten 13, 47, die mit den isolierenden ersten und zweiten Stopperschichten 40, 43 zu verbinden sind, als Schicht mit hohem Widerstand dienen können.
  • Falls die ersten und zweiten Kupferverdrahtungen 12a, 12b und die erste Kappenschicht 13 durch das Annealen miteinander legiert werden, ist es möglich, daß das Kupfer von der Kappenschicht 13 in den vierten Zwischenschichtisolierfilm 42 diffundiert. Da in der vorliegenden Ausführungsform des weiteren jedoch die isolierende zweite Kappenschicht 41 zum Verhindern der Kupferdiffusion auf der ersten Kappenschicht gebildet ist, die aus ZrN ist, kann die Kupferdiffusion von den ersten und zweiten Kupferverdrahtungen 12a, 12b in den vierten Zwischenschichtisolierfilm 42 durch die zweite Kappenschicht 41 unfehlbar verhindert werden. Falls die ersten und zweiten Stopperschichten 40, 43 aus dem Siliziumnitrid gebildet werden, können sie auch als Kupferdiffusionsverhinderungsschicht fungieren.
  • Als geprüft wurde, wie der Schichtwiderstand der Kupferverdrahtungen 12a, 12b durch das Annealen verändert wird, nachdem die erste Kappenschicht 13 aus ZrN auf den Kupferverdrahtungen 12a, 12b gebildet war, wie in 6G gezeigt, wurden übrigens Resultate erhalten, die in 7 gezeigt sind. So wurde festgestellt, daß sich der Schichtwiderstand selten verändert.
  • Eine gestrichelte Linie in 7 kennzeichnet eine Differenz zwischen dem Schichtwiderstand, der erhalten wird, wenn das Annealen nicht angewendet wird, und dem Schichtwiderstand, der erhalten wird, wenn das Annealen angewendet wird, der Kupferverdrahtung 12a, 12b ohne Bildung der ersten Kappenschicht 13. Ferner kennzeichnet eine durchgehende Linie in 7 eine Differenz zwischen dem Schichtwiderstand, der erhalten wird, wenn das Annealen nicht angewendet wird, und dem Schichtwiderstand, der erhalten wird, wenn das Annealen angewendet wird, der Kupferverdrahtung 12a, 12b, mit der die erste Kappenschicht 13 mit einer Dicke von 2,5 nm verbunden ist. Zusätzlich kennzeichnet eine Strichpunktlinie in 7 eine Differenz zwischen dem Schichtwiderstand, der erhalten wird, wenn das Annealen nicht angewendet wird, und dem Schichtwiderstand, der erhalten wird, wenn das Annealen angewendet wird, der Kupferverdrahtung 12a, 12b, mit der die erste Kappenschicht 13 mit einer Dicke von 5,0 nm verbunden ist.
  • 8A bis 8C zeigen das Prüfresultat einer Beziehung zwischen dem Widerstand der Kupferverdrahtungen, das heißt, der ZrN-Kappenschicht 13 und der Kupferverdrahtungen 12a, 12b insgesamt, und der Filmdicke der ZrN-Kappenschicht 13. In diesem Fall kennzeichnen mehrere vertikale Linien Verdrahtungsbreiten von 8 μm (O), 4 μm (☐), 2 μm (♢), 1 μm (x), 0,54 μm (+) bzw. 0,27 um (Δ) in der Reihenfolge von links.
  • 8A zeigt eine Beziehung zwischen den Widerstandswerten der Kupferverdrahtungen 12a, 12b und einem kumulativen Prozentsatz, wenn die ZrN-Kappenschicht 13 nicht gebildet ist. 8B zeigt eine Beziehung zwischen den Widerstandswerten der Kupferverdrahtungen und dem kumulativen Prozentsatz, wenn die ZrN-Kappenschicht 13 mit einer Dicke von 2 nm auf den Kupferverdrahtungen 12a, 12b gebildet ist. 8C zeigt eine Beziehung zwischen den Widerstandswerten der Kupferverdrahtungen und dem kumulativen Prozentsatz, wenn die ZrN-Kappenschicht 13 mit einer Dicke von 4 nm auf den Kupferverdrahtungen 12a, 12b gebildet ist.
  • Gemäß 8A bis 8C wird keine Abhängigkeit des Widerstandes der Kupferverdrahtungen von der ZrN-Filmdicke festgestellt.
  • In diesem Fall kann für die isolierenden/leitfähigen Kappenschichten 13, 47 der Film aus irgendeinem von der Zirkoniumnitridverbindung, den drei nicht erfindungsgemäßen Zirkonium, Titan, Hafnium, der drei nicht erfindungsgemäßen Zirkoniumverbindung, Titanverbindung und Hafniumverbindung anstelle des Zirkoniumnitrids verwendet werden. Solche Materialien gelten auch für die folgenden Ausführungsformen.
  • (Dritte Ausführungsform)
  • 9A bis 9E sind Schnittansichten, die Schritte zum Bilden einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigen. In 9A bis 9E bezeichnen dieselben Symbole wie jene in 6A bis 6L dieselben Elemente.
  • Gemäß den Schritten, die in 6A bis 6F in der zweiten Ausführungsform gezeigt sind, wird der MOS-Transistor 3 auf dem Siliziumsubstrat 1 gebildet, dann werden die Zwischenschichtisolierfilme 4, 8, 10 und die erste Stopperschicht 40 gebildet, danach wird die Verdrahtung 7 gebildet, dann werden leitfähige Stecker 5a, 5b, 9 gebildet, und weiterhin werden die ersten und zweiten Kupferverdrahtungen 12a, 12b gebildet.
  • Dann wird, wie in 9A gezeigt, die erste Kappenschicht 13 aus ZrN auf den ersten und zweiten Kupferverdrahtungen 12a, 12b und der ersten Stopperschicht 40 gebildet. Die Filmdicke der ersten Kappenschicht 13 ist nicht auf einen Wert unter 20 nm begrenzt, wie es in den ersten und zweiten Ausführungsformen beschrieben wurde, und die erste Kappenschicht 13 wird gebildet, um zum Beispiel eine Dicke von 40 nm zu haben.
  • Dann wird, wie in 9B gezeigt, die erste Kappenschicht 13 durch selektives Ätzen geätzt, so daß solch eine erste Kappenschicht 13 von der oberen Fläche des dritten Zwischenschichtisolierfilms 10 entfernt wird, aber auf den ersten und zweiten Kupferverdrahtungen 12a, 12b verbleibt. Solch ein selektives Ätzen wird zum Beispiel unter folgenden Bedingungen ausgeführt.
  • Obwohl die Filmdichte der ZrN-Schicht von den CVD-Bedingungen wie etwa der Temperatur beim Wachsen, der Gasflußrate, der Zusatzmenge von Ammoniak, etc., abhängt, unterscheidet sie sich in der Metallphase (in der Schicht mit niedrigem Widerstand 13a) auf dem Metallfilm und in der Isolierphase (in der Schicht mit hohem Widerstand 13b) auf dem Isolierfilm außerordentlich. Das heißt, in der ZrN-Schicht beträgt die Filmdichte der Isolierphase typischerweise 5,0 bis 5,5 g/cm3, während die Filmdichte der Metallphase 6,0 bis 6,6 g/cm3 beträgt. Da die Ätzrate der ZrN-Schicht gemäß verschiedenen Ätzmitteln von der Filmdichte abhängt, kann daher die ZrN-Isolierphase selektiv entfernt werden, indem diese Eigenart genutzt wird. Falls die wäßrige Lösung wie z. B. Fluorwasserstoffsäure, Chlorwasserstoffsäure, Schwefelsäure, etc., oder die Chemikalien wie Wasserstoffperoxid, etc., als Ätzmittel zweckmäßig erhitzt werden, kann die gewünschte Ätzrate gegenüber dem ZrN-Film erhalten werden.
  • Die Ätzrate des ZrN der Metallphase durch die Fluorwasserstoffsäure bei der Temperatur von 25°C beträgt zum Beispiel 40 nm/min, während die Ätzrate von ZrN der Isolierphase 53 nm/min beträgt. Falls die erste Kappenschicht 13, die eine Dicke von 40 nm hat und aus ZrN ist, wie in 9A gezeigt, auf den ersten und zweiten Kupferverdrahtungen 12a, 12b und dem dritten Zwischenschichtisolierfilm 10 gebildet ist und dann die Fluorwasserstoffsäure mit der Konzentration von 1 Gew.-% der ersten Kappenschicht 13 für 45 Sekunden zugeführt wird, kann deshalb die erste Kappenschicht 13 mit einer Dicke von 10 nm nur auf den ersten und zweiten Kupferverdrahtungen 12a, 12b verbleiben, wie in 9B gezeigt.
  • Als Ätzvorrichtung zum Ätzen des ZrN kann die Ätzvorrichtung des Stapeltyps oder die Ätzvorrichtung des Blattzufuhrtyps eingesetzt werden. Um die erste Kappenschicht 13 für kurze Zeit mit guter Gleichförmigkeit zu ätzen, ist es jedoch vorzuziehen, die Ätzvorrichtung des Blattzufuhrtyps einzusetzen.
  • Nachdem die erste Kappenschicht 13 durch das selektive Ätzen wie oben beschrieben geätzt ist, werden der vierte Zwischenschichtisolierfilm 42, der eine Dicke von 600 nm hat und aus SiO2 ist, und die zweite Stopperschicht 43, die eine Dicke von 50 nm hat, sequentiell auf der ersten Kappenschicht 13 und der ersten Stopperschicht 40 durch das CVD-Verfahren gebildet, wie in 9C gezeigt.
  • Dann werden, wie in 9D gezeigt, die zweite Stopperschicht 43 und der vierte Zwischenschichtisolierfilm 42 gemustert. So werden die ersten und zweiten Durchgangslöcher 41a, 41b zum Exponieren der ersten Kappenschicht 13 in der zweiten Stopperschicht 43, dem vierten Zwischenschichtisolierfilm 42 und der zweiten Kappenschicht 41 gebildet, und ferner werden die dritten und vierten Verdrahtungsgräben 42a, 42b, von denen ein Teil die ersten bzw. zweiten Durchgangslöcher 41a, 41b überlappt, in der zweiten Stopperschicht 43 und dem vierten Zwischenschichtisolierfilm 42 gebildet. Daher wird die erste Kappenschicht 13 durch die ersten und zweiten Durchgangslöcher 41a, 41b exponiert.
  • Im folgenden werden als nächstes Schritte erläutert, die zum Bilden der in 9E gezeigten Struktur erforderlich sind.
  • Wie in der zweiten Ausführungsform wird die Barrierenmetallschicht 44a auf den inneren peripheren Flächen und den Bodenflächen der ersten und zweiten Durchgangslöcher 41a, 41b und der dritten und vierten Verdrahtungsgräben 42a, 42b bzw. auf der oberen Fläche der zweiten Stopperschicht 43 gebildet. Zusätzlich wird die Kupferkeimschicht (nicht gezeigt) auf der Barrierenmetallschicht 44a gebildet, um eine Dicke von 30 bis 100 nm zu haben.
  • Die Barrierenmetallschicht 44a wird durch das Sputterverfahren gebildet und zum Beispiel aus irgendeinem von Ta, TaN und deren laminiertem Film oder TiN hergestellt. Ferner wird die Kupferkeimschicht durch das Sputterverfahren gebildet, um eine Dicke von 30 bis 100 nm zu haben.
  • Dann wird die Kupferschicht 44b auf der Kupferkeimschicht durch das elektrolytische Plattierverfahren gebildet. So werden die dritten und vierten Verdrahtungsgräben 42a, 42b und die ersten und zweiten Durchgangslöcher 41a, 41b völlig vergraben. In diesem Fall wird die Kupferkeimschicht integral mit der Kupferschicht 44b gebildet.
  • Zusätzlich werden die Kupferschicht 44b und die Barrierenmetallschicht 44a von der oberen Fläche der zweiten Stopperschicht 43 durch das CMP-Verfahren abgetragen, während die zweite Stopperschicht 43 als Polierstopper verwendet wird. So werden die Kupferschicht 44b und die Barrierenmetallschicht 44a, die in den ersten und zweiten Durchgangslöchern 41a, 41b verbleiben, als erste bzw. zweite Durchgänge 45a, 45b verwendet, während die Kupferschicht 44b und die Barrierenmetallschicht 44a, die in den dritten und vierten Verdrahtungsgräben 42a, 42b verbleiben, als dritte bzw. vierte Kupferverdrahtungen 46a, 46b verwendet werden.
  • Die dritte Kupferverdrahtung 46a ist durch den ersten Durchgang 45a und die Kappenschicht 13 mit der ersten Kupferverdrahtung 12a elektrisch verbunden. Ferner ist die vierte Kupferverdrahtung 46b durch den zweiten Durchgang 45b und die Kappenschicht 13 mit der zweiten Kupferverdrahtung 12b elektrisch verbunden.
  • Danach wird eine zweite Kappenschicht 49, die aus demselben Material wie die erste Kappenschicht 13 ist, auf den dritten und vierten Kupferverdrahtungen 46a, 46b und der zweiten Stopperschicht 43 gebildet. Dann wird die zweite Kappenschicht 49 wie die erste Kappenschicht 13 selektiv geätzt, um nur auf den dritten und vierten Kupferverdrahtungen 46a, 46b zu verbleiben.
  • Zusätzlich wird die Kupferverdrahtung mit der mehrschichtigen Struktur auf dem zweiten Zwischenschichtisolierfilm 8 gebildet, indem dieselben Bildungen der Zwischenschichtisolierfilme, der Kupferverdrahtungen und der Durchgänge wie oben beschrieben wiederholt werden.
  • In der Halbleitervorrichtung, die gemäß den obigen Schritten gebildet wird, können die ZrN-Kappenschichten 13, 49, die auf den Kupferverdrahtungen 12a, 12b, 46a, 46b verbleiben, die Oxidation der Kupferverdrahtungen 12a, 12b, 46a, 46b verhindern.
  • Da die ZrN-Kappenschicht, die auf dem dritten Zwischenschichtisolierfilm gebildet wurde, entfernt wird, kann ferner die Begrenzung für die Filmdicke der ZrN-Kappenschicht eliminiert werden. Da die Widerstandswertcharakteristik der ZrN-Kappenschicht auf dem Isolierfilm etwa bei der Filmdicke von 20 nm abrupt verändert wird, ist es schwierig, die Filmdicke zu steuern. Falls jedoch das selektive Ätzen der ZrN-Kappenschicht gemäß der vorliegenden Ausführungsform ausgeführt wird, kann die ZrN-Kappenschicht nie als Schicht mit niedrigem Widerstand auf dem Isolierfilm wirken.
  • Die ZrN-Kappenschicht kann von der oberen Fläche des dritten Zwischenschichtisolierfilms entfernt werden, indem das Ätzen ohne die Maske wie etwa das Resist, etc., mit guter Präzision selektiv ausgeführt wird. Deshalb sind das Bilden und das Ausrichten der Resistmuster nicht erforderlich, und somit wird der Durchsatz nie groß verringert.
  • (Vierte Ausführungsform)
  • In der dritten Ausführungsform wird die ZrN-Kappenschicht von der Zwischenisolierschicht selektiv entfernt. In diesem Fall ist es möglich, daß dann, falls das Kupfer in der Kupferverdrahtung mit ZrN in der Kappenschicht reagiert, das Kupfer durch die Kappenschicht in den Zwischenschichtisolierfilm diffundiert.
  • Aus diesem Grund kann wie bei der zweiten Ausführungsform die Kupferdiffusion von der Kupferverdrahtung in den Zwischenschichtisolierfilm sicher verhindert werden, indem die ZrN-Schicht, die auf den Kupferverdrahtungen verbleibt, mit der isolierenden Kappenschicht bedeckt wird. Im folgenden werden die Struktur und die Schritte zum Bilden derselben erläutert.
  • Zuerst wird gemäß den in 6A bis 6F gezeigten Schritten der MOS-Transistor 3 auf dem Siliziumsubstrat 1 gebildet, dann werden die Zwischenschichtisolierfilme 4, 8, 10 gebildet, danach wird die erste Stopperschicht gebildet, wird die Verdrahtung 7 gebildet, dann werden die leitfähigen Stecker 5a, 5b, 9 gebildet, und des weiteren werden die ersten und zweiten Kupferverdrahtungen 12a, 12b gebildet. Dann wird, wie in 9A gezeigt, die erste Kappenschicht 13 aus ZrN auf den ersten und zweiten Kupferverdrahtungen 12a, 12b und der ersten Stopperschicht 40 gebildet. Die Filmdicke der ersten Kappenschicht 13 ist nicht auf 20 nm oder weniger begrenzt, und die erste Kappenschicht 13 wird gebildet, um eine Dicke von zum Beispiel 40 nm zu haben.
  • Dann wird, wie in 10A gezeigt, die erste Kappenschicht 13 durch selektives Ätzen geätzt, um sie von der oberen Fläche des dritten Zwischenschichtisolierfilms 10 zu entfernen und auf den ersten und zweiten Kupferverdrahtungen 12a, 12b zu belassen. Das selektive Ätzen der ersten Kappenschicht 13 wird durch das in der dritten Ausführungsform gezeigte Verfahren ausgeführt.
  • Dann wird, wie in 10B gezeigt, die isolierende zweite Kappenschicht 41, die die Kupferdiffusionsverhinderungsfunktion hat, auf der ersten Kappenschicht 13 gebildet. Als zweite Kappenschicht 41 wird die isolierende Schicht, die SiC, SiN als Basiselement enthält, oder die isolierende Schicht, die SiCO, SiON als Basiselement enthält, durch das PE-CVD-Verfahren gebildet, um eine Dicke von 20 bis 100 nm zu haben. Die zweite Kappenschicht 41 wird gemäß dem in der zweiten Ausführungsform erläuterten Verfahren gebildet.
  • Dann werden, wie in 10C gezeigt, der vierte Zwischenschichtisolierfilm 42 mit einer Dicke von 600 nm aus SiO2 und die zweite Stopperschicht 43 mit einer Dicke von 50 nm sequentiell auf der zweiten Kappenschicht 41 durch das CVD-Verfahren gebildet.
  • Danach werden, wie in 10D gezeigt, die zweite Stopperschicht 43, der vierte Zwischenschichtisolierfilm 42 und die zweite Kappenschicht 41 gemustert. So werden die ersten und zweiten Durchgangslöcher 41a, 41b zum Exponieren der ersten Kappenschicht 13 in der zweiten Stopperschicht 43, dem vierten Zwischenschichtisolierfilm 42 und der zweiten Kappenschicht 41 gebildet, und ferner werden die dritten und vierten Verdrahtungsgräben 42a, 42b, die die ersten bzw. zweiten Durchgangslöcher 41a, 41b überlappen, in der zweiten Stopperschicht 43 und dem vierten Zwischenschichtisolierfilm 42 gebildet.
  • Im folgenden werden als nächstes Schritte erläutert, die zum Bilden der in 10E gezeigten Struktur erforderlich sind.
  • Wie in der zweiten Ausführungsform wird die Barrierenmetallschicht 44a auf den inneren peripheren Flächen und den Bodenflächen der ersten und zweiten Durchgangslöcher 41a, 41b und der dritten und vierten Verdrahtungsgräben 42a, 42b bzw. auf der oberen Fläche der zweiten Stopperschicht 43 gebildet. Die Barrierenmetallschicht 44a wird durch das Sputterverfahren gebildet und zum Beispiel aus irgendeinem von Ta, TaN und deren laminiertem Film oder TiN hergestellt.
  • Dann wird die Kupferkeimschicht (nicht gezeigt) mit einer Dicke von 30 bis 100 nm auf der Barrierenmetallschicht 44a durch das Sputterverfahren gebildet.
  • Zusätzlich wird die Kupferschicht 44b auf der Kupferkeimschicht durch das elektrolytische Plattierverfahren gebildet, wodurch die dritten und vierten Verdrahtungsgräben 42a, 42b und die ersten und zweiten Durchgangslöcher 41a, 41b vollständig vergraben werden. In diesem Fall wird die Kupferkeimschicht mit der Kupferschicht 44b integral gebildet.
  • Dann werden die Kupferschicht 44b und die Barrierenmetallschicht 44a von der oberen Fläche der zweiten Stopperschicht 43 durch das CMP-Verfahren entfernt, während die zweite Stopperschicht 43 als Polierstopper verwendet wird. Als Resultat werden die Kupferschicht 44b und die Barrierenmetallschicht 44a, die in den ersten und zweiten Durchgangslöchern 41a, 41b verbleiben, als erste bzw. zweite Durchgänge 45a, 45b verwendet, und ferner werden die Kupferschicht 44b und die Barrierenmetallschicht 44a, die in den dritten und vierten Verdrahtungsgräben 42a, 42b verbleiben, als dritte bzw. vierte Kupferverdrahtungen 46a, 46b verwendet.
  • Die dritte Kupferverdrahtung 46a ist durch den ersten Durchgang 45a und die erste Kappenschicht 13 mit der ersten Kupferverdrahtung 12a elektrisch verbunden. Ferner ist die vierte Kupferverdrahtung 46b mit der zweiten Kupferverdrahtung 12b durch den zweiten Durchgang 45b und die erste Kappenschicht 13 elektrisch verbunden.
  • Danach wird die dritte Kappenschicht 47 aus ZrN auf den dritten und vierten Kupferverdrahtungen 46a, 46b und der zweiten Stopperschicht 43 gebildet. Zusätzlich wird die dritte Kappenschicht 47 selektiv geätzt, um sie nur auf den dritten und vierten Kupferverdrahtungen 46a, 46b zu belassen.
  • Dann wird die vierte Kappenschicht 48, die aus demselben Material wie die zweite Kappenschicht 41 gebildet ist, auf der dritten Kappenschicht 47 und der zweiten Stopperschicht 43 belassen.
  • Danach wird die Kupferverdrahtung mit der mehrschichtigen Struktur, wie oben beschrieben, auf dem zweiten Zwischenschichtisolierfilm 8 gebildet, indem die Bildungen der Zwischenschichtisolierfilme, der Kupferverdrahtungen und der Durchgänge wiederholt werden.
  • In der Halbleitervorrichtung, die gemäß den obigen Schritten gebildet ist, sind die ZrN-Kappenschichten 13, 47, die nur auf den Kupferverdrahtungen 12a, 12b, 46a, 46b verbleiben, mit anderen Kappenschichten 41, 48 bedeckt, die aus dem Kupferdiffusionsverhinderungsisoliermaterial gebildet sind. Deshalb kann verhindert werden, daß das Kupfer von den Kupferverdrahtungen 12a, 12b, 46a, 46b durch die ZrN-Kappenschichten 13, 47 in den Zwischenschichtisolierfilm diffundiert. Da die ZrN-Kappenschichten 13, 47 von der oberen Fläche des Zwischenschichtisolierfilms selektiv entfernt werden, können zusätzlich die Kupferverdrahtungen nie kurzgeschlossen werden, selbst wenn die Filmdicke mehr als 20 nm beträgt.
  • (Andere Ausführungsform)
  • In den obigen Ausführungsformen wird der Zwischenschichtisolierfilm aus SiO2 gebildet. Aber der zwischenschichtisolierfilm kann aus Isoliermaterial mit niedriger Dielektrizitätskonstante gebildet werden. Da der Einfluß der Verdrahtungsverzögerung bei Miniaturisierung des Elementes verschlimmert wird, wird die Anwendung von Isoliermaterial mit niedriger Dielektrizitätskonstante viel wichtiger. Als Isoliermaterial mit niedriger Dielektrizitätskonstante können organisches Polymer, Siliziumoxid, das mit Kohlenstoff imprägniert ist, oder poröses Isoliermaterial mit niedriger Dielektrizitätskonstante als typisches Material genannt werden.
  • Als Verfahren zum Bilden des Isoliermaterials mit niedriger Dielektrizitätskonstante ist der Aufschleuderungsprozeß zum gleichförmigen Auftragen des flüssigen Isoliermaterials mit niedriger Dielektrizitätskonstante auf das Substrat während des Rotierens des Substrates oder das PE-CVD-Verfahren das repräsentative Verfahren. Falls der poröse Isolierfilm mit niedriger Dielektrizitätskonstante durch den Auftrageprozeß gebildet wird, wird ein Hohlkörper gebildet, indem die Thermolyse von instabilen Komponenten und die Bildung der Formzwischenstruktur und die Thermolyse der Form unter Einsatz der Hydrolyse und der Kondensationspolymerisation auf Grund des Sol-Gel-Verfahrens ausgeführt werden, und so ist der Annealprozeß bei etwa 400°C notwendig.
  • Ferner werden in den obigen Ausführungsformen als Vorstufe zum Vergraben des Kupfers in den Verdrahtungsgräben und den Durchgangslöchern die Barrierenmetallschicht und die Kupferkeimschicht durch das Sputtern gebildet. Aber diese Schichten können durch das CVD-Verfahren gebildet werden. Falls zum Beispiel Titannitrid als Barrierenmetall durch das CVD-Verfahren gebildet wird, werden TDEAT und Ammoniak als Reaktionsgas verwendet. Zusätzlich kann die Kupferkeimschicht durch das CVD-Verfahren gebildet werden. Als Gas zum Wachsen der Kupferkeimschicht wird zum Beispiel Cu(hfac)TMVS als Material verwendet.
  • Als Verfahren zum Bilden der Kupferkeimschicht kann das Plasmaverfahren mit Selbstionisation eingesetzt werden, wodurch eine gute Abdeckung bei feinen Durchgangslöchern, etc., erreicht werden kann.
  • Bei den obigen Ausführungsformen wird das Dual-Damaszener-Verfahren mit dem Schritt zum gleichzeitigen Vergraben des Barrierenmetalls und des Kupfers in den Durchgangslöchern und den Verdrahtungsgraben erläutert. Die Bildung des Durchgangs und der Kupferverdrahtung ist jedoch nicht auf das Dual-Damaszener-Verfahren begrenzt. Das Damaszener-Verfahren, durch das das Barrierenmetall und das Kupfer in den Durchgangslöchern vergraben werden, dann die Verdrahtungsgräben gebildet werden und danach wieder das Barrierenmetall und das Kupfer in den Verdrahtungsgräben vergraben werden, kann zum Einsatz kommen. In diesem Fall kann die Kappenschicht, die aus Zirkoniumnitrid oder irgendeinem von deren Verbindungen ist, oder aus den drei nicht erfindungsgemäßen Zirkonium, Titan, Hafnium oder irgendeinen von deren nicht erfindungsgemäßen Verbindungen, auch auf den Kupferdurchgängen und den Kupferverdrahtungen gebildet werden.
  • Gemäß der vorliegenden Erfindung ist die erste Kappenschicht, wie oben beschrieben, die aus der Substanz ist, deren Abschnitt, der auf dem Kupferfilm gebildet ist, den kleineren elektrischen Widerstandswert als der Abschnitt hat, der auf dem Isolierfilm gebildet ist, auf dem ersten Isolierfilm und dem ersten Metallmuster gebildet. Falls die Löcher oder die Gräben auf dem ersten Metallmuster durch Mustern des zweiten Isolierfilms gebildet werden, der auf dem ersten Isolierfilm gebildet ist, kann deshalb das erste Metallmuster durch die erste Kappenschicht geschützt werden, und somit können die Oxidation, die Korrosion und die Kontamination des ersten Metallmusters verhindert werden. Da das zweite Metallmuster, das in den Löchern und den Gräben vergraben ist, mit dem ersten Metallmuster durch die erste Kappenschicht elektrisch verbunden ist, kann zusätzlich die elektrische Leitung zwischen dem zweiten Metallmuster und dem ersten Metallmuster gewährleistet werden.
  • Da die erste Kappenschicht als Isolierabschnitt auf dem ersten Isolierfilm dient, kann ferner das Mustern der ersten Kappenschicht weggelassen werden, wodurch zu der Reduzierung der Schritte beigetragen werden kann. Da die erste Kappenschicht, die aus Zirkoniumnitrid oder dergleichen ist, gebildet werden kann, während die Filmdichte auf dem ersten Isolierfilm und auf dem ersten Metallmuster verändert wird, kann in diesem Fall solch eine erste Kappenschicht von der oberen Fläche des Isolierfilms durch selektives Ätzen ohne Maske selektiv entfernt werden. Als Resultat kann der Musterungsschritt vereinfacht werden.
  • Zusätzlich wird die zweite Kappenschicht, die aus dem Kupferdiffusionsverhinderungsisoliermaterial hergestellt wird, auf der Kappenschicht gebildet. Selbst wenn das erste Metallmuster Kupfer enthält, kann deshalb die Kupferdiffusion von dem ersten Metallmuster in den Zwischenschichtisolierfilm unfehlbar verhindert werden.

Claims (16)

  1. Halbleitervorrichtung mit: einem ersten Isolierfilm (10), der über einem Halbleiterfilm gebildet ist; einem ersten Metallmuster (12a, 12b), das in dem ersten Isolierfilm vergraben ist; und einer ersten Kappenschicht (13), die auf dem ersten Metallmuster und dem ersten Isolierfilm gebildet ist und aus Zirkoniumnitrid oder einer Zirkoniumnitridverbindung hergestellt ist, wobei eine Filmdicke der ersten Kappenschicht (13) gleich oder geringer ist als 18,7 nm.
  2. Halbleitervorrichtung nach Anspruch 1, ferner mit: einem zweiten Isolierfilm (14, 42), der die erste Kappenschicht (13) bedeckt; einem in dem zweiten Isolierfilm auf dem ersten Metallmuster gebildeten Loch oder Graben; und einem zweiten Metallmuster, das in dem Loch oder dem Graben vergraben ist und mit dem ersten Metallmuster über die erste Kappenschicht elektrisch verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 2, bei der eine Barrierenmetallschicht (17, 44a) zwischen dem zweiten Metallmuster und der ersten Kappenschicht gebildet ist.
  4. Halbleitervorrichtung nach Anspruch 3, bei der die Barrierenmetallschicht aus feuerfestem Metallnitrid gebildet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner mit: einer zweiten Kappenschicht (41) zum Bedecken der ersten Kappenschicht (13) und bestehend aus Kupferdiffusionsverhinderungsisoliermaterial, das sich von der ersten Kappenschicht unterscheidet.
  6. Halbleitervorrichtung nach Anspruch 5, bei der die zweite Kappenschicht ein Isolierfilm, der Siliziumkarbid und Siliziumnitrid als Basiselemente enthält, oder ein Isolierfilm ist, der Siliziumoxidkarbid und Siliziumoxidnitrid als Basiselemente enthält.
  7. Halbleitervorrichtung nach Anspruch 1, bei der das erste Metallmuster (12a, 12b) ein Kupfermuster ist.
  8. Halbleitervorrichtungsherstellungsverfahren mit den folgenden Schritten: Bilden eines ersten Isolierfilms (10) über einem Halbleitersubstrat; Bilden eines ersten Grabens oder eines ersten Lochs in dem ersten Isolierfilm; Bilden eines ersten Metallmusters (12a, 12b) durch Vergraben von Kupfer in dem ersten Graben oder dem ersten Loch; und Bilden einer ersten Kappenschicht (13) aus Zirkoniumnitrid oder einer Zirkoniumnitridverbindung auf dem ersten Metallmuster und dem ersten Isolierfilm, wobei die erste Kappenschicht (13) ausgebildet wird, um eine Dicke von gleich oder weniger als 18,7 nm zu haben.
  9. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 8, bei dem ein thermischer Annealprozess angewendet wird, nachdem die erste Kappenschicht gebildet ist.
  10. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 8, bei dem die erste Kappenschicht (13) mit dem ersten Metallmuster legiert wird, nachdem die erste Kappenschicht gebildet ist.
  11. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 8, ferner mit den folgenden Schritten: Bilden eines zweiten Isolierfilms (14, 42) auf der ersten Kappenschicht (13); Bilden eines zweiten Grabens oder eines zweiten Lochs in dem zweiten Isolierfilm über dem ersten Metallmuster; und Bilden eines zweiten Metallmusters, das mit dem ersten Metallmuster durch die erste Kappenschicht elektrisch verbunden ist, indem Kupfer in dem zweiten Graben oder dem zweiten Loch vergraben wird.
  12. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 11, ferner mit folgendem Schritt: Bilden einer Barrierenmetallschicht (17, 44a) zwischen dem zweiten Metallmuster und der ersten Kappenschicht.
  13. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 12, bei dem die Barrierenmetallschicht aus feuerfestem Metallnitrid gebildet wird.
  14. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 8, ferner mit folgendem Schritt: Bilden einer zweiten Kappenschicht (41), die aus Kupferdiffusionsverhinderungsisoliermaterial hergestellt wird, das sich von der ersten Kappenschicht unterscheidet, auf der ersten Kappenschicht.
  15. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 14, bei dem ein Isolierfilm, der Siliziumkarbid und Siliziumnitrid als Basiselemente enthält, oder ein Isolierfilm, der Siliziumoxidkarbid und Siliziumoxidnitrid als Basiselemente enthält, als zweite Kappenschicht (41) gebildet wird.
  16. Halbleitervorrichtungsherstellungsverfahren nach Anspruch 8, bei dem ein Bilden des ersten Metallmusters ein Bilden eines Kupfermusters ist.
DE10218155A 2001-04-27 2002-04-23 Halbleitervorrichtung und Verfahren zum Herstellen derselben Expired - Fee Related DE10218155B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001130694 2001-04-27
JP2001130694 2001-04-27
JP2002043117A JP4350337B2 (ja) 2001-04-27 2002-02-20 半導体装置
JP2002043117 2002-02-20

Publications (2)

Publication Number Publication Date
DE10218155A1 DE10218155A1 (de) 2002-11-14
DE10218155B4 true DE10218155B4 (de) 2012-03-29

Family

ID=26614359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10218155A Expired - Fee Related DE10218155B4 (de) 2001-04-27 2002-04-23 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (2) US6750541B2 (de)
JP (1) JP4350337B2 (de)
KR (1) KR100758886B1 (de)
DE (1) DE10218155B4 (de)
TW (1) TW559859B (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
JP3944838B2 (ja) * 2002-05-08 2007-07-18 富士通株式会社 半導体装置及びその製造方法
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
KR100573897B1 (ko) * 2003-12-30 2006-04-26 동부일렉트로닉스 주식회사 반도체 제조 방법
KR100564801B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
KR100538444B1 (ko) * 2003-12-31 2005-12-22 동부아남반도체 주식회사 비아 홀 및 트렌치 형성 방법
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7176119B2 (en) * 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7704873B1 (en) 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7396759B1 (en) 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
CN100472739C (zh) * 2004-11-08 2009-03-25 Tel艾派恩有限公司 铜互连布线和形成铜互连布线的方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7247946B2 (en) * 2005-01-18 2007-07-24 International Business Machines Corporation On-chip Cu interconnection using 1 to 5 nm thick metal cap
US7138714B2 (en) * 2005-02-11 2006-11-21 International Business Machines Corporation Via barrier layers continuous with metal line barrier layers at notched or dielectric mesa portions in metal lines
JP2006278635A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の製造方法及びその製造に用いられる成膜装置
US7638859B2 (en) * 2005-06-06 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7348272B2 (en) * 2005-08-03 2008-03-25 United Microelectronics Corp. Method of fabricating interconnect
CN100407402C (zh) * 2005-08-18 2008-07-30 联华电子股份有限公司 内连线的制造方法
US7563704B2 (en) * 2005-09-19 2009-07-21 International Business Machines Corporation Method of forming an interconnect including a dielectric cap having a tensile stress
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20070152332A1 (en) * 2006-01-04 2007-07-05 International Business Machines Corporation Single or dual damascene via level wirings and/or devices, and methods of fabricating same
US7735041B2 (en) * 2006-08-03 2010-06-08 Chipx, Inc. Methods and computer readable media implementing a modified routing grid to increase routing densities of customizable logic array devices
JP4943110B2 (ja) * 2006-10-13 2012-05-30 株式会社アルバック 半導体装置及び半導体装置の製造方法
JP4943111B2 (ja) * 2006-10-13 2012-05-30 株式会社アルバック 半導体装置の製造方法
WO2008056742A1 (fr) * 2006-11-09 2008-05-15 Ulvac, Inc. Procédé de fabrication de film barrière
US7576003B2 (en) * 2006-11-29 2009-08-18 International Business Machines Corporation Dual liner capping layer interconnect structure and method
JP5103914B2 (ja) * 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
KR20110099064A (ko) 2007-02-27 2011-09-05 가부시키가이샤 알박 반도체 소자의 제조 방법 및 반도체 소자의 제조 장치
JP2008211090A (ja) * 2007-02-27 2008-09-11 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2008211079A (ja) * 2007-02-27 2008-09-11 Ulvac Japan Ltd バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造
JP4960193B2 (ja) * 2007-10-12 2012-06-27 株式会社アルバック 半導体装置の製造方法及び半導体装置の製造装置
US7648899B1 (en) 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7858510B1 (en) 2008-02-28 2010-12-28 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
FR2928490B1 (fr) * 2008-03-07 2011-04-15 St Microelectronics Sa Circuit integre comprenant des miroirs enterres a des profondeurs differentes
JP5389386B2 (ja) * 2008-06-30 2014-01-15 株式会社アルバック 半導体装置の製造方法
JP2010010624A (ja) * 2008-06-30 2010-01-14 Ulvac Japan Ltd 半導体装置の製造装置及び半導体装置の製造方法
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
KR20100078150A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
WO2011059035A1 (ja) * 2009-11-12 2011-05-19 株式会社 アルバック 半導体装置の製造方法
US8753978B2 (en) 2011-06-03 2014-06-17 Novellus Systems, Inc. Metal and silicon containing capping layers for interconnects
JP2014022694A (ja) * 2012-07-23 2014-02-03 Fujitsu Ltd 半導体装置およびその製造方法
KR20140083744A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140086645A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US10867866B2 (en) 2017-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11469358B1 (en) * 2019-02-19 2022-10-11 Meta Platforms Technologies, Llc Formation of nanoporous copper interconnect for electrical connection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3784605D1 (de) * 1986-09-17 1993-04-15 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
JPH05129224A (ja) * 1991-11-05 1993-05-25 Oki Electric Ind Co Ltd Ｃｕ−Ｚｒ配線パターンの形成方法
US5426330A (en) * 1992-02-26 1995-06-20 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
WO2000054330A1 (en) * 1999-03-10 2000-09-14 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6150270A (en) * 1998-01-07 2000-11-21 Kabushiki Kaisha Toshiba Method for forming barrier layer for copper metallization
EP1083596A1 (de) * 1999-09-07 2001-03-14 Chartered Semiconductor Manufacturing Pte Ltd. Verfahren zur Herstellung einer Kupfer-Dualdamaszen-Struktur mit verminderter Muldenbildung und Erosion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
KR19990040756A (ko) * 1997-11-19 1999-06-05 김영환 반도체 소자의 금속 배선층 콘택 형성 방법
KR20000013571A (ko) * 1998-08-11 2000-03-06 윤종용 반도체소자의 다층 배선 형성방법
JP3519632B2 (ja) * 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
US6339025B1 (en) * 1999-04-03 2002-01-15 United Microelectronics Corp. Method of fabricating a copper capping layer
KR100332118B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 금속 배선 형성 방법
US6355559B1 (en) * 1999-11-18 2002-03-12 Texas Instruments Incorporated Passivation of inlaid metallization
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3784605D1 (de) * 1986-09-17 1993-04-15 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
JPH05129224A (ja) * 1991-11-05 1993-05-25 Oki Electric Ind Co Ltd Ｃｕ−Ｚｒ配線パターンの形成方法
US5426330A (en) * 1992-02-26 1995-06-20 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US6150270A (en) * 1998-01-07 2000-11-21 Kabushiki Kaisha Toshiba Method for forming barrier layer for copper metallization
WO2000054330A1 (en) * 1999-03-10 2000-09-14 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
EP1083596A1 (de) * 1999-09-07 2001-03-14 Chartered Semiconductor Manufacturing Pte Ltd. Verfahren zur Herstellung einer Kupfer-Dualdamaszen-Struktur mit verminderter Muldenbildung und Erosion

Also Published As

Publication number Publication date
KR20020083497A (ko) 2002-11-02
DE10218155A1 (de) 2002-11-14
US6750541B2 (en) 2004-06-15
JP4350337B2 (ja) 2009-10-21
TW559859B (en) 2003-11-01
KR100758886B1 (ko) 2007-09-19
US20040188839A1 (en) 2004-09-30
US20020158338A1 (en) 2002-10-31
JP2003017496A (ja) 2003-01-17
US6992005B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE112018004421B4 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102008006960A1 (de) Selbstjustierte Kontaktstruktur in einem Halbleiterbauelement
DE102006056626A1 (de) Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102020119184A1 (de) Diffusionssperre für halbleitervorrichtung und verfahren
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8127 New person/name/address of the applicant

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8128 New person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120630

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee