Nothing Special   »   [go: up one dir, main page]

DE102008054069B4 - Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem - Google Patents

Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem Download PDF

Info

Publication number
DE102008054069B4
DE102008054069B4 DE102008054069.2A DE102008054069A DE102008054069B4 DE 102008054069 B4 DE102008054069 B4 DE 102008054069B4 DE 102008054069 A DE102008054069 A DE 102008054069A DE 102008054069 B4 DE102008054069 B4 DE 102008054069B4
Authority
DE
Germany
Prior art keywords
metallization
layer
dielectric material
substrate
deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008054069.2A
Other languages
English (en)
Other versions
DE102008054069A1 (de
Inventor
Matthias Lehr
Frank Koschinsky
Joerg Hohage
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102008054069.2A priority Critical patent/DE102008054069B4/de
Priority to US12/561,701 priority patent/US8053354B2/en
Publication of DE102008054069A1 publication Critical patent/DE102008054069A1/de
Application granted granted Critical
Publication of DE102008054069B4 publication Critical patent/DE102008054069B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bestimmen eines Grades an Durchbiegung eines ersten Substrats, wenn eine Fertigungssequenz zur Herstellung mehrerer Metallisierungsschichten eines ersten Metallisierungssystem einer spezifizierten Art an Halbleiterbauelement (200) über dem ersten Substrat ausgeführt wird; und Einstellen eines Gesamtverspannungspegels in einem zweiten Metallisierungssystem (280) auf der Grundlage des bestimmten Grades an Durchbiegung, sodass die Durchbiegung kompensiert oder zumindest zu einem gewissen Grad ausgeglichen wird, wenn das zweite Metallisierungssystem (280) der spezifizierten Art an Halbleiterbauelement (200) über mindestens einem zweiten Substrat (201) gebildet wird; wobei das zweite Metallisierungssystem (280) eine erste Metallisierungsschicht (240), die ein erstes dielektrisches Material (241) über einer Ätzstoppschicht (245) umfasst, und eine zweite Metallisierungsschicht (250), die ein zweites dielektrisches Material (251) umfasst, und eine weitere Ätzstoppschicht mit einer inneren Verspannung (255) zwischen dem ersten dielektrischen Material (241) und dem zweiten dielektrischen Material (251) umfasst, umfasst; und wobei das Einstellen des Gesamtverspannungspegels das Bereitstellen einer zusätzlichen Verspannungskompensationsschicht (256) mit einer inneren Verspannung in dem zweiten dielektrischen Material (251) umfasst; und weiterhin mit Ausführen eines Ätzprozesses zum Bilden einer Metallleitung (252) in dem zweiten dielektrischen Material (251) unter Verwendung der zusätzlichen Verspannungskompensationsschicht (256) sowohl als ein antireflektierendes Material als auch als eine Ätzstoppschicht und Steuern der Tiefe der Metallleitung (252) durch die zusätzliche Verspannungskompensationsschicht (256); Bilden eines leitenden Barrierenmaterials (254) mit innerer Verspannung zwischen der Metallleitung (252) und dem zweiten dielektrischen Material (251) und Steuern eines inneren Verspannungspegels des leitenden Barrierenmaterials (254), wobei das erste dielektrische Material eine Dielektrizitätskonstante aufweist, die von derjenigen des zweiten dielektrischen Materials verschieden ist, sodass die Durchbiegung kompensiert oder zumindest zu einem gewissen Grad ausgeglichen wird.

Description

  • GEBIET DER VORLIEGENDEN OFFENBARUNG
  • Im Allgemeinen betrifft die vorliegende Offenbarung das Gebiet der integrierten Schaltungen und betrifft insbesondere integrierte Schaltungen, die ein komplexes Metallisierungssystem mit einer großen Anzahl an Metallisierungsschichten erfordern.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrheit der Halbleiterbauelemente mit äußerst komplexen elektronischen Schaltungen wird gegenwärtig und in der nahen Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und Silizium enthaltende Substrate, etwa SOI-(Silizium-auf-Isolator-)Substrate, geeignete Trägermaterialien sind, um Halbleiterbauelemente, etwa Mikroprozessoren, SRAMs, ASICs (anwendungsspezifische ICs) und dergleichen herzustellen. Die individuellen integrierten Schaltungen sind in Feldform angeordnet, wobei die meisten Herstellungsschritte, die sich bis zu einige hundert einzelne Prozessschritte in aufwändigen integrierten Schaltungen belaufen können, gleichzeitig für alle Chipbereiche auf dem Substrat mit Ausnahme von Fotolithografieprozessen, Messprozessen und dem Einbringen der einzelnen Bauelemente in ein Gehäuse, nachdem das Substrat zerteilt ist, ausgeführt werden. Somit zwingen ökonomische Rahmenbedingungen die Halbleiterhersteller dazu, die Substratabmessungen ständig zu vergrößern, wodurch auch die verfügbare Fläche zur Herstellung der eigentlichen Halbleiterbauelemente erhöht wird, und damit die Produktionsausbeute vergrößert wird. Gleichzeitig werden die Bauteilabmessungen im Hinblick auf Leistungskriterien verringert, da typischerweise kleinere Transistorabmessungen eine höhere Arbeitsgeschwindigkeit zur Folge haben.
  • In modernen integrierten Schaltungen werden die Schaltungselemente in und auf einer Halbleiterschicht hergestellt, wobei die meisten elektrischen Verbindungen aufgrund der hohen Packungsdichte der Schaltungselemente in der Bauteilebene, in einer Vielzahl von ”Verdrahtungsschichten” erzeugt werden, die auch als Metallisierungsschichten bezeichnet werden, wobei die elektrischen Eigenschaften, etwa der Widerstand, das Elektromigrationsverhalten, etc. der Metallisierungsschichten deutlich das gesamte Leistungsverhalten der integrierten Schaltung beeinflusst. Die Elektromigration ist ein Phänomen eines Metalltransports aufgrund von elektrischen Feldern in der Metallleitung, wobei dies bei höheren Stromdichten in einer Metallleitung beobachtbar ist, woraus sich eine Beeinträchtigung des Bauelements ergibt oder sogar ein Bauteilausfall erfolgen kann.
  • Aufgrund der zunehmenden Verringerung der Strukturgrößen in modernsten Halbleiterbauelementen werden Metalle mit besserer Leitfähigkeit, etwa Kupfer und dergleichen, in Verbindung mit aufwändigen dielektrischen Materialien häufiger als Alternative zur Herstellung von Metallisierungssystemen eingesetzt, die Metallisierungsschichten mit Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten besitzen. Metallleitungen dienen als Verbindungen innerhalb der Ebene und Kontaktdurchführungen dienen als Verbindungen zwischen den Ebenen, wodurch die einzelnen Schaltungselemente in der Bauteilschicht geeignet angeschlossen werden, um so die erforderliche Funktion der integrierten Schaltung zu erreichen. Typischerweise ist eine Vielzahl aus Metallleitungsschichten und Kontaktdurchführungsschichten, die aufeinander gestapelt sind, erforderlich, um die Verbindungen zwischen allen inneren Schaltungselementen und I/O-(Eingangs/Ausgangs-)Anschlussflächen, Versorgungsanschlussflächen und Masseflächen der betrachteten Schaltung zu realisieren.
  • Für kleinste integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente in den Bauteilebenen, etwa durch die Transistoren, beschränkt, sondern ist – aufgrund der größeren Dichte an Schaltungselementen, die eine noch größere Anzahl an elektrischen Verbindungen zwischen diesen Schaltungselementen erforderlich macht – durch den geringen Abstand der Metallleitungen bestimmt, da die Kapazität zwischen den Leitungen erhöht ist. Diese Tatsache in Verbindung mit einer geringeren Leitfähigkeit der Leitungen aufgrund einer geringeren Querschnittsfläche führt zu erhöhten RC-Zeitkonstanten. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid und Siliziumnitrid, in Metallisierungsschichten zunehmend durch dielektrische Materialien mit einer geringeren Permittivität ersetzt, die auch als Dielektrika mit kleinem ε mit einer relativen Permittivität von ungefähr 3 oder kleiner bezeichnet werden.
  • Aufgrund der zunehmenden Reduzierung der Strukturgrößen der Schaltungselemente in der Bauteilschicht wird auch der verfügbare Platz zur Herstellung des Metallisierungssystems des Halbleiterbauelements kleiner und muss an die größere Packungsdichte angepasst werden. Da typischerweise viele der Schaltungselemente, die in der Bauteilebene ausgebildet sind, zwei oder mehr elektrische Verbindungen benötigen, steigt die Anzahl der gegenseitigen elektrischen Verbindungen überproportional mit einer Zunahme der Packungsdichte in der Bauteilebene an, wodurch typischerweise eine größere Anzahl an gestapelten Metallisierungsschichten erforderlich ist, um damit der Komplexität des betrachteten Schaltungsaufbaus Rechnung zu tragen. Daher nimmt in komplexen Halbleiterbauelementen, etwa Mikroprozessoren, komplexen Speicherbauelementen und dergleichen, die Anzahl der gestapelten Metallisierungsschichten zu, obwohl aufwändige Materialien in Form von sehr leitfähigen Metallkomponenten, etwa Kupfer und dergleichen, in Verbindung mit dielektrischen Materialien mit geringerer Permittivität zunehmend eingesetzt werden. Wenn die Anzahl der gestapelten Metallisierungsschichten ansteigt und zusätzlich jede der Metallisierungsschichten einen komplexen Aufbau aus Materialien in Form von Ätzstoppschichten, dielektrischen Zwischenschichtmaterialien, leitenden Barrierenschichten, Deckschichten und dergleichen benötigt, übt somit das gesamte Metallisierungssystem des Halbleiterbauelements einen wesentlichen Einfluss auf das Gesamtleistungsverhalten des Bauelements aus, hat jedoch auch zunehmend Einfluss auf den gesamten Fertigungsablauf. Beispielsweise ist die Dichte und die mechanische Stabilität oder die Festigkeit der dielektrischen Materialien mit kleinem ε deutlich geringer im Vergleich zu gut etablierten Dielektrika, etwa Siliziumdioxid und Siliziumnitrid. Des Weiteren ist aufgrund der Eigenschaft des Kupfers, gut in einer Vielzahl dielektrischer Materialien zu diffundieren, auch eine effiziente Einschließung des Kupfermaterials sicherzustellen, wodurch leitende Barrierenmaterialien, Dielektrika oder leitende Deckschichten und dergleichen erforderlich sind, wovon jede entspreche Materialzusammensetzungen und Abscheidetechniken erforderlich macht. Beispielsweise können die Substrathantierungsabläufe für die diversen Prozessschritte, die zur Fertigstellung des komplexen Metallisierungssystems erforderlich sind, durch die Zusammensetzung und die Anzahl der gestapelten Metallisierungsschichten deutlich beeinflusst werden, wie dies nachfolgend detaillierten mit Bezug zu den 1a und 1b erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements 100, in welchem ein Metallisierungssystem 180 über einem Substrat 101 ausgebildet ist. Typischerweise repräsentiert das Substrat 101 ein Siliziumsubstrat oder ein SOI-(Silizium-auf-Isolator-)Substrat, das in eine Vielzahl aus Chipgebieten (nicht gezeigt) eingeteilt ist, wovon jedes ein Halbleiterbauelement in einer Zwischenphase der Fertigung repräsentiert, d. h. ein Halbleiterbauelement vor dem Aufteilen des Substrats 101 in einzelne Chips. Das Substrat 101 besitzt typischerweise darauf ausgebildet eine Bauteilschicht 110, die als eine geeignete Halbleiterschicht oder Schichten zu verstehen ist, die für das Herstellen entsprechender Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, erforderlich sind. Der Einfachheit halber sind mehrere Elemente 111 gezeigt, wobei zu beachten ist, dass eine sehr große Anzahl entsprechenden Schaltungselemente innerhalb jedes Chip-Gebiets abhängig von der gesamten Komplexität der betrachteten Schaltung erforderlich ist. Beispielsweise werden in komplexen Mikroprozessoren mehrere hundert Millionen Transistoren bereitgestellt. Des Weiteren ist eine Kontaktstruktur 120 typischerweise so vorgesehen, dass diese als eine elektrische Schnittstelle zwischen der Bauteilebene 110 und dem Metallisierungssystem 180 dient. Beispielsweise ist die Kontaktstruktur aus einem beliebigen geeigneten dielektrischen Material aufgebaut, um die Schaltungselemente 110 einzuschließen und zu passivieren und auch um entsprechende Kontaktelemente aufzunehmen, die eine Verbindung zu Metallleitungen der ersten Metallisierungsschicht 120 des Metallisierungssystems 180 herstellen. Wie zuvor angegeben ist, wird eine Vielzahl aus zusätzlichen Metallisierungsschichten 130, 140, 150, 160 und 170 abhängig von dem Schaltungsaufbau des Bauelements 100 vorgesehen. Im Prinzip besitzt jede der Metallisierungsschichten 120, ..., 160 einen ähnlichen Aufbau, d. h. es sich Metallleitungen und Kontaktdurchführungen gemäß dem Gesamtschaltungsaufbau in einem geeigneten dielektrischen Material hergesellt, wobei auch entsprechende zusätzliche Materialien, etwa Ätzstoppmaterialien, leitende und dielektrische Barrierenmaterialien und dergleichen nach Bedarf vorgesehen sind. Wie schematisch in 1a gezeigt ist, wird eine letzte Metallisierungsschicht 170 typischerweise vorgesehen, wenn eine geeignete Struktur für gewöhnlich bereitgestellt wird, die das Metallisierungssystem 180 mit der Peripherie verbindet, beispielsweise in Form einer Leiterplatte, eines Bauteilgehäuses, oder in Form eines anderen Trägersubstrats entsprechend der weiteren Handhabung des Bauelements 100. Beispielsweise ist eine Höckerstruktur 171 vorgesehen, um einen direkten Kontakt mit entsprechenden Höckern oder Anschlussflächen eines Trägersubstrats zu ermöglichen. In anderen Fällen werden geeignete Anschlussflächen bzw. Bondflächen vorgesehen, um einen Kontakt mit einem Anschlussdraht zu ermöglichen, der zum Einrichten der elektrischen Verbindung zur Peripherie verwendet wird.
  • 1b zeigt schematisch eine größere Ansicht eines Teils des Metallisierungssystems 180. Wie gezeigt, enthält der Bereich der Metallisierungsschicht 140 ein dielektrisches Material 141, das in Form einer Materialzusammensetzung bereitgestellt werden kann, das unterschiedliche Materialien aufweist, wobei in komplexen Anwendungen das dielektrische Material 141 einen großen Anteil an dielektrischem Material mit kleinem ε oder ein ULK-Material (ultrakleines ε) enthalten kann, wobei diese Materialien eine Dielektrizitätskonstante von 2,7 oder weniger besitzen. Ferner ist typischerweise eine Ätzstoppschicht 142 als eine erste Schicht der Metallisierungsschicht 140 vorgesehen oder diese kann als eine letzte Schicht einer tieferliegenden Metallisierungsschicht betrachtet werden, und diese besitzt typischerweise Ätzstoppeigenschaften in Bezug auf das dielektrische Zwischenschichtmaterial 141 wenn eine Strukturierungssequenz zur Herstellung von Öffnungen für eine Kontaktdurchführung 143 zu bilden sind. Des Weiteren ist eine Metallleitung 1423 gezeigt, wobei in dem dargestellten Beispiel die Kontaktdurchführung 143 und die Metallleitung 142 ein gemeinsames leitendes Barrierenmaterial 144 aufweisen, etwa Tantal, Tantalnitrid und dergleichen, die gut etablierte Barrierenmaterialien zur Verbesserung der Haftung gut leitender Metalle, etwa von Kupfer, Zinn, die in der Metallleitung 142 und in der Kontaktdurchführung 143 vorgesehen sind, wobei auch die erforderlich Kupferintegrität und das Leistungsverhalten im Hinblick auf Elektromigration erreicht wird. In ähnlicher Weise enthält die Metallisierungsschicht 150 eine Ätzstoppschicht 155 aus einem geeigneten dielektrischen Material 151, in welchem eine Metallleitung 152 und eine Kontaktdurchführung 153 eingebettet sind. Es sollte beachtet werden, dass andere Materialien für das dielektrische Material 151 im Vergleich zum Material 141 abhängig vom gesamten Aufbau des Halbleiterbauelements 100 eingesetzt werden können.
  • Wie zuvor erläutert ist, ist eine Vielzahl komplexer Fertigungsschritte erforderlich, um das Metallisierungssystem 180 herzustellen, wobei der Einfachheit halber eine entsprechende Fertigungssequenz für die Schichten 140 und 150 beschrieben wird. Nach der Herstellung der Metallisierungsschicht 130 (siehe 1a) wird somit die Ätzstoppschicht 145, etwa in Form eines Siliziumnitridmaterials, eines Stickstoff enthaltenden Siliziumkarbidmaterials und dergleichen, abgeschieden. Zu diesem Zweck können gut etablierte plasmaunterstützte Abscheideverfahren angewendet werden. Danach wird das dielektrische Material 141 mittels eines oder mehreren Abscheideschritten aufgebracht, etwa durch CVD (chemische Dampfabscheidung), Aufschleudertechniken und dergleichen. Danach wird eine komplexe Strukturierungssequenz auf der Grundlage aufwändiger Lithografieprozesse durchgeführt, um entsprechende Öffnungen für die Kontaktdurchführung 143 und für die Metallleitung 142 zu erzeugen. Es sollte beachtet werden, dass eine Vielzahl von Prozessstrategien aktuell eingesetzt wird, um die Metallleitung 142 und die Kontaktdurchführung 143 zu bilden. Unabhängig von dem entsprechenden Prozessablauf wird eine Vielzahl kritischer Abscheide- und Strukturierungsschritte ausgeführt, wobei die Prozessergebnisse zunehmend durch den gesamten Aufbau des Metallisierungssystems 180 bestimmt sind. Das heißt, aufgrund der sehr unterschiedlichen Materialien und Behandlungen, die an den zuvor abgeschiedenen Materialschichten auszuführen sind, wird ein gewisses Maß an Deformation oder Durchbiegung des Substrats 101 hervorgerufen, das wiederum signifikant die Substrathandhabung während der gesamten Bearbeitung des Bauelements 100 beeinflussen kann. Beispielsweise sind kritische Lithografieprozesse merklich durch die Lage der jeweiligen Substratbereiche auf einem entsprechenden Substrathalter beeinflusst, so dass das schließlich erreichte Lithografieergebnis von den Eigenschaften des Substrats 101 abhängen kann. Ferner führt ein noch größerer Grad an Deformation oder Durchbiegung einer nicht zuverlässigen Anhaftung des Substrats 101 an den diversen Substrathaltern von Prozessanlagen und Transportmitteln, woraus sich ein hohes Risiko der Schädigung des Substrats oder anderer Substrate ergibt.
  • Nach dem Füllen der entsprechenden Öffnungen in dem dielektrischen Material 141 durch das Abscheiden des leitenden Barrierenmaterials 144 mit anschließender elektrochemischer Abscheidung des Kupfermaterials und dem entsprechenden Entfernen von überschüssigem Material wird die weitere Bearbeitung auf der Grundlage einer noch stärkeren Substratdurchbiegung fortgesetzt, wobei dies von den Materialien und den beteiligten Prozessen bei der Herstellung der Metallisierungsschicht 140 abhängt. In ähnlicher Weise wird dann die Ätzstoppschicht 155 aufgebracht, woran sich das Abscheiden des dielektrischen Materials 151 und dessen Strukturierung anschließt, wobei auch die vorhergehenden Metallisierungsschichten sowie die zusätzlichen Materialschichten 155 und 151 die mechanischen Eigenschaften des Substrats 101 beeinflussen, so dass ein hohes Risiko eines Verlustes von Substraten während der Herstellung des Metallisierungssystems 180 auftritt, das bei weiter oben liegenden Metallisierungsschichten noch zunehmen kann. Aufgrund des mechanisches Einflusses des Metallisierungssystems 180 auf das Substrat 101 kann folglich eine deutlich geringere Zuverlässigkeit während Substrathantierungsaktivitäten auftreten, insbesondere in einer sehr späten Phase des gesamten Fertigungsablaufes, wodurch zu deutlichen Ausbeuteverlusten in einer Fertigungsphase beigetragen wird, in der die meisten Prozessabläufe bereits abgeschlossen sind.
  • Verfahren zur Herstellung von Halbleiterbauelementen mit verspannten Schichten, die auch als Ätzstoppschichten dienen können, sind beispielsweise aus der US 7 247 556 B2 , US 6 432 845 B1 , US 2007/0 267 724 A1 , JP 2002-033 386 A , JP 2008-244032 A , JP 04-333225 A , US 7 005 724 B2 und EP 0 851 480 A2 bekannt. In der DE 10 2004 042 168 A1 wird ein Halbleiterbauteil beschrieben, das einen Stapel von Metallisierungsschichten umfasst, wobei eine dielektrische Barrierenschicht, die eine interne kompressive Verspannung aufweist, zwischen Metallisierungsschichten vorgesehen ist. Zudem lehrt die DE 10 2004 042 168 A1 das Ausbilden einer Kontaktöffnung und einer Metallleitung innerhalb einer dielektrischen Schicht einer Metallisierungsschicht, in der verspannte und dielektrische Schichten unterhalb eines Zwischenschichtdielektrikums vorgesehen sind, und wobei weiterhin eine Ätzstoppschicht mit bestimmter interner kompressiver Verspannung abgeschieden wird, die die Tiefe der Kontaktöffnung definiert.
  • In den Entgegenhaltungen US 2006/0 183 346 A1 , US 6 656 830 B1 , US 6521 524 B1 und US 2002/0 123 217 A1 wird die Verwendung einer Ätzstoppschicht als ARC-Schicht beschrieben.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Techniken zur Herstellung von Metallisierungssystemen, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • ÜBERBLICK ÜBER DIE OFFENBARUNG
  • Im Allgemeinen betrifft die vorliegende Offenbarung Herstellungstechniken für Halbleiterbauelemente, in denen der mechanische Verspannungspegel in dem Metallisierungssystem überwacht und in geeigneter Weise während einer beliebigen geeigneten Fertigungsphase ausgeglichen wird, um damit eine Substratdurchbiegung oder Deformation in einem nicht kritischen Bereich zu halten. Zu diesem Zweck werden zusätzliche Materialien und/oder entsprechende dielektrische Materialien und/oder leitende Materialien, die in dem Metallisierungssystem erforderlich sind, in Form von ”Verspannungskompensationsschichten” vorgesehen, die die gesamten Verspannungseigenschaften in dem Metallisierungssystem derart angleichen, dass eine entsprechende Durchbiegung oder Substratdeformation unterhalb eines kritischen Wertes bleibt. Zum Beispiel wird der Einfluss beim voranschreitenden Stapeln von Metallisierungsschichten auf die resultierende Scheibendurchbiegung überwacht, um eine entsprechende kritische Anzahl an Metallisierungsschichten und deren Zusammensetzung zu erkennen, um damit einen geeigneten Verspannungskompensationsmechanismus einzuführen, der eine nicht kritische Substratdurchbiegung für das spezielle Metallisierungssystem und die betrachtete Prozesssequenz liefert. In anschaulichen hierin offenbarten Aspekten werden die Verspannungseigenschaften spezieller Materialschichten in Bezug auf ein geeignetes Ausgleichen der gesamten Verspannungseigenschaften angepasst, während in andern Fällen zusätzlich oder alternativ zu diesen Maßnahmen weitere Materialschichten eingeführt werden, um das gesamte Verspannungsverhalten des Metallisierungssystems ”nachzujustieren”, um damit eine nicht kritische Substratdurchbiegung zu erreichen. Durch Hinzufügen zusätzlicher Verspannungskompensationsmaterialien können gut etablierte Prozesstechniken und Materialzusammensetzungen für das Metallisierungssystem im Wesentlichen beibehalten werden, wodurch ein hohes Maß an Kompatibilität zu konventionellen Fertigungsstrategien beibehalten wird, wobei dennoch die Wahrscheinlichkeit für Ausbeuteverluste in einem sehr fortgeschrittenen Fertigungsstadium deutlich verringert wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst
  • Bestimmen eines Grades an Durchbiegung eines ersten Substrats, wenn eine Fertigungssequenz zur Herstellung mehrerer Metallisierungsschichten eines ersten Metallisierungssystem einer spezifizierten Art an Halbleiterbauelement über dem ersten Substrat ausgeführt wird; und
    Einstellen eines Gesamtverspannungspegels in einem zweiten Metallisierungssystem- auf der Grundlage des bestimmten Grades an Durchbiegung, sodass die Durchbiegung kompensiert oder zumindest zu einem gewissen Grad ausgeglichen wird, wenn das zweite Metallisierungssystem der spezifizierten Art an Halbleiterbauelement über mindestens einem zweiten Substrat gebildet wird;
    wobei das zweite Metallisierungssystem eine erste Metallisierungsschicht, die ein erstes dielektrisches Material über einer Ätzstoppschicht umfasst, und eine zweite Metallisierungsschicht, die ein zweites dielektrisches Material umfasst, und eine weitere Ätzstoppschicht mit einer inneren Verspannung zwischen dem ersten dielektrischen Material und dem zweiten dielektrischen Material umfasst, umfasst; und wobei
    das Einstellen des Gesamtverspannungspegels das Bereitstellen einer zusätzlichen Verspannungskompensationsschicht mit einer inneren Verspannung in dem zweiten dielektrischen Material umfasst; und weiterhin mit
    Ausführen eines Ätzprozesses zum Bilden einer Metallleitung in dem zweiten dielektrischen Material unter Verwendung der zusätzlichen Verspannungskompensationsschicht sowohl als ein antireflektierendes Material als auch als eine Ätzstoppschicht und Steuern der Tiefe der Metallleitung durch die zusätzliche Verspannungskompensationsschicht;
    Bilden eines leitenden Barrierenmaterials mit innerer Verspannung zwischen der Metallleitung und dem zweiten dielektrischen Material und Steuern eines inneren Verspannungspegels der leitenden Barriereschicht, wobei das erste dielektrische Material eine Dielektrizitätskonstante aufweist, die von derjenigen des zweiten dielektrischen Materials verschieden ist, sodass die Durchbiegung kompensiert oder zumindest zu einem gewissen Grad ausgeglichen wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einem komplexen Metallisierungssystem zeigt, das zu einer Substratdurchbiegung während der Fertigung gemäß konventioneller Strategien führt;
  • 1b schematisch eine vergrößerte Ansicht eines Teils des Metallisierungssystem zeigt;
  • 2a schematisch einen Graphen darstellt, der die Abhängigkeit zwischen der Substratdeformation und der Anzahl an Metallisierungsschichten eines komplexen Metallisierungssystems angibt, wobei diese Abhängigkeit zum Erkennen eines kritischen Maßes an Substratdeformation gemäß anschaulicher Ausführungsformen verwendet werden kann;
  • 2b–2d schematische Querschnittsansichten eines Teils eines Metallisierungssystem zeigen, das diverse Verspannungskompensationsschichten gemäß anschaulicher Beispielen enthält, die nicht Bestandteil der Erfindung sind;
  • 2e schematisch einen Teil eines Metallisierungssystems zeigt, das ein leitendes Barrierenmaterial als eine Verspannungskompensationskomponente gemäß Beispielen enthält, die nicht Bestandteil der Erfindung sind, erhält;
  • 2f und 2g schematisch Graphen darstellen, die die Abhängigkeit gewisser Prozessparameter eines Sputter-Abscheideprozesses von einer inneren Verspannung eines leitenden Barrierenmaterials zeigen;
  • 2h und 2i schematisch Querschnittsansichten eines Teils eines Metallisierungssystems zeigen, in welchem dielektrische Materialien, etwa dielektrische Materialien mit kleinem ε, zum Anpassen der gesamten Verspannungseigenschaften eines Metallisierungssystems gemäß anschaulicher, nicht beanspruchter Ausführungsformen verwendet werden; und
  • 2j schematisch ein Halbleiterbauelement mit einem komplexen Metallisierungssystem zeigt, das ein oder mehrere Verspannungskompensationsgebiete aufweist, um die Gesamtverspannung des Metallisierungssystems auszugleichen, so dass die gesamte Substratdurchbiegung auf einem nicht kritischen Niveau gehalten wird.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen zeigen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung, deren Schutzbereich durch die angeführten Patentansprüche definiert ist.
  • Im Allgemeinen stellt die vorliegende Offenbarung Techniken zur Herstellung von Halbleiterbauelementen bereit, in denen die ”Verspannungstechnologie” in der Metallisierungsebene eingeführt wird, um den gesamten Verspannungspegel darin in geeigneter Weise auszugleichen, wodurch sich eine Verringerung der Ausbeuteverluste ergibt, die konventionellerweise durch eine unvorteilhafte Deformation oder Durchbiegung des Substrats hervorgerufen werden, wenn komplexe Metallisierungssysteme mit einer Vielzahl von Metallisierungsschichten hergestellt werden. Durch Vorsehen einer speziellen Verspannungskompensationsschicht und/oder durch geeignetes Anpassen der Materialeigenschaften in Bezug auf den inneren Verspannungspegel kann ein gewisses Maß an Substratdurchbiegung, die durch darunterliegende Metallisierungsschichten hervorgerufen wird, kompensiert werden, um damit die weitere Bearbeitung auf der Grundlage zuverlässiger Substrathantierungsaktivitäten zu ermöglichen, da der Gesamtanteil an Substratdeformation auf einen Pegel gehalten wird, der für die Substrathantierung nicht kritisch ist. In anderen Strategien werden mehrere ”milde” Modifikationen in die gesamte Fertigungssequenz eingebunden, so dass der gesamte Verspannungspegel in einem nicht kritischen Bereich gehalten wird, was bewerkstelligt werden kann, indem die Abhängigkeit des gesamten Verspannungspegels für einen allgemeinen Aufbau eines betrachteten Metallisierungssystems und eine entsprechende Fertigungssequenz ermittelt wird. Wenn beispielsweise gewisse Metallisierungsschichten als wesentliche Verursacher für den gesamten Verspannungspegel und damit die Substratdurchbiegung erkannt werden, kann eine entsprechende Menge anderer Metallisierungsschichten geeignet so gestaltet werden, dass eine merkliche Kompensation dieser Schichten erfolgt, wenn eine deutliche Modifizierung in Bezug auf die inneren Verspannungspegel dieser Schichten im Hinblick auf das Gesamtleistungsverhalten dieser Metallisierungsschichten als ungeeignet erachtet wird. In anderen Fällen kann an einer beliebigen geeigneten Position innerhalb des Metallisierungssystems ein ausgeprägtes Verspannungskompensationsmaterial vorgesehen werden, beispielsweise ohne wesentlich die verbleibende Gesamtkonfiguration des Metallisierungssystems zu beeinflussen, so dass die Substratdurchbiegung kompensiert wird oder zumindest zu einem gewissen Grade ausgeglichen wird. In anderen Fällen können die zusätzlichen Verspannungskompensationsmaterialien zusätzlich zu einer geringeren Durchbiegung zu einem besseren Leistungsverhalten des Metallisierungssystems beitragen, beispielsweise in Bezug auf die mechanische Stabilität, während in anderen Fällen gewisse Prozessschritte verbessert werden, beispielsweise das Bereitstellen zusätzlicher Ätzstoppeigenschaften, einer zusätzlichen ARC-Funktion (antireflektierende Beschichtungsfunktion) und dergleichen.
  • Mit Bezug zu den 2a–2j werden nunmehr erläuternde Beispiele, die nicht Bestandteil der Erfindnug sind, und anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
  • 2a zeigt schematisch einen Graphen, der eine Abhängigkeit zwischen dem Grad an Biegung oder Durchbiegung eines Substrats von der Anzahl einzelner Metallisierungsschichten in einem komplexen Metallisierungssystem entsprechend einer speziellen Zusammensetzung der Metallisierungsschichten darstellt. Das heißt, es wird im Allgemeinen ein spezieller geometrischer Aufbau der einzelnen Metallisierungsschichten in Verbindung mit entsprechenden Materialien in Form von Leitermetallen, Barrierenmaterialien, dielektrischen Materialien, Ätzstoppmaterialien und dergleichen angegeben, um ein Metallisierungssystem entsprechend den Bauteilerfordernissen zu erhalten. Diese Materialien müssen gemäß gut etablierter Fertigungstechniken bearbeitet werden, wobei jedoch die Art des Fertigungsprozesses deutlich von den Eigenschaften des betrachteten Metallisierungssystems abhängen kann. Beispielsweise repräsentiert die in 2a gezeigte Kurve den Grad an Substratdurchbiegung oder Substratdeformation gegenüber der Anzahl der Metallisierungsschichten in einem komplexen Metallisierungssystem für ein spezielles Halbleiterbauelement, etwa einem Mikroprozessor und dergleichen, wobei zu beachten ist, dass im Allgemeinen der Einfluss der diversen Metallisierungsschichten auf die Substratdeformation auch deutlich von den grundlegenden Eigenschaften des Substrats abhängig, das zur Herstellung einer Vielzahl von Halbleiterbauelementen entsprechend einem gemeinsamen Fertigungszustand verwendet wird. Beispielsweise sind aktuell 300 mm eine häufig angetroffene Größe eines Halbleitersubstrats, das zur Herstellung siliziumbasierter Halbleiterbauelemente angewendet wird, während eine Dicke des Substrats im Bereich von mehreren hundert Mikrometern liegt. Somit ist eine entsprechende Abhängigkeit von einem gegebenen grundlegenden Aufbau des Metallisierungssystems bei einer vorgegebenen Prozesstechnologie und einer spezifizierten Art von Substrat bestimmt, um einen kritischen Zustand der Substratdurchbiegung zu bestimmen. In den in 2a gezeigten Beispiel wird die Substratdeformation oder Durchbiegung als Differenz des Höhenniveaus zwischen dem Substratmittelpunkt und dem Substratrand nach der Herstellung entsprechender Metallisierungsschichten bestimmt. Wie gezeigt, entspricht nach der Herstellung der ersten Metallisierungsschicht der zugehörige Grad an Substratdurchbiegung ungefähr 50 μm, wobei zu beachten ist, dass auch ein gewisser Anteil der gemessenen Substratdurchbiegung durch den Aufbau einer Bauteilschicht und entsprechende Fertigungstechniken hervorgerufen werden kann. Wie ferner gezeigt ist, kann eine im Wesentlichen lineare Zunahme der Substratdurchbiegung beobachtet werden, nachdem die sechst Metallisierungsschicht fertiggestellt ist, während nach der Herstellung der siebten Metallisierungsschicht eine geringe Verringerung des Grades an Substratdeformation beobachtet wird. Danach wird ein weiterer Anstieg der Substratdeformation bis zur zehnten Metallisierungsschicht festgestellt, woran sich ein geringer Rückgang und eine nachfolgende Zunahme mit einer sehr ausgeprägten Zunahme bei der fünften Metallisierungsschicht anschließt. Somit findet für das in 2a gezeigte Beispiel insgesamt eine kontinuierliche Zunahme der Substratdurchbiegung statt, wobei abhängig von den Eigenschaften der jeweiligen Substrathantierungsanlagen eine zuverlässige Handhabung und Bearbeitung der Substrat bei einem Wert von ungefähr mehr als 70 μm nicht mehr garantiert werden kann. Folglich kann bei der Herstellung der neunten Metallisierungsschicht ein deutlicher Ausbeuteverlust aufgrund der weniger zuverlässigen Fertigungsprozesse, Schäden an Substraten oder aufgrund eines vollständigen Versagens bei einem geeigneten Positionieren eines Substrats in einer Substrathalterung auftreten. Wenn beispielsweise die zunehmende Anzahl an Metallisierungsschichten zu einer topfartigen Deformation des Substrats führt, d. h. die Substratränder werden nach oben gezogen, kann eine oder mehrere der Metallisierungsschichten 1–8 in geeigneter Weise umgestaltet werden, so dass diese eine größere ”kompressive” interne Verspannung zeigt, und damit zumindest einen gewissen Anteil der resultierenden Deformation zu kompensieren. In anderen Fällen wird eine geeignete zusätzliche Materialschicht mit der gewünschten Größe und der Art an innerer Verspannung in das Metallisierungssystems vor dem Herstellen der neunten Metallisierungsschicht eingebaut, wenn weitere Modifizierungen innerhalb des gegebenen Metallisierungssystems nicht gewünscht sind. Es sollte beachtet werden, dass entsprechende Modifizierungen in einer Vielzahl von Schichten vorgenommen werden können, um damit ein entsprechendes Verhalten zu erreichen, wie es für die Schichten sieben, elf und vierzehn gezeigt ist, die die Tendenz besitzen, den Grad an Substratdurchbiegung zu verringern. Somit kann ein entsprechender Verspannungskompensationsmechanismus während einer geeigneten Stufe bei der Herstellung eines gegebenen Metallisierungssystems eingerichtet werden, um damit mit dem gewünschten Gesamtverhalten des Metallisierungssystems und der gesamten Prozessstrategie kompatibel zu sein.
  • Mit Bezug zu den folgenden Figuren werden entsprechende Verspannungskompensationsmechanismen detaillierter beschrieben.
  • 2b zeigt schematisch eine Querschnittsansicht eines Teils eines Metallisierungssystems 280 eines Halbleiterbauelements 200. Das Halbleiterbauelement 200 enthält ein Substrat 201, über welchem das Metallisierungssystem 280 gebildet ist, das eine geeignete Anzahl an Metallisierungsschichten aufweist. Beispielsweise besitzt das Metallisierungssystem 280 einen ähnlichen Aufbau, wie dies mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, mit Ausnahme, dass ein oder mehrere Verspannungskompensationsmechanismen oder Schichten vorgesehen ist, um damit die gesamte Durchbiegung des Substrats 201 auf einem nicht kritischen Niveau zu halten. Der Einfachheit halber sind zwei aufeinanderfolgende Metallisierungsschichten 240 und 250 dargestellt. Die Metallisierungsschicht 240 umfasst eine Ätzstoppschicht 245 in Verbindung mit einem dielektrischen Material 241, etwa einem dielektrischen Material mit kleinem ε und dergleichen, wie dies auch zuvor erläutert ist, in welchem eine Metallleitung 242 in Verbindung mit einer Kontaktdurchführung 243 ausgebildet ist. Des Weiteren ist ein leitendes Barrierenmaterial 244 so gebildet, dass es das gut leitende Material, etwa Kupfer und dergleichen, der Metallleitung 242 und der Kontaktdurchführung 243 einschließt. Die Metallisierungsschicht 240 umfasst ein dielektrisches Material 251 und eine entsprechende Metallleitung 252 und eine Kontaktdurchführung 253. Des Weiteren ist eine Ätzstoppschicht 255 vorgesehen, die auch als eine Verspannungskompensationsschicht dient, um damit den gesamten Verspannungspegel des Metallisierungssystems 280 einzustellen, so dass die gesamte Durchbiegung des Substrats 201 auf einem nicht kritischen Niveau bleibt, wobei dies möglicherweise in Verbindung mit anderen Verspannungskompensationsmechanismen erfolgt, wie dies nachfolgend detaillierter beschrieben ist. Wie zuvor mit Bezug zu 2a erläutert ist, kann für einen vorgegebenen grundlegenden Aufbau des Metallisierungssystems 280 eine oder mehrere Positionen innerhalb des Metallisierungssystems 280 ermittelt werden, um einen entsprechenden Verspannungskompensationsmechanismus, etwa in Form der Ätzstoppschicht 255, einzurichten, in der ein geeigneter innerer Verspannungspegel erzeugt wird, der Substratdurchbiegung, die durch eine vorhergehende Schicht, etwa die Metallisierungsschicht 240, und/oder durch eine weitere Metallisierungsschicht, die noch über der Metallisierungsschicht 250 zu bilden ist, hervorgerufen wird, entgegenwirkt.
  • Die Ätzstoppschicht 255 weist ein geeignetes Material auf, das auf der Grundlage einer gewünschten Art und Größe eines inneren Verspannungspegels abgeschieden wird. Beispielsweise ist bekannt, dass Siliziumnitrid mit hoher innerer Verspannung, etwa kompressiver Verspannung oder Zugverspannung, bis zu einem Wert von 3 GPa und höher und für kompressive Verspannungen und 2 GPa und höher für Zugverspannungen durch geeignetes Steuern von Prozessparametern eines plasmaunterstützten Abscheideprozesses abgeschieden werden kann. Zum Beispiel wird häufig stark verspanntes Siliziumnitridmaterial in der Kontaktebene der Halbleiterbauelemente eingesetzt, um in lokaler Weise eine Verformung in benachbarten Kanalgebieten von Transistorelementen hervorgerufen, um damit in geeigneter Weise die Ladungsträgerbeweglichkeit und damit das Leistungsveralten dieser Transistorelemente zu verbessern. Entsprechende Prozesstechniken können effizient zur Herstellung der Ätzstoppschicht 255, so dass diese einen gewünschten inneren Verspannungspegel aufweist. Zum Beispiel, wenn allgemein ein insgesamt Zugverspannungspegel des Metallisierungssystems 280 ohne Kompensation vorhanden ist, beispielsweise kann dies auf entsprechende Messungen beruhen, wie sie mit Bezug zu 2a beschrieben sind, kann das Ätzstoppmaterial der Schicht 255 mit einer hohen kompressiven Verspannung vorgesehen werden, wodurch die Gesamtdurchbiegung des Substrats 201 für die vorhergehenden Metallisierungsschichten und/oder für nachfolgende Metallisierungsschichten kompensiert oder zumindest deutlich verringert wird. In anderen Fällen wird, wenn eine entsprechende kompressive Gesamtverspannung während einer entsprechenden Messsequenz bestimmt wurde, wie dies zuvor beschrieben ist, die Ätzstoppschicht 255 mit einer hohen inneren Zugverspannung vorgesehen, was durch Auswählen geeigneter Prozessparameter, etwa der Durchflussraten für Vorstufenmaterialien, der Temperatur, dem Druck und insbesondere dem Grad an Ionenbeschuss, bewerkstelligt werden kann. Es sollte beachtet werden, dass auch andere Materialien mit einer hohen inneren Verspannung vorgesehen werden können, etwa Stickstoff enthaltendes Siliziumkarbid, das auch mit einer hohen inneren kompressiven Verspannung auf der Grundlage plasmaunterstützter CVD aufgebracht werden kann. Somit liefert die Schicht 255 die erforderlichen Ätzstoppeigenschaften, wobei gleichzeitig der Gesamtverspannungspegel des Metallisierungssystems 280 eingestellt wird, wobei zu beachten ist, dass weitere Verspannungskompensationsmechanismen bei Bedarf eingerichtet werden können.
  • Folglich kann das in 2b gezeigte Metallisierungssystem 280 auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wie sie beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind, wobei jedoch während des Abscheidens des Materials der Schicht 255 geeignete Prozessparameter eingestellt werden, um eine gewünschte Art und Größe an innerer Verspannung zu erhalten. Siliziumnitrid und Stickstoff enthaltendes Siliziumkarbid repräsentieren ebenfalls gut etablierte Materialien, die effizient als Deckmaterial für Metalle auf Kupferbasis verwendet werden können, wodurch ein zuverlässiger Einschluss der Metallschicht 242 erfolgt, diese Materialien bieten auch ein ausreichendes Elektromigrationsverhalten, so dass die gesamten Eigenschaften der Metallisierungsschicht 240 im Wesentlichen unmodifiziert im Vergleich zu einem konventionellen Metallisierungssystem ohne die Verspannungskompensationsschicht 255 bleiben. Die Schicht 255 liefert die gewünschten Ätzstoppeigenschaften während der Strukturierung des dielektrischen Materials 251, wodurch somit gut etablierte Strukturierungsschemata bei der Herstellung der Metallisierungsschicht 250 angewendet werden können. Zusätzlich zur Bereitstellung der Ätzstoppschicht als eine Verspannungskompensationsschicht in einem Metallisierungssystem, in welchem eine hohe kompressive Verspannungskomponente zur Verringerung der gesamten Substratdurchbiegung erforderlich ist, sorgt die Schicht 255 auch für eine bessere mechanische Integrität des Metallisierungssystems 280, da beispielsweise das Erzeugen von Rissen in dem dielektrischen Material 241 während entsprechender CMP-Prozesse deutlich reduziert wird, wie typischerweise zum Entfernen von überschüssigem Material nach dem Einfüllen von Kupfermaterial in die Metallleitung 242 angewendet werden. Folglich kann das übergeordnete elektrische Leistungsverhalten des Metallisierungssystems 280 beibehalten werden, während zusätzlich eine bessere mechanische Integrität erreicht werden, etwa für einen moderat hohen kompressiven Verspannungspegel, wobei gleichzeitig eine deutliche Verringerung der Substratdurchbiegung erreicht wird.
  • 2c zeigt das schematisch das Halbleiterbauelement 200 gemäß weiteren Beispielen, die nicht Bestandteil der Erfindung sind, in denen eine zusätzliche Verspannungskompensationsschicht 255a, etwa auf der Schicht 255, hergestellt wird, wenn spezielle Grenzschichteigenschaften zwischen der Schicht 255 und der Metallleitung 242 erforderlich sind. Beispielsweise bietet die Schicht 255 ein verbessertes Elektromigrationsverhalten für die Metallleitung 242, was erreicht werden kann, indem die Verspannungskompensationsschicht 255a in Form eines geeigneten Materials auf der Schicht 255 vorgesehen wird. Beispielsweise wird ein stark verspanntes Siliziumnitridmaterial auf der Schicht 255 unter Anwendung geeigneter Prozessparameter abgeschieden, um damit den gewünschten inneren Verspannungspegel zu erreichen, wie dies zuvor erläutert ist. In einigen Beispielen wird eine ursprüngliche Dicke der Schicht 255 im Vergleich zu konventionellen Strategien verringert, in denen die zusätzliche Verspannungskompensationsschicht 255a nicht vorgesehen ist, da die entsprechenden Ätzstoppeigenschaften durch die Schicht 255a bereitgestellt werden, während die Schicht 255 die gewünschten Grenzschichteigenschaften liefert. Folglich wird eine Gesamtdicke der Schichten 255, 255a nicht notwendigerweise deutlich vergrößert, wodurch ein hoher Grad an Kompatibilität mit einem grundlegenden Aufbau der Metallisierungsschicht 250 beibehalten wird. Beispielsweise können für Siliziumnitridmaterial sehr hohe Verspannungspegel erreicht werden, wodurch die Möglichkeit besteht, eine geringere Schichtdicke vorzusehen, wobei dennoch der gesamte Verspannungspegel des Metallisierungssystems 280 deutlich beeinflusst wird. Wenn ein entsprechender Verspannungspegel für eine gewünschte Dicke der Schicht 255a nicht ausreichend ist, um die resultierende Substratdurchbiegung zu kompensieren, können weitere Metallisierungsschichten, etwa die Schicht 240 und dergleichen, ebenfalls mit einer zusätzlichen Kompensationsschicht vorgesehen werden, etwa der Schicht 255a oder einer entsprechenden verspannten Ätzstoppschicht, etwa der Schicht 255, wie sie in 2b gezeigt ist.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß weiteren Beispielen, die nicht Bestandteil der Erfindung sind, in denen eine zusätzliche Verspannungskompensationsschicht 256 als Zwischenschicht, etwa in der Metallisierungsschicht 250, vorgesehen ist. Die Zwischenschicht 256 ist aus einem beliebigen geeigneten Material aufgebaut, etwa Siliziumnitrid, Stickstoff enthaltendem Siliziumkarbid, Siliziumoxynitirid und dergleichen, so lange ein gewünschter innerer Verspannungspegel erreicht wird. Obwohl die Zwischenschicht 256 an einer beliebigen gewünschten vertikalen Position hergestellt werden kann, wird in dem gezeigten Beispiel die Schicht 256 als ein Ätzstoppmaterial zur Steuerung eines Ätzprozesses für die Strukturierung von dielektrischen Materialien 251b, 251a der Metallisierungsschicht 250 eingesetzt. Das heißt, die vertikale Lage der Verspannungskompensationsschicht 256 bestimmt im Wesentlichen eine Tiefe oder Dicke der Metallleitung 252, wodurch zu einer besseren Gesamtprozessgleichmäßigkeit während der Fertigungssequenz zur Herstellung der Metallisierungsschicht 250 beigetragen wird. In anderen Fällen wird zusätzlich zur Bereitstellung von Ätzstoppeigenschaften die Schicht 256 auch als eine antireflektierende Beschichtung (ARC) verwendet, wodurch die Effizienz während des komplexen Lithografieprozesses weiter verbessert wird. Zu diesem Zweck werden die Materialzusammensetzung und die Dicke in Abhängigkeit des inneren Verspannungspegels ausgewählt, um damit eine spezifizierte optische Dicke der Schicht 256 für eine entsprechende Belichtungswellenlänge zu erreichen. Zu diesem Zweck wird für eine vorgegebene Materialzusammensetzung und entsprechende Abscheideparameter, die zu einer entsprechenden inneren Verspannung führen, die Dicke der Schicht 256 geeignet so eingestellt, dass ein gewünschtes optische Verhalten der Schicht 256 erreicht wird. Beispielsweise können nach dem Abscheiden des dielektrischen Materials 251a entsprechende Prozessparameter geändert werden, so dass ein geeignetes Material für die Schicht 256 abgeschieden wird, wenn eine In-situ-Abscheideprozesssequenz betrachtet wird. In anderen Fällen werden separate Abscheideprozesse zur Bereitstellung der Materialien 251a und 256 ausgeführt. Danach wird das Material 251b abgeschieden und dies kann in der gleichen Abscheidekammer oder in einer separaten Abscheideanlage, abhängig von der Materialzusammensetzung der Schicht 251b und der gesamten Prozessstrategie erfolgen. Wie zuvor erläutert ist, kann die Schicht 256 in mehreren Metallisierungsschichten mit einer geeigneten inneren Verspannung vorgesehen werden, um damit einen gewünschten inneren Grad an Substratdurchbiegung zu erhalten, wobei die Schicht 256 in Verbindung mit einem oder mehreren der Mechanismen vorgesehen werden kann, wie sie zuvor mit Bezug zu den 2b und 2c beschrieben sind.
  • 2e zeigt schematisch das Halbleiterbauelement 200 gemäß noch weiteren Beispiele, die nicht Bestandteil der Erfindung sind, in denen ein leitendes Barrierenmaterial 254 während eines Abscheideprozesses 254a aufgebracht wird, dessen Prozessparameter so eingestellt sind, dass ein gewünschter Grad an inneren Verspannung in der schicht 254 erreicht wird. Wie gezeigt, wird das Material der Schicht 254 auf freiliegenden Oberflächenbereichen des dielektrischen Materials 251 abgeschieden, wodurch ebenfalls ein entsprechendes Barrierenmaterial auf Oberflächenbereichen einer Grabenöffnung 251t und einer Kontaktöffnung 251v hergestellt wird. Es sollte beachtet werden, dass, obwohl ein Teil der Schicht 254, der auf horizontalen Bereichen des dielektrischen Materials 251 gebildet ist, vor dem Einfüllen eines Metalls, etwa Kupfer, in die Öffnungen 251t, 251v entfernt wird, dennoch ein deutlicher Gesamteinfluss auf den Verspannungspegel mittels des verbleibenden Bereichs der Schicht 254 erreicht werden kann, da typischerweise die Metallleitungen der Metallisierungsschicht 250 einen wesentlichen Anteil der Metallisierungsschicht repräsentieren, so dass insgesamt eine beträchtliche Menge eines stark verspannten leitenden Barrierenmaterials 254 vorhanden ist. Es sollte beachtet werden, dass das leitende Barrierenmaterial 254 in Form eines stark verspannten Materials in Verbindung mit einer beliebigen der zuvor genannten Verspannungskompensationsmechanismen vorgesehen werden kann, wie dies auch zuvor erläutert ist. Des Weiteren kann an das verspannte leitende Barrierenmaterial 254 in einer beliebigen Anzahl an Metallisierungsschichten verwendet werden, um damit eine gewünschte nicht kritische Substratdurchbiegung zu erreichen.
  • In einem Beispiel repräsentiert der Abscheideprozess 254a einen Sputter-Abscheideprozess, beispielsweise zur Herstellung einer Tantalnitridschicht, möglicherweise in Verbindung mit einer Tantalschicht, was bewerkstelligt werden kann, indem ein Tantalbeschussmaterial vorgesehen wird und Stickstoff der Abscheideumgebung des Prozesses 254a zugeführt wird. Beispielsweise wird die Vorspannung, die während des Sputter-Abscheideprozesses erzeugt wird, in Verbindung mit einer geeigneten Steuerung der Stickstoffzufuhr zu der Abscheideumgebung zu einem effizienten Steuerungsmechanismus zum Einstellen des inneren Verspannungspegels der Schicht 254.
  • 2f zeigt schematisch einen Graphen, der die Abhängigkeit zwischen dem inneren Verspannungspegel der Schicht 255, die beispielsweise in Form von Tantalnitrid vorgesehen ist, von der Stickstoffkonzentration, die etwa als Durchflussrate für eine spezielle Abscheideanlage angegeben ist, wobei auch andere Werte der Gleichspannungsleistung verwendet werden. Wie gezeigt, repräsentiert die Kurve A eine moderat hohe Gleichspannungsleistung, wobei der kompressive Verspannungspegel der Schicht 254 deutlich oberhalb einer gewissen Stickstoffdurchflussrate ansteigt. In ähnlicher Weise repräsentiert die Kurve B eine geringere Gleichspannungsleistung, wobei ein entsprechender Anstieg des kompressiven Verspannungspegels bei einer geringeren Durchflussrate auftritt. Kurve C zeigt die Abhängigkeit zwischen der kompressiven Verspannung und der Stickstoffdurchflussrate für eine noch geringere Gleichspannungsleistung und schließlich repräsentiert die Kurve D die entsprechende Abhängigkeit für eine noch weiter reduzierte Vorspannungsleistung. Folglich kann eine deutliche Änderung des kompressiven Verspannungspegels erreicht werden, indem beispielsweise eine spezielle Vorspannungsleistung, wie sie etwa durch die Kurve D repräsentiert ist, ausgewählt wird und indem die Stickstoffkonzentration in der Abscheideumgebung in geeigneter Weise eingestellt wird.
  • 2g zeigt schematisch eine Abhängigkeit der kompressiven Verspannung der Schicht 254 von dem Anteil an Tantalnitrid innerhalb der Barrierenschicht 254, die auf der Grundlage diverser Prozesstemperaturen hergestellt wird. Das heißt, die Barrierenschicht 254 kann auf der Grundlage von Tantal und Tantalnitrid gebildet werden und ein moderat geringer Anteil an Tantalnitrid führt zu einem entsprechenden relativ kleinen kompressiven Verspannungspegel, wobei jedoch eine höhere Temperatur zu einem geringeren Verspannungspegel führt, wie dies durch die Kurven A–C gezeigt ist, wobei die Kurve A die höchste Temperatur und die Kurve C die geringste Temperatur repräsentiert. Somit kann durch Erhöhen des Anteils an Tantalnitrid in der Barrierenschicht 254 im Allgemeinen ein erhöhter kompressiver Verspannungspegel erreicht werden, wobei eine weitere Zunahme des Verspannungspegels erreicht wird, indem eine geeignete Temperatur gewählt wird. Somit können eine Vielzahl von Steuerungsmechanismen vorgesehen werden, um einen gewünschten hohen Verspannungspegel in der Schicht 254 zu erreichen, ohne dass im Wesentlichen die Prozesskomplexität erhöht wird.
  • 2h zeigt schematisch das Halbleiterbauelement 200 gemäß anschaulichen, nicht beanspruchten Ausführungsformen, in denen das dielektrische Zwischenschichtmaterial der Metallisierungsschicht 250, das als 251c bezeichnet ist, so vorgesehen wird, dass der Verspannungspegel des Metallisierungssystems 280 eingestellt wird. Beispielsweise werden häufig Materialien mit kleinem ε oder ULK-Materialien im Hinblick auf das Verringern der gesamten parasitären Kapazität innerhalb der Metallisierungsschichten des Systems 280 eingesetzt. In vielen Fällen wird jedoch das gleiche Material, etwa ein Material mit kleinem ε, in mehreren Metallisierungsschichten aufgrund der Prozessstrategie verwendet, wobei nicht notwendigerweise ein deutlicher Gewinn an Leistung in gewissen Metallisierungsschichten erreicht wird. Das heißt, in einigen Metallisierungsebenen ist das elektrische Leistungsverhalten im Wesentlichen durch die Gesamtleitfähigkeit der Metallleitungen bestimmt, während die gesamte relative Permittivität weniger kritisch ist. In diesem Falle kann ein Material mit kleinem ε durch ein dielektrisches Material mit einem etwas höheren ε-Wert ersetzt werden, was typischerweise in Form des Materials vorgesehen wird, das einen gewissen Grad an kompressiver Verspannung aufweist oder einen geringeren Zugverspannungspegel besitzt. In dieser Hinsicht sollte beachtet werden, dass häufig dielektrische Materialien mit einer geringen Dielektrizitätskonstante als ein zugverspanntes Material vorgesehen werden, wobei das Bereitstellen einer großen Anzahl an Metallisierungsschichten, wovon jede ein zugverspanntes dielektrisches Material mit kleinem ε aufweist, schließlich zu einem unerwünscht hohen Zugverspannungspegel und damit einer entsprechenden Substratdurchbiegung führen kann. Somit kann durch das Ersetzen des Materials mit kleinem ε durch Material mit etwas höheren ε-Werten, eine deutliche Verringerung der Gesamtdurchbiegung erreicht werden, ohne dass in unerwünschter Weise das elektrische Leistungsverhalten beeinträchtigt wird.
  • In anderen anschaulichen Ausführungsformen wird ein erhöhter Anteil an der gesamten kompressiven Verspannung verringert, indem gewisse dielektrische Materialien, etwa fluordotiertes Siliziumdioxid und dergleichen, typischerweise mit einem kompressiven Verspannungspegel vorgesehen werden, durch ein dielektrisches Material mit kleinem ε ersetzt werden, das auf der Grundlage einer Zugverspannung hergestellt wird, wie dies zuvor erläutert ist, wodurch ebenfalls in effizienter Weise ein nicht gewünschter kompressiver Gesamtspannungspegel kompensiert wird, wobei gleichzeitig die gesamte parasitäre Kapazität dieser Metallisierungsebenen verringert wird. Somit kann, abhängig von der Art der zur Kompensation der Substratdeformation erforderlich Verspannung, das dielektrische Material einer oder mehrerer Metallisierungsschichten durch ein entsprechendes Material mit einer geringeren Dielektrizitätskonstante oder einer höheren Dielektrizitätskonstante ersetzt werden.
  • 2i zeigt schematisch das Bauelement 200 gemäß weiteren anschaulichen Ausführungsformen, in denen ein Teil des dielektrischen Zwischenschichtmaterials durch ein entsprechendes Material mit unterschiedlichen Verspannungspegeln ersetzt wird. In der gezeigten Ausführungsform wird das dielektrische Zwischenschichtmaterial 251, das ein Material mit höherer Dielektrizitätskonstante aufweist, teilweise durch das Material 251c ersetzt, das eine geringere Dielektrizitätskonstante besitzt und damit einen inneren Zugverspannungspegel aufweist. In diesem Falle kann das gesamte elektrische Leistungsverhalten der Metallisierungsschicht 250 verbessert werden, da die parasitäre Kapazität zwischen benachbarten Metallleitungen aufgrund des Vorsehens der Schicht 251c verringert wird, während das Material 251 weiterhin ein gewünschtes Maß an mechanischer Integrität bietet, wobei jedoch der Einfluss des Materials 251 auf die Substratdurchbiegung zumindest teilweise durch das Material 251c kompensiert wird.
  • 2j zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, enthält das Metallisierungssystem 280 mehrere Metallisierungsschichten 220, ..., 270, wovon zumindest eine einen Verspannungskompensationsmechanismus enthält, wie dies beispielsweise zuvor mit Bezug zu den 2b–2i beschrieben ist. Des Weiteren weist das Bauelement 200 eine Bauteilebene 210 auf, die mehrere Schaltungselemente, etwa Transistoren und dergleichen, enthält, die mit einer ersten Metallisierungsschicht 230 mittels einer Kontaktstruktur 220 verbunden sind. Im Hinblick auf die Bauteilschicht 210 und die Kontaktschicht 220 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Wie gezeigt ist, besitzt eine oder besitzen mehrere der Metallisierungsschichten, die über der Kontaktschicht 220 gebildet sind, einen moderat hohen inneren Verspannungspegel, der als 220s gekennzeichnet ist, der möglicherweise in Verbindung mit einem entsprechenden Verspannungspegel, der in der Bauteilebene 210 und der Kontaktstruktur 220 hervorgerufen wird, zu einer nicht akzeptablen Scheibendurchbiegung führen würde. In diesem Falle wird die Schicht 240 so bereitgestellt, dass diese einen Verspannungskompensationsmechanismus 240c beinhaltet, beispielsweise in Form einer Verspannungskompensationsschicht, wie dies zuvor erläutert ist, so dass Verspannung 220s kompensiert wird. Somit wird in einigen anschaulichen Ausführungsformen mindestens Verspannungskompensationsmechanismus, etwa der Mechanismus 240c, in der Nähe einer verspannten Metallisierungsschicht vorgesehen, etwa der Metallisierungsschicht 230, um damit deren gesamte Wirkung zu verringern und um eine zuverlässige Substrathandhabung während der Herstellung des Metallisierungssystems 280 zu ermöglichen. In ähnlicher Weise können weitere Verspannungskompensationsmechanismen innerhalb des Systems 280 vorgesehen werden, wenn dies als geeignet erachtet wird, wobei dies auf Grundlage von beispielsweise entsprechenden Messungen erfolgen kann, wie dies zuvor mit Bezug zu 2a beschrieben sind. Beispielsweise wird ein Verspannungskompensationsmechanismus 260c etwa in Form der zuvor beschriebenen Verspannungskompensationsschichten eingerichtet, um damit zu einem nicht kritischen Deformationszustand des Substrats 201 beizutragen. Aufgrund der Anwesenheit des einen oder der mehreren Verspannungskompensationsmechanismen 240c, 260c kann somit ein Gesamtverspannungspegel 280s auf einem nicht kritischen Niveau gehalten werden, so dass Ausbeuteverluste, die durch eine nicht zuverlässige Haftung von Substraten an Substrathaltern und dergleichen hervorgerufen werden, deutlich verringert werden können.
  • Es gilt also: die vorliegende Offenbarung stellt Techniken zur Herstellung von Halbleiterbauelementen bereit, in denen Verspannungskompensationsmechanismen in Form einer oder mehrerer Verspannungskompensationsschichten innerhalb einer oder mehrerer Metallisierungsschichten vorgesehen sind, um eine Substratdeformation auf einem nicht kritischen Niveau zu halten.

Claims (2)

  1. Verfahren mit: Bestimmen eines Grades an Durchbiegung eines ersten Substrats, wenn eine Fertigungssequenz zur Herstellung mehrerer Metallisierungsschichten eines ersten Metallisierungssystem einer spezifizierten Art an Halbleiterbauelement (200) über dem ersten Substrat ausgeführt wird; und Einstellen eines Gesamtverspannungspegels in einem zweiten Metallisierungssystem (280) auf der Grundlage des bestimmten Grades an Durchbiegung, sodass die Durchbiegung kompensiert oder zumindest zu einem gewissen Grad ausgeglichen wird, wenn das zweite Metallisierungssystem (280) der spezifizierten Art an Halbleiterbauelement (200) über mindestens einem zweiten Substrat (201) gebildet wird; wobei das zweite Metallisierungssystem (280) eine erste Metallisierungsschicht (240), die ein erstes dielektrisches Material (241) über einer Ätzstoppschicht (245) umfasst, und eine zweite Metallisierungsschicht (250), die ein zweites dielektrisches Material (251) umfasst, und eine weitere Ätzstoppschicht mit einer inneren Verspannung (255) zwischen dem ersten dielektrischen Material (241) und dem zweiten dielektrischen Material (251) umfasst, umfasst; und wobei das Einstellen des Gesamtverspannungspegels das Bereitstellen einer zusätzlichen Verspannungskompensationsschicht (256) mit einer inneren Verspannung in dem zweiten dielektrischen Material (251) umfasst; und weiterhin mit Ausführen eines Ätzprozesses zum Bilden einer Metallleitung (252) in dem zweiten dielektrischen Material (251) unter Verwendung der zusätzlichen Verspannungskompensationsschicht (256) sowohl als ein antireflektierendes Material als auch als eine Ätzstoppschicht und Steuern der Tiefe der Metallleitung (252) durch die zusätzliche Verspannungskompensationsschicht (256); Bilden eines leitenden Barrierenmaterials (254) mit innerer Verspannung zwischen der Metallleitung (252) und dem zweiten dielektrischen Material (251) und Steuern eines inneren Verspannungspegels des leitenden Barrierenmaterials (254), wobei das erste dielektrische Material eine Dielektrizitätskonstante aufweist, die von derjenigen des zweiten dielektrischen Materials verschieden ist, sodass die Durchbiegung kompensiert oder zumindest zu einem gewissen Grad ausgeglichen wird.
  2. Verfahren nach Anspruch 1, wobei das Steuern des inneren Verspannungspegels des leitenden Barrierenmaterials (254) umfasst: Steuern einer Gleichspannungsleistung und/oder einer Durchflussrate von Vorstufenmaterialien und/oder einer Abscheidetemperatur in einem Sputter-Abscheideprozess.
DE102008054069.2A 2008-10-31 2008-10-31 Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem Expired - Fee Related DE102008054069B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008054069.2A DE102008054069B4 (de) 2008-10-31 2008-10-31 Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
US12/561,701 US8053354B2 (en) 2008-10-31 2009-09-17 Reduced wafer warpage in semiconductors by stress engineering in the metallization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008054069.2A DE102008054069B4 (de) 2008-10-31 2008-10-31 Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem

Publications (2)

Publication Number Publication Date
DE102008054069A1 DE102008054069A1 (de) 2010-05-12
DE102008054069B4 true DE102008054069B4 (de) 2016-11-10

Family

ID=42096310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008054069.2A Expired - Fee Related DE102008054069B4 (de) 2008-10-31 2008-10-31 Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem

Country Status (2)

Country Link
US (1) US8053354B2 (de)
DE (1) DE102008054069B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
US10438856B2 (en) 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
DE102014200869B4 (de) * 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
US9773588B2 (en) 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts
US9613915B2 (en) 2014-12-02 2017-04-04 International Business Machines Corporation Reduced-warpage laminate structure
KR102026705B1 (ko) 2018-03-23 2019-09-30 서울과학기술대학교 산학협력단 휨저감 및 emi 차폐기능을 동시에 갖는 팬-아웃 패키지 공정

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333225A (ja) * 1991-05-08 1992-11-20 Sharp Corp 半導体装置の製造方法
EP0851480A2 (de) * 1996-12-25 1998-07-01 Canon Sales Co., Inc. Herstellungsverfahren für einen isolierenden Film mit eingestellter Spannung, Hableitervorrichtung und Herstellungsverfahren
JP2002033386A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
US6432845B1 (en) * 1998-11-26 2002-08-13 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US20020123217A1 (en) * 2000-12-05 2002-09-05 Ramkumar Subramanian Damascene processing employing low si-sion etch stop layer/arc
US6521524B1 (en) * 2001-02-07 2003-02-18 Advanced Micro Devices, Inc. Via filled dual damascene structure with middle stop layer and method for making the same
US6656830B1 (en) * 2001-02-07 2003-12-02 Advanced Micro Devices, Inc. Dual damascene with silicon carbide middle etch stop layer/ARC
US7005724B2 (en) * 2004-02-13 2006-02-28 Agere Systems Inc. Semiconductor device and a method of manufacture therefor
DE102004042168A1 (de) * 2004-08-31 2006-03-16 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration
US20060183346A1 (en) * 2005-02-17 2006-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same
US7247556B2 (en) * 2005-02-28 2007-07-24 Agere Systems Inc. Control of wafer warpage during backend processing
US20070267724A1 (en) * 2006-05-16 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer and methods of manufacturing same
JP2008244032A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333225A (ja) * 1991-05-08 1992-11-20 Sharp Corp 半導体装置の製造方法
EP0851480A2 (de) * 1996-12-25 1998-07-01 Canon Sales Co., Inc. Herstellungsverfahren für einen isolierenden Film mit eingestellter Spannung, Hableitervorrichtung und Herstellungsverfahren
US6432845B1 (en) * 1998-11-26 2002-08-13 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
JP2002033386A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
US20020123217A1 (en) * 2000-12-05 2002-09-05 Ramkumar Subramanian Damascene processing employing low si-sion etch stop layer/arc
US6656830B1 (en) * 2001-02-07 2003-12-02 Advanced Micro Devices, Inc. Dual damascene with silicon carbide middle etch stop layer/ARC
US6521524B1 (en) * 2001-02-07 2003-02-18 Advanced Micro Devices, Inc. Via filled dual damascene structure with middle stop layer and method for making the same
US7005724B2 (en) * 2004-02-13 2006-02-28 Agere Systems Inc. Semiconductor device and a method of manufacture therefor
DE102004042168A1 (de) * 2004-08-31 2006-03-16 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration
US20060183346A1 (en) * 2005-02-17 2006-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same
US7247556B2 (en) * 2005-02-28 2007-07-24 Agere Systems Inc. Control of wafer warpage during backend processing
US20070267724A1 (en) * 2006-05-16 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer and methods of manufacturing same
JP2008244032A (ja) * 2007-03-27 2008-10-09 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100109131A1 (en) 2010-05-06
DE102008054069A1 (de) 2010-05-12
US8053354B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
DE102008054069B4 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE69838202T2 (de) Endpunktfühlung und Apparat
DE102009035437A1 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102007046846A1 (de) Seitenwandschutzschicht
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102008045035B4 (de) Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102009010844A1 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102004042168B4 (de) Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements
DE102010038739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen
DE102004021261B4 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE10351005B4 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallisierungsschicht, die ein Dielektrikum mit kleinem ε aufweist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee