Nothing Special   »   [go: up one dir, main page]

DE102006025405B4 - Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen - Google Patents

Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen Download PDF

Info

Publication number
DE102006025405B4
DE102006025405B4 DE102006025405.8A DE102006025405A DE102006025405B4 DE 102006025405 B4 DE102006025405 B4 DE 102006025405B4 DE 102006025405 A DE102006025405 A DE 102006025405A DE 102006025405 B4 DE102006025405 B4 DE 102006025405B4
Authority
DE
Germany
Prior art keywords
trench
layer
dielectric layer
region
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006025405.8A
Other languages
English (en)
Other versions
DE102006025405A1 (de
Inventor
Matthias Lehr
Matthias Schaller
Carsten Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102006025405.8A priority Critical patent/DE102006025405B4/de
Priority to US11/619,235 priority patent/US7592258B2/en
Publication of DE102006025405A1 publication Critical patent/DE102006025405A1/de
Application granted granted Critical
Publication of DE102006025405B4 publication Critical patent/DE102006025405B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835Combinations of two or more different dielectric layers having a low dielectric constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bilden einer ersten Leitung (221A) mit einer ersten Solldicke (223T1) in einem ersten Bereich einer dielektrischen Schicht (223), der in einem ersten Bauteilgebiet (210A) eines Halbleiterbauelements (200) angeordnet ist, und Bilden einer zweiten Leitung (221B) mit einer zweiten Solldicke (223R), die sich von der ersten Solldicke (223T1) unterscheidet, in einem zweiten Bereich der dielektrischen Schicht (223), der in einem zweiten Bauteilgebiet (210B) des Halbleiterbauelements (200) angeordnet ist, wobei das Bilden der ersten Leitung (221A) und der zweiten Leitung (221B) in dieser Reihenfolge umfasst: Abscheiden der dielektrischen Schicht (223) mit einer ursprünglichen Dicke (223H) in dem ersten Bauteilgebiet (210A) und dem zweiten Bauteilgebiet (210B); selektives Entfernen von Material des ersten Bereichs der dielektrischen Schicht (223), so dass die dielektrische Schicht (223) in dem ersten Bereich eine Solldicke (223T) aufweist, die im Wesentlichen der ursprünglichen Dicke (223H) minus einer Überschusshöhe (223E) entspricht; Bilden eines ersten Grabens (234A) in dem ersten Bereich und Bilden eines zweiten Grabens (234B) in dem zweiten Bereich, wobei der erste Graben (234A) und der zweite Graben (234B) in einem gemeinsamen Strukturierungsprozess gebildet werden und eine im Wesentlichen gleiche spezifizierte Tiefe (234D) aufweisen; Füllen des ersten Grabens (234A) und des zweiten Grabens (234B) in einem gemeinsamen Abscheideprozess mit einem leitenden Material (235); und Entfernen von überschüssigem Material und Einebnen der Oberflächentopographie auf der Grundlage von CMP, so dass damit die Überschusshöhe (223E) in dem zweiten Bauteilgebiet (210B) entfernt wird und in dem ersten Graben (234A) die erste Leitung (221A) mit der ersten Solldicke (223T1) und in dem zweiten Graben die zweite Leitung (221B) mit der zweiten Solldicke (223R) bereitgestellt wird, wobei die zweite Solldicke (223R) um die Überschusshöhe (223E) kleiner ist als die erste Solldicke (223T1).

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit gut leitendem Metall, etwa Kupfer, das in ein dielektrisches Material eingebettet ist.
  • Beschreibung des Stands der Technik
  • In einer integrierten Schaltung wird eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, in oder auf einem geeigneten Substrat typischerweise in einer im Wesentlichen ebenen Konfiguration ausgebildet. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Anordnung moderner integrierter Schaltungen werden die elektrischen Verbindungen der einzelnen Schaltungselemente nicht innerhalb der gleichen Ebene hergestellt, in der die Schaltungselemente ausgebildet sind. Typischerweise werden derartige elektrische Verbindungen in einer oder mehreren zusätzlichen „Verdrahtungs”-Schichten gebildet, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen metallenthaltende Leitungen, die die elektrische Verwendung innerhalb der Ebene realisieren, und enthalten ferner eine Vielzahl an Zwischenebenenverbindungen, die auch als Kontaktdurchführungen bezeichnet werden, die die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten bereitstellen, wobei die metallenthaltenden Leitungen und Kontaktdurchführungen gemeinsam als Verbindungsstruktur bezeichnet werden.
  • Auf Grund der stetigen Abnahme der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine vorgegebene Chipfläche, d. h. die Packungsdichte, wodurch ein noch größerer Anstieg in der Anzahl der elektrischen Verbindungen erforderlich ist, um die gewünschte Schaltungsfunktion bereitzustellen. Daher kann die Anzahl der gestapelten Metallisierungsschichten zunehmen und die Abmessungen der einzelnen Metallleitungen und Kontaktdurchführungen kann abnehmen, wenn die Anzahl der Schaltungselemente pro Chipfläche größer wird. Die Herstellung einer Vielzahl von Metallisierungsschichten beinhaltet äußerst herausfordernde Aufgaben, die es zu lösen gilt, etwa die mechanische, thermische und elektrische Zuverlässigkeit für jede Metallisierungsschicht in dem Schichtstapel. Wenn die Komplexität integrierter Schaltungen zunimmt und Leitungen notwendig macht, die moderat hohe Stromdichten tolerieren können, gehen Halbleiterhersteller zunehmend dazu über, das gut bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten und damit eine Verringerung der Abmessungen der Verbindungsleitungen und damit auch der Anzahl der gestapelten Metallisierungsschichten ermöglicht. Beispielsweise sind Kupfer und Legierungen davon Materialien, die zunehmend Aluminium auf Grund der besseren Eigenschaften im Hinblick auf ihre Widerstandsfähigkeit gegen Elektromigration und auf Grund des deutlich geringeren elektrischen Widerstands im Vergleich zu Aluminium ersetzen. Trotz dieser Vorteile zeigen Kupfer und Kupferlegierungen eine Reihe von Nachteilen im Hinblick auf die Verarbeitung und die Handhabung in einer Halbleiterfertigungsstätte auf. Beispielsweise kann Kupfer nicht in effizienter Weise auf ein Substrat in größeren Mengen durch gut etablierte Abscheideverfahren, etwa die chemische Gasphasenabscheidung (CVD) abgeschieden werden, und kann auch nicht durch typischerweise verwendete anisotrope Ätzprozeduren wirksam strukturiert werden. Folglich wird bei der Herstellung von Metallisierungsschichten mit Kupfer vorzugsweise die sogenannte Einlege- oder (Single- oder Dual-)Damasczene-Technik eingesetzt, wobei zuerst eine dielektrische Schicht gebildet und dann strukturiert wird, um Gräben und/oder Kontaktöffnungen zu erhalten, die nachfolgend mit Kupfer oder Kupferlegierungen gefüllt werden.
  • Ein weiteres Problem bei der Herstellung einer Metallisierungsschicht beruht in der Tatsache, dass für eine einzelne Metallisierungsschicht in einem Chipgebiet im Hinblick auf die Leitfähigkeit und dem minimalen Abstand zwischen benachbarten Metallleitungen gegensätzliche Eigenschaften zu erfüllen sind. Beispielsweise kann in einem Gebiet eine hohe Dichte an Metallleitungen auf Grund einer hohen Dichte an Halbleiterbauelementen, die eine größere Anzahl von elektrischen Verbindungen erfordern, vorhanden sein, während der Widerstand der Metallleitungen in anderen Chipgebieten mit im Hinblick auf einen minimalen Abstand weniger kritischen Bedingungen zu reduzieren ist, wodurch in konventionellen Verfahren größere Leitungsbreiten erforderlich sind, was zu einer deutlich erhöhten Chipfläche beiträgt, die von diesen Leitungen mit geringen Widerstand trotz der weniger kritischen Bedingungen im Hinblick auf die Leitungsdichte angenommen wird.
  • Mit Bezug auf die 1a und 1b wird nunmehr ein typisches Halbleiterbauelement mit einer Metallisierungsschicht detaillierter beschrieben, um konventionelle Lösungsansätze und Prozessverfahren zur Herstellung von Metallleitungen in Bereichen mit hoher Dichte und Bereichen mit geringer Dichte darzustellen.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 mit einem Substrat 101, z. B. einem Substrat auf Siliziumbasis, wie es häufig für die Herstellung integrierter Schaltungen und dergleichen verwendet wird. Eine Bauteilschicht 102 ist über dem Substrat 101 ausgebildet, die eine Vielzahl an Halbleiterbauelementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, abhängig von der speziellen Schaltungsanordnung einer entsprechenden elektronischen Schaltung, aufweisen kann. Der Einfachheit halber sind derartige Schaltungselemente in 1a nicht gezeigt. Die Bauteilschicht 102 definiert beispielsweise auf Grundlage eines Unterschieds in der Packungsdichte in Schaltungselementen und dergleichen ein erstes Bauteilgebiet 110a und ein zweites Bauteilgebiet 110b, in welchen eine Metallisierungsschicht 120 gebildet ist, die entsprechende Metallleitungen 121a und 121b aufweist, die über entsprechende Gebiete 130a, 130b mittels entsprechender Kontaktdurchführungen 122a, 122b verbunden sind, wobei die Gebiete 130a, 130b in einer dielektrischen Schicht 125 ausgebildet sind. Somit stellen die Metallleitungen 121a, 121b die elektrische Verbindung in der Ebene innerhalb der Metallisierungsschicht 120 her, während die Kontaktdurchführungen 122a, 122b die elektrische Verbindung zu tieferliegenden Schaltungselementen und schließlich zu den Halbleiterbauelementen herstellen, die in der Bauteilschicht 102 angeordnet sind.
  • Es sollte beachtet werden, dass die leitenden Gebiete 130a, 130b entsprechende Metallleitungen und Metallgebiete einer tieferliegenden Metallisierungsschicht repräsentieren oder Kontaktbereiche von Schaltungselementen repräsentieren können. Ferner umfasst die Metallisierungsschicht 120 eine dielektrische Schicht 123, die aus einem geeigneten dielektrischen Material, etwa Siliziumdioxid, Siliziumoxinitrid, Siliziumnitrid, aufgebaut ist, oder in anspruchsvollen Anwendungen weist die dielektrische Schicht 123 ein dielektrisches Material mit kleinem ε auf. Der Begriff „dielektrisches Material mit kleinem ε” soll ein isolierendes Material bezeichnen, das eine relative Permittivität von 3,0 oder weniger aufweist. Ferner kann eine Ätzstoppschicht 124 über den leitenden Gebieten 130a, 130b und auf der Oberseite einer entsprechenden dielektrischen Schicht 125 vorgesehen werden, in der die leitenden Gebiete 130a, 130b eingebettet sind. Es sollte beachtet werden, dass die Metallleitungen 121a, 121b die in anspruchsvollen Anwendungen, Kupfer aufweisen, die gleichen Entwurfsabmessungen besitzen, die im Wesentlichen durch Prozesstoleranzen der Metallleitungen 121b bestimmt sind, die in dem zweiten Bauteilgebiet 110b gebildet sind, wobei eine hohe Leitungsdichte beispielsweise auf der Grundlage einer erforderlichen hohen Anzahl an elektrischen Verbindungen notwendig ist.
  • In anderen anschaulichen Ausführungsformen kann, wenn die Leitungen 121a in dem ersten Bauteilgebiet 110a, das weniger kritischen Bedingungen im Hinblick auf einen minimalen Abstand zwischen benachbarten Leitungen 121a unterliegt, die entsprechende Leitungsbreite 121w größer im Vergleich zu den Leitungen 121b gewählt werden, um einen reduzierten Widerstand in dem Bauteilgebiet 110a bereitzustellen, wodurch das Leistungsverhalten der Metallleitung 121 in dem Gebiet 110a verbessert wird. Jedoch wird ein entsprechender Zuwachs an Leistung auf Kosten einer deutlich erhöhten Substratfläche erreicht, wodurch die Gesamtpackungsdichte des Halbleiterbauelements 100 reduziert wird.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, das in 1a gezeigt ist, kann die folgenden Prozesse umfassen.
  • Nach der Herstellung von Schaltungselementen in der Bauteilschicht 102 auf der Grundlage von gut etablierten Verfahren wird wenigstens eine Metallisierungsschicht hergestellt, wobei die dielektrische Schicht 125 in Verbindung mit den leitenden Gebieten 130a, 130b eine dieser Metallisierungsschichten repräsentieren kann. In anderen Fällen, wenn die Gebiete 130a, 130b leitende Bereiche von Schaltungselementen repräsentieren, können geeignete Kontakttechnologien eingesetzt werden. Die dielektrische Schicht 125 kann auf der Grundlage von Abscheideverfahren, etwa CVD (chemische Gasphasenabscheidung), und dergleichen aufgebracht werden, wobei die leitenden Gebiete 130a, 130b abhängig von der speziellen Bauteilebene, die betrachtet wird, vor oder nach der Herstellung der dielektrischen Schicht 125 gebildet werden können. Danach wird die Ätzstoppschicht 124 abgeschieden, beispielsweise durch plasmaunterstütztes CVD auf der Grundlage von gut etablierten Verfahren, wobei Siliziumnitrid, Siliziumkarbid, stickstoffangereichertes Siliziumkarbid und dergleichen oder Kombinationen davon verwendet werden können. Anschließend wird die dielektrische Schicht 123 durch eine geeignete Prozesstechnik einschließlich CVD, Aufschleuderverfahren und dergleichen in anspruchsvollen Techniken gebildet, um eine gewünschte Materialzusammensetzung bereitzustellen, etwa ein dielektrisches Material mit kleinem ε. Danach werden, abhängig von den Prozessstrategien, die Kontaktdurchführungen 122a, 122b in der dielektrischen Schicht 123 gebildet, beispielsweise zunächst durch Abscheiden eines Teils der Schicht 123 und Strukturieren des Teils, so dass entsprechende Öffnungen erhalten werden, die nachfolgend mit einem geeigneten Material gefüllt werden, etwa einem kupferbasierten Material mit einem Barrierenmaterial, wenn dies erforderlich ist. Danach wird ein zweiter Teil der dielektrischen Schicht 123 abgeschieden und so strukturiert, dass entsprechende Gräben entstehen, die zur Ausbildung der Metallleitungen 121a, 121b darin vorgesehen sind. In anderen Prozesstechniken wird die dielektrische Schicht 123 mit ihrer endgültigen Dicke abgeschieden und so strukturiert, dass diese zuerst Gräben und daraufhin entsprechende Öffnungen für die Kontaktdurchführung 122a, 122b erhält, oder indem in anderen Alternativen zunächst Öffnungen für die Kontaktdurchführungen 122a, 122b und danach Gräben für die Leitungen 121a, 121b gebildet werden. Während der Herstellung der entsprechenden Gräben wird ein entsprechender anisotroper Ätzprozess auf der Grundlage gut etablierter Rezepte ausgeführt, wobei der entsprechende Ätzschritt bei einer gewünschten Höhe innerhalb der dielektrischen Schicht 123 angehalten wird, die im Wesentlichen für die Gräben in dem ersten und in dem zweiten Bauteilgebiet 110a, 110b gleich ist, mit Ausnahme geringfügiger Ungleichförmigkeiten, die durch einen Unterschied in der Musterdichte, und dergleichen hervorgerufen werden können. Danach wird, abhängig von der Prozessstrategie, ein Barrierenmaterial innerhalb der entsprechenden Gräben gebildet, möglicherweise in Verbindung mit einer geeigneten Saatschicht, und danach wird ein Metall, etwa Kupfer, durch gut etablierte elektrochemische Abscheideverfahren eingefüllt. Überschüssiges Material wird beispielsweise durch elektrochemisches Polieren (CMP) und dergleichen entfernt, wodurch auch die sich ergebende Topographie der Metallisierungsschicht 120 eingeebnet wird. Auf Grund des Strukturierungsprozesses zur Herstellung der entsprechenden Gräben in dem ersten und dem zweiten Bauteilgebiet 110a, 110b in Verbindung mit einem gemeinsamen Prozess zum Füllen der Gräben können entsprechende Prozessrahmenbedingungen gewisse Bauteilmerkmale vorgeben, etwa eine Dicke 121t der Metallleitungen 121b und damit eine entsprechende Dicke der Metallleitungen 121a, da auf Grund möglicher Beschränkungen im Hinblick auf eine hohe Leitungsdichte in dem zweiten Bauteilgebiet 110b die Tiefe der entsprechenden Gräben und damit die schließlich erreichte Dicke 121t so gewählt werden kann, dass ausreichend Prozesstoleranz zum Vermeiden von Kurzschlüssen zwischen benachbarten Metallleitungen 121b vorgesehen werden.
  • 1b zeigt schematisch das Bauelement 100 gemäß einer weiteren konventionellen Konfiguration, in der die Metallisierungsschicht 120 die dielektrische Schicht 123 in Form einer Hydridstruktur mit einem oberen Bereich 123u und einem unteren Bereich 123l aufweist, die aus unterschiedlichen Materialien hergestellt sind, um damit ein gewünschtes Verhalten der dielektrischen Schicht 123 im Hinblick auf eine reduzierte Permittivität zu erhalten, wobei dennoch eine moderat hohe mechanische Stabilität erhalten wird. Beispielsweise kann der obere Bereich 123u aus einem dielektrischen Material mit kleinem e aufgebaut sein, während der untere Bereich 1231 aus einem Material mit im Vergleich zu dem oberen Bereich 123u erhöhter mechanischer Stabilität gebildet ist, etwa beispielsweise aus Siliziumdioxid, mit Fluor dotiertem Siliziumdioxid und dergleichen. Jedoch gelten mit Bezug zu den Eigenschaften einer Metallleitung 121a, 121b die gleichen Kriterien, wie sie zuvor mit Bezug zu 1a erläutert sind. Wenn folglich Metallleitungen unterschiedlicher Packungsdichte in unterschiedlichen Bauteilgebieten innerhalb eines einzelnen Chipbereichs erforderlich sind, kann das konventionelle Herstellungsverfahren für die Ausbildung von Metallisierungsschichten nicht in effizienter Weise eine Kombination aus Metallleitungen mit kleinem Widerstand in einem Bauteilgebiet bereitstellen, während dichtliegende Metallgebiete in einem anderen Chipgebiet vorgesehen werden.
  • Die Patentanmeldung KR 1020050054066 A offenbart ein Verfahren zur Herstellung von Metallleitungen mit unterschiedlicher vertikaler Erstreckung, wobei zunächst ein erster Teil eines dielektrischen Materials abgeschieden wird, das dann strukturiert wird, so dass es eine unterschiedliche Dicke in den diversen Bauteilgebieten aufweist. Sodann wird eine Ätzstoppschicht konform gebildet und anschließend wird ein weiteres dielektrisches Material abgeschieden, das dann eingeebnet wird, um somit die endgültige Bauteiltopographie zu definieren, woraufhin dann die Strukturierung der Kontaktlöcher und Gräben erfolgt.
  • Die Patentschrift US 6 815 820 B2 beschreibt ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung, in welchen Metallleitungen eine unterschiedliche vertikale Erstreckung in unterschiedlichen Bauteilgebieten aufweisen können. Zu diesem Zweck wird ein dielektrisches Material in geeigneter Weise strukturiert, so dass es in einem vorgesehen Bauteilgebiet dünner ist als in anderen Gebieten und entsprechende, unterschiedlich tiefe Gräben gebildet werden können. Anschließend wird ein leitendes Material konform abgeschieden, so dass sich eine nicht ebene Oberflächentopographie ergibt. Das leitende Material kann auch so abgeschieden werden, dass eine im Wesentlichen ebene Oberflächentopographie erhalten wird.
  • Die Schrift US 5 985 753 A zeigt ein Verfahren zur Herstellung von Halbleitervorrichtungen, wobei schwere Ionen in eine ausgewählte Schicht entsprechend einer Struktur mit den Dimensionen einer VIA implantiert werden, die in einer ersten Schicht eines Zwischenschichtdielektrikums zu bilden ist. Die Ionen werden entweder in eine Ätzstoppschicht implantiert, die zwischen einer ersten und einer zweiten Schicht gebildet ist, oder werden in die zweite Schicht des Zwischenschichtdielektrikums implantiert. Durch selektive Ätzprozesse werden eine Grabenstruktur in der zweiten Schicht des Zwischenschichtdielektrikums und eine VIA-Struktur in der ersten Schicht des Zwischenschichtdielektrikums gebildet. Die Grabenstruktur und die VIA-Struktur werden mit einem leitfähigen Material gefüllt.
  • Die Schrift US 5 840 625 A zeigt eine Verbindung in einer integrierten Schaltung, um wenigstens zwei leitfähige Bereiche innerhalb einer integrierten Schaltung zu verbinden. Die Verbindung umfasst eine Wolframschicht und eine Barrierenschicht zur Bereitstellung eines niedrigen Kontaktwiderstands innerhalb der Verbindung und zwischen den leitfähigen Bereichen und der Verbindung. Die Verbindung umfasst auch eine Aluminiumschicht, um einen niedrigen Schichtwiderstand im Strompfad zwischen den zwei leitfähigen Bereichen bereitzustellen.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine Technik zur Herstellung von Metallisierungsschichten, die eine erhöhte Flexibilität ermöglicht, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung auf eine Technik, die eine erhöhte Flexibilität während der Herstellung von Leitungen, etwa Metallleitungen ermöglicht, indem der Widerstand von Metallleitungen zu einem gewissen Grade von den lateralen Abmessungen entkoppelt wird, ohne unerwünschter Weise zur Prozesskomplexität beizutragen, und wobei ein hohes Maß an Kompatibilität mit konventionellen Prozessstrategien beibehalten wird. Zu diesem Zweck werden Metallleitungen in unterschiedlichen Bauteilgebieten mit unterschiedlicher Dicke gebildet, wodurch die Möglichkeit geschaffen wird, in effizienter Weise den entsprechenden Leitungswiderstand auf der Grundlage der entsprechenden Dicke des Metalls einzustellen, während eine Zunahme der lateralen Abmessungen in Bereichen, die Metallleitungen mit geringem Widerstand erfordern, im Wesentlichen vermieden oder reduziert wird. Folglich kann für eine gegebene Gestaltung einer Metallisierungsschicht die Leitfähigkeit von Metallleitungen in ausgewählten Bauteilgebieten für vorgegebene Entwurfsabmessungen erhöht werden, wenn die Anforderungen im Hinblick auf den Abstand zu benachbarten Metallleitungen weniger anspruchsvoll sind, wodurch das Leistungsvermögen erhöht wird, ohne dass zusätzliche Substratfläche verbraucht wird. Andererseits kann in entsprechenden Gestaltungen und Metallisierungsschichten, die Leitungen mit geringem Widerstand benötigen, die konventioneller Weise durch Vergrößern der lateralen Abmessungen der Metallleitungen erhalten werden, eine entsprechende Verringerung der lateralen Abmessung für den gleichen Leitungswiderstand das Einsparen von Substratfläche ermöglichen, wodurch die Abmessungen der entsprechenden Schaltung reduziert werden, oder wodurch die Möglichkeit zum Erhöhen der Schaltungskomplexität bereitgestellt wird, ohne dass zusätzliche Substratfläche verbraucht wird.
  • Die Aufgabe der vorliegenden Erfindung wird durch den unabhängigen Anspruch 1 gelöst, wobei vorteilhaftere Ausgestaltungen davon in den abhängigen Ansprüchen 2 und 3 definiert sind.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements mit einer Metallisierungsschicht zeigen, die Metallleitungen mit einer im Wesentlichen gleichförmigen Dicke in Bauteilbereichen mit geringer Dichte und Bauteilbereichen mit hoher Dichte aufweist; und
  • 2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Metallleitungen in unterschiedlichen Bauteilgebieten mit unterschiedlicher Dicke gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung von Metallleitungen mit unterschiedlicher Gestaltung oder Solldicke, um damit die Flexibilität bei der Gestaltung von Metallisierungsschichten von Halbleiterbauelementen zu verbessern. Folglich können in einer einzelnen Metallisierungsschicht unterschiedliche Arten an Leitungen, etwa Metallleitungen, vorgesehen werden, die laterale Abmessungen so aufweisen, dass sie mit den Entwurfskriterien im Hinblick auf den minimalen Abstand in den diversen Bauteilgebieten übereinstimmen. Somit können Leitungen mit geringerer Dicke beispielsweise in Bauteilbereichen hergestellt werden, die eine höhere Packungsdichte der Leitungen erfordern, so dass die entsprechenden Prozessverfahren eine moderat dünne leitende Materialschicht auf Grund von Beschränkungen beim Abscheiden und bei Ätzverfahren zum Strukturieren und Bilden der entsprechenden Leitungen erfordern können. Andererseits können in anderen Bauteilgebieten eine entsprechende Dicke oder Tiefe der Leitungen auf der Grundlage der entsprechenden Prozesskapazitäten ausgewählt werden, um damit eine maximale Dicke und damit einen reduzierten Leitungswiderstand zu erreichen, wobei dennoch eine zuverlässige Prozesssequenz ermöglicht wird. Da in diesem Falle ein gewünschter geringer Widerstand der Leitungen auf der Grundlage einer reduzierten lateralen Abmessung im Vergleich zu konventionellen Verfahren erhalten werden kann, ergibt sich ein deutlicher Zuwachs an Leistungsvermögen, während die erforderliche Prozessrobustheit dennoch beibehalten wird.
  • Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft ist im Zusammenhang mit modernen Halbleiterbauelementen, in denen Metallisierungsschichten auf der Grundlage von Kupfer und dielektrischen Materialien mit kleinem ε erforderlich sind, wobei eine entsprechende Verringerung der Substratfläche eine Möglichkeit schafft, eine erhöhte Anzahl an modernsten Schaltungen auf dem gleichen Substrat auszubilden, oder wobei weitere Funktionen in eine gegebene Chipfläche integriert werden können. Es sollte jedoch beachtet werden, dass die vorliegende Erfindung auch äußerst vorteilhaft in Verbindung mit anderen leitenden Materialien, etwa Aluminium, und dergleichen ist. Da ferner immer mehr Funktionen typischerweise in einen einzelnen Halbleiterbaustein eingebaut werden, wodurch Bauteilbereiche erforderlich sein können, die bei erhöhten Leistungspegeln arbeiten, wohingegen andere Bauteilbereiche eine hohe Packungsdichte für komplexe Logikschaltungen erfordern, ergibt sich eine erhöhte Flexibilität bei der Herstellung entsprechender Metallisierungsschichten auf Grund der vorliegenden Erfindung, da ein weiterer Freiheitsgrad zum Einstellen eines gewünschten Leitungswiderstands bereitgestellt wird, ohne dass im Wesentlichen zur Prozesskomplexität beigetragen wird. Somit werden in einigen anschaulichen Ausführungsformen ein oder mehrere kritische Schritte bei der Herstellung der entsprechenden Leitungen mit unterschiedlicher Dicke als gemeinsame Prozesse ausgeführt, wodurch ein hohes Maß an Kompatibilität mit konventionellen Verfahren erreicht wird. Beispielsweise wird der Prozess der Metallabscheidung und/oder der Prozess zur Herstellung entsprechender Gräben zum Aufnehmen von Metallleitungen gemäß dem Damaszener- oder Einlegeverfahren als gemeinsamer Prozess ausgeführt, um die Prozesskompatibilität und eine geringere Komplexität zu erreichen, wobei gleichzeitig eine deutlich erhöhte Entwurfsflexibilität bereitgestellt wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • Es sollte beachtet werden, dass Positionsangaben, etwa „lateral”, „über”, „unter”, im Wesentlichen „eben”, „Höhe”, „Tiefe”, und dergleichen in Bezug auf ein entsprechendes Substrat zu verstehen sind. D. h., eine erste Schicht ist „über” einer zweiten Schicht gebildet, wenn die zweite Schicht näher an dem Substrat angeordnet ist. Ferner ist eine laterale Richtung eine Richtung im Wesentlichen parallel zu der Oberfläche des Substrats, wobei entsprechende Begriffe, etwa Höhe, Tiefe, Dicke und dergleichen sich auf Richtungen im Wesentlichen senkrecht zur Oberfläche des Substrats beziehen. Ferner wird in den folgenden anschaulichen Ausführungsformen auf Metallleitungen Bezug genommen, die als Leitungen betrachtet werden können, die ein Metall enthalten. In diesem Falle können gut etablierte Metallisierungsmaterialien, etwa Kupfer, Aluminium, Silber, Platin, Gold, hochschmelzende Metalle, und dergleichen sowie Kombinationen davon und auch Kombinationen dieser Metalle mit anderen nicht metallischen Materialien verwendet werden. Die vorliegende Erfindung kann jedoch auch Anwendung finden bei beliebigen leitenden Materialien, wenn diese zur Herstellung von Metallisierungsstrukturen geeignet sind.
  • 2a zeigt schematisch eine Querschnittansicht eines Halbleiterbauelements 200 mit einem Substrat 201, das ein beliebiges geeignetes Substrat für die Herstellung von integrierten Schaltungen, mikromechanischen Bauelementen, elektrooptischen Bauelementen und dergleichen repräsentieren kann, in denen eine Metallisierungsschicht erforderlich ist. Somit kann das Substrat 201 ein Halbleitersubstrat, etwa ein Siliziumvollsubstrat, ein SOI-(Halbleiter-auf-Isolator)Substrat oder ein anderes geeignetes Trägermaterial repräsentieren, das darauf ausgebildet eine Schicht aus Halbleitermaterial aufweist, die die Herstellung einer Bauteilschicht 202 mit einer Vielzahl von Schaltungselementen 203 ermöglicht. Es sollte beachtet werden, dass die Bauteilschicht 202, die über dem Substrat 201 ausgebildet ist, eine beliebige geeignete Konfiguration aufweisen kann, um die Herstellung entsprechender Schaltungselemente darin zu ermöglichen, wobei die Schaltungselemente 203 in einer im Wesentlichen planaren Konfiguration, in einer gestapelten Konfiguration, wenn unterschiedliche Ebenen mit Bauelementen erforderlich sind, und dergleichen vorgesehen werden kann. In einer anschaulichen Ausführungsform ist die Packungsdichte der Schaltungselemente 203, die in einem ersten Bauteilgebiet 210a angeordnet sind, unterschiedlich zu einer entsprechenden Packungsdichte in einem zweiten Bauteilgebiet 210b. Typischerweise ist in elektronischen Schaltungen bei einer erhöhten Anzahl an Schaltungselementen pro Einheitsfläche auch eine größere Anzahl an elektrischen Verbindungen erforderlich, wodurch für gewöhnlich eine dichtgepackte Verdrahtungsstruktur in einem entsprechenden Bereich der einen oder mehreren Metallisierungsschichten erforderlich ist. In anderen Fällen können sich das erste und das zweite Bauteilgebiet 210a, 210b in der Art der verwendeten Schaltung unterscheiden, etwa eine Leistungsschaltung im Vergleich zu einer Steuerlogikschaltung, Speicherbereichen über CPU-Kernen, analoge Bereiche gegenüber digitalen Bereichen, und dergleichen, wodurch ebenso unterschiedliche Eigenschaften für die Metallleitungen in den entsprechenden einen oder mehreren Metallisierungsschichten erforderlich sind, die über der Bauteilschicht 202 ausgebildet sind.
  • Das Halbleiterbauelement 200 umfasst ferner eine dielektrische Schicht 225, die über der Bauteilschicht 202 ausgebildet ist, und die ein geeignetes Zwischenschichtdielektrikumsmaterial zum Einbetten von entsprechenden leitenden Gebieten 230a, 230b repräsentieren kann, die Metallleitungen einer Metallisierungsschicht, Kontaktbereiche von speziellen Schaltungselementen, und dergleichen repräsentieren können. Somit ist die dielektrische Schicht 225 aus einem beliebigen geeigneten Material aufgebaut, etwa Siliziumdioxid, Siliziumnitrid, dielektrische Materialien mit kleinem ε und dergleichen. In ähnlicher Weise können die leitenden Gebiete 230a, 230b aus einem Metall oder Metallverbindungen, stark dotierten Halbleitermaterialien und dergleichen aufgebaut sein. Des weiteren ist in dieser Fertigungsphase eine Ätzstoppschicht 224 über den leitenden Gebieten 230a, 230b und der dielektrischen Schicht 225 gebildet, die aus einem beliebigen geeigneten Material, etwa Siliziumnitrid, Siliziumkarbid, einem mit Stickstoff angereicherten Siliziumkarbid, eine Kombination dieser Materialien und dergleichen aufgebaut sein kann. Über der dielektrischen Schicht 225 ist eine Metallisierungsschicht 220 gebildet, die in dieser Fertigungsphase eine dielektrische Schicht 223 aufweist, die aus einem geeigneten Material, etwa Siliziumdioxid, Siliziumnitrid, einem dielektrischen Material mit kleinem ε oder einer Kombination davon und dergleichen gebildet ist. In einer anschaulichen Ausführungsform ist die dielektrische Schicht 223 aus einem dielektrischen Material mit kleinem ε aufgebaut, das eine Permittivität von 3,0 oder deutlich weniger aufweist, etwa ungefähr 2,8 oder weniger, wobei in einigen Bereichen der dielektrischen Schicht 223 ein Material (nicht gezeigt) mit erhöhter Permittivität und damit erhöhter mechanischer Stabilität vorgesehen sein kann. Beispielsweise kann zwischenzeitlich oder in einem oberen Bereich der Schicht 223 ein dielektrisches Material mit erhöhter Dichte zur Stabilisierung vorgesehen sein. Somit ist ein dielektrisches Material mit kleinem ε im Zusammenhang mit der Schicht 223 so zu verstehen, dass der Hauptanteil des Materials der Schicht 223 aus einem Dielektrikum mit kleinem ε aufgebaut ist, während kleine Bereiche davon dennoch ein Material mit einer dielektrischen Konstante enthalten können, die größer als 3,0 ist. Ferner sind in der in 2a gezeigten anschaulichen Ausführungsform in dieser Fertigungsphase Kontaktdurchführungsöffnungen 226a, 226b in der dielektrischen Schicht 220 in dem ersten und dem zweiten Bauteilgebiet 210a, 210b ausgebildet, wobei entsprechende Gräben für Metallleitungen in dem ersten und dem zweiten Bauteilgebiet 210a, 210b über den entsprechenden Kontaktdurchführungsöffnungen 226a, 226b noch herzustellen sind. Somit kann die entsprechende Fertigungssequenz als eine duale Einlegetechnik bezeichnet werden, in der zuerst Kontaktdurchführungen und danach Gräben gebildet werden. In anderen anschaulichen Ausführungsformen kann ein anderer Ansatz gewählt werden, der typischerweise als eine duale Einlegetechnik bezeichnet wird, in der zuerst Gräben und anschließend die entsprechenden Kontaktdurchführungen gebildet werden. In noch anderen anschaulichen Ausführungsformen wird die Metallisierungsschicht 220 zuerst durch Herstellen einer Kontaktdurchführungsschicht gebildet, d. h. einer dielektrischen Schicht mit darin ausgebildeten entsprechenden Kontaktdurchführungen, die zu den leitenden Gebieten 230a, 230b eine Verbindung herstellen, woran sich das Herstellen einer entsprechenden Metallleitungsschicht anschließt, die auf der Grundlage der Prinzipien hergestellt werden kann, wie sie zuvor beschrieben sind, oder wie sie nachfolgend beschrieben werden. Folglich sollte die vorliegende Erfindung nicht auf eine spezielle Prozesssequenz zur Herstellung entsprechender Kontaktdurchführungen und Metallleitungen beschränkt angesehen werden, sofern derartige Einschränkungen nicht explizit in der Beschreibung oder den angefügten Patentansprüchen beschrieben sind.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, das in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung der Bauteilschicht 202 über dem Substrat 201 auf der Grundlage gut etablierter Prozessverfahren werden die dielektrische Schicht 225 und die leitenden Gebiete 230a, 230b gemäß gut bekannter Herstellungsverfahren gebildet. Danach wird die Ätzstoppschicht 224 auf der Grundlage von CVD-Verfahren abgeschieden und anschließend wird die dielektrische Schicht 223 auf der Grundlage eines ausgewählten Verfahrens, wie es zuvor erläutert ist, gebildet. In der in 2a gezeigten anschaulichen Ausführungsform wird die dielektrische Schicht 223 auf der Grundlage einer geeigneten Technik abgeschieden, wobei eine Dicke oder eine Höhe der dielektrischen Schicht 223, die als 223h bezeichnet ist, so festgelegt wird, dass eine spezielle Überschusshöhe, die als 223e bezeichnet ist, erreicht wird, die im Wesentlichen einer gewünschten Differenz der Dicke entsprechender Metallleitungen entspricht, die noch in der Metallisierungsschicht 220 zu bilden sind. Beispielsweise kann in modernen Halbleiterbauelementen auf der Grundlage von Kupfer und dielektrischen Materialien mit kleinem ε die Überschusshöhe 223e im Bereich von ungefähr 10 bis 80 nm liegen. Es sollte jedoch beachtet werden, dass eine andere Überschusshöhe 223e gewählt werden kann, wenn dies für den betrachteten Bauteilentwurf geeignet ist. Nach dem Abscheiden der Schicht 223 wird in einigen anschaulichen Ausführungsformen ein entsprechender Strukturierungsprozess ausgeführt, beispielsweise auf Grundlage von Photolithographie, um eine geeignete Lackmaske (nicht gezeigt) zum Ätzen der dielektrischen Schicht 223 auf der Grundlage der entsprechenden Lackmaske vorzusehen. In anderen Ausführungsformen wird die Strukturierung der dielektrischen Schicht 223 auf der Grundlage von Nano-Prägeverfahren ausgeführt, wobei die Schicht 223, die beispielsweise in einem fließfähigen Zustand vorgesehen wird, auf der Grundlage eines entsprechenden Nano-Prägestempels strukturiert wird, der nach dem Aushärten der Schicht 223 entfernt wird. Nach dem Bilden der Kontaktdurchführungsöffnungen 226a, 226b wird die entsprechende Lackmaske, falls dies erforderlich ist, auf der Grundlage gut etablierter Verfahren entfernt.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Das Bauelement 200 umfasst eine Ätzmaske 228, etwa eine Lackmaske, die über einem Füllmaterial 227 gebildet ist, das aus Photolack von der gleichen Art oder einer im Vergleich zur Maske 228 unterschiedlichen Art aufgebaut sein kann, wenn diese Maske in Form einer Lackmaske vorgesehen ist. In anderen Fällen wird ein geeignetes Polymermaterial für das Füllmaterial 227 verwendet, das in einer äußerst nicht konformen Weise abgeschieden werden kann. Beispielsweise kann das Füllmaterial 227 durch Aufschleuderverfahren aufgebracht werden, wobei abhängig von den Erfordernissen für eine nachfolgende Lithographie zur Strukturierung der Maske 228 das Material 227 geeignete Eigenschaften im Hinblick auf das optische Verhalten, und dergleichen aufweist. In noch anderen Fällen wird ein Lackmaterial abgeschieden, das auch als ein Basismaterial für die Maske 228 verwendet werden kann, wenn zumindest ein Teil des entsprechenden Materials in der Kontaktdurchführungsöffnung 226a nach einem entsprechenden Belichtungsprozess unbelichtet bleibt. Danach wird die Ätzmaske 228 beispielsweise durch einen Entwicklungsprozess strukturiert, bei dem auch das Material 227 strukturiert wird, d. h. in dem ersten Bauteilgebiet 210a entfernt wird, oder das Material 227 zumindest teilweise in einem separaten Prozessschritt entfernt werden kann. Basierend auf der Ätzmaske 228 wird ein Ätzprozess 229 ausgeführt, um Material der dielektrischen Schicht 223 selektiv abzutragen, um damit eine Solldicke 223t1 zu erhalten, die im Wesentlichen der ursprünglichen Dicke 223h minus der Überschussdicke 223e entspricht. Entsprechende Ätzrezepte zum Ätzen eines dielektrischen Materials sind im Stand der Technik gut bekannt. Es sollte beachtet werden, dass das Maß an Selektivität des Ätzprozesses 229 in Bezug auf die Lackmaske 228 und das Füllmaterial 227 nicht kritisch ist, solange eine zuverlässige Abdeckung des zweiten Bauteilgebiets 210b während des Ätzprozesses 229 sichergestellt ist. Danach wir die Ätzmaske 228 und in einigen Ausführungsformen das Füllmaterial 227 auf der Grundlage gut etablierter Verfahren, etwa einem sauerstoffplasmabasierten Trockenätzprozess entfernt.
  • 2c zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Ein Füllmaterial 232 ist über der dielektrischen Schicht 223 ausgebildet, um damit eine im Wesentlichen ebene Oberflächentopographie für eine weitere Ätzmaske 231, etwa eine Lackmaske, bereitzustellen, die geeignet ausgebildet ist, um entsprechende Gräben in der dielektrischen Schicht 223 vorzusehen. Die gleichen Kriterien gelten auch für das Material 232 wie dies auch zuvor mit Bezug auf das Füllmaterial 227 beschrieben ist. Beispielsweise ist das Füllmaterial 232 aus Photolack oder einem anderen geeigneten Polymermaterial aufgebaut, wodurch eine äußerst nicht konforme Abscheidung, beispielsweise auf der Grundlage von Aufschleuderverfahren, möglich ist. Danach wird die Ätzmaske 231 auf der Grundlage gut etablierter Photolithographieverfahren gebildet, wobei in einigen Fällen das Material 232 während des Belichtens des entsprechenden Lackmaterials auch als eine ARC (antireflektierende Beschichtung) dienen kann. Die Ätzmaske 231 enthält entsprechende Gräben 231a, 231b, deren laterale Abmessungen im Hinblick auf Entwurfs- und Prozesserfordernisse geeignet ausgewählt sind, wobei für einen spezifizierten gewünschten niedrigen Widerstand einer Metallleitung, die in dem ersten Bauteilgebiet 210a herzustellen ist, gegenüber konventionellen Bauelementen, in denen Metallleitungen mit dem gleichen niedrigen Widerstand erforderlich sind, geringere laterale Abmessungen verwendet werden. Andererseits können die lateralen Abmessungen und Abstände der entsprechenden Gräben 231b in dem zweiten Bauteilgebiet 210b im Hinblick auf eine erhöhte Leitungsdichte festgelegt werden, wobei entsprechende Prozesserfordernisse weniger kritisch sind, da ein oberer Bereich der Metallleitung, die in der dielektrischen Schicht 223 zu bilden ist, entfernt wird, wie dies nachfolgend beschrieben ist. Somit können Prozessgrenzen im Hinblick auf das Ätzen und das Abscheiden von Metall, beispielsweise im Hinblick auf eine Kantenverrundung an oberen Bereichen von entsprechenden Gräben und dergleichen weniger kritisch sein. Während des nachfolgenden Ätzprozesses 233 wird eine Ätzchemie verwendet, um in effizienter Weise das Füllmaterial 232 zu entfernen, während eine entsprechende Ätzrate in dem Material der Schicht 223 deutlich geringer ist. In diesem Falle kann das Material 232 als ein effizienter Ätzstopp dienen. Folglich kann nach dem Entfernen des freiliegenden Bereichs des Materials 232 in einem nachfolgenden Ätzschritt des Prozesses 233 das dielektrische Material der Schicht 223 in einem gemeinsamen Ätzprozess bis hinab zu einer gewünschten Tiefe geätzt werden, wobei die Überschusshöhe 222e für einen gewünschten Höhenversatz zwischen den entsprechenden Ätzfronten in dem ersten und dem zweiten Bauteilgebiet 210a, 210b sorgt.
  • 2d zeigt schematisch das Halbleiterbauelement 200 nach dem Ende des oben beschriebenen Ätzprozesses 233 und nach dem Entfernen der Ätzmaske 231 und des Füllmaterials 232. Folglich ist ein Graben 234a mit einer spezifizierten Tiefe 334d in dem ersten Bauteilgebiet 210a gebildet, und ein Graben 234b mit im Wesentlichen der gleichen Tiefe ist in dem zweiten Bauteilgebiet 210b über der entsprechenden Kontaktdurchführungsöffnung 226b gebildet. Danach kann die weitere Bearbeitung fortgesetzt werden, indem ein gemeinsamer Metallabscheideprozess zum Füllen der entsprechenden Gräben 234a, 234b mit einem gut leitenden Metall ausgeführt wird, wobei in der dargestellten Ausführungsform auch die entsprechenden Kontaktdurchführungsöffnungen 226a, 226b gefüllt werden.
  • 2e zeigt schematisch das Halbleiterbauelement 200 mit einer Metallschicht 235, die über dem ersten und dem zweiten Bauteilgebiet 210a, 210b gebildet ist, wobei die Metallschicht 235 so vorgesehen ist, dass zumindest der Graben 234a vollständig gefüllt ist. In einigen anschaulichen Ausführungsformen weist die Metallschicht 235 Kupfer auf, während in anderen Ausführungsformen andere geeignete Materialien, etwa Kupferlegierungen, Aluminium, Platin, Silber, Kombinationen davon, und dergleichen verwendet werden. In einigen anschaulichen Ausführungsformen wird eine leitende Barrierenschicht 236 auf freiliegenden Oberflächen der dielektrischen Schicht 223 gebildet. Es kann zum Beispiel eine Vielzahl von leitenden Materialien verwendet werden. Zum Beispiel sind Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram in Verbindung mit Stickstoff oder Silizium, Wolfram/Bor/Phosphor-Verbindungen, Wolfram/Kobalt/Bor-Verbindungen und dergleichen Materialien, die ein hohes Maß an Integrität des dielektrischen Materials in der Schicht 223 und des Metalls in der Schicht 235 während der Verarbeitung und des Betriebs des Bauelements 200 sicherstellen. Wie zuvor erläutert ist, erfordern einige Metalle, etwa Kupfer, einen zuverlässigen Einschluss, um damit ein Herausdiffundieren von Metallatomen zu unterdrücken und um eine Wechselwirkung mit reaktiven Komponenten und den Metallatomen zu reduzieren.
  • Die Barrierenschicht 236, falls diese vorgesehen ist, kann auf der Grundlage gut etablierter Verfahren hergestellt werden, etwa der Sputter-Abscheidung, CVD, ALD (Atomlagendeposition), stromloses Plattieren, und dergleichen. Danach wird die Metallschicht 235 beispielsweise auf der Grundlage nasschemischer Abscheideverfahren, etwa dem Elektroplattieren, dem stromlosen Plattieren, oder anderen Abscheideverfahren oder Kombinationen davon hergestellt. Nach der Ausbildung der Metallschicht 235 wird überschüssiges Material entfernt und die Oberflächentopographie des Bauelements 200 kann auf der Grundlage von CMP (chemisch-mechanisches Polieren) und dergleichen eingeebnet werden.
  • 2f zeigt schematisch das Halbleiterbauelement 200 nach dem Ende des entsprechenden Einebnungsprozesses, der auf der Grundlage geeignet ausgewählter Prozessparameter ausgeführt werden kann, um damit die Überschusshöhe 223e in dem Bauteilgebiet 210b zu entfernen, ohne in im Wesentlichen unerwünschter Weise Material von dem ersten Bauteilgebiet 210 abzutragen. Wenn beispielsweise das zweite Bauteilgebiet 210b ein Gebiet mit einer hohen Dichte an Metallleitungen repräsentiert, kann eine erhöhte Stabilität vorgesehen werden, um die Integrität der Metallisierungsschicht 220 nicht in unerwünschter Weise zu beeinflussen, während der obere Bereich des dielektrischen Materials in dem zweiten Gebiet 210b entfernt wird. Beispielsweise kann die Barrierenschicht 236 in dem zweiten Bauteilgebiet 210b in einem ersten CMP-Schritt freigelegt werden und nachfolgend in einem separaten CMP-Schritt auf Grund einer typischerweise größeren Härte der Barrierenschicht 236 im Vergleich zu der Metallschicht 235 entfernt werden. Danach kann der Materialabtrag in dem zweiten Gebiet 210b mit einer vergleichbaren Abtragungsrate im Verhältnis zu dem Material 235 auf Grund der reduzierten mechanischen Stabilität fortgesetzt werden, wenn ein dielektrisches Material mit kleinem ε verwendet wird. Auf diese Weise kann die Barrierenschicht 236 in dem ersten Bauteilgebiet 210a als ein zuverlässiger Indikator des CMP-Prozesses verwendet werden. Somit bleibt lediglich eine geringe Höhendifferenz zwischen dem ersten und dem zweiten Bauteilgebiet 210a, 210b nach dem entsprechenden Planarisierungsprozess übrig. Folglich umfasst das Bauelement 200 eine Metallleitung 221a, deren Dicke im Wesentlichen der Entwurfsdicke 223t1 entspricht, während eine Metallleitung 221b in dem zweiten Bauteilgebiet 210b eine reduzierte Dicke 223r aufweist, die eine erhöhte Leitungsdichte in dem zweiten Gebiet 210b ermöglicht, da Prozessungleichförmigkeiten während des Ätzens und Abscheidens, etwa eine unerwünschte Aufweitung der Leitung 211b, während des Einebnungsprozesses in effizienter Weise abgetragen werden, wodurch auch mögliche Kurzschlüsse zwischen dichtliegenden Metallleitungen 221a, 221b reduziert werden. Somit können die dicht beabstandeten Metallleitungen 221b in dem zweiten Gebiet 210b mit einer geringeren Dicke vorgesehen werden, während eine erhöhte Leitfähigkeit der Metallleitung 221a mit einem deutlichen geringen Verbrauch der Substratfläche im Vergleich zur konventionellen Technik erreicht wird, in der das gleiche Maß an Leitfähigkeit deutlich größere laterale Abmessungen der Metallleitung 221 erfordern würde. Ferner kann ein hohes Maß an Kompatibilität mit konventionellen Prozessabläufen beibehalten werden, da der Strukturierungsprozess der Gräben 234a, 234b sowie die Ausbildung der Metallschicht 235 in einem gemeinsamen Prozess durchgeführt werden können.
  • 2g zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, in der die Metallisierungsschicht 220 die dielektrische Schicht 223 in Form eines dielektrischen Hybridstapels mit mindestens einem oberen Bereich 223u und einem unteren Bereich 223l, die aus unterschiedlichen Materialien aufgebaut sind, umfasst. Beispielsweise kann der obere Bereich 223u aus einem dielektrischen Material mit kleinem ε aufgebaut sein, etwa einem Polymermaterial, einem siliziumbasierten porösen Material, und dergleichen. Andererseits wird der untere Bereich 223l in Form eines fluordotierten Siliziumdioxids, Siliziumdioxid oder einem anderen dielektrischen Material mit kleinem ε, und dergleichen vorgesehen. Im Hinblick auf Verfahren zur Herstellung des Bauelements 200, wie es in 2g gezeigt ist, gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den 2a bis 2f erläutert sind. Somit wird auch für eine Metallisierungsschicht mit einem dielektrischen Hybridschichtstapel ein effizientes Verfahren zur Herstellung von Metallleitungen mit unterschiedlicher Dicke mit einem hohen Maß an Kompatibilität zu konventionellen Lösungen bereitgestellt.
  • Es gilt also: Die vorliegende Erfindung stellt eine Technik für die Herstellung von Metallleitungen unterschiedlicher Dicke in unterschiedlichen Bauteilgebieten bereit, um damit die Bauteilerfordernisse, etwa eine hohe Leitungsdichte in einem Bauteilgebiet zu erfüllen, während ein geringer Leitungswiderstand mit reduzierten lateralen Abmessungen in anderen Bauteilgebieten erreicht wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen eine dielektrische Schicht einer Metallisierungsschicht so strukturiert, dass diese eine unterschiedliche Dicke in den entsprechenden Bauteilgebieten aufweist, bevor ein entsprechender Ätzprozess ausgeführt wird, wobei ein Überschussmaterial des Bauteilgebiets mit der größeren Höhe nach einem gemeinsamen Prozess zur Herstellung von Gräben und zum Füllen der Gräben mit Metall auf der Grundlage von CMP-Techniken entfernt wird. In anderen anschaulichen Ausführungsformen wird eine unterschiedliche Materialreihenfolge in der Tiefenrichtung der dielektrischen Schicht vorgesehen, beispielsweise durch Strukturieren eines ersten Teils eines dielektrischen Hybridschichtstapels und durch Vorsehen eines oberen Bereichs davon so, dass eine im Wesentlichen ebene Oberflächenkonfiguration erreicht wird, die dann ein unterschiedliches Ätzverhalten in den entsprechenden Bauteilgebieten aufweist. Durch Bereitstellen einer zusätzlichen Ätzstoppschicht während des Strukturierens der entsprechenden Gräben im Dielektrikum der Metallisierungsschicht können ferner entsprechende Gräben mit unterschiedlicher Tiefe vorgesehen werden. In anderen Fällen können, wenn äußerst moderne Strukturierungsverfahren eingesetzt werden, beispielsweise in Form von Nano-Einprägeverfahren, entsprechend unterschiedliche tiefe Gräben erhalten werden, indem ein entsprechend angepasster Nano-Prägestempel bereitgestellt wird. Beispielsweise kann ein entsprechendes Material mit geeigneter Viskosität als das Dielektrikum der Metallisierungsschicht vorgesehen werden und kann nachfolgend durch Einführen des Nano-Prägestempels mit der erforderlichen unterschiedlichen Höhe des entsprechenden Negativbildes der in dem viskosen dielektrischen Material zu bildenden Gräben eingeführt wird. Nach dem Bilden der entsprechenden Gräben mit unterschiedlicher Tiefe kann die weitere Bearbeitung fortgesetzt werden, indem die Gräben in einem gemeinsamen Abscheideprozess gefüllt werden, wie dies auch zuvor beschrieben ist. Des weiteren kann die zuvor beschriebene Prozesstechnik auf mehr als zwei Bauteilgebiete innerhalb eines einzelnen Chips angewendet werden, um die Flexibilität bei der Anpassung des Leitungswiderstands an die Funktion der Metallisierungsschicht in dem entsprechenden Bauteilgebiet zu erhöhen.

Claims (3)

  1. Verfahren mit: Bilden einer ersten Leitung (221A) mit einer ersten Solldicke (223T1) in einem ersten Bereich einer dielektrischen Schicht (223), der in einem ersten Bauteilgebiet (210A) eines Halbleiterbauelements (200) angeordnet ist, und Bilden einer zweiten Leitung (221B) mit einer zweiten Solldicke (223R), die sich von der ersten Solldicke (223T1) unterscheidet, in einem zweiten Bereich der dielektrischen Schicht (223), der in einem zweiten Bauteilgebiet (210B) des Halbleiterbauelements (200) angeordnet ist, wobei das Bilden der ersten Leitung (221A) und der zweiten Leitung (221B) in dieser Reihenfolge umfasst: Abscheiden der dielektrischen Schicht (223) mit einer ursprünglichen Dicke (223H) in dem ersten Bauteilgebiet (210A) und dem zweiten Bauteilgebiet (210B); selektives Entfernen von Material des ersten Bereichs der dielektrischen Schicht (223), so dass die dielektrische Schicht (223) in dem ersten Bereich eine Solldicke (223T) aufweist, die im Wesentlichen der ursprünglichen Dicke (223H) minus einer Überschusshöhe (223E) entspricht; Bilden eines ersten Grabens (234A) in dem ersten Bereich und Bilden eines zweiten Grabens (234B) in dem zweiten Bereich, wobei der erste Graben (234A) und der zweite Graben (234B) in einem gemeinsamen Strukturierungsprozess gebildet werden und eine im Wesentlichen gleiche spezifizierte Tiefe (234D) aufweisen; Füllen des ersten Grabens (234A) und des zweiten Grabens (234B) in einem gemeinsamen Abscheideprozess mit einem leitenden Material (235); und Entfernen von überschüssigem Material und Einebnen der Oberflächentopographie auf der Grundlage von CMP, so dass damit die Überschusshöhe (223E) in dem zweiten Bauteilgebiet (210B) entfernt wird und in dem ersten Graben (234A) die erste Leitung (221A) mit der ersten Solldicke (223T1) und in dem zweiten Graben die zweite Leitung (221B) mit der zweiten Solldicke (223R) bereitgestellt wird, wobei die zweite Solldicke (223R) um die Überschusshöhe (223E) kleiner ist als die erste Solldicke (223T1).
  2. Verfahren nach Anspruch 1, wobei eine Packungsdichte an Schaltungselementen (203) in dem ersten Bauteilgebiet (210A) kleiner ist als eine Packungsdichte an Schaltungselementen (203) in dem zweiten Bauteilgebiet (210B).
  3. Verfahren nach Anspruch 1, wobei die dielektrische Schicht (223) ein dielektrisches Material mit kleinem ε umfasst.
DE102006025405.8A 2006-05-31 2006-05-31 Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen Expired - Fee Related DE102006025405B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006025405.8A DE102006025405B4 (de) 2006-05-31 2006-05-31 Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
US11/619,235 US7592258B2 (en) 2006-05-31 2007-01-03 Metallization layer of a semiconductor device having differently thick metal lines and a method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006025405.8A DE102006025405B4 (de) 2006-05-31 2006-05-31 Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen

Publications (2)

Publication Number Publication Date
DE102006025405A1 DE102006025405A1 (de) 2007-12-06
DE102006025405B4 true DE102006025405B4 (de) 2018-03-29

Family

ID=38650373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006025405.8A Expired - Fee Related DE102006025405B4 (de) 2006-05-31 2006-05-31 Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen

Country Status (2)

Country Link
US (1) US7592258B2 (de)
DE (1) DE102006025405B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063430B4 (de) 2008-12-31 2016-11-24 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
US8912093B2 (en) * 2013-04-18 2014-12-16 Spansion Llc Die seal layout for VFTL dual damascene in a semiconductor device
US20140353019A1 (en) * 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
US10943983B2 (en) * 2018-10-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits having protruding interconnect conductors
US11195792B2 (en) * 2020-01-10 2021-12-07 International Business Machines Corporation Top via stack
US11113443B1 (en) * 2020-06-12 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with thicker metal lines on lower metallization layer
CN112103266A (zh) * 2020-10-26 2020-12-18 北京燕东微电子科技有限公司 一种半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840625A (en) 1995-03-30 1998-11-24 Siemens Aktiengesellschaft Method of fabricating integrated circuit interconnection employing tungsten/aluminum layers
US5985753A (en) 1998-08-19 1999-11-16 Advanced Micro Devices, Inc. Method to manufacture dual damascene using a phantom implant mask
US6815820B2 (en) 2002-05-09 2004-11-09 Freescale Semiconductor, Inc. Method for forming a semiconductor interconnect with multiple thickness

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
TW377501B (en) * 1997-09-08 1999-12-21 United Microelectronics Corp Method of dual damascene
TW411529B (en) * 1997-12-26 2000-11-11 Toshiba Corp Semiconductor device and its manufacturing method
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6380625B2 (en) * 1999-01-13 2002-04-30 Advanced Micro Devices, Inc. Semiconductor interconnect barrier and manufacturing method thereof
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
US6177347B1 (en) * 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6319834B1 (en) * 1999-08-18 2001-11-20 Advanced Micro Devices, Inc. Method and apparatus for improved planarity metallization by electroplating and CMP
US6103619A (en) * 1999-10-08 2000-08-15 United Microelectronics Corp. Method of forming a dual damascene structure on a semiconductor wafer
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6319819B1 (en) * 2000-01-18 2001-11-20 Advanced Micro Devices, Inc. Process for passivating top interface of damascene-type Cu interconnect lines
US6274484B1 (en) * 2000-03-17 2001-08-14 Taiwan Semiconductor Manufacturing Company Fabrication process for low resistivity tungsten layer with good adhesion to insulator layers
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Necエレクトロニクス株式会社 半導体装置の製造方法
US6573148B1 (en) * 2000-07-12 2003-06-03 Koninklljke Philips Electronics N.V. Methods for making semiconductor inductor
US6436808B1 (en) * 2000-12-07 2002-08-20 Advanced Micro Devices, Inc. NH3/N2-plasma treatment to prevent organic ILD degradation
US6576525B2 (en) * 2001-03-19 2003-06-10 International Business Machines Corporation Damascene capacitor having a recessed plate
US6562712B2 (en) * 2001-07-03 2003-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Multi-step planarizing method for forming a patterned thermally extrudable material layer
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
US6884712B2 (en) * 2003-02-07 2005-04-26 Chartered Semiconductor Manufacturing, Ltd. Method of manufacturing semiconductor local interconnect and contact
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
US6989105B2 (en) * 2003-06-27 2006-01-24 International Business Machines Corporation Detection of hardmask removal using a selective etch
KR100558493B1 (ko) 2003-12-03 2006-03-07 삼성전자주식회사 반도체 기억소자의 배선 형성방법
KR100587659B1 (ko) * 2003-12-31 2006-06-08 동부일렉트로닉스 주식회사 듀얼 다마신 공정 중 구리 산화 방지 방법
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
KR100688055B1 (ko) * 2004-05-10 2007-02-28 주식회사 하이닉스반도체 저온 장벽금속층을 이용한 금속배선 제조 방법
US7282441B2 (en) * 2004-11-10 2007-10-16 International Business Machines Corporation De-fluorination after via etch to preserve passivation
DE102005030588B4 (de) * 2005-06-30 2008-10-16 Advanced Micro Devices, Inc., Sunnyvale Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika
JP2007035955A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
US7452822B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Via plug formation in dual damascene process
US20090267234A1 (en) * 2006-06-21 2009-10-29 Nxp B.V. Semiconductor Device and Method of Manufacturing a Semiconductor Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840625A (en) 1995-03-30 1998-11-24 Siemens Aktiengesellschaft Method of fabricating integrated circuit interconnection employing tungsten/aluminum layers
US5985753A (en) 1998-08-19 1999-11-16 Advanced Micro Devices, Inc. Method to manufacture dual damascene using a phantom implant mask
US6815820B2 (en) 2002-05-09 2004-11-09 Freescale Semiconductor, Inc. Method for forming a semiconductor interconnect with multiple thickness

Also Published As

Publication number Publication date
US7592258B2 (en) 2009-09-22
US20070278693A1 (en) 2007-12-06
DE102006025405A1 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE102007046846A1 (de) Seitenwandschutzschicht
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102007004860A1 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102008059499A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit Luftspalten, die zusammen mit Kontaktdurchführungen hergestellt sind
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102004029355B4 (de) Verfahren mit selbstausgerichteter Maske zum Verringern der Zellenlayoutfläche

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee