CN201774453U - 一种开关电源的电源电压检测电路 - Google Patents

Abstract

本实用新型公开了一种开关电源的电源电压检测电路，包括：差分放大器的反相输入端通过第二开关接电源电压采样点，差分放大器的同相输入端接基准电压电路，差分放大器的反相输入端通过第一开关接第一输出端；基准电压电路的输入端接基准电压校准电路；逻辑控制电路的输入端、第一开关的栅极、和差分放大器的控制信号输入端接逻辑控制信号，逻辑控制电路的输出端接第二开关的栅极；逻辑控制电路通过第一开关和第二开关控制差分放大器在基准电压校准和电压检测时的复用。采用本实用新型实施例，能够提高电源电压的检测精度。

Description

一种开关电源的电源电压检测电路

技术领域

本实用新型涉及开关电源技术领域，特别是涉及一种开关电源的电源电压检测电路。

背景技术

在一些电子系统中，当电源电压下降到某设定值时，电路的工作会变得不稳定，可能会产生误动作。鉴于此，需要提供电源电压检测电路来检测电路的供给电压，当供给电压下降到某设定值时，检测电路输出控制信号使系统复位，避免在低压状态下发生误动作。

参照图1，为现有技术的开关电源的电源电压检测电路图。所述电路包括：电阻分压电路11、比较器12和基准电压电路13。其中，所述电阻分压电路11包括第一电阻R11和第二电阻R12。

结合图1所示，电源电压VDD经过第一电阻R11和第二电阻R12的分压，得到电压INPUT，输入比较器12的反相输入端；比较器12的同相输入端接基准电压电路13输出的基准电压VREF。该电路的工作原理为：当比较器12的负相输入电压INPUT高于同相输入电压VREF时，比较器12的输出OUTPUT为低电平；当比较器12的负相输入电压INPUT低于同相输入电压VREF时，比较器12的输出OUTPUT为高电平。

上述电路中，由于INTPUT电压是由电源电压VDD通过第一电阻R11和第二电阻R12分压得到的，因此INPUT可以采样VDD电压的变化。同时，基准电压VREF是不随电源电压VDD变化的，因此可以根据比较器12输出的OUTPUT的逻辑电平变化来实现对电源电压VDD的检测。具体的，上述电路可以在电源电压变化到某设定值时，产生不同的逻辑控制信号，完成对电源电压的检测。

但是，现有检测电路中，比较器12接收的基准电压VREF是由单独的基准电压电路13产生的。考虑到元器件制作过程中会产生偏差，而且不同电路之间这样的偏差可能会更大，同时，该偏差还是随机产生的。因此，现有检测电路具有一定的偏差，故精确度不是很高。对于电源电压误差范围要求较小的系统，在一定的精度要求范围内，比较器12不能准确的检测出系统中电源电压的变化，导致功能失效。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种开关电源的电源电压检测电路，能够提高电源电压的检测精度。

本实用新型实施例提供一种开关电源的电源电压检测电路，包括：

差分放大器的反相输入端通过第二开关接电源电压采样点，所述差分放大器的同相输入端接基准电压电路，所述差分放大器的反相输入端通过第一开关接第一输出端；

所述基准电压电路的输入端接基准电压校准电路；

逻辑控制电路的输入端、所述第一开关的栅极、和所述差分放大器的控制信号输入端接逻辑控制信号，所述逻辑控制电路的输出端接所述第二开关的栅极；

所述逻辑控制电路通过所述第一开关和第二开关控制所述差分放大器在基准电压校准和电压检测时的复用。

优选地，所述电路还包括电阻分压电路；

所述电阻分压电路包括第一分压电阻和第二分压电阻；所述第一分压电阻的正端接电源电压，第一分压电阻的负端接第二分压电阻的正端，第二分压电阻的负端接地；

所述第一分压电阻和第二分压电阻的公共端为所述电源电压采样点。

优选地，所述差分放大器为差分输入单端输出的高增益放大器。

优选地，所述差分放大器包括：

第一PMOS晶体管的源极、第二PMOS晶体管的源极、第三PMOS晶体管的源极共同接电源电压；第一PMOS晶体管的漏极接电流源的正极，电流源的负极接地；第一PMOS晶体管的栅极与漏极短接，第一PMOS晶体管的栅极接第二PMOS晶体管的栅极和第三PMOS晶体管的栅极；第二PMOS晶体管的漏极接第四PMOS晶体管的源极和第五PMOS晶体管的源极；第四PMOS晶体管的栅极为差分放大器的反相输入端，第五PMOS晶体管的栅极为差分放大器的同相输入端；第四PMOS晶体管的漏极接第二NMOS晶体管的漏极，第二NMOS晶体管的漏极和栅极短接，第二NMOS晶体管的源极接地；第五PMOS晶体管的漏极接第三NMOS晶体管的漏极，第三NMOS晶体管的栅极接第二NMOS晶体管的栅极，第三NMOS晶体管的源极接地；第三PMOS晶体管的漏极接第一NMOS晶体管的栅极和第四NMOS晶体管的漏极，第三PMOS晶体管的漏极还接或非门的第二输入端和电容的负极；电容的正极经第三电阻接第六NMOS晶体管的漏极，第六NMOS晶体管的栅极和或非门的第一端一同接逻辑控制信号；第六NMOS晶体管的源极与第四NMOS晶体管的栅极一同接第三NMOS晶体管的漏极；第四NMOS晶体管的栅极接第五NMOS晶体管的栅极，第四NMOS晶体管的源极和第五NMOS晶体管的源极接地；第一NMOS晶体管的漏极接电源电压，第一NMOS晶体管的源极接第五NMOS晶体管的漏极，二者的共同端作为差分放大器的第一输出端；或非门的输出端接非门的输入端，非门的输出端作为差分放大器的第二输出端。

优选地，所述差分放大器在基准电压校准和电压检测时的复用具体为：所述差分放大器在单位增益放大电路和电压比较器之间进行功能转换。

优选地，所述逻辑控制电路为非门。

优选地，所述第一开关和/或第二开关为NMOS晶体管。

优选地，所述基准电压校准电路用于根据基准电压初始值和预设的基准电压目标值之间的偏差，对所述基准电压电路输出至所述差分放大器的基准电压进行校准；

其中，所述基准电压初始值为所述差分放大器处于单位增益放大电路工作模式时的输出电压。

根据本实用新型提供的具体实施例，本实用新型公开了以下技术效果：

本实用新型实施例所述电路中，逻辑控制电路通过第一开关和第二开关控制差分放大器在基准电压校准和电压检测时的复用，实现差分放大器在单位增益放大电路和电压比较器之间进行功能转换。当差分放大器处于单位增益放大电路模式时，通过测量其输出端电压得到基准电压初始值，对同相输入端接收到的基准电压进行校准，抵消了差分放大器的输入失调电压带来的测试误差。对于差分放大器而言，基准电压的值可以调整的很精准，能够提高电源电压检测的精确度，进而使得本实用新型提供的电路能够适用于对电源电压检测精度要求较高的系统。

附图说明

图1为现有技术的开关电源的电源电压检测电路图；

图2为本实用新型实施例的开关电源的电源电压检测电路图；

图3为本实用新型实施例的差分放大电路结构图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

有鉴于此，本实用新型的目的在于提供一种开关电源的电源电压检测电路，能够提高电源电压的检测精度。

参照图2，为本实用新型实施例的开关电源的电源电压检测电路图。所述电路包括：电阻分压电路21、差分放大器22、基准电压电路23、基准电压校准电路24、逻辑控制电路25、以及第一开关26、第二开关27。

所述电阻分压电路21接在电源电压VDD与地之间；所述电阻分压电路21的输出端作为电源电压采样点A，通过第二开关27接差分放大器22的反相输入端。

所述基准电压校准电路24的输出端接基准电压电路23的输入端，所述基准电压电路23的输出端接差分放大器22的同相输入端。

所述第一开关26接在差分放大器22的反相输入端与差分放大器22的第一输出端之间。

所述逻辑控制电路25的输入端、所述第一开关26的栅极、和差分放大器22的控制信号输入端接逻辑控制信号CTL，所述逻辑控制电路25的输出端接第二开关27的栅极。

所述逻辑控制电路25通过所述第一开关26和第二开关27控制所述差分放大器22在基准电压校准和电压检测时的复用。其中，所述差分放大器22在基准电压校准和电压检测时的复用具体为：所述差分放大器22在单位增益放大电路和电压比较器之间进行功能转换。

具体的，结合图2所示，所述第一开关26的栅极接逻辑控制信号CTL，所述第二开关27的栅极经所述逻辑控制电路25接逻辑控制信号CTLB。其中，CTL与CTLB是一对相反的逻辑控制信号，当CTL为高电平时，CTLB为低电平；当CTL为低电平时，CTLB为高电平。所述第一开关26和第二开关27在逻辑控制信号CTL和CTLB的控制下，能够使得差分放大器22工作在不同的模式下，以实现不同的电路功能。

所述电源电压检测电路的工作原理如下所述：

首先，控制CTL为高电平，则CTLB为低电平，所述差分放大器22通过第一开关26将第一输出端和反相输入端连接，构成一单位增益放大器。此时，单位增益放大器的输入信号为基准电压电路23产生的基准电压初始值。由电路常识可知，当差分放大器22构成单位增益放大器时，其输出端输出电压与其正相输入端输入的电压相等，此时检测单位增益放大器的输出电压得到所述基准电压初始值。所述基准电压校准电路24根据所述基准电压初始值对基准电压VREF进行校准，获得差分放大器22实际所需的基准电压。

具体的校准过程为：系统预先设定一基准电压目标值，所述基准电压校准电路24根据所述基准电压初始值和基准电压目标值之间的差值，调整所述基准电压VREF从所述基准电压初始值变化到一个与所述基准电压目标值相对接近的数值，从而减小所述基准电压VREF和基准电压目标值之间的差值。

然后，控制CTL为低电平，则CTLB为高电平，所述差分放大器22的反相输入端通过第二开关27与电源电压采样点A连接，工作在电压比较器模式。此时，电压比较器的输出是差分放大器22的第二输出端，电源电压VDD的变化被电源电压采样点A输出的采样电压INPUT实时采样，送至差分放大器22的反相输入端，基准电压VREF接差分放大器22的同相输入端。当采样电压INPUT高于基准电压VREF时，电压比较器第二输出端的输出为低电平；当采样电压INPUT低于基准电压VREF时，电压比较器第二输出端的输出为高电平。因此，可以根据所述差分放大器22输出的逻辑电平的变化实时检测电源电压。

本实用新型实施例所述电路，逻辑控制电路25通过所述第一开关26和第二开关27控制所述差分放大器22在基准电压校准和电压检测时的复用，实现差分放大器22在单位增益放大电路和电压比较器之间进行功能转换。当差分放大器22处于单位增益放大电路模式时，通过测量其输出端电压得到基准电压初始值，对同相输入端接收到的基准电压进行校准，上述过程能够抵消差分放大器22的输入失调电压带来的测试误差。对于差分放大器22而言，基准电压VREF的值可以调整的很精准，能够提高电源电压检测的精确度，使得本实用新型实施例所述的电路能够适用于对电源电压检测精度要求较高的系统。

具体的，结合图2所示，所述电阻分压电路21可以包括第一分压电阻R21和第二分压电阻R22；所述第一分压电阻R21的正端接电源电压VDD，第一分压电阻R21的负端接第二分压电阻R22的正端，第二分压电阻R22的负端接地；所述第一分压电阻R21和第二分压电阻R22的公共端即为所述电阻分压电路21的输出端，记为电源电压采样点A端。

所述电阻分压电路21的输出端(即电源电压采样点A端)接第二开关27的第一端，所述第二开关27的第二端接所述差分放大器22的反相输入端。

所述基准电压校准电路24的输出端接基准电压电路23的输入端；所述基准电压电路23的输出端接差分放大器22的同相输入端。

所述第一开关26的第一端接所述差分放大器22的反相输入端，第二端接差分放大器22的第一输出端OUT BUF。

所述逻辑控制电路25具体可以为一非门。非门25的输入端、所述第一开关26的栅极、和差分放大器22的控制信号输入端接逻辑控制信号CTL，非门25的输出端接第二开关27的栅极。对应的，所述第一开关26和第二开关27可以采用NMOS晶体管实现。

该电路的工作原理为：

首先，非门25的输入信号(即逻辑控制信号)CTL接高电平，则非门25的输出信号CTLB为低电平。此时，CTL控制第一开关26导通，CTLB控制第二开关27关断，使得差分放大器22的反相输入端与电源电压采样点A端断开，差分放大器22的第一输出端OUT_BUF和反相输入端通过第一开关26连通。差分放大器22构成单位增益放大器，其输入信号是来自基准电压电路23输出的基准电压VREF。此时，测量差分放大器22的输出电压即可得到基准电压的初始值。基准电压校准电路24根据所述初始值对所述基准电压电路23输出的基准电压VREF进行校准，得到差分放大器22所需的基准电压。

然后，非门25的输入信号CTL接低电平，则非门25的输出信号CTLB为高电平。此时，CTL控制第一开关26关断，CTLB控制第二开关27导通，使得差分放大器22的反相输入端与电源电压采样点A端通过第二开关27连通，差分放大器22的第一输出端OUT_BUF与反相输入端断开。差分放大器22作为电压比较器工作在开环状态，其同相输入端接校准后的基准电压VREF，其反相输入端接电源采样电压INPUT，其中，所述电源采样电压INPUT是由电源电压VDD经过第一分压电阻R21和第二分压电阻R22分压得到的。当所述电源电压VDD上升时，电源采样电压INPUT跟随VDD上升，当差分放大器22的反相输入端接收到的电源采样电压INPUT高于同相输入端接收到的基准电压VREF时，其第二输出端OUT_COMP为低电平；当所述电源电压VDD下降时，电源采样电压INPUT跟随VDD下降，当差分放大器22的反相输入端接收到的电源采样电压INPUT低于同相输入端接收到的基准电压VREF时，其第二输出端OUT_COMP为高电平。由此，电源电压VDD的变化可以被电源采样电压INPUT实时采样，送到差分放大器22的反相输入端，同时基准电压VREF是不随电源电压VDD变化的，因此，可以根据差分放大器22的第二输出端OUT_COMP的逻辑电平的变化来实时检测电源电压VDD。

本实用新型实施例中，所述差分放大器可以采用差分输入单端输出的高增益放大器。参照图3，为本实用新型实施例的差分放大电路结构图。图3给出的仅仅是所述差分放大电路的一种具体实施方式，在本实用新型其他实施例中，所述差分放大电路可以采用其他的实施方式实现。通过对本实用新型提供的高增益电压比较器增加补偿元件和开关构成的差分放大器同样适用于本实用新型，属于本实用新型的保护范围之内。

所述差分放大器22包括：第一PMOS晶体管M30、第二PMOS晶体管M31、第三PMOS晶体管M32、第四PMOS晶体管M34、第五PMOS晶体管M35、第一NMOS晶体管M33、第二NMOS晶体管M36、第三NMOS晶体管M37、第四NMOS晶体管M38、第五NMOS晶体管M39、第六NMOS晶体管MCTL、或非门31、非门32、第三电阻33、电容34、以及电流源35。

第一PMOS晶体管M30、第二PMOS晶体管M31和第三PMOS晶体管M32构成电流镜结构，产生电流偏置，第一PMOS晶体管M30的源极、第二PMOS晶体管M31的源极、第三PMOS晶体管M32的源极共同接电源电压VDD；第一PMOS晶体管M30的漏极接电流源35的正极，电流源35的负极接地，其中，电流源35用于为差分放大器22提供电流基准；第一PMOS晶体管M30的栅极与漏极短接，第一PMOS晶体管M30的栅极接第二PMOS晶体管M31的栅极和第三PMOS晶体管M32的栅极；第二PMOS晶体管M31的漏极接第四PMOS晶体管M34的源极和第五PMOS晶体管M35的源极；第四PMOS晶体管M34和第五PMOS晶体管M35构成输入差分对管，其中，第四PMOS晶体管M34的栅极为差分放大器22的反相输入端INN，第五PMOS晶体管M35的栅极为差分放大器22的同相输入端INP；第四PMOS晶体管M34的漏极接第二NMOS晶体管M36的漏极，第二NMOS晶体管M36的漏极和栅极短接，第二NMOS晶体管M36的源极接地；第五PMOS晶体管M35的漏极接第三NMOS晶体管M37的漏极，第三NMOS晶体管M37的栅极接第二NMOS晶体管M36的栅极，第三NMOS晶体管M37的源极接地；第三PMOS晶体管M32的漏极接第一NMOS晶体管M33的栅极和第四NMOS晶体管M38的漏极，第三PMOS晶体管M32的漏极还接或非门31的第二输入端和电容34的负极；电容34的正极经第三电阻33接第六NMOS晶体管MCTL的漏极，第六NMOS晶体管MCTL的栅极和或非门31的第一端一同接控制信号CTL，其中，电容34和第三电阻33共同构成差分放大器22的补偿电路，改善其稳定性；第六NMOS晶体管MCTL的源极与第四NMOS晶体管M38的栅极一同接第三NMOS晶体管M37的漏极；第四NMOS晶体管M38的栅极接第五NMOS晶体管M39的栅极，第四NMOS晶体管M38的源极和第五NMOS晶体管M39的源极接地；第一NMOS晶体管M33的漏极接电源电压VDD，第一NMOS晶体管M33的源极接第五NMOS晶体管M39的漏极，二者的共同端作为差分放大器22的第一输出端OUT_BUF；或非门31的输出端接非门32的输入端，非门32的输出端作为差分放大器22的第二输出端OUT_COMP。

当控制信号CTL接高电平时，差分放大器22通过第一开关26将第一输出端OUT_BUF和反相输入端INN连接成单位增益结构，第六NMOS晶体管MCTL作为开关导通，构成补偿电路的电容34和第三电阻33可以对该单位增益放大器进行频率补偿，使之能稳定的测量基准电压VREF。第一NMOS晶体管M33和第五NMOS晶体管M39构成输出缓冲级，可以提高单位增益放大器的带载能力。同时，控制信号CTL作为或非门31第一端的输入信号，将差分放大器22的第二输出端OUT_COMP置位。

当控制信号CTL接低电平时，差分放大器22的第二输出端OUT_COMP被释放，此时差分放大器22作为电压比较器工作，检测电源电压VDD的变化。差分放大器22的同相输入端INP接基准电压VREF，反相输入端INN接电源电压VDD的采样电压INPUT，输出结果经或非门31和非门32的整形，从差分放大器22的第二输出端OUT_COMP输出。

以上对本实用新型所提供的一种开关电源的电源电压检测电路，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (8)

1.一种开关电源的电源电压检测电路，其特征在于，包括：

差分放大器的反相输入端通过第二开关接电源电压采样点，所述差分放大器的同相输入端接基准电压电路，所述差分放大器的反相输入端通过第一开关接第一输出端；

所述基准电压电路的输入端接基准电压校准电路；

逻辑控制电路的输入端、所述第一开关的栅极、和所述差分放大器的控制信号输入端接逻辑控制信号，所述逻辑控制电路的输出端接所述第二开关的栅极；

所述逻辑控制电路通过所述第一开关和第二开关控制所述差分放大器在基准电压校准和电压检测时的复用。

2.根据权利要求1所述的电源电压检测电路，其特征在于，所述电路还包括电阻分压电路；

所述电阻分压电路包括第一分压电阻和第二分压电阻；所述第一分压电阻的正端接电源电压，第一分压电阻的负端接第二分压电阻的正端，第二分压电阻的负端接地；

所述第一分压电阻和第二分压电阻的公共端为所述电源电压采样点。

3.根据权利要求1所述的电源电压检测电路，其特征在于，所述差分放大器为差分输入单端输出的高增益放大器。

4.根据权利要求3所述的电源电压检测电路，其特征在于，所述差分放大器包括：

第一PMOS晶体管的源极、第二PMOS晶体管的源极、第三PMOS晶体管的源极共同接电源电压；第一PMOS晶体管的漏极接电流源的正极，电流源的负极接地；第一PMOS晶体管的栅极与漏极短接，第一PMOS晶体管的栅极接第二PMOS晶体管的栅极和第三PMOS晶体管的栅极；第二PMOS晶体管的漏极接第四PMOS晶体管的源极和第五PMOS晶体管的源极；第四PMOS晶体管的栅极为差分放大器的反相输入端，第五PMOS晶体管的栅极为差分放大器的同相输入端；第四PMOS晶体管的漏极接第二NMOS晶体管的漏极，第二NMOS晶体管的漏极和栅极短接，第二NMOS晶体管的源极接地；第五PMOS晶体管的漏极接第三NMOS晶体管的漏极，第三NMOS晶体管的栅极接第二NMOS晶体管的栅极，第三NMOS晶体管的源极接地；第三PMOS晶体管的漏极接第一NMOS晶体管的栅极和第四NMOS晶体管的漏极，第三PMOS晶体管的漏极还接或非门的第二输入端和电容的负极；电容的正极经第三电阻接第六NMOS晶体管的漏极，第六NMOS晶体管的栅极和或非门的第一端一同接逻辑控制信号；第六NMOS晶体管的源极与第四NMOS晶体管的栅极一同接第三NMOS晶体管的漏极；第四NMOS晶体管的栅极接第五NMOS晶体管的栅极，第四NMOS晶体管的源极和第五NMOS晶体管的源极接地；第一NMOS晶体管的漏极接电源电压，第一NMOS晶体管的源极接第五NMOS晶体管的漏极，二者的共同端作为差分放大器的第一输出端；或非门的输出端接非门的输入端，非门的输出端作为差分放大器的第二输出端。

5.根据权利要求1所述的电源电压检测电路，其特征在于，所述差分放大器在基准电压校准和电压检测时的复用具体为：

所述差分放大器在单位增益放大电路和电压比较器之间进行功能转换。

6.根据权利要求5所述的电源电压检测电路，其特征在于，

所述逻辑控制电路为非门。

7.根据权利要求5所述的电源电压检测电路，其特征在于，

所述第一开关和/或第二开关为NMOS晶体管。

8.根据权利要求5所述的电源电压检测电路，其特征在于，所述基准电压校准电路用于根据基准电压初始值和预设的基准电压目标值之间的偏差，对所述基准电压电路输出至所述差分放大器的基准电压进行校准；

其中，所述基准电压初始值为所述差分放大器处于单位增益放大电路工作模式时的输出电压。

Images