CN103604975B - 抗干扰低电压检测电路 - Google Patents

Abstract

本发明属于集成电路领域，一种抗干扰低电压检测电路，包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路。电阻电压分压电路的电阻R1、R2、R3、R4依次首尾相连，起始端R1接输入电压VIN，末端R4接地，R1的阻值与R4的阻值相等。逻辑组合电路中的比较器正极与基准电压电路相连，负极电压由电阻分压电路分压产生。逻辑组合电路中的反相器1的输出用来控制电容的充放电。电容两端产生的电压经过整形电路后输出控制信号与此同时整形电路中的施密特整形电路的输出用来控制M1和M2的开启以便设定恢复电压。本发明具有抗干扰能力强，精度和准确度高，易于变动的优点。

Description

抗干扰低电压检测电路

技术领域

本发明属于集成电路领域，具体涉及一种抗干扰低电压检测电路。

背景技术

众所周知，电压检测电路检测供给电压，当该电压变化到某一设定值时，电压检测电路输出控制信号。当我们设定这一标准电压值时，希望电路能准确检测出并输出相应的控制信号。在现有技术的电压检测电路很容易做到这一点，但是也存在着抗干扰能力不强，精确度不高，不利于改动，输出信号不稳定等缺点。

请参见图1所示，这是现有技术一种电压检测电路的电原理图。该电压检测电路由电阻分压电路、逻辑组合电路、恢复电压设定电路和控制信号输出电路组成。VIN经过电阻R1和电阻R2、R3分压得到电压V1，与比较器负极相接，比较器的正极与基准电压VREF相接，反相器的输入接比较器的输出，反相器的输出接输出电路中M2的栅极，M2的源极和衬低接地，漏极为输出信号。与此同时，M2与M1的栅极相连，M1的源极和衬低接地，漏极接在R2与R3之间。

上述检测电路的工作原理是：当设定VIN使得V1低于VREF时（此时的VIN为开启电压），VOUT为高阻态，当设定VIN使得V1高于VREF时，VOUT为低电平。可是一旦VOUT为低电平也就是反相器输出为高电平，再次设定VIN使得V1低于VREF时，由于M1的开启VIN比第一种情况时电压变高了，这一新的电压值叫恢复电压。在此过程中，基准电压VREF不随VIN变化而变化，根据VOUT的输出变化实现电压检测功能。

上述现有技术电压检测电路虽然能在供给电压变化到设定值时产生输出控制信号，也能设定恢复电压值，但是在实际应用中存在的缺陷是：

1.由于外界的干扰信号的存在，使得检测结果不够准确。

2.恢复电压与原来开启电压的比值与R1、R2、R3都有关，变动起来不方便也不够精确。

3.此电路是对输入电压瞬时值的检测，导致输出信号不稳定。

发明内容

本发明提出一种抗干扰低电压检测电路，以解决上述问题。

为了达到上述目的，本发明给出技术方案为：

一种抗干扰低电压检测电路，其特征在于，包括基准电压电路、电阻分压电路、逻辑组合电路、恢复电压设定电路、电容充放电电路、整形电路；

所述基准电压电路所产生的基准电压接入比较器的正极；

所述电阻电压分压电路，用来设定输入比较负极的电压；电阻电压分压电路包括电阻R1、电阻R2、电阻R3、电阻R4，电阻R1、R2、R3、R4依次首尾相连，起始端R1接输入电压VIN，末端R4接地，R1的阻值与R4的阻值相等；

所述逻辑组合电路包括两输入端和一输出端，所述输出端输入电容充放电电路；逻辑组合电路是由比较器和反相器1组成；

所述恢复电压设定电路，根据施密特整形电路的输出来设定电阻电压分压电路的比值；恢复电压设定电路包括M1、M2，用施密特整形电路输出来控制M1和M2的开关状态，以便设定开启电压和恢复电压；

所述电容充放电电路，用来对电容充放电，输出端用来控制电容的充放电状态；电容充放电电路包括电阻R5、M3、M4、电容C1；

所述整形电路包括一个输入端和一个输出端，该输出端输出检测信号；所述整形电路包括施密特整形电路、反相器2；

其中，连接关系为：

电阻R1的两端跨接着MOS管M1，M1的衬底和源极接VIN，漏极接在R1与R2之间，M1和M2的栅极一起接施密特整形电路的输出端。R4两端跨接着MOS管M2，漏极接在R3与R4之间，M2的衬底和源极接地。用施密特整形电路输出来控制M1和M2的开关状态，以便设定开启电压和恢复电压。

M1、M3为增强型PMOS管，M2、M4为增强型NMOS管。M2、M4的衬底和源极接地，M2的漏极接在R3与R4之间。M1的衬底和源极接检测电压VIN，M1的漏极接在R1和R2之间。M1和M2的栅极接在施密特整形电路的输出端。M4的漏极接R5，M3的衬底和源极接电源电压VDD，M3的漏极与R5相连，M3和M4的栅极都接在反相器1的输出并端。

原理及工作方式体现在：

（1）电阻电压分压电路包括电阻R1、电阻R2、电阻R3、电阻R4，电阻R1、R2、R3、R4依次首尾相连：R1的两端跨接着MOS管M1，当VOUT为高电平的时候M1开启，R1被短路，当VOUT为低电平时，M1关闭，R1参与分压；接着是R2、R3，R2、R3中间的分压供给比较器的负极；最后的R4两端跨接着MOS管M2，当VOUT为低电平的时候M2关闭，R4参与分压，当VOUT为高电平时，M1开启，R4被短路。

（2）用施密特整形电路输出来控制M1和M2的开关状态，以便设定开启电压和恢复电压。

（3）反相器1的输出端接M3与M4的栅极。M3的源极和衬底接电源电压VDD，漏极与R5相连，M4的漏极与R5的另一端及施密特整形电路的输入端相连。C1接在施密特整形电路输入端与地之间，用反相器1的输出来控制M3和M4的开关状态从而控制电容C1的充放电状态。

（4）基准电压电路所产生的基准电压接入比较器的正极，电阻分压电路用来产生输入比较器负极的电压。比较器后接反相器1，反相器1的输出用来控制电容的充放电。电容两端产生的电压经过施密特整形电路整形后经反相器2后输出控制信号与此同时施密特整形电路的输出用来控制M1和M2的开启以便设定恢复电压。当设定VIN使得V1低于VREF时（此时的VIN为开启电压），VDD通过M3和R5对电容C1充电，但在规定时间内当VIN升高使得V1高于VREF时，电容马上放电，时间重新计。当设定VIN使得V1低于VREF时，VDD通过M3和R5对电容C1充电，但在规定时间内VIN没能升高使得V1高于VREF时，VOUT为低电平并且电容继续充电直到VIN升高到恢复电压时，VOUT恢复高电平，电容放电，时间重新计。

与现有技术相比，本发明技术方案具有以下的优点和效果：

1.由于电路中有施密特整形电路，使得电路输出波形更稳定。

2.由于电路中有电容的存在，检测输出电路虽然存在一定的延时，但是使得电路受外界干扰的影响较小，同时使检测结果更准确。

3.由于电路中有M1和M2，且电阻R1和R4的阻值相等，使得恢复电压与原来设定电压的比值仅仅与R3、R4有关，变动起来更方便。

附图说明

图1是先前技术中的电压检测电路的电原理图。

图2是本发明抗干扰低电压检测电路的电原理图。

图3是本发明抗干扰电压检测电路的波形图。

具体实施方式

为了更了解发明的技术内容，特举具体实施例并配合所附图式说明如下。

请参见图2所示，这是本发明抗干扰电压检测电路的电原理图。其中电容电压是电容两端的电压，关断电压是使VOUT变为低电平时电容两端的电压。本发明的电压检测电路主要包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路。基准电压电路所产生的基准电压接入比较器的正极，电阻分压电路中的电阻R1、R2、R3、R4依次首尾相连，起始端R1接输入电压VIN，末端R4接地。R1的两端跨接着恢复电压设定电路中的MOS管M1，M1的衬底和源极接VIN，漏极接在R1与R2之间，M1和M2的栅极一起接施密特整形电路的输出端。R4两端跨接着MOS管M2，漏极接在R3与R4之间，M2与M4的衬底和源极接地。R2与R3之间的分压接入比较器的负极，比较器的输出接反相器1的输入端，反相器1的输出端接M3与M4的栅极。M3的源极和衬底接电源电压VDD，漏极与R5相连，M4的漏极与R5的另一端及施密特整形电路的输入端相连。C1接在施密特整形电路输入端与地之间。施密特整形电路的输出接反相器2的输入端，反相器2的输出端即为输出的控制信号。其中，M1、M3为增强型PMOS管，M2、M4为增强型NMOS管，R1与R4的阻值相等。

本发明的工作原理是：

请参见图2、图3所示，图3是本发明抗干扰电压检测电路的波形图。

电阻分压电路用来产生输入比较器负极的电压。逻辑组合电路中的反相器1的输出用来控制电容的充放电。电容两端产生的电压经过整形电路整形后输出控制信号与此同时施密特整形电路的输出用来控制M1和M2的开启以便设定恢复电压。当设定VIN使得V1低于VREF时，VDD通过M3和R5对电容C1充电，但在规定时间内当VIN升高使得V1高于VREF时，电容马上放电，时间重新计。当设定VIN使得V1低于VREF时，VDD通过M3和R5对电容C1充电，但在规定时间内VIN没能升高使得V1高于VREF时，VOUT为低电平并且电容继续充电直到VIN升高到恢复电压时，VOUT恢复高电平，电容放电，时间重新计。

上述检测电路中的电阻分压电路包括电阻R1、R2、R3、R4。R1的两端跨接着MOS管M1，当VOUT为高电平的时候M1开启，R1被短路，当VOUT为低电平时，M1关闭，R1参与分压。R4两端跨接着MOS管M2，当VOUT为低电平的时候M2关闭，R4参与分压，当VOUT为高电平时，M1开启，R4被短路。

由于R1与R4的阻值相同：当VOUT=1时，当V1=VREF时所需的VIN为：

当VOUT=0时，当V1=VREF时所需的VIN为：

两者相比为（R1=R4）：

这样使得开启电压与恢复电压的比值只与电阻R3、R4有关。只有R3、R4的阻值固定，这两电压的比值就固定。

上述实施例公说明本发明之用，而非对本发明的限制，相关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变换或变化。比如将M1换成增强型NMOS管，M2换成增强型PMOS管，并变换其栅源漏的连接等，因此所有等同的技术方案也应属于本发明的范畴。

综上所述，本发明抗干扰低电压检测电路，由于电路中有施密特整形电路，使得电路输出波形更稳定。由于电路中有电容的存在，使得电路受外界干扰的影响较小，同时使检测结果更准确。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动和润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (1)

1.一种抗干扰低电压检测电路，其特征在于，包括基准电压电路、电阻电压分压电路、逻辑组合电路、恢复电压设定电路、电容充放电电路、整形电路；

所述基准电压电路所产生的基准电压接入比较器的正极；

所述电阻电压分压电路，用来设定输入比较负极的电压；电阻电压分压电路包括电阻R1、电阻R2、电阻R3、电阻R4，电阻R1、R2、R3、R4依次首尾相连，起始端R1接输入电压VIN，末端R4接地，R1的阻值与R4的阻值相等；

所述逻辑组合电路包括两输入端和一输出端，所述输出端输入电容充放电电路；逻辑组合电路是由比较器和反相器1组成；

所述恢复电压设定电路，根据施密特整形电路的输出来设定电阻电压分压电路的比值；恢复电压设定电路包括M1、M2；

所述电容充放电电路，用来对电容充放电，输出端用来控制电容的充放电状态；电容充放电电路包括电阻R5、M3、M4、电容C1；

所述整形电路包括一个输入端和一个输出端，该输出端输出检测信号；所述整形电路包括施密特整形电路、反相器2；

其中，连接关系为：

电阻R1的两端跨接着MOS管M1；R4两端跨接着MOS管M2；

M1、M3为增强型PMOS管，M2、M4为增强型NMOS管；M2、M4的衬底和源极接地，M2的漏极接在R3与R4之间；M1的衬底和源极接检测电压VIN，M1的漏极接在R1和R2之间；M1和M2的栅极接在施密特整形电路的输出端；M4的漏极接R5，M3的衬底和源极接电源电压VDD，M3的漏极与R5相连，M3和M4的栅极都接在反相器1的输出端。