CN112786618B

CN112786618B - 半导体装置

Info

Publication number: CN112786618B
Application number: CN202010817820.5A
Authority: CN
Inventors: 戴名柔; 蔡嘉豪
Original assignee: Innolux Display Corp
Current assignee: Innolux Corp
Priority date: 2019-11-06
Filing date: 2020-08-14
Publication date: 2023-06-13
Anticipated expiration: 2040-08-14
Also published as: CN112786618A

Abstract

本揭露的实施例提供一种半导体装置包括基板、多晶硅半导体层以及导线。多晶硅半导体层设置于基板上。导线设置于基板上。导线通过接触部接触多晶硅半导体层。多晶硅半导体层与导线的接触部分别具有相互对齐的侧边。本揭露的半导体装置具有良好电性连接、改善接触问题、提高可靠度、降低电阻率、增加驱动能力或改善显示品质。

Description

半导体装置

技术领域

本揭露的实施例涉及一种电子装置，尤其涉及一种包括提供良好电性连接的半导体装置的电子装置。

背景技术

平面显示面板已广泛地应用于电子设备例如行动电话、电视、监视器、平板电脑、车用显示器、穿戴装置以及台式电脑中。随电子产品蓬勃发展，对于电子产品上的显示品质的要求越来越高，使得用于显示的电子装置不断朝向更大及更高解析度的显示效果改进。

发明内容

本揭露提供一种半导体装置，其具有良好电性连接、改善接触问题、提高可靠度、降低电阻率、增加驱动能力或改善显示品质。

根据本揭露的实施例，半导体装置包括基板、多晶硅半导体层以及导线。多晶硅半导体层设置于基板上。导线设置于基板上。导线通过接触部接触多晶硅半导体层。多晶硅半导体层与导线的接触部分别具有相互对齐的侧边。

综上所述，在本揭露实施例的半导体装置中，通过导线的接触部的侧边在第一开口中与多晶硅半导体层的侧边相互对齐，可使接触部与多晶硅半导体层具有良好的电性连接。半导体装置具有改善接触问题、提高可靠度或改善显示品质的优良技术效果。此外，半导体装置可降低线路的负载、增加驱动能力或改善显示品质。

附图说明

包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。

图1为本揭露一实施例的半导体装置的上视示意图；

图2为图1的半导体装置沿剖面线A-A’的剖面示意图；

图3为图1中区域R1的局部放大上视示意图；

图4为图3的剖面线M-M’的剖面示意图；

图5为本揭露一实施例的半导体装置于非显示区的上视示意图；

图6为图5的区域R2的局部放大上视示意图；

图7为图6的半导体装置沿剖面线B-B’的剖面示意图；

图8为本揭露另一实施例的半导体装置的上视示意图；

图9为本揭露再一实施例的半导体装置的剖面示意图。

具体实施方式

通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。

揭露通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“包括”、“含有”、“具有”等词为开放式词语，因此其应被解释为“含有但不限定为...”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。

本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。

应当理解到，当组件或膜层被称为“连接至”另一个组件或膜层时，它可以直接连接到此另一组件或膜层，或者两者之间存在有插入的组件或膜层。当组件被称为“直接连接至”另一个组件或膜层时，两者之间不存在有插入的组件或膜层。另外，当构件被称为“耦接于另一个构件(或其变体)”时，它可以直接地连接到此另一构件，通过一或多个构件间接地连接(例如电性接)到此另一构件。

在本揭露中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。

术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的1O％、5％、3％、2％、1％或O.5％以内。

本揭露中所叙述的一结构(或层别、组件、基材)位于另一结构(或层别、元件、基材)之上，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接，非直接连接是指二结构之间具有至少一仲介结构(或仲介层别、仲介组件、仲介基材、仲介间隔)，一结构的下侧表面相邻或直接连接于仲介结构的上侧表面，另一结构的上侧表面相邻或直接连接于仲介结构的下侧表面，而仲介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构配置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。

本揭露说明书内的“第一”、“第二”...等在本文中可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”是用于与“第二元件”、“部件”、“区域”、“层”、或“部分”区隔，而非用于限定顺序或特定元件、部件、区域、层和/或部分。

电子装置通过本揭露实施例的半导体装置可达到显示效果，其中电子装置可包括显示装置、天线装置、感测装置、拼接装置或透明显示装置，但不以此为限。电子装置可为可卷曲、可拉伸、可弯折或可挠式电子装置。电子装置可例如包括液晶(liquid crystal)、发光二极管(light emitting diode，LED)、量子点(quantum dot，QD)、荧光(fluorescence)、磷光(phosphor)或其他适合的材且其材料可任意排列组合或其他适合的显示介质，或前述的组合；发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、毫米/次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot，QD，可例如为QLED、QDLED)，但不以此为限。天线装置可例如是液晶天线，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统...等周边系统以支援显示装置、天线装置或拼接装置。下文将以半导体装置说明本揭露内容，但本揭露不以此为限。

在本揭露中，以下所述的各种实施例系可在不背离本揭露的精神与范围内做混合搭配使用，例如一实施例的部分特征可与另一实施例的部分特征组合而成为另一实施例。

现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

图1为本揭露一实施例的半导体装置的上视示意图。为了附图清楚及方便说明，图1省略示出了若干元件。图2为图1的半导体装置沿剖面线A-A’的剖面示意图。图3为图1中区域R1的局部放大上视示意图。请先参考图1及图2，本实施例的半导体装置1O例如为适用于显示影像的显示装置，但本揭露不以此为限。半导体装置1O包括基板100、多晶硅半导体层130以及导线150。多晶硅半导体层130设置于基板100上。导线150设置于基板100上。导线150具有接触部152，且导线150通过接触部152于第一开孔H1接触多晶硅半导体层130。在本实施例的上视示意图中，由于多晶硅半导体层130的侧边131与导线150的接触部152的侧边154可以相互对齐(align)，因此导线150与多晶硅半导体层130可具有良好的电性连接。此外，本实施例的半导体装置1O具有改善接触问题、提高可靠度、降低电阻率增加驱动能力或改善显示品质的优良技术效果。

详细来说，如图1及图2所示，半导体装置1O包括基板100。基板100包括硬性基板、软性基板或前述的组合。举例而言，基板100的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合适的基板材料、或前述的组合，但不以此为限。

遮光层11O设置在基板100上。在基板100的法线方向(例如为俯视方向，又可称为第三方向Z)上观察，多个遮光层11O可以沿着第一方向X并排成行，且多个遮光层11O可以在第二方向Y上排列成行。在本实施例中，第一方向X、第二方向Y以及第三方向Z为不同方向，举例来说，第一方向X例如是扫描线SL的延伸方向(例如在图1中为由左至右)，第二方向Y例如是导线150的延伸方向，第三方向Z例如是基板的法线方向，且第三方向Z分别垂直于第一方向X与第二方向Y，但本实施例不以此为限。遮光层11O的材料可以包括钼或其他合适的遮光材料，本实施例不以此为限。

在本实施例中，遮光层11O例如是对应薄膜晶体管(TFT)的有源层(activedevice)设置，以减少光漏电流或改善闪烁问题。以下将简单说明薄膜晶体管TFT的配置。

如图1及图2所示，半导体装置1O还包括缓冲层120、栅极绝缘层140、层间介电层160、第一绝缘层180、第二绝缘层190、多个薄膜晶体管TFT以及多条导线150设置于基板100上。具体来说，缓冲层120设置于基板100上并覆盖多个遮光层11O。栅极绝缘层140设置于缓冲层120上。层间介电层160设置于栅极绝缘层140上。第一绝缘层180设置于层间介电层160上。第二绝缘层190设置于第一绝缘层180上。在本实施例中，缓冲层120、栅极绝缘层140、层间介电层160、第一绝缘层180、第二绝缘层190可以为单层或多层结构，且可例如包含有机材料、无机材料或前述的组合，所述有机材料可包含聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、聚乙烯(polyethylene，PE)、聚醚砜(polyethersulfone，PES)、聚碳酸酯(polycarbonate，PC)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚酰亚胺(polyimide，PI)、感光型聚酰亚胺(photo sensitive polyimide，PSPI)或前述的组合，而所述无机材料可包含氮化硅、氧化硅、氮氧化硅或前述的组合，但不以此为限。

在本实施例中，薄膜晶体管设置于基板上，薄膜晶体管可由多晶硅半导体层130、栅极GE、源极图案与漏极图案151构成。多晶硅半导体层130设置于缓冲层120上。在上述的设置下，多晶硅半导体层130可呈现如U型的形状，但不以此为限。本实施例中，多晶硅半导体层130的材料例如是低温多晶硅(lOw temperature po1ysilicon，LTPS)。

请参考图2的剖面示意图，栅极绝缘层140设置于多晶硅半导体层130上。扫描线SL设置于栅极绝缘层140上。在本实施例中，扫描线SL可沿着第一方向X延伸并在第三方向Z上与多晶硅半导体层130重叠。重叠多晶硅半导体层130的扫描线SL部分可被定义为栅极GE。

在本实施例中，薄膜晶体管还包括介电层IL设置于栅极GE与栅极绝缘层140之间，但本实施例不以此为限。介电层IL可以为单层或多层结构，且可例如包含有机材料、无机材料(例如氮化硅等)或前述的组合，但不以此为限。所述有机材料可包含聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚乙烯(polyethylene，PE)、聚醚砜(polyethersulfone，PES)、聚碳酸酯(polycarbonate，PC)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚酰亚胺(polyimide，PI)、感光型聚酰亚胺(photosensitive polyimide，PSPI)或前述的组合，而所述无机材料可包含氮化硅、氧化硅、氮氧化硅或前述的组合，但不以此为限。

层间介电层160设置于扫描线SL上。导线150设置于层间介电层160上。如图1的上视示意图所示，导线150是大致沿着第二方向Y延伸，且如图2的剖面示意图所示，导线150在第三方向Z上部分重叠多晶硅半导体层130。多晶硅半导体层130例如包括第一段130A、第二段130B以及第三段130C。第二段130B连接至第一段130A及第三段130C。在本实施例的剖面示意图中，垂直基板100的第三方向Z上，导线150部分重叠多晶硅半导体层130的第一段130A。请继续参考图2的剖面示意图，漏极图案151设置于层间介电层160上，且在垂直基板100的第三方向Z上，漏极图案151部分重叠多晶硅半导体层130的第三段130C。换言之，导线150与漏极图案151于垂直基板100的第三方向Z上不重叠多晶硅半导体层130的第二段130B，但本揭露不以此为限。

导线150例如是数据线，但不以此为限。在本实施例中，层间介电层160具有第一开孔H1，且第一开孔H1贯穿栅极绝缘层140，位于导线150重叠多晶硅半导体层130的第一段130A上。详细而言，在第三方向Z上，第一开孔H1重叠部分多晶硅半导体层130的第一段130A。导线150的接触部152通过第一开孔H1以接触多晶硅半导体层130。藉此，接触部152可应用为薄膜晶体管TFT的源极图案。且层间介电层160还具有第二开孔H2位于漏极图案151重叠第三段130C上，详细而言，在第三方向Z上，第二开孔H2重叠部分多晶硅半导体层130的第三段130C。

请接着参考图3的上视示意图，图3为图1中区域R1的局部放大图。在图3的局部放大图中，漏极图案151可通过第二开孔H2以接触多晶硅半导体层130。在本实施例的上视示意图中，漏极图案151具有侧边153，侧边153平行第一方向X，多晶硅半导体层130具有侧边131’，侧边131’亦平行第一方向X，且漏极图案151的侧边153与多晶硅半导体层130的侧边131’相互对齐(align)。在本实施例中，侧边153与侧边131’相互对齐可定义为：在本实施例的上视示意图中，如图3所示，侧边153与侧边131’之间于第二方向Y上的距离D小于等于1微米，或者是，在本实施例的剖面示意图中，如图4所示，图4为图3的剖面线M-M’的剖面示意图，侧边153与侧边131之间于第二方向Y的距离D小于等于1微米。

在本实施例中，导线150、接触部152以及漏极图案151是由钼(molybdenum，Mo)、钛(titanium，Ti)或其组合所构成，但不以此为限。在一些实施例中，导线150、接触部152以及漏极图案151的材料还可以包括钽(tantalum，Ta)、铌(niobium，Nb)、铪(hafnium，Hf)、镍(nickel，Ni)、铬(chromium，Cr)、钴(cobalt，Co)，、锆(zirconium，Zr)、钨(tungsten，W)、其他合适的金属、或上述材料的合金或组合，但不以此为限。

在一些实施例中，请参考图4的剖视示意图，以漏极图案151举例说明，漏极图案151可以是多层金属层在第三方向Z上堆叠而成的叠层结构。详细而言，漏极图案151可包括金属层1511、金属层1512及金属层1513。金属层1512设置于金属层1511及金属层1513之间。金属层1511在第二开孔H2中接触多晶硅半导体层130。金属层1511及金属层1513的材料例如是钛。金属层1512的材料例如是钼，但本揭露的实施例不以此为限。

请继续参考图1，为了进一步降低导线150的电阻率(resistivity)，半导体装置1O还包括辅助导线170，辅助导线170对应导线150，大致地沿着第二方向Y上延伸。且如图2的剖面示意图所示，辅助导线170设置于第一绝缘层180上并在第三方向Z上重叠导线150，其中辅助导线170可例如是数据线。

在本实施例中，如图2的剖面示意图所示，第一绝缘层180设置于导线150与辅助导线170之间，且第一绝缘层180具有第一开口O1。辅助导线170通过第一开口O1与导线150电性连接。藉此，辅助导线170可以电性连接至导线150。在本实施例中，第一开口O1沿第二方向Y上具有第一最小宽度W1。第一最小宽度W1可被定义为，在第二方向Y上，最靠近导线150的第一开口O1的宽度，详细而言，本揭露中所指的开口或开孔的最小宽度的测量方式为：沿第二方向Y上，开口或开孔两个侧边的最小距离。在上述的设置下，本揭露的半导体装置1O可通过导线150电性连接辅助导线170来达成双层数据线的结构，进而降低线路的电阻率。

在一些实施例中，在垂直基板100的第三方向Z上(也就是法线方向)，辅助导线170沿第一方向X上的宽度W5，导线150沿第一方向X上的宽度W6，详细而言，本揭露所指的导线宽度或辅助导线宽度的测量方式为：沿第一方向X上，导线或辅助导线的两个侧边的最小距离。于本揭露的实施例中，宽度W5为大于等于O.5倍的W6且小于等于1.5倍的W6。当宽度W5小于宽度W6的O.5倍时，无法有效提供降低导线150的电阻率的效果。当宽度W5大于宽度W6的1.5倍时，会影响像素的开口率。在上述的设置下，在第三方向Z上，导线150的轮廓可以位于辅助导线170的轮廓之内，或者是辅助导线170的轮廓可以位于导线150的轮廓之内，视使用者的需求而定。

值得注意的是，由于辅助导线170是由金(Aurum，Au)、银(silver，Ag)、铜(copper，Cu)、铝(aluminum，Al)或其他合适的金属、或上述材料的合金或组合所构成，因此辅助导线170具有良好的电阻率。相较于导线150，本实施例的辅助导线170的电阻率小于导线150的电阻率，详细而言，于温度20℃时，导线150的电阻率为53.4nΩ·m，而辅助导线170的电阻率为28.2nΩ·m，但不以此为限。另外，半导体装置1O可通过导线150电性连接辅助导线170来达成双层数据线的结构，因此半导体装置1O的线路的电阻率可进一步降低。具体来说，像素尺寸小的显示面板仍具有高解析度时，会使得其数据线的负载(Loading)明显高于像素尺寸大的显示面板的数据线的负载，于是可能会因为数据线的负载过大而导致画面显示异常。因此，依据本实施例的教示，在像素尺寸小的显示面板中设置双层的数据线并通过双层数据线的电性连接设计，则可以降低阻抗或增加面板驱动能力，以满足像素尺寸小或高解析度的显示需求。如此一来，半导体装置1O的双层数据线路的结构设计可降低线路的电阻率，因此负载可被将低，使得半导体装置1O增加驱动能力或改善显示品质。

请再参考图2的剖面示意图，第二绝缘层190设置于辅助导线170上。第二绝缘层190具有第二开口O2。此外，半导体装置1O还包括像素电极PE设置在绝缘层190上、保护层192设置在像素电极PE上以及共用电极CE设置在保护层192上。像素电极PE通过第二开口O2电性连接至漏极图案151。此外，保护层192与共用电极CE也可部分地设置于第二开口O2中。像素电极PE与共用电极CE的材料包括透明导电材料，例如氧化铟锡(indium tin oxide，ITO)，但不以此为限。

在本实施例中，第二开口O2沿第二方向Y上具有第二最小宽度W2。第二最小宽度W2可被定义为，在第二方向Y上，最靠近漏极图案151的第二开口O2的宽度。在本实施例中，第一最小宽度W1小于第二最小宽度W2。在上述的设置下，第二开口O2可提供足够的空间使像素电极PE电性连接至漏极图案151，以确保良好地电性连接。如此一来，半导体装置1O具有良好电性连接、改善接触问题、提高可靠度或改善显示品质的优良技术效果，但本揭露不以此为限。

在一些实施例中，第一开孔H1沿第二方向Y上具有第三最小宽度W3。第三最小宽度W3可被定义为，在第二方向Y上，最靠近多晶硅半导体层130的第一开孔H1的宽度。在本实施例中，第二最小宽度W2大于第三最小宽度W3。如此一来，接触部152可通过第一开孔H1与多晶硅半导体层130形成良好地电性连接，或不影响像素的开口率，但本揭露不以此为限。

在一些实施例中，在所述基板100的法线方向上(例如第三方向Z)，遮光层11O沿第二方向Y上的最小宽度W4大于第二最小宽度W2。详细而言，于本实施例的剖面示意图中，遮光层11O的两个侧边，沿第二方向Y上的最小宽度W4大于第二最小宽度W2。藉此，遮光层11O可避免来自基板100下方的光线直接照射到通道区CH2而产生光漏电流，或避免影响到漏极图案151、像素电极PE或共用电极CE，但本揭露不以此为限。

图5为本揭露一实施例的半导体装置于非显示区的上视示意图。为了附图清楚及方便说明，图5省略示出了若干元件。图6为图5的区域R2的局部放大上视示意图。图7为图6的半导体装置沿剖面线B-B’的剖面示意图。请参考图5，本实施例的半导体装置1O包括显示区11以及环绕显示区11的非显示区13定义于基板100上。显示区11中设置有上述的薄膜晶体管TFT、导线150以及辅助导线170。导线150以及辅助导线170可自显示区11中延伸至非显示区13，以与非显示区13中的电子元件300电性连接。电子元件300举例为提供驱动信号的集成电路(integrated circuit，IC)、整合驱动暨触控IC(TDDI)、芯片、软性印刷电路板(flexible printed circuit，FPC)或覆晶薄膜(chip on film，COF)，但不以此为限。

值得注意的是，本实施例的半导体装置1O还包括设置于非显示区13中的导线250以及辅助导线270。如图7所示，导线150与导线250设置于层间介电层160上。辅助导线170与辅助导线270设置于第一绝缘层180上，且第一绝缘层180位于导线150(或导线250)与辅助导线170(或辅助导线270)之间。第一绝缘层180还包括多个第三开口V，且辅助导线170通过这些第三开口V的其中的一者与导线250电性连接，或者导线150通过这些第三开口V的其中的一者与辅助导线270电性连接。藉此，由显示区11中延伸而出的导线150与辅助导线170可通过导线250与辅助导线270来连接至电子元件300，以增加半导体装置1O的线路布局的裕度，或半导体装置可藉此达到窄边框或无框化的需求，但本揭露不以此为限。此外，辅助导线170(或辅助导线270)与导线150(或导线250)双层数据线的结构，可降低线路的电阻率。半导体装置1O具有增加驱动能力或改善显示品质的优良技术效果。

另外，如图5及图6的区域R2中所示，在基板100的法线方向上，多个第三开口V沿着第一方向X交错排列。举例来说，多个第三开口V包括多个第三开口V1沿着第一方向X排成一行，以及多个第三开口V2沿着第一方向X排成另一行。在第二方向Y上，多个第三开口V1的一行靠近电子元件300，而多个第三开口V2的另一行靠近显示区11。也就是说，第三开口V1与第三开口V会在第二方向Y上错开，而沿着第二方向交错地排列。在此须注意的是，图5及图6示出了两行的第三开口V，但本揭露不以此为限。在其他实施例中，第三开口V的行数可不受此限制，而可排成三行、四行或更多行，视使用者的需求而定。

在上述的设置下，应用于小尺寸高解析度的显示装置时，半导体装置1O可通过交错设置的第三开口V来避免以高线路精度设置的这些第三开口接触而短路，半导体装置1O的可靠度可因此被提升。

简言之，在本实施例的上视示意图中，半导体装置1O中，通过接触部152的侧边154在第一开口H1中与多晶硅半导体层130的侧边131相互对齐，可使接触部152与多晶硅半导体层130具有良好的电性连接，可改善半导体装置1O的接触问题，进而提高可靠度或改善显示品质的优良技术效果。此外，半导体装置1O可通过导线150电性连接辅助导线170来达成双层数据线的结构，进而降低线路的电阻率。由于辅助导线170的电阻率小于导线150的电阻率，因此半导体装置1O的双层数据线路的电阻率可进一步降低。如此一来，半导体装置1O可降低双层数据线路的负载、增加驱动能力或改善显示品质。另外，由于第一开口的第一最小宽度W1小于第二开口O2的第二最小宽度W2，且第二最小宽度W2大于连接部152的第三最小宽度W3。因此，半导体装置1O可以确保良好地电性连接，或不影响像素的开口率。另外遮光层11O的宽度W4大于第二最小宽度W2。藉此，遮光层11O可避免光漏电流的产生，或避免影响显示效果。此外，半导体装置100还包括在非显示区13内分层设置的导线250及辅助导线270以及设置多个交错排列的第三开口V。藉此，分层设置的导线250及辅助导线270可在非显示区13内提升布线的裕度。交错排列的第三开口V可避免短路或提升可靠度。上述所测得的宽度均为于第二方向Y上的宽度。

以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图8为本揭露另一实施例的半导体装置的上视示意图。为了附图清楚及方便说明，图8省略示出了若干元件。本实施例的半导体装置10A大致相似于图1的半导体装置1O，因此两实施例中相同与相似的构件于此不再重述。本实施例不同于半导体装置1O之处主要在于，在基板100的法线方向上，辅助导线170A沿第一方向X上的宽度大于或等于导线150沿第一方向X上的宽度的O.5倍，且小于导线150沿第一方向X上的宽度。藉此，半导体装置10A具有降低导线150的电阻率的效果，或不影响像素的开口率。此外，半导体装置10A还可获致与上述实施例相似的优良技术效果。

图9为本揭露再一实施例的半导体装置的剖面示意图。本实施例的半导体装置1OB大致相似于图2的半导体装置1O，因此两实施例中相同与相似的构件于此不再重述。本实施例不同于半导体装置1O之处主要在于，辅助导线170B于第三方向Z的厚度T2不同于导线150的厚度T1。举例来说，厚度T2可以大于厚度T1且小于等于3倍的厚度T1，但不以此为限。由于辅助导线170B的电阻率小于导线150的电阻率，在一些实施例中，辅助导线170B于第三方向Z的厚度T2大于导线150的厚度T1时，可进一步降低双层数据线路的电阻率。当辅助导线170B于第三方向Z的厚度T2大于3倍的厚度T1时，将造成后续层叠的破裂或不连续，例如可能造成第二绝缘层190的破裂或不连续，而影响电性连接的稳定性。在上述的设置下，辅助导线170B可进一步降低电阻率、降低双层数据线路的负载，使半导体装置1OB增加驱动能力或改善显示品质。本揭露所指的厚度为元件底部到顶部沿第三方向Z之间的最小距离。此外，半导体装置1OB还可获致与上述实施例相似的优良技术效果。

综上所述，在本揭露实施例的半导体装置中，通过接触部的侧边在第一开孔中与多晶硅半导体层的侧边相互对齐，可使接触部与多晶硅半导体层具有良好的电性连接。半导体装置具有改善接触问题、提高可靠度或改善显示品质的优良技术效果。此外，半导体装置可通过导线电性连接辅助导线来达成双层数据线的结构，进而降低线路的电阻率。由于辅助导线的电阻率小于导线的电阻率，因此半导体装置的双层数据线路的电阻率可进一步降低。如此一来，半导体装置可降低双层数据线路的负载、增加驱动能力或改善显示品质。另外，半导体装置还可以通过开口的大小来确保良好地电性连接，或不影响像素的开口率。另外遮光层可避免光漏电流的产生，或避免影响显示效果。此外，半导体装置还包括在非显示区内分层设置导线及辅助导线以及多个交错排列的第三开口。藉此，分层设置的导线及辅助导线可在非显示区内提升布线的裕度。交错排列的第三开口可避免短路或提升可靠度。另外，本揭露的半导体装置还可以通过辅助导线与导线的宽度，或者导线的厚度来降低电阻率，或不影响像素的开口率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种半导体装置，其特征在于，包括：

基板；

多晶硅半导体层，设置于所述基板上；以及

导线，设置于所述基板上，且所述导线通过接触部接触所述多晶硅半导体层；

辅助导线，电性连接至所述导线；

第一绝缘层，设置于所述导线和所述辅助导线之间，其中所述第一绝缘层具有第一开口，所述辅助导线通过所述第一开口与所述导线电性连接，且所述第一开口沿第二方向上具有第一最小宽度；

第二绝缘层，设置于所述辅助导线上，其中所述第二绝缘层具有第二开口，所述第二开口沿所述第二方向上具有第二最小宽度，且所述第一最小宽度小于所述第二最小宽度，

其中所述接触部沿所述第二方向上具有第三最小宽度，且所述第二最小宽度大于所述第三最小宽度，

其中所述多晶硅半导体层与所述导线的所述接触部分别具有相互对齐的侧边。

2.根据权利要求1所述的半导体装置，其特征在于，所述导线是由钼、钛或其组合所构成。

3.根据权利要求1所述的半导体装置，其特征在于，所述辅助导线的电阻率小于所述导线的电阻率。

4.根据权利要求1所述的半导体装置，其特征在于，所述辅助导线是由金、银、铜、铝或其组合所构成。

5.根据权利要求1所述的半导体装置，其特征在于，在所述基板的法线方向上，所述辅助导线沿第一方向上的宽度为所述导线沿所述第一方向上的宽度的0.5倍至1.5倍。

6.根据权利要求1所述的半导体装置，其特征在于，还包括多个第三开口，所述辅助导线通过所述多个第三开口的其中的一者与所述导线电性连接，其中在所述基板的法线方向上，所述多个第三开口沿第一方向交错排列。

7.根据权利要求1所述的半导体装置，其特征在于，所述辅助导线的厚度不同于所述导线的厚度。