Nothing Special   »   [go: up one dir, main page]

JP4663257B2 - 発光装置及びその作製方法 - Google Patents

発光装置及びその作製方法 Download PDF

Info

Publication number
JP4663257B2
JP4663257B2 JP2004175304A JP2004175304A JP4663257B2 JP 4663257 B2 JP4663257 B2 JP 4663257B2 JP 2004175304 A JP2004175304 A JP 2004175304A JP 2004175304 A JP2004175304 A JP 2004175304A JP 4663257 B2 JP4663257 B2 JP 4663257B2
Authority
JP
Japan
Prior art keywords
auxiliary wiring
electrode
wiring
insulating film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004175304A
Other languages
English (en)
Other versions
JP2005031645A5 (ja
JP2005031645A (ja
Inventor
徳子 宮城
真之 坂倉
達也 荒尾
里築子 長尾
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004175304A priority Critical patent/JP4663257B2/ja
Publication of JP2005031645A publication Critical patent/JP2005031645A/ja
Publication of JP2005031645A5 publication Critical patent/JP2005031645A5/ja
Application granted granted Critical
Publication of JP4663257B2 publication Critical patent/JP4663257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、発光素子を備えた表示装置及びその作製方法に関する。
近年、発光素子や液晶素子を有する表示装置において、画面の大型化、高精細化が進み、信号線や走査線等の配線の数及び配線の長さが増大する傾向にある。そのため、配線抵抗による電圧降下の防止や、信号の書き込み不良や階調不良などを防止する必要がある。
そこで、発光素子が有する透明電極に、異方導電体を介して透明導電膜からなる補助配線を接続する構成がある(特許文献1参照)。特許文献1によると、透明電極の実効的な抵抗値を下げることができ、さらに発光素子に対して均一な電圧を加えることが可能となるため、表示ムラなどの表示不良を防ぐことができることが記載されている。
特開2002−33198号公報
本発明は、特許文献1と異なる方法により、透明電極等の電極や配線の実効的な抵抗値を下げ、さらに発光素子に対して均一な電圧を加えることが可能となる表示装置を提供することを課題とする。
表示装置が有する発光素子は、発光層へ電圧を加えるために第1の電極及び第2の電極を有する。第2の電極は各発光素子、つまり各画素で共有することができるため、発光層上にパターニングすることなく成膜することができる。このような第2の電極は、発光層に対して均一な電圧を印加する必要がある。
また、TFTを代表とする半導体素子が設けられた基板と、対向する側に発光層からの光を射出する(以下、上面出射という)場合、第2の電極は透光性を有する必要がある。そのため、第2の電極は透明導電膜、例えばITO(indium tin oxide)を有する構成となる。しかし、透明導電膜の抵抗値は高かった。また第2の電極は、薄膜の金属膜を用いてもよいが、その薄さのため抵抗値は高くなってしまった。その結果、表示装置の低消費電力化を妨げとなることが懸念された。
特に表示装置が大型化するにつれ、発光層に均一な電圧を加えることが重要となってくるが、上述したように第2の電極の抵抗が高いため均一な電圧を加えることが難しくなる。さらに、表示装置の消費電力が増加することが懸念された。
そこで本発明は、第2の電極の実質的な抵抗値を下げ、発光素子へ均一な電圧を加えることが可能となる新たな構成を有する表示装置を提供することを課題とする。
上記課題を鑑み本発明は、上記第2の電極を代表とする電極や配線に、導電膜(以下、補助配線と表記する)を接続することを特徴とする。
補助配線は、低抵抗材料を含むよう導電膜に形成すると好ましく、特に低抵抗化を図る必要のある電極や配線の抵抗より低い材料を含むように形成すると好ましい。具体的には、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、前記元素を主成分とする合金材料若しくは化合物材料、又はITO、SnO2等の透明導電膜を含むように形成することができる。また補助配線として、抵抗値の高さが懸念されるITOを用いる場合であっても、補助配線を設けることにより、第2の電極の実質的な抵抗値を下げることができる。
上述の補助配線は、スパッタリング法、プラズマCVD法、蒸着法、印刷法、又はスピンコート法により形成することができる。補助配線はマスクを用いて所定の形状とし、さらにドライエッチング法、ウェットエッチング法によりエッチングして所定の形状としてもよい。
特に本発明は、透明電極に接続する補助配線を新たに形成する特許文献1と異なり、半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜と同一層(同一レイヤ)に補助配線を形成することを特徴とする。又は半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜が設けられた絶縁膜上に補助配線を形成することを特徴とする。より好ましくは、半導体素子の電極や配線、信号線、走査線、又は電源線等の導電膜と同一材料を用いて補助配線を形成する。その結果、補助配線のための工程を設ける必要がなく、補助配線のためのマスクを増やすことがない。
半導体素子は、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。
例えば半導体素子としてTFTを用いる場合、少なくとも半導体膜上に設けられたゲート電極を覆って設けられる第1の絶縁膜と、第1の絶縁膜上に設けられた第2の絶縁膜とを有する。絶縁膜を積層するにつれ、補助配線を設ける面積を広くすることができ、より低抵抗とすることができる。
第1の絶縁膜、及び第2の絶縁膜は、酸化珪素、窒化珪素若しくは窒化酸化珪素等の珪素を含む無機材料、又はポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)、若しくはレジスト等を含む有機材料から形成することができる。さらに平坦化を達成するため、CMP(ケミカルメカニカルポリッシング)法等の物理的手段により第1の絶縁膜、第2の絶縁膜等を研磨してもよい。
外部回路と接続するための引き回される配線(以下、引き回し配線)に、補助配線を用いるとよい。引き回し配線は、外部回路との接続部分までパネルの外周に沿って設けられるため、抵抗がより低い補助配線で形成すると好ましい。
本発明は低抵抗化が要求される配線に対して、補助配線を接続すればよく、第2の電極(透明導電膜)に補助配線が接続される構成に限定されるものではない。
本発明は、発光素子を有する表示装置に対して補助配線を設けることに限定されず、液晶素子を有する表示層に対しても補助配線を設け、電極や配線の低抵抗化をはかってもよい。
本発明の補助配線により、第2の電極を代表とする電極や配線の実質的な抵抗値を下げることができる。実質的な抵抗値とは、電極や配線の合成抵抗を指す。その結果、表示装置における消費電力の低減、電極や配線による電圧降下の防止を達成することができる。
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第2の電極の場合、補助配線と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
表示装置における電極又は配線に補助配線を接続することにより、実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、補助配線を有する表示装置の画素部の構成について説明する。
図1には、半導体素子の一例として多結晶シリコンを用いたpチャネル型のTFT(多結晶TFT)、第2の電極の一例として透明導電膜を採用し、第2の電極である透明導電膜が補助配線と接続する表示装置の画素部の構成を示す。
図1(A)には、第2の電極が補助配線と接続し、補助配線は第1の電極と同一レイヤに形成される構成を示す。なお補助配線は、第1の電極と同一材料から形成しても、異なる材料から形成してもよい。
表示装置の画素部は、絶縁表面10上に順次形成された、下地絶縁膜11、半導体膜12、ゲート絶縁膜14、ゲート電極15、保護膜23、第1乃至第3の絶縁膜16〜18、発光層に電圧を加えるための第1の電極19、発光層20、及び第2の電極21を有し、第1の電極19と同一レイヤに補助配線25を有する。
下地絶縁膜11上に、非晶質半導体膜、例えば非晶質珪素膜を形成する。非晶質半導体膜を所定の形状にパターニングし、島状の半導体膜12を形成する。下地絶縁膜11は、珪素を有する絶縁膜を積層した構成、例えば酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜を積層した構成であってもよい。
半導体膜12はレーザ、又は加熱により結晶化が施される。結晶化が施された半導体膜(結晶性半導体膜)上に、ゲート電極15を形成する。ゲート電極15は導電膜を積層した構成、例えばTaN膜上にW膜を積層した構成であってもよい。ゲート電極15をマスクとして自己整合的に不純物領域13が形成されている。第1の絶縁膜16は、例えば無機材料を有し、ゲート電極、及び半導体膜を覆うように形成されている。
その後ゲート電極15を覆うように保護膜23を形成した状態で加熱し、半導体膜の再結晶化を施すとよい。特にCVD法により保護膜23を形成する場合、水素を多く含むように原料ガスを制御するとよい。
第1の絶縁膜16に設けられたコンタクトホール(開口部)を介して、不純物領域13に接続される配線(ソース配線、又はドレイン配線)22が形成されている。また、配線と同一レイヤには信号線や電源線等が形成されている。第2の絶縁膜17は、例えば無機材料を有し、配線、信号線、及び電源線等を覆うように形成されている。
第2の絶縁膜17に設けられたコンタクトホールを介して、配線22と接続するように、第1の電極19を形成する。このとき、同一レイヤに補助配線25を形成する。補助配線25は上述した材料を用いて形成すればよい。第1の電極19、及び補助配線25を覆うように土手に相当する第3の絶縁膜18を形成する。第3の絶縁膜18は、例えば無機材料を有するように形成する。第3の絶縁膜18に設けられた第1のコンタクトホールを介して、第1の電極19上に発光層20を形成する。
RGBの各色の発光層を塗り分けて形成しフルカラー表示としても、白色発光の発光層を全体に形成してもよい。白色発光の発光層を用いる場合、対向基板側にカラーフィルタや色変換層を用いることによりフルカラー表示としてもよい。また単色表示を行う場合、所定の色の発光層を形成したエリアカラー表示としてもよい。
そして、発光層20を覆うように第2の電極21を形成する。このとき、補助配線25上方の第3の絶縁膜18には、同時に第2のコンタクトホールが設けられており、第2のコンタクトホールを介して第2の電極21と補助配線25とが接続する。第2のコンタクトホールの形状は、ライン状、若しくはドット状、又はそれらの組み合わせとなるように形成することができる。
第1の電極19、及び第2の電極21は光の出射方向、及び半導体素子の極性に基づき陽極、又は陰極となりえる。本実施の形態では、第1の電極を陽極、第2の電極を陰極とし、第2の電極側に光が出射する場合で説明する。
この場合、陽極材料としては、仕事関数の大きい(仕事関数4.0eV以上)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ITO(indium tin oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(TiN)等を用いることができる。
一方、陰極材料としては、仕事関数の小さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の1族または2族に属する元素、すなわちLiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、CaF2)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金は、非常に薄く形成し、ITO等の透明導電膜と積層して形成する。
これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。
第2の電極上には、スパッタ法(DC方式やRF方式)により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むDLC膜(Diamond Like Carbon)を有するパッシベーション膜29を形成する。
このようにして表示装置の画素部を形成することができる。
図1(B)には、図1(A)と異なり、補助配線25が第2の絶縁膜17上に設けられ、第4の絶縁膜を設ける表示装置の画素部の構成を示す。その他の構成は、図1(A)と同様であるため、説明を省略する。
配線22を覆うように第2の絶縁膜17を形成し、コンタクトホールを形成する。第2の絶縁膜17上に補助配線25が設けられ、コンタクトホールにも補助配線25が形成される。補助配線25を覆うように第3の絶縁膜18を形成し、コンタクトホールを形成する。第3の絶縁膜上、及びコンタクトホールに第1の電極19が形成され、補助配線25を介して配線22と、第1の電極19とが接続される。さらに第1の電極19を覆うように土手に相当する第4の絶縁膜26が形成される。
第1の電極19上に発光層20が形成され、発光層20を覆うように第2の電極21が形成される。このとき、第2の電極21は、第2の絶縁膜17、及び第3の絶縁膜18に形成されたコンタクトホールを介して、補助配線25と接続される。
第1乃至第3の絶縁膜の積層構成は図1(B)に限定されず、さらに絶縁膜を積層してもよい。図1(B)のように絶縁膜を積層する構成は、電極や配線等を形成するためのレイアウトの制限が少なく好ましい。特に、発光層を設ける面積の制限が少ないため、発光領域の大面積化が可能である。さらに補助配線を設ける面積の制限が少ないため、より大きな面積に補助配線を形成することができる。その結果、より低抵抗な電極や配線を提供することができ、消費電力を低減することができる。
以上、絶縁膜に無機材料を有する構成を説明したが、絶縁膜に有機材料を用いることもできる。有機材料は、無機材料と比較して平坦性が高い。またコンタクトホールを形成するためのエッチングを不要とすることができる場合もある。その結果、工程の削減、ゴミの削減ができる。なおアクリルやポリイミドといった有機材料は吸湿性の問題があるため、SiN膜等の保護膜を設けると好ましい。またレジストは、アクリルやポリイミドといった有機材料と比べて吸湿性が低いためSiN膜等の保護膜を不要とすることができ好ましい。さらにアクリルやポリイミドと比べて低コストであり、露光して形成されるコンタクトホールの径が小さくなり好ましい。但しレジストは、有色性を有することが多いため、TFTを代表とする半導体素子が設けられた基板からの光を射出する下面出射型の表示装置に用いると好適である。
以下、有機材料としてレジストを用いて絶縁膜を形成する場合を図1(C)を用いて説明する。その他の構成は、図1(A)と同様であるため、説明を省略する。
まず図1(A)と同様に、配線22まで形成し、同時に補助配線25を形成する。補助配線25は、配線22と同一の材料から形成しても、異なる材料から形成してもよい。
その後、図1(C)では、ポジ型のレジストとして、クレゾール樹脂等を溶媒(プロピレングリコールモノメチルエーテルアセテート;PGMEA)に溶かした溶液をスピンコート法により塗布する。レジストが塗布された後、過熱器(オーブン、ホットプレート)等を用いて80〜150度でレジストを加熱し、焼成する(これをプリベークと表記する)。
焼成後に、第2の絶縁膜17に所定のコンタクトホールが形成されるようなマスクパターンを配置し、露光する。するとマスクパターンがレジストへ転写される。本実施の形態ではポジ型のレジスト材料を用いるため、光が照射される位置にコンタクトホールが形成される。その後、現像液を滴下、又はスプレーすると、光が当たった部分のレジストが溶け、所定のコンタクトホールが第2の絶縁膜17に形成される。ポジ型のレジスト材料に替えて、ネガ型のレジスト材料を用いる場合、光があたらなかった位置のレジストが現像液に溶け、コンタクトホールが形成される。
有機材料を用いて絶縁膜を形成する場合、所定の厚さに達しないときは、溶液を重ねて塗布したり、プリベークと塗布を繰り返すとよい。
コンタクトホールが形成された後、レジスト中に残っている水分等を飛ばし、同時により安定化させるため過熱器(オーブン、ホットプレート)等を用いて120〜250度で加熱処理を施す(これをポストベークと表記する)。
第2の絶縁膜17に形成された複数のコンタクトホールのうち、第1のコンタクトホールに第1の電極19を形成し、配線22と接続する。第2の絶縁膜17の第2のコンタクトホールには、補助配線25が露出する。すなわち、補助配線25の側面が、第2の絶縁膜17の端部と接しないように第2のコンタクトホールを形成する。第2の絶縁膜17を形成した後に、補助配線25を形成してもよい。
第2の絶縁膜17と同様なレジスト材料及び方法を用いて、土手に相当する第3の絶縁膜18を形成する。補助配線25全体が露出するように、第3の絶縁膜18のコンタクトホールを形成する。すなわち、補助配線25の側面が、第3の絶縁膜18の端部と接しないような径を有するコンタクトホールを形成する。
第3の絶縁膜18を覆うように、発光層20を形成する。このとき、補助配線25の側面では、発光層20の膜厚が薄いため、途切れて形成される。すなわち、発光層20は、補助配線25の表面の一部、具体的には補助配線25の側面の一部を除いて形成される。
発光層20を覆うように、第2の電極21を形成する。第2の電極21は、補助配線25の側面にまで形成されるように成膜するため、電気的な接続を取ることができる。例えば、元素周期律の1族または2族に属する元素を含む金属膜を薄く形成し、金属膜上に透明導電膜を積層して第2の電極21を形成する場合、金属膜、又は透明導電膜が補助配線25と電気的に接続していればよい。
すなわち、図1(C)に示す構成では、補助配線25と第2の電極21とが電気的に接続するためのコンタクトホール形成を不要とすることができる。
図1(C)に示す構成において、さらに第1の絶縁膜16に有機材料を用いてもよい。複数の絶縁膜を、同一の材料で形成すると作製工程が簡便となり好ましい。
なお図1(A)(B)に示した構成であっても、補助配線25の端部に絶縁膜が設けられないようにコンタクトホールを形成し、発光層20を画素領域全面に形成する場合、補助配線25上に、発光層20を途切れるように形成することが可能である。
図1(A)〜(C)に示すように、補助配線25を設けることにより第2の電極21の実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第2の電極21の場合、補助配線25と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
なお補助配線を設けるレイヤは、本実施の形態に示す構成に限定されない。例えば補助配線を、ゲート電極と同一レイヤに設けてもよい。また複数のレイヤに形成された複数の補助配線を、コンタクトホールを介して接続してもよい。
本実施の形態に示したTFTの構造に限定されず、低濃度不純物領域を有する構成、不純物領域、又は低濃度不純物領域がゲート電極と重なる構成、半導体膜に対して複数のゲート電極が設けられた構成、半導体膜に対して上下にゲート電極が設けられた構成、等を用いることも可能である。
本実施の形態は、TFTを代表とする半導体素子が設けられた基板と、対向する側に発光層からの光を射出する上面出射型の表示装置、下面出射型の表示装置、両側に光が射出する両面出射型の表示装置に適用することができる。
(実施の形態2)
本実施の形態では、表示装置の全体、特に外部回路へ接続するための引き回し配線について説明する。特に高電位電圧VDDと同電位である引き回し配線(以下アノード線と表記)と、低電位電圧VSSと同電位である引き回し配線(以下カソード線と表記)について、図2を用いて説明する。なお、図2では、画素部104において列方向に配置される配線のみを図示する。
図2(A)はパネルの上面図を示したものであり、基板100上にマトリクス状に複数の画素105が配置された画素部104、該画素部104の周辺に信号線駆動回路101、走査線駆動回路102、103が配置される。これらの駆動回路の個数は図2(A)に限定されず、画素105の構成に応じて複数の信号線駆動回路を配置したり、単数の走査線駆動回路を配置してもよい。
画素部104内において列方向に配置された信号線111は、信号線駆動回路101と接続する。列方向に配置された電源線112〜114は、アノード線107〜109のいずれかと接続される。列方向に配置された補助配線110は、 カソード線106と接続される。アノード線107〜109及びカソード線106は、 画素部104とその周辺に配置された駆動回路の周りを囲むように引き回され、外部回路に接続する異方導電性フィルム(FPC:Flexible printed circuit)の端子と接続される。
アノード線107〜109は、RGBのいずれかの色に対応して形成されていると好ましい。これは、各アノード線107〜109の電位を変えることで、各色間で生じる輝度バラツキを補正することができるためである。つまり、発光素子の電界発光層の電流密度が各色で異なるために、同じ電流値を流しても各色で輝度が異なってしまう問題を改善することができる。
本実施の形態では、RGBの発光層を塗り分ける場合を想定しているが、カラー化の方法として、白色を発光する発光層とカラーフィルタを用いる方法など、各色での電流密度の相違が問題とならない方法を採用した場合には、アノード線を複数本設ける必要はない。
図2(B)はマスクレイアウト図を示したものであり、信号線駆動回路101の周囲にアノード線107〜109、カソード線106が配置され、アノード線107〜109は、画素部104内において列方向に配置された電源線112〜114とコンタクトホールを介して接続している。
本実施の形態では、カソード線106、アノード線107〜109は、補助配線110と同一レイヤの導電膜により形成される。補助配線は、より低抵抗な材料により形成されるため、駆動回路の周りを囲むように引き回されるカソード線やアノード線を同一レイヤの導電膜とすると好ましい。
カソード線106、アノード線107〜109、及び補助配線110を形成後、発光素子の第1の電極が形成され、土手に相当する絶縁膜が形成される。カソード線106が形成された領域、発光層を形成する領域、及び補助配線が形成された領域の上方に位置する絶縁膜にはコンタクトホールが形成される。コンタクトホールの形成により、カソード線106、第1の電極、及び補助配線110は露出した状態となる。図1(A)〜(C)に示したように、第1の電極上のコンタクトホールには、発光層を形成する。このとき、各RGBの発光層をメタルマスクにより塗り分けて蒸着、白色の発光層を全体に蒸着してもよい。
次に発光層を覆う第2の電極が形成される。このとき、発光層上に形成される第2の電極は、カソード線106だけでなく、画素部104内に列方向に配置される補助配線110と接続される。この第2の電極と補助配線が画素部内で接続する構成により、第2の電極の実質的な抵抗値を低減することができる。そのため、第2の電極の抵抗に起因した画質不良、消費電力問題を改善することができる。
なお、補助配線110を形成するレイヤは、図2(B)に示すように信号線と同じレイヤの導電膜に限らず、走査線と同じレイヤの導電膜を用いてもよい。また、補助配線110と第2の電極とのコンタクトホールの形状は図2(B)に限定されず、列方向に線状に設けてもよいし、点状に設けてもよい。また行方向に線状に設けてもよいし、点状に設けてもよい。以下には、いくつかの場合を例に挙げて、補助配線110と第2の電極とのコンタクトホールのレイアウトについて、図3〜図6を用いて説明する。なお図3〜図6には、画素部104中の信号線111と、補助配線110、カソード線106、走査線120を記載する。
図3には、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105における補助配線110と第2の電極とが円状(ドット状)のコンタクトホール122を介して接続されている。
図4には、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105における補助配線110と第2の電極とが線状(ライン状)のコンタクトホール122を介して接続されている。つまりコンタクト領域121と線状のコンタクトホール122は同時に形成され、接続されている。
図4に示すコンタクトホール122は、補助配線110より大きく形成されている。図1(C)に示す構成の場合、コンタクトホール122は、補助配線110より大きくなり、図1(A)(B)に示す構成の場合、コンタクトホール122は、補助配線110より小さくなる。
図5には、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105において2本の補助配線110が設けられ、これら補助配線110と第2の電極とが円状(ドット状)のコンタクトホール122を介して接続されている。円状のコンタクトホール122は、各画素の4角に形成されている。
このように、各画素に補助配線110を複数本設けてもよい。さらに、複数の補助配線を積層して設けてもよい。
図6には、ゲート配線と同一レイヤで補助配線110が形成されており、補助配線110とカソード線106とのコンタクト領域121が形成され、各画素105における補助配線110と第2の電極とがある程度の面積を有する形状(エリア状)のコンタクトホール122を介して接続されている。
図3〜図6に示すように、補助配線110と第2の電極とのコンタクトホールのレイアウトは多様なものとすることができる。円状、線状、又はエリア状といったコンタクトホールの形状は、図3〜図6に示した構成のいずれも組み合わせることが可能である。
なお画素部におけるコンタクトホール122を介して、補助配線110と第2の電極との接続が十分取れている場合、カソード線106とのコンタクト領域121、コンタクト領域121下のカソード線106を不要とすることができる。この場合、第2の電極をFPCへ接続するための引き回し配線は、補助配線、ゲート配線、又はソース・ドレイン配線と同一レイヤを用いると好ましい。
(実施の形態3)
本実施の形態では、表示装置の画素部の等価回路について説明する。
図7(A)に、に示す画素回路は、発光素子39と、ビデオ信号が入力される信号線30、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)35、発光素子39へ流れる電流値を制御するためのトランジスタ(駆動用トランジスタ)36、発光素子39への電流の供給を制御するためのトランジスタ(電流制御用トランジスタ)37、発光素子39の第2の電極と接続する補助配線34を有する。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子38を設けても良い。
駆動用トランジスタ36及び電流制御用トランジスタ37は同じ極性となるように形成するとよい。本実施の形態ではpチャネル型とする場合で説明する。
本実施の形態では、駆動用トランジスタ36を飽和領域で、電流制御用トランジスタ37を線形領域で動作させる。そのため、駆動用トランジスタ36のチャネル長Lをチャネル幅Wより長く、電流制御用トランジスタ37のLをWと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ36のWに対するLの比が5以上にするとよい。
駆動用トランジスタ36にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。本実施の形態では、ディプリーション型トランジスタを用いた場合で説明する。
スイッチング用トランジスタ35のゲートは、走査線31に接続されている。スイッチング用トランジスタ35のソースとドレインは、一方が信号線30に、もう一方が電流制御用トランジスタ37のゲートに接続されている。駆動用トランジスタ36のゲートは第2の電源線33に接続されている。そして駆動用トランジスタ36及び電流制御用トランジスタ37は、第1の電源線32から供給される電流が、駆動用トランジスタ36及び電流制御用トランジスタ37のドレイン電流として発光素子39に供給されるように、第1の電源線32、発光素子39と接続されている。本実施の形態では、電流制御用トランジスタ37のソースが第1の電源線32に接続され、駆動用トランジスタ36のドレインが発光素子39の第1の電極に接続されている。
なお駆動用トランジスタ36のソースを第1の電源線32に接続し、電流制御用トランジスタ37のドレインを発光素子39の第1の電極に接続してもよい。
第2の電極と、第1の電源線32のそれぞれには、発光素子39に順バイアス方向の電流が供給されるように、電位差が与えられる。
さらに第2の電極は、補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。補助配線34は信号線30、第1の電源線32、第2の電源線33と同一レイヤの導電膜を用いて形成すると好ましく、また図1(A)に示すように第1の電極と同一のレイヤで形成してもよい。
容量素子38が有する2つの電極の一方は、第1の電源線32に接続されており、他方は電流制御用トランジスタ37のゲートに接続されている。容量素子38はスイッチング用トランジスタ35が非選択状態(オフ状態)にある時、容量素子38の電極間の電位差を保持するために設けられている。但しスイッチング用トランジスタ35、駆動用トランジスタ36、又は電流制御用トランジスタ37のゲート容量が大きく、各トランジスタからのリーク電流が許容範囲である場合、容量素子38は設ける必要はない。
図1では駆動用トランジスタ36および電流制御用トランジスタ37をpチャネル型トランジスタとし、駆動用トランジスタ36のソースと発光素子39との陽極を接続した。逆に駆動用トランジスタ36および電流制御用トランジスタ37をnチャネル型トランジスタとする場合、駆動用トランジスタ36のソースと発光素子39の陰極とを接続する。
次に、図7(A)に示す画素の駆動方法について、書き込み期間、保持期間とに分けて説明する。まず書き込み期間において走査線31が選択されると、走査線31に接続されているスイッチング用トランジスタ35がオンとなる。そして、信号線30に入力されたビデオ信号が、スイッチング用トランジスタ35を介して電流制御用トランジスタ37のゲートに入力される。なお、駆動用トランジスタ36はゲートが第1の電源線32に接続されているため、常にオンとなっている。
ビデオ信号によって電流制御用トランジスタ37がオンとなる場合は、第1の電源線32を介して電流が発光素子39に供給される。このとき電流制御用トランジスタ37は線形領域で動作しているため、発光素子39に流れる電流は、飽和領域で動作する駆動用トランジスタ36と発光素子39の電圧電流特性によって決まる。そして発光素子39は、供給される電流に見合った輝度で発光する。
またビデオ信号によって電流制御用トランジスタ37がオフとなる場合、発光素子39への電流の供給は行なわれない。
保持期間では、走査線31の電位を制御することでスイッチング用トランジスタ35をオフとし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ37をオンとする場合、ビデオ信号の電位は容量素子38によって保持されているので、発光素子39への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ37をオフとする場合、ビデオ信号の電位は容量素子38によって保持されているので、発光素子39への電流の供給は行なわれない。
図7(B)に示す画素回路は、書き込まれたビデオ信号の電位を消去するためのトランジスタ(消去用トランジスタ)40が設けられている構成が、図7(A)と異なる。消去用トランジスタ40のゲートは、第2の走査線41に接続され、ソースとドレインは、一方が第1の電源線32に、他方が電流制御用トランジスタ37のゲートに接続されている。
その他の構成は図7(A)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
次に、図7(B)に示す画素の駆動方法は、書き込み期間、保持期間に加えて消去期間に分けて説明する。
消去期間では、第2走査線41が選択されて消去用トランジスタ40がオンとなり、電源線32の電位が消去用トランジスタ40を介して電流制御用トランジスタ37のゲートに与えられる。よって、電流制御用トランジスタ37がオフとなるため、発光素子39に強制的に電流が供給されない状態を作り出すことができる。
図7(C)に示す画素回路は、駆動用トランジスタ36のゲートが第3の走査線45に接続されている構成が、図7(A)と異なる。駆動用トランジスタ36のゲート線は一定の固定電位が供給される配線に接続していればよい。補助配線34は第1の走査線31、第3の走査線45と同一レイヤの導電膜を用いて、形成すると好ましい。
その他の構成は図7(A)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
図7(C)に示す画素の駆動方法は、図7(A)で説明した駆動方法と同様であるため、説明を省略する。
図7(D)に示す画素回路は、図7(B)と同様に、図7(C)に示す画素回路に消去用トランジスタ40を設ける構成である。
その他の構成は図7(C)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
図7(C)に示す画素の駆動方法は、図7(B)で説明した駆動方法と同様であるため、説明を省略する。
図7(E)に示す画素回路は、ゲート電極を固定電位とした駆動用トランジスタ36を設けず、電流制御用トランジスタ37により、発光素子39を制御している構成が図7(B)と異なる。
図7(E)において、電流制御用トランジスタ37は、発光素子の劣化の影響を受けないように飽和領域で動作させると好ましい。飽和領域で動作する場合、第2の電極の電圧降下のマージンと、発光素子の劣化マージンとを合わせた分の電圧を考慮する必要があるが、補助配線により、第2の電極の電圧降下のマージンを不要とすることができるため、表示装置の低消費電力化につながる。
その他の構成は図7(B)と同様であり、発光素子39の第2の電極は補助配線34と接続され、第2の電極の実質的な抵抗値の低減を図っている。
図7(E)に示す画素の駆動方法は、図7(B)で説明した駆動方法と同様であるため、説明を省略する。
なお、図7(A)(C)と同様に、図7(E)の画素回路の消去用トランジスタを設けなくともよいことは言うまでもない。
図7(A)〜(E)では、信号線30にビデオ信号として電圧信号が入力される画素タイプの場合を説明したが、ビデオ信号として電流信号が入力される画素タイプでもよい。但し、配線や電極の実質的な抵抗値を低減し、それに伴う電圧降下を防止することができるため、補助配線を有する構成は電圧信号が入力される画素タイプに適応すると、顕著な効果を奏する。
また発光素子を有する画素回路を説明したが、液晶素子を有する画素回路において補助配線を有する構成としてもよい。
(実施の形態4)
本実施の形態では、図7(B)に示す等価回路に相当する画素部の上面図の一例を説明する。
図8には、信号線801、第1の電源線802、第2の走査線803、第1の走査線804、スイッチング用トランジスタ805、消去用トランジスタ806、駆動用トランジスタ807、電流制御用トランジスタ808、第1の電極809、補助配線810、第2の電源線811、容量素子812が設けられている。
本実施の形態では、信号線801、第1の電源線802、第2の電源線811は同一導電膜をパターニングして形成している。またこの同一導電膜から、トランジスタのソース配線、及びドレイン配線を形成する。第1の走査線804、第2の走査線803は同一導電膜をパターニングして形成している。また第1の走査線804、第2の走査線803の一部が半導体膜と重なり、ゲート電極として機能している。
補助配線810は、第1の電源線802、第2の電源線811上に絶縁膜を介して形成されている。そのため、面積の広い補助配線810を形成することができる。補助配線と、第1の電源線、及び第2の電源線との間に容量が発生する場合、容量素子として使用してもよい。また、絶縁膜にLow−K材料を用いることにより、不要な容量を低減することができる。補助配線810は、第1の電源線802、第2の電源線811と同一レイヤに形成することも可能である。この場合、所定の抵抗値を得るために、補助配線の膜厚を決定する。
駆動用トランジスタ807を飽和領域で動作させるため、そのL/Wは、電流制御用トランジスタ808よりも大きくなるように設計する。例えば駆動用トランジスタのL/W:電流制御用トランジスタのL/W=5〜6000:1となるようにする。そのため本実施の形態では、駆動用トランジスタ807の半導体膜は矩形状に形成されている。
容量素子812は第2の電源線811と、駆動用トランジスタ807の半導体膜と、に挟まれたSiNを有する保護膜、及び第2の絶縁膜から構成される。
次に、図9(A)〜(C)に補助配線810が形成された状態の断面図を示す。
図9(A)は、図8のA−A’に相当し、スイッチング用トランジスタ805、消去用トランジスタ806が形成され、消去用トランジスタ806の上方に形成された補助配線810の断面図を示す。
図9(B)は、図8のB−B’ に相当し、駆動用トランジスタ807、第2の電源線811と、駆動用トランジスタ807の半導体膜と、に挟まれて形成された容量素子812、電流制御用トランジスタ808の半導体膜の一部、第1の電極809、補助配線810の断面図を示す。駆動用トランジスタ807、及び電流制御用トランジスタは低濃度不純物領域を有するLDD(Light doped drain)構造、低濃度不純物領域とゲート電極が重なるGOLD(Gate―drain Overlapped LDD)構造を有してもよい。
図9(C)は、図8のC−C’に相当し、第2の電源線811、第1の電極809、補助配線810の断面図を示す。
図10(A)〜(C)は、補助配線810上に土手に相当する第3の絶縁膜が形成され、第3絶縁膜の開口部に発光層815、発光層を覆って第2の電極816が形成された断面図を示す。
図10(A)(C)は、図8のA−A’、及びC−C’に相当し、補助配線810上に第3の絶縁膜を形成した場合の断面図を示す。また図10(B)は、図8のB−B’ に相当し、第1の電極809上、及び補助配線810上の第3の絶縁膜にそれぞれ第1のコンタクトホール、及び第2のコンタクトホールを形成し、第1のコンタクトホールに発光層815を形成し、発光層815を覆って、且つ第2のコンタクトホールに第2の電極816を形成した場合の断面図を示す。
図8〜図10に示す構成は、図1(A)の構成に相当するが、本実施の形態では、図1(B)(C)で示した構成を用いることも可能である。
このように第2の電極816と補助配線810を接続することにより、実質的な抵抗値を低減することができる。その結果、表示装置における消費電力の低減を達成することができる。
また配線抵抗による信号の書き込み不良や階調不良などを防止することができる。さらに第2の電極の場合、補助配線と接続することにより、電圧降下の発生が抑えられ、発光素子へ均一な所定電圧を加えることが可能となる。その結果、表示品質の向上を達成することができる。
特に大型表示装置において、電極や配線の実質的な抵抗値を下げる効果は顕著である。
(実施の形態5)
本発明の表示装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、大型画面を有する大型テレビ等に本発明の補助配線を用いることが望ましい。それら電子機器の具体例を図13(A)〜(C)に示す。
図13(A)は大型の表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の補助配線は表示部2003に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。その結果、配線長が長い大型の表示装置において、電圧降下や信号なまりの低下を図ることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図13(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の補助配線は表示部2203に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。
図13(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の補助配線はこれら表示部A、B2403、2404に設けられる配線や電極と接続し、配線や電極の実質的な抵抗を下げることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態に示した電子機器は、実施の形態1から4に示したいずれの構成を用いることができる。
(実施例1)
本実施例では、補助配線の材料にAl−Si、及びAl−Tiを用い、補助配線の線幅を2μmから82μmの範囲で変更したとき、抵抗値0.01Ω、0.1Ω、1Ω、5Ωを得るために必要な膜厚を計算した。Al−Siを用いた結果を図11、Al−Tiを用いた結果を図12に示す。
なお、計算式:R=Rreal×(ds/d)×(Ws/W)を用い、補助配線の幅、及び膜厚を変更することによって達成できる見かけ上の抵抗値をRとし、W:補助配線の実際の幅、d:補助配線の実際の膜厚、Ws:設計上の補助配線の幅、ds:設計上の補助配線の膜厚、Rreal:各材料の実際の抵抗率とする。Al−Si及びAl−Tiの実際の抵抗率:Rrealはそれぞれ、4.1×10-6Ω・cm、8.5×10-6Ω・cmとする。
補助配線の所望の抵抗値は、表示装置のパネルサイズにも起因する。パネルサイズが大きくなるにつれ、配線が長くなるため、補助配線の抵抗値は小さくなることが望まれる。ここでは、抵抗値0.1Ωに着目する。図11、図12より、抵抗値0.1Ωを得るためには、Al−Siを用いると補助配線の幅が30μm程度、膜厚4000Å(400nm)が必要であり、Al−Tiを用いると補助配線の幅が60μm程度、膜厚4000Å(400nm)が必要であることがわかる。
補助配線の幅や膜厚には限度があるが、膜厚4000Å(400nm)は実現的な値である。また下面出射型の表示装置の場合、開口率を考慮すると、補助配線の幅は、土手に相当する絶縁膜の幅を越えることは望ましくない。そのため、補助配線の幅が土手の幅以上必要な場合は、補助配線を積層するとよい。
また上面出射型の表示装置とし、図1(B)に示すように補助配線を陽極と異なるレイヤで形成する場合、補助配線の幅の限度が土手の幅となる必要がなくなる。その結果、より低いシート抵抗値を達成することができうる。
本発明の表示装置の画素部の断面を示す図。 本発明の表示装置の全体を示す図。 本発明の表示装置における補助配線を示す図。 本発明の表示装置における補助配線を示す図。 本発明の表示装置における補助配線を示す図。 本発明の表示装置における補助配線を示す図。 本発明の表示装置の画素回路を示す図。 本発明の表示装置の画素部の上面を示す図。 本発明の表示装置の画素部の断面を示す図。 本発明の表示装置の画素部の断面を示す図。 本発明の補助配線の膜厚と幅に関する実験結果を示す図。 本発明の補助配線の膜厚と幅に関する実験結果を示す図。 本発明の表示装置、及び電子機器を示す図。

Claims (9)

  1. 第1の絶縁膜と、
    前記第1の絶縁膜上に設けられた第1の電極と、
    前記第1の電極上に設けられた第2の絶縁膜と、
    前記第2の絶縁膜に設けられた第1の開口部と、
    前記第2の絶縁膜上に設けられ、且つ前記第1の開口部内において前記第1の電極上に設けられた発光層と、
    前記発光層上に設けられた第2の電極と、を有し、
    前記第1の絶縁膜には、第2の開口部が設けられており、
    前記第2の絶縁膜には、第の開口部が設けられており、
    前記第2の開口部内であって前記第3の開口部内である位置に補助配線が設けられており、
    前記補助配線の上面には前記発光層が設けられているとともに、前記補助配線の側面において前記補助配線と前記第2の電極とが電気的に接続している
    ことを特徴とする発光装置。
  2. 配線と、
    前記配線上に設けられた第1の絶縁膜と、
    前記第1の絶縁膜に設けられた第1の開口部と、
    前記第1の絶縁膜上に設けられ、前記第1の開口部内において前記配線と電気的に接続する第1の電極と、
    前記第1の電極上に設けられた第2の絶縁膜と、
    前記第2の絶縁膜に設けられた第2の開口部と、
    前記第2の絶縁膜上に設けられ、且つ前記第2の開口部内において前記第1の電極上に設けられた発光層と、
    前記発光層上に設けられた第2の電極と、を有し、
    前記第1の絶縁膜には、第3の開口部が設けられており、
    前記第2の絶縁膜には、第4の開口部が設けられており、
    前記第3の開口部内であって前記第4の開口部内である位置に補助配線が設けられており、
    前記補助配線の上面には前記発光層が設けられているとともに、前記補助配線の側面において前記補助配線と前記第2の電極とが電気的に接続している
    ことを特徴とする発光装置。
  3. 請求項2において、前記補助配線は、前記配線と同一材料、且つ同一層に設けられていることを特徴とする発光装置。
  4. 請求項1において、前記第の開口部は、前記補助配線の前記側面が前記第2の絶縁膜の端部に接しないような径を有することを特徴とする発光装置。
  5. 請求項2において、前記第3の開口部は、前記補助配線の前記側面が前記第1の絶縁膜の端部に接しないような径を有し、前記第4の開口部は、前記補助配線の前記側面が前記第2の絶縁膜の端部に接しないような径を有することを特徴とする発光装置。
  6. 配線及び補助配線を形成し、
    前記配線及び前記補助配線上に第1の絶縁膜を形成し、
    前記第1の絶縁膜に第1の開口部及び第2の開口部を形成して、前記第1の開口部から前記配線を露出させ、且つ前記第2の開口部から前記補助配線を露出させ、
    前記第1の開口部内において前記配線と電気的に接続する第1の電極を形成し、
    前記第1の絶縁膜、前記第1の電極及び前記補助配線上に第2の絶縁膜を形成し、
    前記第2の絶縁膜に第3の開口部及び第4の開口部を形成して、前記第3の開口部から前記第1の電極を露出させ、且つ前記第4の開口部から前記補助配線を露出させ、
    前記第2の絶縁膜、前記第1の電極及び前記補助配線上に発光層を形成し、
    前記発光層上に第2の電極を形成する発光装置の作製方法であって、
    前記発光層は前記補助配線の上面に形成され、前記補助配線の側面と前記第2の電極とが電気的に接続することを特徴とする発光装置の作製方法。
  7. 配線及び補助配線を形成し、
    前記配線及び前記補助配線上に有機材料を有する溶液を塗布し、前記有機材料を加熱して焼成し、前記焼成された前記有機材料を露光して、第1の開口部及び第2の開口部を有する第1の絶縁膜を形成して、前記第1の開口部から前記配線を露出させ、且つ前記第2の開口部から前記補助配線を露出させ、
    前記第1の開口部内において前記配線と電気的に接続する第1の電極を形成し、
    前記第1の絶縁膜、前記第1の電極及び前記補助配線上に第2の絶縁膜を形成し、
    前記第2の絶縁膜に第3の開口部及び第4の開口部を形成して、前記第3の開口部から前記第1の電極を露出させ、且つ前記第4の開口部から前記補助配線を露出させ、
    前記第2の絶縁膜、前記第1の電極及び前記補助配線上に発光層を形成し、
    前記発光層上に第2の電極を形成する発光装置の作製方法であって、
    前記発光層は前記補助配線の上面に形成され、前記補助配線の側面と前記第2の電極とが電気的に接続することを特徴とする発光装置の作製方法。
  8. 請求項6又は請求項7において、前記第2の開口部は、前記補助配線の前記側面が前記第1の絶縁膜の端部に接しないような径を有し、前記第4の開口部は、前記補助配線の前記側面が前記第2の絶縁膜の端部に接しないような径を有することを特徴とする発光装置の作製方法。
  9. 請求項6乃至のいずれか一において、前記補助配線は、前記配線と同時に形成されることを特徴とする発光装置の作製方法。
JP2004175304A 2003-06-16 2004-06-14 発光装置及びその作製方法 Expired - Fee Related JP4663257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175304A JP4663257B2 (ja) 2003-06-16 2004-06-14 発光装置及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003171431 2003-06-16
JP2004175304A JP4663257B2 (ja) 2003-06-16 2004-06-14 発光装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2005031645A JP2005031645A (ja) 2005-02-03
JP2005031645A5 JP2005031645A5 (ja) 2007-07-05
JP4663257B2 true JP4663257B2 (ja) 2011-04-06

Family

ID=34219902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175304A Expired - Fee Related JP4663257B2 (ja) 2003-06-16 2004-06-14 発光装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP4663257B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322572B2 (en) 2019-03-07 2022-05-03 Samsung Display Co., Ltd. Organic light emitting display device including voltage line connected to cathode electrode

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380242B2 (ja) * 2003-07-16 2009-12-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4333333B2 (ja) * 2003-11-12 2009-09-16 ソニー株式会社 表示装置およびその製造方法
JP2005158493A (ja) * 2003-11-26 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置および電子機器
JP4639588B2 (ja) * 2003-12-24 2011-02-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法
JP2006261058A (ja) * 2005-03-18 2006-09-28 Sony Corp 有機el素子、表示装置、有機el素子の製造方法
JP2006318910A (ja) 2005-05-11 2006-11-24 Lg Electronics Inc 電界発光素子及びその製造方法、電界発光表示装置及びその製造方法
US7994711B2 (en) 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP2007108469A (ja) * 2005-10-14 2007-04-26 Seiko Epson Corp 有機el装置の製造方法、有機el装置及び電子機器
JP5017851B2 (ja) * 2005-12-05 2012-09-05 セイコーエプソン株式会社 発光装置および電子機器
JP4848767B2 (ja) * 2005-12-27 2011-12-28 カシオ計算機株式会社 表示装置及びその製造方法
JP4582004B2 (ja) 2006-01-13 2010-11-17 セイコーエプソン株式会社 発光装置および電子機器
KR100738233B1 (ko) 2006-03-30 2007-07-12 엘지전자 주식회사 전계발광표시장치 및 그 제조방법
KR100835919B1 (ko) 2006-07-31 2008-06-09 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
JP4438782B2 (ja) 2006-08-23 2010-03-24 ソニー株式会社 表示装置の製造方法および表示装置
WO2008035556A1 (fr) * 2006-09-19 2008-03-27 Sharp Kabushiki Kaisha Écran électroluminescent organique et procédé de fabrication de celui-ci
JP2008078038A (ja) * 2006-09-22 2008-04-03 Fuji Electric Holdings Co Ltd 有機elディスプレイパネルおよびその製造方法
US8563967B2 (en) * 2007-07-11 2013-10-22 Koninklijke Philips N.V. Organic functional device and manufacturing method therefor
JP5443679B2 (ja) * 2007-10-10 2014-03-19 株式会社ジャパンディスプレイ 有機el表示装置
JP4621818B1 (ja) 2009-06-04 2011-01-26 パナソニック株式会社 有機elディスプレイパネルおよびその製造方法
WO2011158303A1 (ja) * 2010-06-18 2011-12-22 パナソニック株式会社 有機el表示装置
US8552440B2 (en) * 2010-12-24 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Lighting device
KR101560430B1 (ko) * 2011-08-12 2015-10-14 엘지디스플레이 주식회사 표시장치
US9111892B2 (en) 2011-12-02 2015-08-18 Joled Inc. Organic electroluminescence display panel and method of manufacturing same
JP6056073B2 (ja) * 2012-07-10 2017-01-11 株式会社Joled 表示装置
JP6223070B2 (ja) * 2013-08-29 2017-11-01 株式会社ジャパンディスプレイ 有機el表示装置及び有機el表示装置の製造方法
JP5790857B2 (ja) 2013-09-02 2015-10-07 大日本印刷株式会社 トップエミッション型有機エレクトロルミネッセンス表示装置およびその製造方法
JP5967272B2 (ja) * 2013-09-02 2016-08-10 大日本印刷株式会社 トップエミッション型有機エレクトロルミネッセンス表示装置およびその製造方法
JP6107899B2 (ja) * 2013-09-02 2017-04-05 大日本印刷株式会社 トップエミッション型有機エレクトロルミネッセンス表示装置
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
JP2016062885A (ja) * 2014-09-22 2016-04-25 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
JP6535457B2 (ja) * 2014-11-13 2019-06-26 株式会社ジャパンディスプレイ 表示装置
KR102560268B1 (ko) * 2015-12-31 2023-07-27 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102584965B1 (ko) * 2016-11-21 2023-10-06 엘지디스플레이 주식회사 전계발광 표시장치
JP7411554B2 (ja) * 2018-08-29 2024-01-11 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110492018B (zh) * 2019-08-09 2024-06-18 武汉华星光电半导体显示技术有限公司 一种显示装置
CN112786618B (zh) * 2019-11-06 2023-06-13 群创光电股份有限公司 半导体装置
US11488985B2 (en) 2019-11-06 2022-11-01 Innolux Corporation Semiconductor device
JP7055156B2 (ja) * 2020-01-30 2022-04-15 株式会社ジャパンディスプレイ 表示装置製造用マスク

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP2003216064A (ja) * 2002-01-24 2003-07-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122554B2 (ja) * 1998-01-21 2008-07-23 凸版印刷株式会社 有機エレクトロルミネッセンス素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP2003216064A (ja) * 2002-01-24 2003-07-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2004139970A (ja) * 2002-09-25 2004-05-13 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322572B2 (en) 2019-03-07 2022-05-03 Samsung Display Co., Ltd. Organic light emitting display device including voltage line connected to cathode electrode

Also Published As

Publication number Publication date
JP2005031645A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
JP4663257B2 (ja) 発光装置及びその作製方法
US11387263B2 (en) Liquid crystal display device
JP7322313B2 (ja) 発光装置
JP5890494B2 (ja) 半導体装置の作製方法
US8344379B2 (en) Display device and manufacturing method of the same
JP5089139B2 (ja) 半導体装置の作製方法
US6744198B2 (en) Method for manufacturing display device, display device, and electronic apparatus
JP4001066B2 (ja) 電気光学装置、配線基板及び電子機器
JP4519532B2 (ja) 発光装置及び発光装置を用いた電子機器
JP4096585B2 (ja) 表示装置の製造方法及び表示装置並びに電子機器
JP2009163272A (ja) 発光装置及び電子機器
US7733316B2 (en) Display device, driving method thereof and electronic appliance
JP2004102246A (ja) 電気光学装置、配線基板及び電子機器
JP2006235614A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110105

R150 Certificate of patent or registration of utility model

Ref document number: 4663257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees