Nothing Special   »   [go: up one dir, main page]

CN117084002A - 压电元件及压电元件的制造方法 - Google Patents

压电元件及压电元件的制造方法 Download PDF

Info

Publication number
CN117084002A
CN117084002A CN202280024352.3A CN202280024352A CN117084002A CN 117084002 A CN117084002 A CN 117084002A CN 202280024352 A CN202280024352 A CN 202280024352A CN 117084002 A CN117084002 A CN 117084002A
Authority
CN
China
Prior art keywords
piezoelectric element
electrode layer
piezoelectric
piezoelectric film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280024352.3A
Other languages
English (en)
Inventor
望月文彦
中村诚吾
小林宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN117084002A publication Critical patent/CN117084002A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/088Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • H10N30/878Conductive materials the principal material being non-metallic, e.g. oxide or carbon based

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种抑制了压电特性降低的廉价的压电元件(1)及压电元件的制造方法。一种压电元件,其在基板(11)上依次具备下部电极层(12)、以钙钛矿型氧化物为主成分的压电膜(15)及上部电极层(18),其中,上部电极层的至少最靠压电膜侧的区域由包含In的氧化物导电层构成,关于压电膜与上部电极层的氧化物导电层之间的界面区域,通过X射线光电子能谱测定获得的结合能的强度分布中,将源自与氧键合的In的3d5/2轨道的结合能的峰值强度设为α,将源自与OH基键合的In的3d5/2轨道的结合能的峰值强度设为γ时的峰值强度比γ/α满足γ/α≤0.25。

Description

压电元件及压电元件的制造方法
技术领域
本发明涉及一种压电元件及压电元件的制造方法。
背景技术
作为具有优异的压电性及强介电性的材料,已知有锆钛酸铅(Pb(Zr,Ti)O3,以下称为PZT。)等钙钛矿型氧化物材料。PZT利用其强介电性而使用于非易失性存储器即FeRAM(Ferroelectric Random Access Memory:铁电随机存取存储器)。此外,近年来,通过融合MEMS(Micro Electro-Mechanical Systems:微机电系统)技术,具备PZT膜的MEMS压电元件逐渐被实际应用。PZT膜适用于在基板上具备下部电极、压电膜及上部电极的压电元件中的压电膜。该压电元件被开发成喷墨头(致动器)、微镜器件、角速度传感器、陀螺仪传感器及振动发电器件等各种器件。
将压电元件适用于器件时,要求具有长期稳定性。在日本特开2006-086223号公报中记载有为了抑制通过电场发生的压电特性变差而在电极与压电膜之间具备金属氧化物层。在日本特开2006-086223号公报中记载有压电特性变差是由于、以压电元件附着有水滴的状态对压电元件施加电场的情况下,水分被电解而以离子的形式渗透到压电膜中来还原构成压电层的材料并产生氧空位。然后,通过与压电膜相邻设置的金属氧化物层中的氧来补偿压电膜中的氧空位,以抑制压电特性变差。
在日本特开2013-197496号公报中也公开了作为与压电膜相邻设置的上部电极层而具备氧化物导电层的构成。
发明内容
发明要解决的技术课题
在日本特开2006-086223号公报中,作为氧化物导电层,可以举出ITO(Indium-Tin-Oxide:氧化铟锡),IrOX(氧化铱)、RuOX(氧化钌)及PtOX(氧化铂)等。Ir、Ru及Pt等非常昂贵。相对于此,ITO廉价,适合于抑制压电元件的制造成本。
根据本发明人的研究,在压电膜上具备ITO作为氧化物导电层的压电元件具备IrO2作为氧化物导电层的情况下,电阻及粘合性没有差异且良好。另一方面,本发明人发现,在压电膜上具备ITO的压电元件中,与在压电膜上具备IrO2的压电元件相比,压电膜的静电电容降低。静电电容降低表示压电元件的压电特性降低。
本发明的技术是鉴于上述情况而完成的,其目的为提供一种能够抑制制造成本,并且抑制了压电特性降低的压电元件及压电元件的制造方法。
用于解决技术课题的手段
用于解决上述课题的具体方法包括以下方式。
本发明的压电元件在基板上依次具备下部电极层、以钙钛矿型氧化物为主成分的压电膜及上部电极层,其中,
上部电极层的至少最靠压电膜侧的区域由包含In的氧化物导电层构成,
关于压电膜与上部电极层的氧化物导电层之间的界面区域,通过X射线光电子能谱测定获得的结合能的强度分布中,将源自与氧键合的In的3d5/2轨道的结合能的峰值强度设为α,将源自与OH基键合的In的3d5/2轨道的结合能的峰值强度设为γ时的峰值强度比γ/α满足下述式(1)。
γ/α≤0.25 (1)
本发明的压电元件在结合能的强度分布中,优选峰值强度比γ/α满足下述式(2)。
γ/α≤0.1 (2)
本发明的压电元件中,钙钛矿型氧化物优选包含Pb,Zr,Ti及O。
本发明的压电元件中,钙钛矿型氧化物为下述通式(3)所表示的化合物,
Pb{(ZrxTi1-x)y-1B1y}O3(3)
0<x<1、0<y<0.3、
B1优选为选自V、Nb、Ta、Sb、Mo及W中的一种以上的元素。
本发明的压电元件优选氧化物导电层包含Zn、Sn及Ga中的至少1种。
本发明的一方式的压电元件的制造方法包括在基板上具备下部电极层及压电膜的层叠体的压电膜上成膜包含In的氧化物导电层的溅射工序,
在溅射工序中,将基板设定温度设为350℃以上。
本发明的另一方式的压电元件的制造方法中,对基板上层叠有下部电极层、压电膜及包含In的氧化物导电层的层叠体实施350℃以上的加热处理。
发明效果
根据本发明的压电元件及压电元件的制造方法,能够抑制制造成本,并且能够实现抑制了压电特性变差的压电元件。
附图说明
图1是表示一实施方式的压电元件的层结构的剖视图。
图2是表示评价用样品的概略结构的图。
图3是光电子能谱用样品的制作方法的说明图。
图4的图4A是从比较例3的界面区域的结合能线图中提取的In-O键的峰,图4B是In-OH键的峰。
图5的图5A是从实施例6的界面区域的结合能线图中提取的In-O键的峰,图5B是In-OH键的峰。
具体实施方式
以下,参考附图对本发明的实施方式进行说明。另外,在以下附图中,为了容易视觉辨认,将各层的层厚及它们的比率适当变更来描述,并不反映实际的层厚及比率。
(压电元件)
图1是表示一实施方式的压电元件1的层结构的剖面示意图。如图1所示,压电元件1在基板11上依次具备下部电极层12、压电膜15及上部电极层18。
上部电极层18的至少最靠压电膜侧的区域由包含In的氧化物导电层18a构成。包含In是指从氧化物层导电层中所包含的金属元素中包含3at%以上的In。In含量只要为3at%以上,则并无特别限制,氧化物导电层18a中所包含的金属元素中In的含有率优选为5at%以上且90at%以下,更优选为30at%以上。
包含In的氧化物导电层18a中除In以外,可以进一步包含Zn、Sn及Ga中的至少1种。通过添加除In以外的金属,能够调整非晶态氧化物层的载流子密度。作为包含In的氧化物导电层18a,优选为ITO、IZO(Indium-Zinc-Oxide:氧化铟锌)或IGZO(Indium-Gallium-Zinc-Oxide:氧化铟镓锌),尤其优选为ITO。
在本实施方式中,上部电极层18是单层结构,表示由包含In的氧化物导电层18a构成的例子。另外,上部电极层18可以是单层结构,也可以具有层叠结构,具有层叠结构的情况下,只要在最靠压电膜侧配置有氧化物导电层18a即可。并且,上部电极层18是层叠结构的情况下,可以包含金属层。
关于压电膜15与上部电极层18的界面区域16,通过X射线光电子能谱测定而获得的结合能的强度分布中,源自与氧键合的In的3d5/2轨道的结合能强度α与源自与OH基键合的In的3d5/2轨道的结合能强度γ的峰值强度比γ/α满足下述式(1)。
γ/α≤0.25 (1)
另外,在后述实施例中对上述结合能的强度分布的测定方法进行详细说明,α及γ规定如下。对界面区域16进行光电子能谱测定,获得纵轴作为强度、横轴作为结合能的强度分布。此时,通过获取至少440eV~450eV的范围的强度分布而获取445eV附近出现的源自In的3d5/2轨道的光譜。在445eV附近观察到的源自In的3d5/2轨道的光譜包含源自与氧键合的In的(即,源自I-O键)峰和源自与OH基键合的In的(即,源自I-OH键)峰。在此,In-O键的结合能设为444.6±0.3[eV]、In-OH键的结合能设为445.3±0.3[eV],从源自In的3d5/2轨道的光譜中分离源自In-O键的峰及源自In-OH键的峰。另外,结合能参考了NIST(NationalInstitute of Standards and Technology:国家标准及技术研究所)的数据库([在线(online)]、[2021年3月23日检索]、互联网<URL:https://srdata.nist.gov/xps/main_search_menu.aspx>。将源自In-O键的峰的峰值设为In-O键的结合能强度α,将源自In-OH键的峰的峰值设为In-OH键的结合能强度γ。
本发明人发现通过具有上述压电元件的结构,能够实现在不使压电膜15的压电特性降低的情况下,维持高压电特性的压电元件1(参考后述的实施例)。如上所述,通过在上部电极层18的最靠压电膜15侧的区域具备氧化物导电层18a,与最靠压电膜15侧的区域是金属的情况相比,氧元素变得不易从压电膜15脱落,可获得提高长期稳定性的效果。另一方面,将氧化物导电层18a在压电膜15上通过溅射法成膜上部电极层18时,容易在压电膜15和上部电极层18之间形成包含OH基的界面区域16。关于压电元件的制造方法的详细内容将在后面进行叙述,本压电元件的各层通过溅射法而成膜形成。本发明人发现通过充分降低该界面区域16中的OH基,能够实现压电特性高的压电元件。并且,包含In的氧化物导电层是在液晶显示器的领域中用作透明电极层的材料且廉价。从而,能够在不引起压电特性降低的情况下,以廉价制作具有良好的压电特性的压电元件1。
另外,在上述结合能的强度分布中,强度比γ/α更优选满足下述式(2)。
γ/α≤0.1 (2)
此外,在满足上述式(2)的情况下,能够获得更高压电特性的压电元件。
另外,γ/α的下限值为0,优选为0.03≤γ/α。能够以廉价制造满足0.03≤γ/α的压电元件。
另外,在后述实施例中,对上述结合能的强度分布的测定方法进行说明。
压电膜15以通式ABO3所表示的钙钛矿型氧化物为主成分。
通式中,A是A位元素,并且是Pb、Ba(钡)、La(镧)、Sr、Bi(铋)、Li(锂)、Na(钠)、Ca(钙)、Cd(镉)、Mg(镁)及K(钾)中的一种或两种以上的组合。
通式中B是B位元素,并且是Ti、Zr、V(钒),Nb(铌),Ta(钽),Cr(铬)、Mo(钼)、W(钨)、Mn(锰)、Fe(铁)、Ru、Co(钴)、Ir、Ni(镍)、Cu(铜)、Zn(锌)、Ga(镓)、In、锡、锑(Sb)及镧系元素中的一种或两种以上的组合。
通式中O是氧。
A:B:O以1:1:3为基准,但也可以在能够获得钙钛矿结构的范围内偏离。
另外,优选钙钛矿型氧化物占据压电膜15的80mol%以上。此外,压电膜15优选由钙钛矿型氧化物构成(但是,不可避免地含有杂质。)。
作为钙钛矿型氧化物,优选为包含Pb(铅),Zr(锆),Ti(钛)及O(氧)的锆钛酸铅(PZT:lead zirconate titanate)类。
尤其,优选钙钛矿型氧化物为在PZT的B位包含添加物B的下述通式(3)所表示的化合物。
Pb{(ZrxTi1-x)1-yB1y}O3(3)
在此,B1优选为选自V(钒)、Nb(铌)、Ta(钽)、Sb(锑)、Mo(钼)及W(钨)中的一种以上的元素。在此,0<x<1、0<y<0.3。另外,在通式(3)中,Pb:{(ZrxTi1-x)1-yB1y}:O以1:1:3为基准,但在能够获得钙钛矿结构的范围内可以偏离。
B1可以仅为V或者仅为Nb等单一的元素,也可以为V与Nb的混合或者V与Nb与Ta的混合等两种或三种以上的元素的组合。B1为这些元素的情况下,能够与A位元素的Pb组合来实现非常高的压电常数。
压电膜15的厚度通常为200nm以上,例如为0.2μm~5μm,但优选为1μm以上。
作为基板11,并无特别限制,可以举出硅、玻璃、不锈钢、钇稳定化氧化锆、氧化铝、蓝宝石、碳化硅等的基板。作为基板11,可以使用在硅基板的表面形成有SiO2氧化膜的带热氧化膜的硅基板等层叠基板。
下部电极层12与上部电极层18成对,并且是用于向压电膜15施加电压的电极。作为下部电极层12的主成分,并无特别限制,可以举出Au(金)、Pt(白金)、Ir(铱)、Ru(钌)、Ti、Mo、Ta、Al(铝)、Cu(铜)、Ag(银)等金属或金属氧化物及这些组合。并且,可以使用ITO(Indium Tin Oxide:氧化铟锡)、LaNiO3及SRO(SrRuO3)等。在压电膜15与下部电极层12之间及下部电极层12与基板11之间可以包含各种粘合层或片材层。
在此,“下部”及“上部”并不表示垂直方向上的上下,只是将隔着压电膜而配置在基板侧的电极称为下部电极、将对于压电膜而配置在基材的相反的一侧的电极称为上部电极。
下部电极层12与上部电极层18的层厚并无特别限制,优选为50nm~300nm左右,更优选为100nm~300nm。
(压电元件的制造方法)
对压电元件1的制造方法的第1实施方式及第2实施方式进行说明。
-第1实施方式-
在压电元件1的制造方法的第1实施方式中,首先,通过溅射法在基板11上依次成膜下部电极层12及压电膜15。接着,在压电膜15上成膜上部电极层18。在该上部电极层18的成膜工序中,包括在基板11上具备下部电极层12及压电膜15的层叠体的压电膜15上包含In的成膜氧化物导电层18a的溅射工序。
在成膜包含该In的氧化物导电层18a的溅射工序时,将基板设定温度设为350℃以上。基板设定温度优选为400℃以下,更优选为350℃以上且360℃以下。通过该成膜,在压电膜15与氧化物导电层18a之间,在通过X射线光电子能谱测定而获得的结合能的强度分布中,形成将源自与氧键合的In的3d5/2轨道的结合能的峰值强度设为α、将源自与OH基键合的In的3d5/2轨道的结合能的峰值强度设为γ时的峰值强度比γ/α为0.25以下的界面区域16。
另外,在成膜氧化物导电层18a的溅射工序中,优选进行抽真空直至成膜室达到1×10-4以下的背压。
-第2实施方式-
在压电元件1的制造方法的第2实施方式中,首先,通过溅射法在基板11上依次成膜下部电极层12及压电膜15。接着,在压电膜15上成膜上部电极层18。在该上部电极层18的成膜工序中,包括在基板11上具备下部电极层12及压电膜15的层叠体的压电膜15上包含In的成膜氧化物导电层18a的溅射工序。此外,对在基板11上层叠有下部电极层12、压电膜15及包含In的氧化物导电层18a的层叠体实施350℃以上的加热处理。加热处理的温度优选为400℃以下,更优选为350℃以上且360℃以下。加热处理为真空退火处理。在该情况下,在溅射成膜包含In的氧化物导电层18a时不加热基板,基板设定温度可以为RT(室温)。作为加热时间,优选为0.5h(小时)~3h左右。
根据第1实施方式及第2实施方式的制造方法,压电膜15与包含In的氧化物导电层18a的界面区域16在通过X射线光电子能谱测定获得的界面区域16中的结合能的强度分布中,峰值强度比γ/α能够设为0.25以下。从而,能够在不使压电膜15的压电特性降低的情况下,获得抑制了制造成本的压电元件1。
如已叙述,将氧化物导电层18a在压电膜15上通过溅射法成膜上部电极层18时,容易在压电膜15和上部电极层18的界面形成包含OH基的界面区域16。能够通过在溅射成膜氧化物导电层18a之前充分地降低成膜室的背压而减少剩余气体,结果能够减少OH基的量。然而,仅通过调整背压来抑制界面区域16中所包含的OH基的含量的效果并不充分。另一方面,在第1实施方式中,由于在基板设定温度在350℃以上时成膜包含In的氧化物导电层18a,因此能够充分地去除OH基。同样地,在第2实施方式中,在成膜包含In的氧化物导电层18a之后,实施350℃以上的加热处理,因此能够充分地去除OH基。
作为形成ITO层的方法,有时在成膜非晶态的ITO后进行退火处理以进行提高结晶性的处理。然而,该退火处理的温度通常在200℃~250℃左右进行。吸附于成膜面的表面的OH基能够在大致120℃左右时脱离。另一方面,为了脱离与In等金属键合的OH基,需要加热至350℃以上。在第1实施方式及或第2实施方式的制造方法中,在成膜时或成膜后,能够通过加热至350℃以上来脱离大量的OH基。因此,根据第1实施方式及第2实施方式的制造方法,能够获得充分地抑制界面区域16中的OH基的压电元件1。
实施例
以下,对本发明的实施例及比较例进行说明。
首先,对实施例及比较例的压电元件的制造方法进行说明。在制造方法的说明中,参考图1所示的压电元件1的各层的符号进行说明。
(下部电极层成膜)
作为基板11,使用了25mm见方的带热氧化膜的硅基板。在基板11上通过RF(radio-frequency:射频)溅射成膜形成下部电极层12。具体而言,作为下部电极层12,在基板11上依次层叠20nm厚度的Ti层及150nm厚度的Ir层。各层的溅射条件设为如下。
-Ti层溅射条件-
靶-基板间距离:100mm
靶输入功率:600W
Ar气体压力:0.2Pa
基板设定温度:350℃
-Ir层溅射条件-
靶-基板间距离100mm
靶输入功率:600W
Ar气体压力:0.2Pa
基板设定温度:350℃
(压电膜成膜)
在RF溅射装置内载置带上述下部电极层的基板,成膜了将B位的Nb掺杂量设为10at%的Nb掺杂PZT膜2μm。此时的溅射条件设为如下。
-压电膜溅射条件-
靶-基板间距离:60mm
靶输入功率:500W
真空度:0.3Pa、Ar/O2混合环境气体(O2体积分数2.0%)
基板设定温度:700℃
上述压电膜成膜为止的工序和所有实施例及比较例共通。以下的上部电极层成膜的方法或成膜条件在各实施例及比较例中不同。
(上部电极层成膜)
接着,在压电膜15的表面通过溅射形成了包含In的氧化物层作为150nm厚度的上部电极层18。关于各实施例、比较例,分别形成了由表1所示的上部电极层材料构成的上部电极层18。另外,作为包含In的氧化物层,在成膜ITO层时,使用ITO靶,在成膜IZO层时,使用IZO靶,在成膜IGZO层时,使用IGZO靶。作为靶,均使用了TOYOSHIMA MANUFACTURING CO.,LTD.制造的直径4英寸、4N的靶。
在DC(direct current:直流)溅射装置的成膜室内载置压电膜成膜后的基板,在每个各实施例及比较例中进行抽真空直至成为表1所示的背压之后,向装置内倒入了Ar/O2混合气体以达到成膜压力0.18Pa。将成膜气体即Ar/O2混合气体的基板设定温度设为RT(室温),将靶输入功率设为200W。预先对O2流量比进行条件设定,以达到在各个靶中具有最低电阻的氧化物导电层的方式进行成膜关于各实施例及比较例,成膜时的基板设定温度分别设为如表1所示。基板设定温度不是RT(室温)的情况下,预先将加热部设定成基板设定温度并进行加热,待稳定之后输送基板并设置成膜位置。从设置基板的时点到完成成膜,排出为止的基板实质上被加热时间约为1小时。
(加热处理)
另外,关于比较例1、3、5、6、实施例1~3及实施例5、6,在成膜上述上部电极层之后,进行了加热处理(真空退火)。加热处理温度及时间设为表1的“成膜后加热处理温度”栏中记载的温度及括号内记载的时间。另外,表1中记载为“non”表示未进行加热处理。
另外,在成膜上述电极层之后,不从成膜室内取出而直接实施了加热处理。另外,加热时间是从达到设定温度的时点至维持设定温度的时间。
<压电常数d31测定>
测定了压电常数d31。如上述那样,将所制作的压电元件切割成2mm×25mm的长条状以制作悬臂,按照I.Kanno et.al.Sensor and Actuator A 107(2003)68.中记载的方法,在-10V±10V的正弦波的施加电压下进行压电常数d31的测定。将结果示于表1。
<介电常数测定>
对各实施例及比较例使用图2所示的评价用样品2实施了介质常数测定。评价用样品2是在上述制造方法中,在形成上部电极层时,通过使用具有直径400μm的开口的金属掩模来制作。隔着金属掩模进行溅射成膜,由此获得了具备直径400μm的圆形的上部电极层18的评价用样品2。
测定了介质常数。对各实施例及比较例分别使用评价用样品2,并且使用AgilentTechnologies,Inc.制造的阻抗分析仪来进行了介质常数的测定。将结果示于表1。
<界面区域中的OH含量评价>
界面区域中的OH含量评价通过界面区域的光电子能谱测定来进行。
图3是光电子能谱测定用样品的制作方法的说明图。图3A是压电元件的一部分的剖面示意图,图3B是由图3A所示的压电元件获得的测定用样品的切削面示意图。
对各实施例及比较例的压电元件,使用斜切法制作了用于组成分析的测定用样品。如图3A所示,对压电元件的表面以角度θ插入钻石刀,倾斜地切削了压电元件。由此,获得了如图3B所示的切削面。如图3B所示,在切削面中,图3A所示的厚度t的界面区域16以1/sinθ倍的宽度露出。另外,估计界面区域16的厚度t为10nm左右,倾斜挖掘后设定角度θ以使在切削面露出的界面区域16的宽度达到5μm以上。
对以上述方式获得的切削面设定测定区域(图3B中,用圆包围的区域)以使仅包含少许压电膜15,并实施了光电子能谱测定。
从通过光电子能谱测定而获得的强度分布中,分离出In与O的键(In-O键)的结合能的峰和In与OH的键(In-OH键)的结合能的峰,求出各自的峰值强度α、γ,计算出峰值强度比γ/α。将各实施例及比较例中求出的峰值强度比γ/α示于表1。
图4是对比较例3通过光电子能谱测定而获得的结合能的强度分布中分离出基于In-O键的峰(图4A)及基于In-OH键的峰(图4B)来表示的图。同样地,图5是对实施例6通过光电子能谱测定而获得的结合能的强度分布中分离出基于In-O键的峰(图5A)及基于In-OH键的峰(图5B)来表示的图。在图4及图5中,分别将纵轴的强度设为In-O键的峰值为1进行了标准化。另外,从In-O键为In2O3的结合能并设为444.6±0.3[eV]、In-OH键为In(OH)3的结合能并设为445.3±0.3[eV]来测定的强度分布中进行了峰分离。
[表1]
如表1所示,可知在压电膜与上部电极层即氧化物导电层之间的界面中,满足γ/α≤0.25的实施例1~8相较于γ/α超过0.25的比较例1~6的介质常数高,并且压电常数高。并且,在满足γ/α≤0.1的情况下,比0.1<γ/α≤0.25的实施例的介质常数高,并且压电常数也高。进一步优选γ/α小于0.1
通过在成膜上部电极层时,加热至350℃以上,或者在成膜后进行350℃以上的热处理而获得了满足γ/α≤0.25的压电元件。另一方面,即使进行了加热处理,在以小于350℃具体而言为300℃下进行加热时,也不能将γ/α抑制在0.25以下。
2021年3月30日申请的日本专利申请2021-058186号的所有公开内容通过参考而被并入本说明书中。
关于本说明书中所记载的所有文献、专利申请及技术标准,在通过参考并入各个文献、专利申请及技术标准时与具体地且分别记载的情况相同程度地通过参考并入到本说明书中。

Claims (7)

1.一种压电元件,其在基板上依次具备下部电极层、以钙钛矿型氧化物为主成分的压电膜及上部电极层,其中,
所述上部电极层的至少最靠所述压电膜侧的区域由包含In的氧化物导电层构成,
关于所述压电膜与所述上部电极层的所述氧化物导电层之间的界面区域,在通过X射线光电子能谱测定获得的结合能的强度分布中,设源自与氧键合的In的3d5/2轨道的结合能的峰值强度为α,设源自与OH基键合的In的3d5/2轨道的结合能的峰值强度为γ时的峰值强度比γ/α满足下述式(1),
γ/α≤0.25 (1)。
2.根据权利要求1所述的压电元件,其中,
在所述结合能的强度分布中,所述峰值强度比γ/α满足下述式(2),
γ/α≤0.1 (2)。
3.根据权利要求1或2所述的压电元件,其中,
所述钙钛矿型氧化物包含Pb、Zr、Ti及O。
4.根据权利要求3所述的压电元件,其中,
所述钙钛矿型氧化物为下述通式(3)所表示的化合物,
Pb{(ZrxTi1-x)y-1B1y}O3(3)
0<x<1、0<y<0.3
B1为选自V、Nb、Ta、Sb、Mo及W中的一种以上的元素。
5.根据权利要求1至4中的任意一项所述的压电元件,其中,
所述氧化物导电层包含Zn、Sn及Ga中的至少1种。
6.一种压电元件的制造方法,其为权利要求1至5中的任意一项所述的压电元件的制造方法,其包括如下溅射工序:在所述基板上具备所述下部电极层及所述压电膜的层叠体的所述压电膜上,使包含所述In的氧化物导电层成膜,
在所述溅射工序中,将基板设定温度设为350℃以上。
7.一种压电元件的制造方法,其为权利要求1至5中的任意一项所述的压电元件的制造方法,其中,
对在所述基板上层叠有所述下部电极层、所述压电膜及包含所述In的氧化物导电层的层叠体实施350℃以上的加热处理。
CN202280024352.3A 2021-03-30 2022-03-10 压电元件及压电元件的制造方法 Pending CN117084002A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-058186 2021-03-30
JP2021058186 2021-03-30
PCT/JP2022/010720 WO2022209717A1 (ja) 2021-03-30 2022-03-10 圧電素子及び圧電素子の製造方法

Publications (1)

Publication Number Publication Date
CN117084002A true CN117084002A (zh) 2023-11-17

Family

ID=83456100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280024352.3A Pending CN117084002A (zh) 2021-03-30 2022-03-10 压电元件及压电元件的制造方法

Country Status (5)

Country Link
US (1) US20240023453A1 (zh)
EP (1) EP4318621A4 (zh)
JP (1) JPWO2022209717A1 (zh)
CN (1) CN117084002A (zh)
WO (1) WO2022209717A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259472A (ja) * 1992-03-16 1993-10-08 Toyama Pref Gov 強誘電体薄膜素子とその製造方法
JP4802469B2 (ja) 2004-09-14 2011-10-26 富士ゼロックス株式会社 液滴吐出装置
CN102306678A (zh) * 2011-09-22 2012-01-04 苏州大学 薄膜太阳能电池
JP2013197553A (ja) * 2012-03-22 2013-09-30 Hitachi Cable Ltd 圧電体膜付き基板、圧電体膜素子及びその製造方法
JP5539430B2 (ja) 2012-03-22 2014-07-02 富士フイルム株式会社 電子機器の製造方法
JP2015130464A (ja) * 2013-12-03 2015-07-16 セイコーエプソン株式会社 光電変換素子及びその製造方法、光センサー並びに太陽電池セル
ES2936317T3 (es) 2015-05-29 2023-03-16 Bristol Myers Squibb Co Anticuerpos contra OX40 y usos de los mismos
JP7352347B2 (ja) * 2018-12-07 2023-09-28 住友化学株式会社 圧電積層体、圧電素子および圧電積層体の製造方法

Also Published As

Publication number Publication date
JPWO2022209717A1 (zh) 2022-10-06
EP4318621A4 (en) 2024-09-11
EP4318621A1 (en) 2024-02-07
WO2022209717A1 (ja) 2022-10-06
US20240023453A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
JP2008042069A (ja) 圧電体素子とその製造方法
JP5790759B2 (ja) 強誘電体薄膜およびその製造方法
US20150228885A1 (en) Thin film stack
JP7166987B2 (ja) 圧電素子
JP7167337B2 (ja) 圧電素子及び圧電素子の作製方法
JP7167338B2 (ja) 圧電素子及び圧電素子の作製方法
CN117084002A (zh) 压电元件及压电元件的制造方法
WO2022070524A1 (ja) 圧電積層体及び圧電素子
JP7490796B2 (ja) 圧電素子
CN115734699A (zh) 压电层叠体及压电元件
CN117084003A (zh) 压电元件及压电元件的制造方法
CN116648131A (zh) 压电层叠体、压电元件及压电层叠体的制造方法
WO2022070523A1 (ja) 圧電素子
JP2023070575A (ja) 圧電積層体、圧電素子及び圧電積層体の製造方法
WO2024202319A1 (ja) 圧電積層体、圧電積層体の製造方法、及び圧電素子
JP7558290B2 (ja) 圧電膜付き基板及び圧電素子
WO2024202318A1 (ja) 圧電積層体、圧電積層体の製造方法、及び圧電素子
WO2022024529A1 (ja) 圧電膜付き基板及び圧電素子
CN115884658A (zh) 压电层叠体及压电元件
TW202437898A (zh) 壓電積層體及壓電元件
CN115734698A (zh) 压电层叠体及压电元件
CN117412661A (zh) 压电层叠体及压电元件
CN116782745A (zh) 压电层叠体及压电元件
CN115884657A (zh) 压电层叠体及压电元件
WO2014113032A1 (en) Thin film stack

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination