Nothing Special   »   [go: up one dir, main page]

CN103261951A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN103261951A
CN103261951A CN2011800590840A CN201180059084A CN103261951A CN 103261951 A CN103261951 A CN 103261951A CN 2011800590840 A CN2011800590840 A CN 2011800590840A CN 201180059084 A CN201180059084 A CN 201180059084A CN 103261951 A CN103261951 A CN 103261951A
Authority
CN
China
Prior art keywords
mentioned
signal
clock signal
gate
gate clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800590840A
Other languages
English (en)
Other versions
CN103261951B (zh
Inventor
山本薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103261951A publication Critical patent/CN103261951A/zh
Application granted granted Critical
Publication of CN103261951B publication Critical patent/CN103261951B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明的液晶显示装置（100）具备：具有像素电极（11）、栅极配线（G）和开关元件（12）的第1基板（10）；具有相互电独立的多个信号电极（21）的第2基板（20）；以及位于第1基板和第2基板之间的液晶层（30）。第1基板还具有生成提供给栅极配线的栅极信号的栅极驱动器（15）。第2基板还具有外部连接端子部（24）。通过外部连接端子部输入的信号被提供给栅极驱动器。根据本发明，提供了适于边框区域狭窄化的相对源极结构的液晶显示装置。

Description

液晶显示装置
技术领域
本发明涉及液晶显示装置。
背景技术
液晶显示装置具有轻型、薄型和低功耗等优点，不仅是大型电视，还能用作便携电话的显示部等小型的显示装置。而且，现在还谋求进一步减少功耗并且研究包括边框区域狭窄化的小型化。
现在主要通用的液晶显示装置具备：设有栅极配线、源极配线、像素电极和开关元件的一方基板以及设有与多个像素电极共同地相对的相对电极的另一方基板。在该液晶显示装置中，典型的是，相对于电位固定的相对电极而使像素电极的电位变化来控制液晶层的透射率，由此进行规定的灰度级的显示。
另外，作为其它的液晶显示装置，已知在一方基板设有像素电极、开关元件和栅极配线，在另一方基板设有条状的信号电极（数据配线）来代替相对电极的构成（例如参照专利文献1）。在该液晶显示装置中，典型的是，使与设有像素电极的基板不同的基板所设有的信号电极的电位变化，由此以适当的灰度级进行显示。这种构成被称为相对源极结构或者相对矩阵结构。在相对源极结构中，不在有源矩阵基板而在相对基板设有信号电极，因此能抑制有源矩阵基板的源极配线与栅极配线的短路并且抑制寄生电容引起的信号延迟。此外，在专利文献1的液晶显示装置中，开关元件的源极与相邻的栅极配线电连接，并且使各栅极信号按3个电平变化，由此，将写入时的像素电极设定为基准电位，进行适当的写入。
现有技术文献
专利文献
专利文献1：特开昭63-68818号公报
发明内容
发明要解决的问题
本申请的发明人发现在单纯制作的相对源极结构的液晶显示装置中无法实现边框区域的狭窄化。
本发明是鉴于上述课题而完成的，其目的在于提供适于边框区域狭窄化的液晶显示装置。
用于解决问题的方案
本发明的液晶显示装置具备：第1基板，其具有：多个像素电极，其按多个行和多个列的矩阵状排列；多个栅极配线，其分别在行方向上延伸；以及多个开关元件，其分别具有栅极、源极和漏极，上述多个开关元件各自的上述漏极与对应的像素电极电连接，上述多个开关元件各自的上述栅极与对应的栅极配线电连接，上述多个开关元件中的在行方向上排列的开关元件的上述源极相互电连接；第2基板，其具有相互电独立的多个信号电极；以及液晶层，其位于上述第1基板和上述第2基板之间，上述第1基板还具有生成提供给上述栅极配线的栅极信号的栅极驱动器，上述第2基板还具有外部连接端子部，通过上述外部连接端子部输入的信号被提供给上述栅极驱动器。
在某个实施方式中，上述栅极驱动器生成按低电平、中电平和高电平变化的栅极信号，上述多个开关元件各自的上述源极与不同于上述对应的栅极配线的栅极配线电连接。
在某个实施方式中，上述多个开关元件各自的上述源极与相邻于上述对应的栅极配线的栅极配线电连接。
在某个实施方式中，上述第2基板还具有对上述信号电极提供视频信号的源极驱动器。
在某个实施方式中，上述第1基板具有显示区域和位于上述显示区域的周围的边框区域，上述栅极驱动器具有第1栅极驱动器和第2栅极驱动器，上述第1栅极驱动器和第2栅极驱动器分别设于上述边框区域中的隔着上述显示区域在行方向上相对的第1区域和第2区域。
在某个实施方式中，上述栅极驱动器具有分别生成提供给上述多个栅极配线的栅极信号的多个栅极驱动器模块。
在某个实施方式中，上述多个栅极驱动器模块分别具有：分级部，其与相邻的栅极驱动器模块相互进行信号的输入输出；以及缓冲部。
在某个实施方式中，上述分级部包括自举电容器，上述分级部通过与上述自举电容器连接的配线将信号输出到上述缓冲部。
在某个实施方式中，上述栅极驱动器根据多个栅极时钟信号生成栅极信号，上述栅极驱动器在规定的期间将一部分栅极时钟信号作为栅极信号输出。
在某个实施方式中，上述多个栅极时钟信号包括：第1栅极时钟信号，其按每2水平扫描期间反转；第2栅极时钟信号，其相位相对于上述第1栅极时钟信号移位1水平扫描期间；第3栅极时钟信号，其相位相对于上述第2栅极时钟信号移位1水平扫描期间；第4栅极时钟信号，其相位相对于上述第3栅极时钟信号移位1水平扫描期间；第5栅极时钟信号，其按规定的顺序在4水平扫描期间按低电平、中电平和高电平周期性地变化；第6栅极时钟信号，其相位相对于上述第5栅极时钟信号移位1水平扫描期间；第7栅极时钟信号，其相位相对于上述第6栅极时钟信号移位1水平扫描期间；以及第8栅极时钟信号，其相位相对于上述第7栅极时钟信号移位1水平扫描期间。
在某个实施方式中，上述第1栅极时钟信号与上述第5栅极时钟信号同步地上升。
在某个实施方式中，在上述第5栅极时钟信号从中电平上升到高电平之前，上述第6栅极时钟信号从低电平上升到中电平。
在某个实施方式中，在上述第5栅极时钟信号从高电平下降到低电平之后，上述第6栅极时钟信号从中电平上升到高电平。
在某个实施方式中，上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号各自的高电平和中电平的电位差大于上述信号电极的最大电位差与上述开关元件的阈值电压之和。
在某个实施方式中，上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号各自的中电平和低电平的电位差大于上述信号电极的最大电位差与上述开关元件的阈值电压之差。
在某个实施方式中，上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号分别按低电平、中电平和高电平的顺序发生变化。
在某个实施方式中，上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号分别按低电平、高电平和中电平的顺序发生变化。
发明效果
根据本发明，能提供适于边框区域狭窄化的液晶显示装置。
附图说明
图1的（a）是本发明的液晶显示装置的第1实施方式的示意性立体图，（b）是本实施方式的液晶显示装置的等效电路图。
图2是比较例1的液晶显示装置的示意性立体图。
图3是比较例2的液晶显示装置的示意性立体图。
图4的（a）是示出本实施方式的等效电路的图，（b）是本实施方式的液晶显示装置的栅极信号的波形图。
图5的（a）是示出本实施方式的等效电路的图，（b）是本实施方式的液晶显示装置的栅极时钟信号和栅极信号的波形图。
图6是示出本发明的液晶显示装置的第2实施方式的等效电路的图。
图7是本发明的液晶显示装置的第3实施方式的示意图。
图8是本实施方式的液晶显示装置的栅极驱动器的示意图。
图9的（a）是本实施方式的液晶显示装置的栅极驱动器模块的示意图，（b）是本实施方式的液晶显示装置的信号波形图。
图10的（a）是本发明的液晶显示装置的第4实施方式的栅极信号的电压波形图，（b）是本实施方式的液晶显示装置的栅极驱动器模块的示意图。
图11是示出本实施方式的液晶显示装置的栅极信号和栅极时钟信号的波形图。
图12的（a）是本发明的液晶显示装置的第5实施方式的信号波形图，（b）是示出栅极时钟信号GCK5～GCK8的低电平、中电平和高电平的关系的示意图。
图13的（a）是示出本发明的液晶显示装置的第6实施方式的等效电路的图，（b）是本实施方式的液晶显示装置的栅极时钟信号和栅极信号的波形图。
具体实施方式
下面参照附图说明本发明的液晶显示装置的实施方式。不过，本发明不限于以下实施方式。
（实施方式1）
下面说明本发明的液晶显示装置的第1实施方式。图1（a）示出本实施方式的液晶显示装置100的示意性立体图，图1（b）示出液晶显示装置100的等效电路。
本实施方式的液晶显示装置100具备基板10、基板20以及位于基板10和基板20之间的液晶层30。基板10具有栅极配线G、像素电极11以及开关元件12。例如，开关元件12采用薄膜晶体管（Thin FilmTransistor：TFT）。基板10有时被称为有源矩阵基板或者TFT基板，基板20有时被称为相对基板。在本说明书中，有时将基板10、20分别称为第1基板10、第2基板20。
多个像素电极11排列为多个行和多个列的矩阵状。多个栅极配线G分别在行方向上延伸。多个开关元件12分别具有栅极g、源极s和漏极d。各开关元件12的漏极d与对应的像素电极11电连接，各开关元件12的栅极g与对应的栅极配线G电连接。多个开关元件12中的在行方向上排列的开关元件12的源极s相互电连接。因此，相同行的开关元件12的源极s的电位相互相等。其中，不同的行的开关元件12的源极s的电位也可以不相互相等。在此，开关元件12的源极s与相邻于该开关元件12的栅极g所对应的栅极配线G的栅极配线G电连接。
TFT12具有包括半导体层的MIS或者MOS结构。半导体层也可以是非晶半导体层、多晶半导体层或者氧化物半导体层。例如，半导体层也可以含有IGZO（InGaZnOx），由此，能谋求低泄露和驱动力的增大，能省略辅助电容配线并且实现高速驱动。或者半导体层也可以含有非晶硅或者多晶硅。另外，TFT12可以是底栅结构，或者也可以是顶栅结构。
基板20具有分别相互电独立的多个信号电极21。在液晶显示装置100中，信号电极21以与栅极配线G大致正交的方式在列方向上延伸。信号电极21配置为至少一部分与在列方向上排列的像素电极11分别相对。例如，信号电极21以按大致固定的宽度与多个像素电极11相对的方式在列方向上延伸。或者，各信号电极21也可以具有配线部和多个电极部，上述多个电极部与配线部连接，分别与在列方向上排列的像素电极11相对。对信号电极21提供相当于灰度级电压的视频信号。信号电极21、视频信号也分别被称为源极电极、源极信号。
液晶层30可以是例如VA（Vertical Alignment：垂直排列）模式、TN（Twisted Nematic：扭曲向列）模式或者OCB（OpticallyCompensated Bend：光学补偿弯曲）模式。或者，液晶层30也可以是IPS（In Plane Switching：共面转换）模式或者FFS（Fringe FieldSwitching：边缘场转换）模式。另外，液晶显示装置100可以是透射型，也可以是反射型。或者，液晶显示装置100也可以是透射反射两用型。
液晶显示装置100具有显示区域102和位于显示区域102的周围的边框区域104。像素电极11、TFT12和信号电极21设于显示区域102。
在液晶显示装置100中，基板10还具有栅极驱动器15，基板20还具有外部连接端子部24和源极驱动器25。在外部连接端子部24安装有输入基板40。输入基板40采用例如柔性电路基板（FlexiblePrinted Circuits：FPC）。
例如，源极驱动器25被安装于玻璃基板上。源极驱动器25也可以是集成电路（Integrated Circuit：IC）。源极驱动器25根据从输入基板40通过外部连接端子部24输入的信号而生成提供给信号电极21的视频信号。
栅极驱动器15生成提供给栅极配线G的栅极信号。在本实施方式的液晶显示装置100中，对栅极驱动器15提供通过外部连接端子部24输入的信号。具体地说，在液晶显示装置100的边框区域104中，设有将基板10的端子部17和基板20的端子部27电连接的接触部60，在基板20设有将外部连接端子部24和端子部27电连接的配线26，在基板10设有将端子部17和栅极驱动器15电连接的配线16。从外部连接端子部24输入的信号通过配线26、端子部27、接触部60、端子部17和配线16输入栅极驱动器15，栅极驱动器15将根据该信号而生成的栅极信号提供给栅极配线G。优选栅极驱动器15以单片的方式形成于基板10。
当从栅极驱动器15提供给栅极配线G的栅极信号被选择（例如，栅极信号的电压为高电平）时，具有与该栅极配线G电连接的栅极g的TFT12为导通状态。在TFT12为导通状态的期间进行写入。具体地说，在TFT12为导通状态的期间，对像素电极11和与像素电极11相对的信号电极21之间的液晶层30施加与视频信号对应的电压，以适当的灰度级进行显示。此外，优选在TFT12为导通状态的期间，像素电极11为基准电位。基准电位例如是接地电位。
以下，与比较例1和2的液晶显示装置进行比较来说明本实施方式的液晶显示装置100的优点。
首先，参照图2说明比较例1的液晶显示装置的构成。图2示出比较例1的液晶显示装置800的示意性立体图。
液晶显示装置800具备基板810、基板820以及位于基板810和基板820之间的液晶层830。基板810具有栅极配线G、像素电极811、TFT812。基板820具有相互电独立的信号电极821。
在液晶显示装置800中，在基板810设有外部连接端子部814和栅极驱动器815，在外部连接端子部814安装有输入基板840a。栅极驱动器815根据从输入基板840a通过外部连接端子部814输入的信号来生成栅极信号，将栅极信号提供给栅极配线G。另外，在基板820设有外部连接端子部824和源极驱动器825，在外部连接端子部824安装有输入基板840b。源极驱动器825根据从输入基板840b通过外部连接端子部824输入的信号而生成视频信号，将视频信号提供给信号电极821。
下面参照图3说明比较例2的液晶显示装置的构成。图3示出比较例2的液晶显示装置900的示意性立体图。
液晶显示装置900具备基板910、基板920以及位于基板910和基板920之间的液晶层930。基板910具有栅极配线G、像素电极911、TFT912。基板920具有相互电独立的信号电极921。
在液晶显示装置900中，在基板920设有外部连接端子部924和驱动器925，在外部连接端子部924安装有输入基板940。驱动器925根据从输入基板940通过外部连接端子部924输入的信号而生成栅极信号和视频信号。在液晶显示装置900中，驱动器925发挥栅极驱动器和源极驱动器两者的功能。
在液晶显示装置900的边框区域中设有将基板910的端子部917和基板920的端子部927电连接的接触部960，在基板920设有将外部连接端子部924和端子部927电连接的配线926，基板910的端子部917与栅极配线G电连接。接触部960与栅极配线G的数量对应设置。
在驱动器925中生成的视频信号通过配线928提供给信号电极921。另一方面，在驱动器925中生成的栅极信号通过配线926、端子部927、接触部960、端子部917提供给栅极配线G。
在参照图2说明的比较例1的液晶显示装置800中，在基板810、820分别设有外部连接端子部814、824，需要使基板810、820各自的边框区域比较大。另外，在参照图3说明的比较例2的液晶显示装置900中，为了将在驱动器925中生成的栅极信号传递到栅极配线G而需要设置与栅极信号的数量对应的数量的接触部960，无法使边框区域变小。另外，在液晶显示装置900中通过接触部960传递的栅极信号的数量多，因此有时成品率降低。
与此相对，在本实施方式的液晶显示装置100中，栅极驱动器15根据通过基板20的外部连接端子部24输入的信号来生成栅极信号。在液晶显示装置100中，在基板10不设置外部连接端子部，另外，用于生成栅极信号的信号通过接触部60从基板20传递到基板10，因此能使边框区域变小。另外，在本实施方式的液晶显示装置100中能减少通过接触部60传递的信号的数量，能抑制成品率的降低。
此外，在液晶显示装置100中，从对所选择的像素进行写入到下一次对该像素进行写入为止，液晶电容的电压实际上被维持，而像素电极11的电位随着信号电极21的电位的变化而变化。因此，在没有特别进行任何控制的情况下，在下一次像素被选择而对液晶电容施加规定的电压时，像素电极11的电位有时会大大偏离基准电位。因此，优选在像素被选择而对液晶电容施加规定的电压时，将像素电极11的电位设定为基准电位。如上所述，在开关元件12的源极s与相邻于该开关元件12的栅极g所对应的栅极配线G的栅极配线G电连接的情况下，栅极信号不是低电平和高电平而是变化为其它的电平，由此能在写入时将像素电极11的电位设定为基准电位。
以下，参照图4说明液晶显示装置100的栅极信号的电压波形。图4（a）示出液晶显示装置100的等效电路。
栅极驱动器15包括按每个栅极配线G设置的栅极驱动器模块15m。在本说明书中将栅极驱动器模块15m单称为模块15m。
另外，本说明书中，将第p＋1行、第p＋2行、第p＋3行……的栅极配线G分别示为栅极配线Gp+1、Gp+2、Gp+3……。将提供给栅极配线Gp+1、Gp+2、Gp+3……的栅极信号示为栅极信号GLp+1、GLp+2、GLp+3……，将生成栅极信号GLp+1、GLp+2、GLp+3……的模块15m示为模块15mp+1、15mp+2、15mp+3……。同样，将第p＋1行、第p＋2行、第p＋3行……的像素电极11分别示为像素电极11p+1、11p+2、11p+3……，另外，将与像素电极11p+1、11p+2、11p+3……对应的开关元件12示为开关元件12p+1、12p+2、12p+3……。另外，在本说明书中，将第q＋1列、第q＋2列、第q＋3列……的信号电极21分别示为信号电极21q+1、21q+2、21q+3……。
在栅极配线Gp+1和栅极配线Gp+2之间配置有像素电极11p+1，在栅极配线Gp+2和栅极配线Gp+3之间配置有像素电极11p+2。在本实施方式的液晶显示装置100中，TFT12p+1的栅极g与栅极配线Gp+1电连接，TFT12p+1的漏极d与像素电极11p+1电连接，TFT12p+1的源极s与栅极配线Gp+2电连接。同样，TFT12p+2的栅极g与栅极配线Gp+2电连接，TFT12p+2的漏极d与像素电极11p+2电连接，TFT12p+2的源极s与栅极配线Gp+3电连接。
图4（b）示出液晶显示装置100的栅极信号GLp+1～GLp+8的电压波形。在此，栅极信号GLp+1～GLp+8为3态的信号，栅极信号GLp+1～GLp+8各自的电压变化为L（低电平）、M（中电平）和H（高电平）。栅极信号GLp+1～GLp+8分别在写入时为高电平，在写入紧前或者写入紧后为中电平，其它期间为低电平。在此，栅极信号GLp+1～GLp+8在写入紧前为中电平，在写入时为高电平，然后为低电平。
栅极信号GLp+2的相位相对于栅极信号GLp+1延迟1水平扫描期间，栅极信号GLp+3的相位相对于栅极信号GLp+2延迟1水平扫描期间。这样，栅极信号GLp+1～GLp+8的相位分别偏离1水平扫描期间。
在此，关注第p＋1行的像素（即，栅极配线Gp+1、栅极信号GLp+1、像素电极11p+1和TFT12p+1）和第p＋2行的像素（即，栅极配线Gp+2、栅极信号GLp+2、像素电极11p+2和TFT12p+2）。在水平扫描期间1中，栅极信号GLp+1和栅极信号GLp+2两者为低电平。在这种情况下，TFT12p+1、TFT12p+2均为非选择。
在水平扫描期间2中，栅极信号GLp+1为中电平，栅极信号GLp+2保持低电平。栅极信号GLp+1为中电平，而该电压比TFT12p+1的阈值电压低，因此TFT12p+1保持非选择。
在水平扫描期间3中，栅极信号GLp+1为高电平，栅极信号GLp+2为中电平。栅极信号GLp+1为高电平，该电压比TFT12p+1的阈值电压高，因此TFT12p+1被选择，进行写入。如上所述，TFT12p+1的漏极d与像素电极11p+1连接，TFT12p+1的源极s与栅极配线Gp+2连接。栅极信号GLp+2的中电平相当于基准电位，因此像素电极11p+1设定为基准电位，对像素电极11p+1和信号电极21之间的液晶层30施加与水平扫描期间3的信号电极21的电位对应的规定的电压。
在水平扫描期间4中，栅极信号GLp+1为低电平，栅极信号GLp+2为高电平。栅极信号GLp+1为低电平，因此TFT12p+1为非选择，像素电极11p+1和信号电极21之间的电压维持水平扫描期间3的像素电极11和信号电极21之间的电压。另外，TFT12p+2的漏极d与像素电极11p+2连接，TFT12p+2的源极s与为中电平的栅极配线Gp+3连接。因此，像素电极11p+2设定为基准电位，对像素电极11p+2和信号电极21之间的液晶层30施加与水平扫描期间4的信号电极21的电位对应的规定的电压。
如以上那样，开关元件12的源极s与相邻于该开关元件12的栅极g所对应的栅极配线G的栅极配线G电连接，另外，栅极信号不仅是低电平和高电平，还变化为中间的电平。因此，在写入时能将像素电极11的电位设定为基准电位，能适当地进行写入。
此外，这种栅极信号例如从栅极时钟信号生成。例如，一部分栅极时钟信号作为栅极信号输出。以下，参照图5说明液晶显示装置100的栅极信号的生成。图5（a）示出液晶显示装置100的等效电路。
各模块15m具有分级部15s和缓冲部15t。对分级部15s输入栅极时钟信号GCK1～GCK4，分级部15s从栅极时钟信号GCK1～GCK4生成选择信号。对缓冲部15t输入栅极时钟信号GCK5～GCK8，缓冲部15t从分级部15s的选择信号和栅极时钟信号GCK5～GCK8生成栅极信号GLp+1～GLp+8。
具体地说，在模块15mp+1中，分级部15s根据栅极时钟信号GCK1生成选择信号，缓冲部15t根据分级部15s的选择信号和栅极时钟信号GCK5提供栅极信号GLp+1。另外，在模块15mp+2中，分级部15s根据栅极时钟信号GCK2生成选择信号，缓冲部15t根据分级部15s的选择信号和栅极时钟信号GCK6提供栅极信号GLp+2。同样，在模块15mp+3中，分级部15s根据栅极时钟信号GCK3生成选择信号，缓冲部15t根据分级部15s的选择信号和栅极时钟信号GCK7提供栅极信号GLp+3。而且在模块15mp+4中，分级部15s根据栅极时钟信号GCK4生成选择信号，缓冲部15t根据分级部15s的选择信号和栅极时钟信号GCK8提供栅极信号GLp+4。这样，在模块15m4x+y（x为0以上的整数，y为1以上4以下的整数）中，分级部15s根据栅极时钟信号GCKy生成选择信号，缓冲部15t根据分级部15s的选择信号和栅极时钟信号GCK（y＋4）生成栅极信号GL4x+y。
图5（b）示出液晶显示装置100的栅极时钟信号GCK1～GCK8和栅极信号GLp+1～GLp+8的电压波形。
栅极时钟信号GCK1～GCK4分别按每2水平扫描期间在低电平和高电平反转。栅极时钟信号GCK2的相位相对于栅极时钟信号GCK1延迟1水平扫描期间，栅极时钟信号GCK3的相位相对于栅极时钟信号GCK2延迟1水平扫描期间，栅极时钟信号GCK4的相位相对于栅极时钟信号GCK3延迟1水平扫描期间。这样，栅极时钟信号GCK1～GCK4的相位分别偏离1水平扫描期间。
栅极时钟信号GCK5～GCK8为3态的信号，栅极时钟信号GCK5～GCK8各自的电压变化为L（低电平）、M（中电平）和H（高电平）。栅极时钟信号GCK5～GCK8的电压按每4水平扫描期间周期性地变化。栅极时钟信号GCK5～GCK8各自的电压按规定的顺序重复低电平、中电平和高电平。在此，大致2水平扫描期间低电平后为大致1水平扫描期间中电平，然后为大致1水平扫描期间高电平，再然后为大致2水平扫描期间低电平。
栅极时钟信号GCK6的相位相对于栅极时钟信号GCK5延迟1水平扫描期间，栅极时钟信号GCK7的相位相对于栅极时钟信号GCK6延迟1水平扫描期间，栅极时钟信号GCK8的相位相对于栅极时钟信号GCK7延迟1水平扫描期间。这样，栅极时钟信号GCK5～GCK8的相位也分别偏离1水平扫描期间。
在栅极时钟信号GCK5～GCK8中的任1个为高电平的水平扫描期间，栅极时钟信号GCK5～GCK8的另1个为中电平，剩余的2个示为低电平。具体地说，在栅极时钟信号GCK5为高电平的水平扫描期间，栅极时钟信号GCK6为中电平，栅极时钟信号GCK7、GCK8示为低电平。同样，在栅极时钟信号GCK6为高电平的水平扫描期间，栅极时钟信号GCK7为中电平，栅极时钟信号GCK8、GCK5示为低电平。
模块15m的缓冲部15t按从分级部15s输出的选择信号将栅极时钟信号GCK5、GCK6、GCK7和GCK8分别作为栅极信号GLp+1、GLp+2、GLp+3和GLp+4输出。当在由选择信号选择缓冲部15t时栅极时钟信号GCK5～GCK8为低电平时，栅极信号示为相当于栅极配线G的非选择的截止电压。因此，与栅极配线G对应的液晶电容的施加电压实际上不变化。当在由选择信号选择缓冲部15t时栅极时钟信号GCK5～GCK8为中电平时，栅极信号示为基准电位。因此，能利用该栅极信号将相邻的行的像素电极11的电位设定为基准电位。当在由选择信号选择缓冲部15t时栅极时钟信号GCK5～GCK8为高电平时，栅极信号示为相当于栅极配线G的选择的导通电压，对与栅极配线G对应的液晶电容施加与此时的信号电极21的电位对应的电压。
在此，关注模块15mp+1和模块15mp+2。模块15mp+1的分级部15s根据栅极时钟信号GCK1生成选择信号。缓冲部15t根据选择信号和栅极时钟信号GCK5生成栅极信号GLp+1。当由选择信号选择时，缓冲部15t将栅极时钟信号GCK5作为栅极信号GLp+1输出。
模块15mp+2的分级部15s根据栅极时钟信号GCK2生成选择信号。缓冲部15t根据选择信号和栅极时钟信号GCK6生成栅极信号GLp+2。当由选择信号选择时，缓冲部15t将栅极时钟信号GCK6作为栅极信号GLp+2输出。
此外，在上述说明中，开关元件12的源极s与相邻的栅极配线G电连接，为了在使开关元件12导通时将像素电极11的电位设定为基准电位而将该栅极配线G的电位设定为基准电位，但是本发明不限于此。也可以是开关元件12的源极s与距离2行以上的栅极配线G电连接，为了在使开关元件12导通时将像素电极11的电位设定为基准电位而将该栅极配线G的电位设定为基准电位。
或者，也可以在栅极配线G以外设置电位预先设定为基准电位的基准电位线（未图示），将开关元件12的源极与基准电位线连接。在这种情况下，优选基准电位线与栅极配线G平行设置。不过，通过不设置基准电位线而是利用不同的栅极配线G能增加开口率。特别是，能通过利用相邻的栅极配线G来有效地增加开口率。
另外，在上述说明中，栅极信号变化为3个电平，但是本发明不限于此。栅极信号也可以不经过中电平而变化为低电平和高电平。
（实施方式2）
下面参照图6说明本发明的液晶显示装置的第2实施方式。除了在本实施方式的液晶显示装置100中栅极驱动器15分离设于边框区域104的不同的位置这一点以外，具有与实施方式1所述的液晶显示装置同样的构成，为了避免冗长而省略重复的说明。
边框区域104具有隔着显示区域102在行方向上相对的区域104a、104b。在本说明书中，将区域104a、104b分别称为第1区域、第2区域。
在本实施方式的液晶显示装置100中，栅极驱动器15具有设于区域104a的栅极驱动器15a和设于区域104b的栅极驱动器15b。例如，栅极驱动器15a对奇数行的栅极配线G提供栅极信号，栅极驱动器15b对偶数行的栅极配线G提供栅极信号。
栅极驱动器15a根据栅极时钟信号GCK1、GCK3、GCK5、GCK7生成提供给奇数行的栅极配线G的栅极信号。另外，栅极驱动器15b根据栅极时钟信号GCK2、GCK4、GCK6、GCK8生成提供给偶数行的栅极配线的栅极信号。在区域104a设有栅极时钟配线LGCK1、LGCK3、LGCK5、LGCK7，在区域104b设有栅极时钟配线LGCK2、LGCK4、LGCK6和LGCK8。
在本实施方式的液晶显示装置100中，模块15m根据2个栅极时钟信号生成栅极信号。在模块15m中，如参照图5（a）说明的那样，分级部15s根据栅极时钟信号GCK1～GCK4中的任一个来生成选择信号，缓冲部15t按该选择信号将栅极时钟信号GCK5～GCK8中的任一个作为栅极信号输出。
在此，关注栅极驱动器15a的模块15m。模块15m2r+1将根据栅极时钟信号GCK1和GCK5生成的栅极信号提供给栅极配线G2r+1。模块15m2r+3将根据栅极时钟信号GCK3和GCK7生成的栅极信号提供给栅极配线G2r+3。同样，模块15m2r+5将根据栅极时钟信号GCK1和GCK5生成的栅极信号提供给栅极配线G2r+5。模块15m2r+7（未图示）将根据栅极时钟信号GCK3和GCK7生成的栅极信号提供给栅极配线G2r+7（未图示）。这样，栅极驱动器15a的模块15m4x+1（x为0以上的整数）根据栅极时钟信号GCK1和GCK5生成栅极信号，模块15m4x+3根据栅极时钟信号GCK3和GCK7生成栅极信号。
然后，关注栅极驱动器15b的模块15m。模块15m2r+2将根据栅极时钟信号GCK2和GCK6生成的栅极信号提供给栅极配线G2r+2。模块15m2r+4将根据栅极时钟信号GCK4和GCK8生成的栅极信号提供给栅极配线G2r+4。同样，模块15m2r+6将根据栅极时钟信号GCK2和GCK6生成的栅极信号提供给栅极配线G2r+6。模块15m2r+8（未图示）将根据栅极时钟信号GCK4和GCK8生成的栅极信号提供给栅极配线G2r+8（未图示）。这样，栅极驱动器15b的模块15m4x+2（x为0以上的整数）根据栅极时钟信号GCK2和GCK6生成栅极信号，模块15m4x+4根据栅极时钟信号GCK4和GCK8生成栅极信号。
在本实施方式的液晶显示装置100中，将模块15m设于不同的区域104a、104b，由此能使在列方向上排列的模块15m的间隔增大，能缩短边框区域104在列方向上的长度。另外，各区域104a、104b的栅极时钟配线LGCK1～LGCK8的数量减少，因此能使栅极时钟配线间的干扰减少。
此外，在此，各模块15m根据2个栅极时钟信号生成栅极信号，但是本发明不限于此。各模块15m也可以根据3个栅极时钟信号生成栅极信号。例如，也可以是栅极驱动器15a的模块15m4x+1（x为0以上的整数）根据栅极时钟信号GCK1、GCK3和GCK5生成栅极信号，模块15m4x+3根据栅极时钟信号GCK1、GCK3和GCK7生成栅极信号。另外，也可以是栅极驱动器15b的模块15m4x+2（x为0以上的整数）根据栅极时钟信号GCK2、GCK4和GCK6生成栅极信号，模块15m4x+4根据栅极时钟信号GCK2、GCK4和GCK8生成栅极信号。
（实施方式3）
下面参照图7～图9说明本发明的液晶显示装置的第3实施方式。图7示出本实施方式的液晶显示装置100的示意图。本实施方式的液晶显示装置100除了模块15m级联连接，各模块15m根据来自2个栅极时钟信号和相邻的模块15m的信号生成栅极信号这一点以外，具有与实施方式2所述的液晶显示装置同样的构成，为了避免冗长而省略重复的说明。
在图7中，栅极驱动器15具有：具有对奇数行的栅极配线G提供栅极信号的模块15m的栅极驱动器15a；以及具有对偶数行的栅极配线G提供栅极信号的模块15m的栅极驱动器15b，栅极驱动器15a、15b分别设于边框区域104的第1区域104a、第2区域104b。在本实施方式的液晶显示装置100中，模块15m级联连接，对模块15m从相邻的模块15m输入级联信号，另外，该模块15m对相邻的模块15m输出级联信号。
图8示出栅极驱动器15a的模块15m2r+1、15m2r+3、15m2r+5各自的输入信号和输出信号的一个例子。此外，如上所述，模块15m具有分级部15s和缓冲部15t。在以下的说明中，将模块15m2r+1、15m2r+3、15m2r+5……的分级部15s分别示为分级部15s2r+1、15s2r+3、15s2r+5……，将模块15m2r+1、15m2r+3、15m2r+5……的缓冲部15t分别示为缓冲部15t2r+1、15t2r+3、15t2r+5……。
模块15m2r+1位于栅极驱动器15a的第r＋1号位置，模块15m2r-1、15m2r+3……分别位于栅极驱动器15a的第r号位置、第r＋2号位置……。如上所述，从某个模块15m对相邻的模块15m输出级联信号，对该模块15m从相邻的模块15m输入级联信号。在以下的说明中，将从模块15m2r+1输出的信号示为级联信号Zr+1，将从模块15m2r-1、15m2r+3……输出的信号示为级联信号Zr、Zr+2……。
首先，关注模块15m2r+1。在模块15m2r+1中，对分级部15s2r+1输入栅极时钟信号GCK1和级联信号Zr、Zr+2。分级部15s2r+1根据这些信号生成级联信号Zr+1和信号VC。此外，级联信号Zr、Zr+2是从分级部15s2r-1、15s2r+3输出的信号。对缓冲部15t2r+1输入栅极时钟信号GCK5、信号VC（根据需要为级联信号Zr+2）。缓冲部15t2r+1根据这些信号生成栅极信号GL2r+1。此外，在选择了信号VC的情况下，缓冲部15t2r+1将栅极时钟信号GCK5作为栅极信号GL2r+1输出。因此，信号VC也被称为选择信号。
下面关注模块15m2r+3。在模块15m2r+3中，对分级部15s2r+3输入栅极时钟信号GCK3和级联信号Zr+1、Zr+3。分级部15s2r+3根据这些信号生成级联信号Zr+2、信号VC。对缓冲部15t2r+3输入栅极时钟信号GCK7、信号VC（根据需要为级联信号Zr+3）。缓冲部15t2r+3根据这些信号生成栅极信号GL2r+3。
这样，模块15m的分级部15s与相邻的模块15m的分级部15s进行信号的输入输出。因此，由多个模块15m的分级部15s构成移位寄存器。
在此，参照图9（a）说明模块15m2r+1的一个例子。如上所述，模块15m2r+1具有分级部15s2r+1和缓冲部15t2r+1。另外，在模块15m2r+1中，设有输入栅极时钟信号GCK1、GCK5的端子GCK1、GCK5、输入级联信号Zr、Zr+2的端子Zr、Zr+2以及输出栅极信号GL2r+1和级联信号Zr+1的端子GL2r+1、Zr+1。
如图9（a）所示，分级部15s2r+1包括上拉部151、下拉部152和上拉驱动部153。上拉部151具有NMOS晶体管M1。晶体管M1具有与端子GCK1连接的漏极、与节点N1连接的栅极以及与节点N2连接的源极。节点N2与端子Zr+1连接。
下拉部152具有NMOS晶体管M2。晶体管M2具有与节点N2连接的漏极、与端子Zr+2连接的栅极以及与端子VSS连接的源极。端子VSS例如接地。
上拉驱动部153具有电容器C和晶体管M3、M4。电容器C配置在节点N1和节点N2之间，也被称为自举电容器。晶体管M3具有分别与端子Zr连接的漏极和栅极、与节点N1连接的源极。晶体管M4具有与节点N1连接的漏极、与端子Zr+2连接的栅极以及与端子VSS连接的源极。
缓冲部15t2r+1具有晶体管M5、M6。晶体管M5具有与端子GCK5连接的漏极、与节点N1连接的栅极以及与端子GL2r+1连接的源极。晶体管M6具有与端子GL2r+1连接的漏极、与端子Zr+2连接的栅极以及与端子VSS连接的源极。此外，在此，晶体管M2、M4和M6的源极与端子VSS连接，但是这些端子VSS的电位也可以不相等。
图9（b）示出栅极时钟信号GCK1、GCK3、GCK5、GCK7、级联信号Zr、选择信号VC、级联信号Zr+1、栅极信号GL2r+1、级联信号Zr+2的波形。选择信号VC示出节点N1的电位。栅极时钟信号GCK3的相位相对于栅极时钟信号GCK1偏离大致2水平扫描期间。另外，栅极时钟信号GCK7的相位相对于栅极时钟信号GCK5偏离大致2水平扫描期间。
下面参照图9（a）和图9（b）说明液晶显示装置100的模块15m2r+1的信号的电压的变化的一个例子。当级联信号Zr从低电平上升到高电平时，晶体管M3为导通状态，信号VC从低电平上升到中电平，随之，晶体管M5为导通状态。在此，在级联信号Zr从低电平上升到高电平时栅极时钟信号GCK5示为低电平。
另外，随着级联信号Zr的上升，电容器C开始充电。当电容器C的充电电压被充电到晶体管M1的栅极源极间阈值电压以上时，晶体管M1为导通状态。在此，在级联信号Zr从低电平上升到高电平时栅极时钟信号GCK1示为低电平。然后，级联信号Zr从高电平下降到低电平，而节点N1的电位（即，选择信号VC）由于电容器C而维持于中电平。
然后，当栅极时钟信号GCK1从低电平上升到高电平时，节点N2（和级联信号Zr+1）从低电平变化为高电平。另外，随着节点N2的电位的变化，节点N1的电位（和信号VC）从中电平变化为高电平。这样，信号VC由于栅极时钟信号GCK1而进一步上升被称为自举。由此，可靠地维持了晶体管M5的导通状态。
另外，在级联信号Zr从高电平下降到低电平之后，栅极时钟信号GCK5从低电平通过中电平上升到高电平。此时，当选择信号VC示为中电平或者高电平时，栅极时钟信号GCK5从端子GL2r+1作为栅极信号GL2r+1输出。这样，输出3态的栅极信号GL2r+1。
然后，当栅极时钟信号GCK1从高电平下降到低电平时，选择信号VC从高电平下降到中电平。而且，级联信号Zr+2从低电平上升到高电平，由此晶体管M2为导通状态，选择信号VC从中电平下降到低电平。然后，缓冲部15t2r+1不被选择直到下一次写入。如以上那样，生成栅极信号GL2r+1。如以上那样，在栅极时钟信号GCK5示为中电平和高电平的期间，选择信号VC的电位由于自举而上冲时，能在缓冲部15t2r+1中使栅极时钟信号GCK5实际上不衰减而作为栅极信号GL2r+1输出。
此外，在上述说明中，说明了模块15m2r+1的分级部15s2r+1和缓冲部15t2r+1，而区域104a的其它模块15m也具有同样的构成，另外，区域104b的模块15m也具有同样的构成。
如上所述，在模块15m2r+1中，随着栅极时钟信号GCK1从低电平上升到高电平，级联信号Zr+1从低电平上升到高电平，随着栅极时钟信号GCK1从高电平下降到低电平，级联信号Zr+1从高电平下降到低电平。同样，在模块15m2r+3中，随着栅极时钟信号GCK3从低电平上升到高电平，级联信号Zr+2从低电平上升到高电平，随着栅极时钟信号GCK3从高电平下降到低电平，级联信号Zr+2从高电平下降到低电平。
另外，在模块15m2r+1中，随着栅极时钟信号GCK1从低电平上升到高电平，选择信号VC从中电平上升到高电平，栅极时钟信号GCK5作为栅极信号GL2r+1输出。此时，如果级联信号Zr+2为高电平，则栅极时钟信号GCK5会通过端子VSS被输出。因此，优选在选择信号VC为高电平的情况（即，栅极时钟信号GCK1为高电平的情况）下，级联信号Zr+2为低电平（即，栅极时钟信号GCK3为低电平）。
这样，优选栅极时钟信号GCK1、GCK3同时为高电平。具体地说，优选在栅极时钟信号GCK3从高电平下降到低电平之后，栅极时钟信号GCK1从低电平上升到高电平。同样，优选在栅极时钟信号GCK1从高电平下降到低电平之后，栅极时钟信号GCK3从低电平上升到高电平。由此，能抑制在模块15m中栅极时钟信号GCK5通过端子VSS被输出。
此外，在此，关注栅极驱动器15a的模块15m来进行说明，不过栅极驱动器15b的模块15m也同样。例如，优选在栅极时钟信号GCK4从高电平下降到低电平之后，栅极时钟信号GCK2从低电平上升到高电平。同样，优选在栅极时钟信号GCK2从高电平下降到低电平之后，栅极时钟信号GCK4从低电平上升到高电平。此外，为了使各模块15m可靠地生成栅极信号，也可以在栅极驱动器15a、15b各自的模块15m的两端设置伪模块（在此未图示）。
另外，在上述说明中，栅极驱动器15具有分别设于边框区域104中的隔着显示区域102在行方向上相对的区域104a、104b的栅极驱动器15a、15b，但是本发明不限于此。与参照图1～图5所述的实施方式1同样，栅极驱动器15也可以相对于显示区域102设于一方侧。在这种情况下，也是对模块15m2r+3输入来自模块15m2r+1、15m2r+5的级联信号Z2r+1、Z2r+5，同样对模块15m2r+4输入来自模块15m2r+2、15m2r+6的级联信号Z2r+2，Z2r+6。
（实施方式4）
下面参照图10和图11说明本发明的液晶显示装置的第4实施方式。本实施方式的液晶显示装置100除了栅极时钟信号GCK1～GCK8的上升沿和下降沿满足规定的关系这一点以外，具有与上述液晶显示装置同样的构成，为了避免冗长而省略重复的说明。
图10（a）示出本实施方式的液晶显示装置100的栅极时钟信号GCK1～GCK8的波形图。在本实施方式的液晶显示装置100中，栅极时钟信号GCK1与栅极时钟信号GCK5的从低电平向中电平的上升同步地从低电平上升到高电平。同样，栅极时钟信号GCK2与栅极时钟信号GCK6的从低电平向中电平的上升同步地从低电平上升到高电平，栅极时钟信号GCK3与栅极时钟信号GCK7的从低电平向中电平的上升同步地从低电平上升到高电平，栅极时钟信号GCK4与栅极时钟信号GCK8的从低电平向中电平的上升同步地从低电平上升到高电平。由此，能提高自举的上冲效率。
在此，参照图10（b）说明在模块15m2r+1中栅极时钟信号GCK1的上升与栅极时钟信号GCK5的从低电平向中电平的上升同步而带来的优点。图10（b）示出模块15m2r+1的示意图。此外，图10（b）示出与图9（a）同样的构成，为了避免冗长而省略重复的说明。
在栅极时钟信号GCK1的上升不与栅极时钟信号GCK5同步的情况下，栅极时钟信号GCK1的上升引起的节点N1的电位变化量ΔVC表示为ΔVC＝ΔGCK×（CC＋CM1）/（CC＋CM1＋CM3＋CM4＋CM5）。在此，ΔGCK表示GCK1从低电平变化为高电平时的电位变化量，CC表示电容器C的电容值，CM1～CM6表示晶体管M1～M6各自的电容值。
与此相对，在栅极时钟信号GCK1的上升与栅极时钟信号GCK5同步的情况下，栅极时钟信号GCK1的上升引起的节点N1的电位变化量ΔVC表示为ΔVC＝ΔGCK×（CC＋CM1＋CM5）/（CC＋CM1＋CM3＋CM4＋CM5）。如从电位变化量ΔVC的比较而理解的那样，栅极时钟信号GCK1、GC5同步，由此电位变化量ΔVC增加，因此晶体管M5的驱动力增大，由此能缩短栅极信号GL2r+1的上升时间。如以上那样，栅极时钟信号GCK1～GCK4从低电平向高电平上升的定时与输入同一模块15m的GCK5～GCK8从低电平向中电平上升的定时同步，由此能缩短栅极信号的上升时间。
此外，优选在某个栅极配线G的栅极信号的电压从中电平上升到高电平之前，相邻的栅极配线G的栅极信号从低电平上升到中电平。另外，优选在某个栅极配线G的栅极信号的电压从高电平下降到低电平之后，相邻的栅极配线G的栅极信号从中电平上升到高电平。
下面参照图11说明提供给本实施方式的液晶显示装置100的栅极配线G的栅极信号GLp+1～GLp+8和栅极时钟信号GCK1～GCK8的电压波形的关系。
在此，栅极信号GLp+1～GLp+8也是3态的信号，栅极信号GLp+1～GLp+8各自的电压变化为L（低电平）、M（中电平）、H（高电平）。栅极信号GLp+1～GLp+8分别在写入时为高电平，在写入紧前或者写入紧后为中电平，在其它期间为低电平。在此，栅极信号GLp+1～GLp+8在写入紧前为中电平，在写入时为高电平，然后为低电平。栅极信号GLp+2的相位相对于栅极信号GLp+1延迟1水平扫描期间，栅极信号GLp+3的相位相对于栅极信号GLp+2延迟1水平扫描期间。这样，栅极信号GLp+1～GLp+8的相位分别偏离1水平扫描期间。
首先，关注栅极信号GLp+1和栅极信号GLp+2。在水平扫描期间1中，栅极信号GLp+1和栅极信号GLp+2两者为低电平。在这种情况下，TFT12p+1、TFT12p+2均为非选择。
在水平扫描期间2中，栅极信号GLp+1为中电平，栅极信号GLp+2保持低电平。栅极信号GLp+1为中电平，但是该电压比TFT12p+1的阈值电压低，因此TFT12p+1保持非选择。
在水平扫描期间3中，栅极信号GLp+1为高电平，栅极信号GLp+2为中电平。栅极信号GLp+1为高电平，该电压比TFT12p+1的阈值电压高，因此TFT12p+1被选择，进行写入。如上所述，TFT12p+1的漏极d与像素电极11p+1连接，TFT12p+1的源极s与栅极配线Gp+2连接。栅极信号GLp+2的中电平相当于基准电位，因此像素电极11p+1被设定为基准电位，对像素电极11p+1和信号电极21之间的液晶层30施加与水平扫描期间3的信号电极21的电位对应的规定的电压。
在本实施方式的液晶显示装置100中，在该水平扫描期间3中，在栅极信号GLp+1的电位从中电平变化为高电平之前，栅极信号GLp+2的电位从低电平变化为中电平。由此，在TFT12p+1导通的期间，能抑制像素电极11p+1的基准电位的变动，减少噪声的影响。
在水平扫描期间4中，栅极信号GLp+1为低电平，栅极信号GLp+2为高电平。栅极信号GLp+1为低电平，因此TFT12p+1为非选择，像素电极11p+1与信号电极21之间的电压维持水平扫描期间3的信号电极21与像素电极11之间的电压。
在本实施方式的液晶显示装置100中，在该水平扫描期间4中，在栅极信号GLp+1的电位从高电平下降到低电平之后，栅极信号GLp+2的电位从中电平上升到高电平。由此，能抑制TFT12p+1导通的期间的像素电极11p+1的基准电位的变动，减少噪声的影响。
这样，优选在某个栅极配线G的栅极信号的电压从中电平上升到高电平之前，相邻的栅极配线G的栅极信号从低电平上升到中电平。另外，优选在栅极配线G的栅极信号的电压从高电平下降到低电平之后，相邻的栅极配线G的栅极信号从中电平上升到高电平。
此外，如上所述，栅极时钟信号GCK5～GCK8在被选择信号VC选择的期间，作为栅极信号输出。因此，优选在栅极时钟信号GCK5从中电平上升到高电平之前，栅极时钟信号GCK6从低电平上升到中电平。另外，优选在栅极时钟信号GCK5从高电平下降到低电平之后，栅极时钟信号GCK6从中电平上升到高电平。
同样，优选在栅极时钟信号GCK6从中电平上升到高电平之前，栅极时钟信号GCK7从低电平上升到中电平，优选在栅极时钟信号GCK6从高电平下降到低电平之后，栅极时钟信号GCK7从中电平上升到高电平。另外，优选在栅极时钟信号GCK7从中电平上升到高电平之前，栅极时钟信号GCK8从低电平上升到中电平，优选在栅极时钟信号GCK7从高电平下降到低电平之后，栅极时钟信号GCK8从中电平上升到高电平。而且，优选栅极时钟信号GCK8从中电平上升到高电平之前，栅极时钟信号GCK5从低电平上升到中电平，优选在栅极时钟信号GCK8从高电平下降到低电平之后，栅极时钟信号GCK5从中电平上升到高电平。
（实施方式5）
下面参照图12说明本发明的液晶显示装置的第5实施方式。本实施方式的液晶显示装置100除了栅极时钟信号GCK5～GCK8的低电平、中电平和高电平的电位满足规定的关系这一点以外，具有与上述液晶显示装置同样的构成，为了避免冗长而省略重复的说明。在此，也如参照图5（b）所述的那样，栅极时钟信号GCK5、GCK6、GCK7和GCK8各自的电压按低电平、中电平和高电平的顺序变化。另外，如参照图4、图5、图7、图8和图9所述的那样，栅极时钟信号GCK5、GCK6、GCK7和GCK8在被选择信号选择的期间，作为栅极信号输出。
在本实施方式的液晶显示装置100中，在各个栅极时钟信号GCK5、GCK6、GCK7和GCK8中，高电平和中电平的电位差大于信号电极21的最大电位差与开关元件12的阈值电压的和。在此，设ΔVS表示视频信号的振幅的最大值，Vt表示开关元件12的阈值电压，则栅极时钟信号GCK5的高电平和中电平的电位差为ΔVS＋Vt以上。
一般，信号电极21的电位相对于基准电位按每个水平扫描期间反转，抑制了显示特性的降低。信号电极21的电位与基准电位的关系也被称为极性，极性按每个水平扫描期间反转。例如，在液晶显示装置100为常黑的情况下，在涵盖多个水平扫描期间而显示白色时，信号电极21的电位的变化量示为最大值。在写入基准电位时，像素电极11的电位最大有可能高到视频信号的振幅的量（处于＋侧），通过如上设定中电平和高电平的电位差，能使开关元件（例如TFT）12在线性区域可靠地动作。
另外，优选在各个栅极时钟信号GCK5、GCK6、GCK7和GCK8中，中电平和低电平的电位差大于信号电极21的最大电位差与开关元件12的阈值电压之差。即，中电平和低电平的电位差为ΔVS-Vt以上。如上所述，ΔVS、Vt分别为视频信号的振幅的最大值和开关元件12的阈值电压。这样设定中电平和低电平的电位差，由此能在非选择时使开关元件12维持截止状态。
（实施方式6）
下面参照图13说明本发明的液晶显示装置的第6实施方式。本实施方式的液晶显示装置100除了像素电极、开关元件和栅极配线的配置关系以及栅极时钟信号GCK5～GCK8和栅极信号的电平的变化的顺序不同这一点以外，具有与上述液晶显示装置同样的构成，为了避免冗长而省略重复的说明。
图13（a）示出本实施方式的液晶显示装置100的等效电路。在栅极配线Gp+1与栅极配线Gp+2之间配置有像素电极11p+2，在栅极配线Gp+2与栅极配线Gp+3之间配置有像素电极11p+3。在本实施方式的液晶显示装置100中，TFT12的源极s与比上述TFT12的栅极g靠前所选择的栅极配线G连接。例如，TFT12p+2的漏极d与像素电极11p+2电连接，TFT12p+2的源极s与栅极配线Gp+1电连接。
另外，各模块15m具有分级部15s和缓冲部15t。对分级部15s输入栅极时钟信号GCK1～GCK4，分级部15s从栅极时钟信号GCK1～GCK4生成选择信号。对缓冲部15t输入栅极时钟信号GCK5～GCK8，缓冲部15t从分级部15s的选择信号和栅极时钟信号GCK5～GCK8生成栅极信号GLp+1～GLp+8。
图13（b）示出液晶显示装置100的栅极时钟信号GCK1～GCK8和栅极信号GLp+1～GLp+8的电压波形。
首先，关注栅极信号GLp+1～GLp+8。栅极信号GLp+2的相位相对于栅极信号GLp+1延迟1水平扫描期间，栅极信号GLp+3的相位相对于栅极信号GLp+2延迟1水平扫描期间。这样，栅极信号GLp+1～GLp+8的相位分别偏离1水平扫描期间。
在此，关注第p＋2行的像素（即，栅极配线Gp+2、栅极信号GLp+2、像素电极11p+2和TFT12p+2）和第p＋3行的像素（即，栅极配线Gp+3、栅极信号GLp+3、像素电极11p+3和TFT12p+3）。在水平扫描期间1中，栅极信号GLp+2和栅极信号GLp+3两者为低电平。在这种情况下，TFT12p+2、TFT12p+3均为非选择。
在水平扫描期间2，栅极信号GLp+2为高电平，栅极信号GLp+3保持低电平。栅极信号GLp+2为高电平，该电压比TFT12p+2的阈值电压高，因此TFT12p+2被选择，进行写入。TFT12p+2的漏极d与像素电极11p+2连接，TFT12p+2的栅极g与栅极配线Gp+2连接，TFT12p+2的源极s与栅极配线Gp+1连接。此时，栅极配线Gp+1为中电平。栅极信号GLp+1的中电平相当于基准电位，因此像素电极11p+2被设定为基准电位，对像素电极11p+2与信号电极21之间的液晶层30施加与水平扫描期间2的信号电极21的电位对应的规定的电压。
在水平扫描期间3中，栅极信号GLp+2为中电平，栅极信号GLp+3为高电平。栅极信号GLp+2为中电平，但是该电压比TFT12p+2的阈值电压低，因此TFT12p+2为非选择。栅极信号GLp+3为高电平，该电压比TFT12p+3的阈值电压高，因此TFT12p+3被选择，进行写入。如上所述，TFT12p+3的漏极d与像素电极11p+3连接，TFT12p+3的源极s与栅极配线Gp+2连接。栅极信号GLp+2的中电平相当于基准电位，因此像素电极11p+3被设定为基准电位，对像素电极11p+3与信号电极21之间的液晶层30施加与水平扫描期间3的信号电极21的电位对应的规定的电压。
在水平扫描期间4中，栅极信号GLp+2为低电平，栅极信号GLp+3为中电平。栅极信号GLp+2为低电平，因此TFT12p+2为非选择，像素电极11p+2与信号电极21之间的电压维持水平扫描期间2的信号电极21与像素电极11之间的电压。此外，TFT12p+4的漏极d与像素电极11p+4连接，TFT12p+4的源极s与作为中电平的栅极配线Gp+3连接。因此，像素电极11p+4被设定为基准电位，对像素电极11p+4与信号电极21之间的液晶层30施加与水平扫描期间4的信号电极21的电位对应的规定的电压。
然后关注栅极时钟信号GCK1～GCK8。栅极时钟信号GCK1～GCK4分别按每2水平扫描期间反转为低电平和高电平。栅极时钟信号GCK2的相位相对于栅极时钟信号GCK1延迟1水平扫描期间，栅极时钟信号GCK3的相位相对于栅极时钟信号GCK2延迟1水平扫描期间，栅极时钟信号GCK4的相位相对于栅极时钟信号GCK3延迟1水平扫描期间。这样，栅极时钟信号GCK1～GCK4的相位分别偏离1水平扫描期间。
栅极时钟信号GCK5～GCK8是3态的信号，栅极时钟信号GCK5～GCK8各自的电压变化为L（低电平）、M（中电平）、H（高电平）。栅极时钟信号GCK5～GCK8的电压按每4水平扫描期间周期性地变化。栅极时钟信号GCK5～GCK8各自的电压按规定的顺序反复为低电平、中电平和高电平。在此，大致2水平扫描期间低电平后为大致1水平扫描期间高电平，然后为大致1水平扫描期间中电平，再然后为大致2水平扫描期间低电平。
栅极时钟信号GCK6的相位相对于栅极时钟信号GCK5延迟1水平扫描期间，栅极时钟信号GCK7的相位相对于栅极时钟信号GCK6延迟1水平扫描期间，栅极时钟信号GCK8的相位相对于栅极时钟信号GCK7延迟1水平扫描期间。这样，栅极时钟信号GCK5～GCK8的相位也分别偏离1水平扫描期间。如参照图9所述的那样，在被选择信号选择时，栅极时钟信号GCK5～GCK8作为栅极信号GL输出。
在此，关注模块15mp+2和模块15mp+3。模块15mp+2的分级部15s根据栅极时钟信号GCK2生成选择信号。缓冲部15t根据选择信号和栅极时钟信号GCK6生成栅极信号GLp+2。当被选择信号选择时，缓冲部15t将栅极时钟信号GCK6作为栅极信号GLp+2输出。
模块15mp+3的分级部15s根据栅极时钟信号GCK3生成选择信号。缓冲部15t根据选择信号和栅极时钟信号GCK7生成栅极信号GLp+3。当被选择信号选择时，缓冲部15t将栅极时钟信号GCK7作为栅极信号GLp+3输出。
在本实施方式的液晶显示装置100中，在栅极时钟信号GCK1和栅极时钟信号GCK5的上升中，与上述实施方式1的液晶显示装置相比，能使栅极时钟信号GCK5的电压振幅变大，因此能进一步增大自举的上升效果，能进一步缩短栅极信号的上升时间。
此外，在上述说明中，开关元件12的源极s与相邻的栅极配线G电连接，为了在开关元件12导通时将像素电极11的电位设定为基准电位而将该栅极配线G的电位设定为基准电位，但是本发明不限于此。也可以是开关元件12的源极s与距离2行以上的栅极配线G电连接，为了在开关元件12导通时将像素电极11的电位设定为基准电位，将该栅极配线G的电位设定为基准电位。
此外，为了避免冗长而省略重复的说明，但是栅极驱动器15也可以如参照图6～图8所述的那样，具有设于不同的区域104a、104b的栅极驱动器15a、15b。
另外，在上述说明中，根据8个栅极时钟信号GC1～GCK8中的至少2个来生成栅极信号，但是本发明不限于此。栅极时钟信号的种类也可以不是8种。
工业实用性
根据本发明，能提供适于边框区域狭窄化的液晶显示装置。特别是，这种液晶显示装置适用于例如电子书、便携电话和智能电话等中小型设备。
附图标记说明
10  基板
11  像素电极
12  开关元件
15  栅极驱动器
20  基板
21  信号电极
24  外部连接端子部

Claims (17)

1.一种液晶显示装置，具备：
第1基板，其具有：多个像素电极，其按多个行和多个列的矩阵状排列；多个栅极配线，其分别在行方向上延伸；以及多个开关元件，其分别具有栅极、源极和漏极，上述多个开关元件各自的上述漏极与对应的像素电极电连接，上述多个开关元件各自的上述栅极与对应的栅极配线电连接，上述多个开关元件中的在行方向上排列的开关元件的上述源极相互电连接；
第2基板，其具有相互电独立的多个信号电极；以及
液晶层，其位于上述第1基板和上述第2基板之间，
上述第1基板还具有生成提供给上述栅极配线的栅极信号的栅极驱动器，
上述第2基板还具有外部连接端子部，
通过上述外部连接端子部输入的信号被提供给上述栅极驱动器。
2.根据权利要求1所述的液晶显示装置，
上述栅极驱动器生成按低电平、中电平和高电平变化的栅极信号，
上述多个开关元件各自的上述源极与不同于上述对应的栅极配线的栅极配线电连接。
3.根据权利要求2所述的液晶显示装置，
上述多个开关元件各自的上述源极与相邻于上述对应的栅极配线的栅极配线电连接。
4.根据权利要求1至3中的任一项所述的液晶显示装置，
上述第2基板还具有对上述信号电极提供视频信号的源极驱动器。
5.根据权利要求1至4中的任一项所述的液晶显示装置，
上述第1基板具有显示区域和位于上述显示区域的周围的边框区域，
上述栅极驱动器具有第1栅极驱动器和第2栅极驱动器，上述第1栅极驱动器和第2栅极驱动器分别设于上述边框区域中的隔着上述显示区域在行方向上相对的第1区域和第2区域。
6.根据权利要求1至5中的任一项所述的液晶显示装置，
上述栅极驱动器具有分别生成提供给上述多个栅极配线的栅极信号的多个栅极驱动器模块。
7.根据权利要求6所述的液晶显示装置，
上述多个栅极驱动器模块分别具有：
分级部，其与相邻的栅极驱动器模块相互进行信号的输入输出；以及
缓冲部。
8.根据权利要求7所述的液晶显示装置，
上述分级部包括自举电容器，
上述分级部通过与上述自举电容器连接的配线将信号输出到上述缓冲部。
9.根据权利要求1至8中的任一项所述的液晶显示装置，
上述栅极驱动器根据多个栅极时钟信号生成栅极信号，
上述栅极驱动器在规定的期间将一部分栅极时钟信号作为栅极信号输出。
10.根据权利要求9所述的液晶显示装置，
上述多个栅极时钟信号包括：
第1栅极时钟信号，其按每2水平扫描期间反转；
第2栅极时钟信号，其相位相对于上述第1栅极时钟信号移位1水平扫描期间；
第3栅极时钟信号，其相位相对于上述第2栅极时钟信号移位1水平扫描期间；
第4栅极时钟信号，其相位相对于上述第3栅极时钟信号移位1水平扫描期间；
第5栅极时钟信号，其按规定的顺序在4水平扫描期间按低电平、中电平和高电平周期性地变化；
第6栅极时钟信号，其相位相对于上述第5栅极时钟信号移位1水平扫描期间；
第7栅极时钟信号，其相位相对于上述第6栅极时钟信号移位1水平扫描期间；以及
第8栅极时钟信号，其相位相对于上述第7栅极时钟信号移位1水平扫描期间。
11.根据权利要求10所述的液晶显示装置，
上述第1栅极时钟信号与上述第5栅极时钟信号同步地上升。
12.根据权利要求10或者11所述的液晶显示装置，
在上述第5栅极时钟信号从中电平上升到高电平之前，上述第6栅极时钟信号从低电平上升到中电平。
13.根据权利要求10至12中的任一项所述的液晶显示装置，
在上述第5栅极时钟信号从高电平下降到低电平之后，上述第6栅极时钟信号从中电平上升到高电平。
14.根据权利要求10至13中的任一项所述的液晶显示装置，
上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号各自的高电平和中电平的电位差大于上述信号电极的最大电位差与上述开关元件的阈值电压之和。
15.根据权利要求10至14中的任一项所述的液晶显示装置，
上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号各自的中电平和低电平的电位差大于上述信号电极的最大电位差与上述开关元件的阈值电压之差。
16.根据权利要求10至15中的任一项所述的液晶显示装置，
上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号分别按低电平、中电平和高电平的顺序发生变化。
17.根据权利要求10至15中的任一项所述的液晶显示装置，
上述第5栅极时钟信号、上述第6栅极时钟信号、上述第7栅极时钟信号和上述第8栅极时钟信号分别按低电平、高电平和中电平的顺序发生变化。
CN201180059084.0A 2010-12-10 2011-12-01 液晶显示装置 Expired - Fee Related CN103261951B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-276060 2010-12-10
JP2010276060 2010-12-10
PCT/JP2011/077808 WO2012077570A1 (ja) 2010-12-10 2011-12-01 液晶表示装置

Publications (2)

Publication Number Publication Date
CN103261951A true CN103261951A (zh) 2013-08-21
CN103261951B CN103261951B (zh) 2014-09-03

Family

ID=46207060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180059084.0A Expired - Fee Related CN103261951B (zh) 2010-12-10 2011-12-01 液晶显示装置

Country Status (5)

Country Link
US (1) US8665408B2 (zh)
JP (1) JP5284543B2 (zh)
KR (1) KR101346901B1 (zh)
CN (1) CN103261951B (zh)
WO (1) WO2012077570A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108320692A (zh) * 2018-02-14 2018-07-24 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015064741A1 (ja) * 2013-11-01 2015-05-07 シャープ株式会社 表示装置および制御デバイス
TWI763235B (zh) * 2021-01-06 2022-05-01 友達光電股份有限公司 顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6368818A (ja) * 1986-09-11 1988-03-28 Fujitsu Ltd アクテイブマトリクス型表示装置及びその駆動方法
JP2001051254A (ja) * 1999-06-02 2001-02-23 Sharp Corp 液晶表示装置
JP2002333639A (ja) * 2001-03-08 2002-11-22 Sharp Corp 液晶表示装置
CN1530715A (zh) * 2003-03-17 2004-09-22 日本电气株式会社 液晶显示器及其制造方法
US7295196B2 (en) * 1999-04-16 2007-11-13 Samsung Electronics Co., Ltd. Liquid crystal display panel with signal transmission patterns

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004989B1 (en) 1986-09-11 1990-07-16 Fujitsu Ltd Active matrix type display and driving method
JPH05341263A (ja) * 1992-06-05 1993-12-24 Toshiba Corp 液晶表示装置
KR100599516B1 (ko) * 1999-07-07 2006-07-13 삼성전자주식회사 액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6368818A (ja) * 1986-09-11 1988-03-28 Fujitsu Ltd アクテイブマトリクス型表示装置及びその駆動方法
US7295196B2 (en) * 1999-04-16 2007-11-13 Samsung Electronics Co., Ltd. Liquid crystal display panel with signal transmission patterns
JP2001051254A (ja) * 1999-06-02 2001-02-23 Sharp Corp 液晶表示装置
JP2002333639A (ja) * 2001-03-08 2002-11-22 Sharp Corp 液晶表示装置
CN1530715A (zh) * 2003-03-17 2004-09-22 日本电气株式会社 液晶显示器及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108320692A (zh) * 2018-02-14 2018-07-24 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
US10930198B2 (en) 2018-02-14 2021-02-23 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit and display panel
CN108320692B (zh) * 2018-02-14 2022-01-07 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板

Also Published As

Publication number Publication date
KR20130083462A (ko) 2013-07-22
KR101346901B1 (ko) 2014-01-02
JP5284543B2 (ja) 2013-09-11
JPWO2012077570A1 (ja) 2014-05-19
US8665408B2 (en) 2014-03-04
US20130258225A1 (en) 2013-10-03
WO2012077570A1 (ja) 2012-06-14
CN103261951B (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN102810303B (zh) 显示装置
TWI426482B (zh) 顯示裝置及控制該裝置之閘脈衝調變之方法
TW522352B (en) Liquid crystal display device
US8643584B2 (en) Gate drive circuit and display apparatus having the same
US9343028B2 (en) Method of driving a gate line, gate drive circuit and display apparatus having the gate drive circuit
KR101769400B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
US20100156869A1 (en) Gate driving device and liquid crystal display having the same
US20130069930A1 (en) Shift register, scanning signal line drive circuit, and display device
CN101779227A (zh) 显示面板和显示装置
US9524665B2 (en) Display panel and gate driver
KR20140082413A (ko) 표시 장치
CN101197566A (zh) 栅极导通电压发生器、栅极截止电压发生器和液晶显示器
KR102489512B1 (ko) 공통전압 보상회로를 구비한 액정 표시장치
CN103065592A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件
CN110120200A (zh) 显示装置
US20100315400A1 (en) Liquid crystal display device
CN113284413A (zh) 显示设备
CN103261951B (zh) 液晶显示装置
KR102542141B1 (ko) 표시패널과 이를 이용한 표시장치
KR20080035146A (ko) 액정 표시 장치
US20170098420A1 (en) Scan driver and driving method thereof
US10515596B2 (en) Display apparatus
Cho et al. Amorphous‐silicon gate‐driver circuits of shared‐node dual pull‐down structure with overlapped output signals
CN101251988B (zh) 显示装置
KR20080025502A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140903

Termination date: 20211201

CF01 Termination of patent right due to non-payment of annual fee