Nothing Special   »   [go: up one dir, main page]

KR20080035146A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20080035146A
KR20080035146A KR1020060101418A KR20060101418A KR20080035146A KR 20080035146 A KR20080035146 A KR 20080035146A KR 1020060101418 A KR1020060101418 A KR 1020060101418A KR 20060101418 A KR20060101418 A KR 20060101418A KR 20080035146 A KR20080035146 A KR 20080035146A
Authority
KR
South Korea
Prior art keywords
signal
gate
stage
discharge
unit
Prior art date
Application number
KR1020060101418A
Other languages
English (en)
Inventor
이봉준
이종환
한상윤
노상용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060101418A priority Critical patent/KR20080035146A/ko
Publication of KR20080035146A publication Critical patent/KR20080035146A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

생산성을 향상시킬 수 있는 액정 표시 장치가 제공된다. 액정 표시 장치는 게이트 출력 신호 및 캐리 신호를 순차적으로 제공하는 복수의 스테이지를 포함하는 게이트 구동부로서, 각 스테이지는, 스캔 개시 신호 또는 전단 스테이지의 캐리 신호에 따라 전하가 충전되는 충전부와, 충전부가 충전된 경우, 제1 클럭 신호 또는 제2 클럭 신호에 응답하여 게이트 신호를 제공하는 풀업부와, 다음 스테이지의 게이트 출력 신호 또는 방전 신호에 응답하여 게이트 신호를 게이트 오프 전압으로 다운시키는 풀다운부와, 충전부에 충전된 전하를 방전하는 방전부로서, 다음 스테이지의 게이트 신호에 응답하여 충전부를 제1 방전하는 제1 트랜지스터와 방전 신호에 응답하여 충전부를 제2 방전하는 제2 트랜지스터를 포함하는 방전부 및 게이트 신호를 홀드하는 홀딩부를 포함하는 게이트 구동부 및 각 스테이지와 일대일로 대응되어 게이트 출력 신호가 인가되는 다수의 게이트 라인 및 영상 데이터 전압이 인가되는 다수의 데이터 라인을 포함하여 영상을 표시하는 액정 패널을 포함한다.
Figure P1020060101418
액정 표시 장치, 게이트 구동부, 더미 스테이지

Description

액정 표시 장치{Liquid crystal display}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 한 화소의 등가 회로도이다.
도 3은 도 1의 게이트 구동부를 설명하기 위한 블록도이다.
도 4는 도 1의 방전 신호를 설명하기 위한 신호도이다.
도 5는 도 3의 제j 스테이지를 설명하기 위한 회로도이다.
도 6은 도 3의 제1 스테이지를 설명하기 위한 회로도이다.
도 7은 도 3의 제n 스테이지를 설명하기 위한 회로도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 액정 표시 장치 100: 제1 기판
200: 제2 기판 300: 액정 패널
500: 게이트 구동부 600: 데이터 구동부
710: 버퍼부 720: 충전부
730: 풀업부 740: 풀다운부
750: 방전부 760: 홀딩부
770: 캐리 신호 발생부
본 발명은 액정 표시 장치에 관한 것으로, 좀더 구체적으로는 생산성을 향상시킬 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 게이트 구동 IC를 TCP(tape carrier package) 또는 COG(chip on the glass) 등의 방법으로 실장하였으나, 제조 원가 또는 제품의 크기, 설계적인 측면에서 다른 방법이 모색되고 있다. 즉, 게이트 구동 IC를 채택하지 않고, 비정질-실리콘 박막 트랜지스터(Thin Film Transistor, 이하 'TFT'라 함)를 이용하여 게이트 온/오프 신호를 발생시키는 게이트 구동부를 유리 기판에 실장하고 있다.
이러한 게이트 구동부는 다수의 스테이지를 포함하는데, 액정 표시 장치가 n개의 게이트 라인을 포함하는 경우, n개의 게이트 라인과 일대일로 대응되는 n개의 스테이지와 1개의 더미(dummy) 스테이지를 포함한다. 더미 스테이지는, 제n 스테이지의 게이트 신호가 풀다운된 후 제1 스테이지의 게이트 신호가 하이 레벨이 될 때까지의 구간, 즉 프레임 블랭크(flame blank)구간에 제1 내지 제n 스테이지의 게이트 출력을 게이트 오프 전압으로 유지하는 역할을 한다. 따라서, 더미 스테이지가 제1 내지 제n 스테이지를 제어하기 위해, 더미 스테이지에서 각 스테이지로 신호를 제공하는 신호 라인이 필요하고, 또한, 더미 스테이지의 동작을 제어하기 위해 스캔 개시 신호를 더미 스테이지에 제공하는 신호 라인이 필요하다.
이러한 게이트 구동부의 경우, 제1 내지 제n 스테이지를 따라 길게 연장되는 다수의 신호 라인이 필요하게 되고, 다수의 신호 라인간에 기생 커패시터가 발생하여 오동작이 발생하게 되고, 단락이 일어나거나, 정전기가 발생하여 액정 표시 장치의 불량률이 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는 생산성을 향상시킬 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 액정 표시 장치는, 게이트 출력 신호 및 캐리 신호를 순차적으로 제공하는 복수의 스테이지를 포함하는 게이트 구동부로서, 상기 각 스테이지는, 스캔 개시 신호 또는 전단 스테이지의 캐리 신호에 따라 전하가 충전되는 충전부와, 상기 충전부가 충전된 경우, 제1 클럭 신호 또는 제2 클럭 신호에 응답하여 상기 게이트 신호를 제공하는 풀업부와, 다음 스테이지의 게이트 출력 신호 또는 방전 신호에 응답하여 상기 게이트 신호를 게이트 오프 전압으로 다운시키는 풀다운부와, 상기 충전부에 충전된 전하를 방전하는 방전부로서, 상기 다음 스테이지의 게이트 신호에 응답하여 상기 충전부를 제1 방전하는 제1 트랜지스터와 상기 방전 신호에 응답하여 상기 충전부를 제 2 방전하는 제2 트랜지스터를 포함하는 방전부 및 상기 게이트 신호를 홀드하는 홀딩부를 포함하는 게이트 구동부 및 상기 각 스테이지와 일대일로 대응되어 상기 게이트 출력 신호가 인가되는 다수의 게이트 라인 및 영상 데이터 전압이 인가되는 다수의 데이터 라인을 포함하여 영상을 표시하는 액정 패널을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따른 액정 표시 장치는, 영상이 표시되는 표시부와, 표시되지 않는 비표시부로 구분되는 액정 패널 및 상기 비표시부에 형성된 게이트 구동부로서, 제1 방향으로 배열되어 순차적으로 게이트 신호 및 캐리 신호를 출력하는 제1 내지 제 n 스테이지와, 제1 내지 제4 입력 패드로부터 상기 제1 내지 제n 스테이지를 따라 상기 제1 방향으로 연장되고 상기 각 스테이지와 전기적으로 연결된 제1 내지 제4 신호 라인과, 제5 입력 패드를 통해 입력된 스캔 개시 신호를 상기 제1 스테이지에 제공하는 스캔 개시 신호 라인과, 이웃하는 상기 각 스테이지들을 전기적으로 연결하는 연결 신호 라인으로서, 상기 제2 내지 제n 스테이지 각각에 전단 스테이지의 캐리 신호를 제공하는 제1 연결 신호 라인과, 상기 제1 내지 제n-1 스테이지 각각에 다음 스테이지의 게이트 신호를 제공하는 제2 연결 신호 라인을 포함하는 연결 신호 라인을 구비하는 게이트 구동부를 포함한다.
기타 본 발명의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구 현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치를 설명한다. 도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이고, 도 2는 도 1의 한 화소의 등가 회로도이고, 도 3은 도 1의 게이트 구동부를 설명하기 위한 블록도이고, 도 4는 도 1의 방전 신호를 설명하기 위한 신호도이고, 도 5는 도 3의 제j 스테이지를 설명하기 위한 회로도이고, 도 6은 도 3의 제1 스테이지를 설명하기 위한 회로도이고, 도 7은 도 3의 제n 스테이지를 설명하기 위한 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 액정 패널(300), 게이트 구동부(500), 데이터 구동부(600)를 포함한다.
액정 패널(300)은 영상이 표시되는 표시부(DA)와 영상이 표시되지 않는 비표시부(PA)로 구분된다.
표시부(DA)는 다수의 게이트 라인(G1~Gn), 다수의 데이터 라인(D1~Dm), 스위칭 소자(미도시) 및 화소 전극(미도시)이 형성된 제1 기판(미도시)과, 컬러 필터(미도시)와 공통 전극(미도시)이 형성된 제2 기판(미도시), 제1 기판(미도시)과 제2 기판(미도시) 사이에 개재된 액정층(미도시)을 포함하여 영상을 표시한다. 게이트 라인(G1~Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 데이터 라 인(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
도 2를 참조하여 도 1의 한 화소에 대해 설명하면, 제1 기판(100)의 화소 전극(PE)과 대향하도록 제2 기판(200)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 예를 들어, i번째(i=1~n) 게이트 라인(Gi)과 j번째(j=1~m) 데이터 라인(Dj)에 연결된 화소(PX)는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor, Clc) 및 유지 커패시터(storage capacitor, Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략될 수 있다. 스위칭 소자(Q)는 a-Si(amourphous - silicon)으로 이루어진 TFT이다.
비표시부(PA)는 제1 기판(도 2의 100 참조)이 제2 기판(도 2의 200 참조)보다 더 넓게 형성되어 영상이 표시되지 않는 부분을 의미한다.
데이터 구동부(600)는, 예컨데 타이밍 컨트롤러(미도시)로부터 영상 신호(DAT), 데이터 제어 신호(CONT)를 제공받아, 영상 신호(DAT)에 대응하는 영상 데이터 전압을 각 데이터 라인(D1~Dm)에 제공한다. 여기서 데이터 제어 신호(CONT)는 데이터 구동부(600)의 동작을 제어하는 신호로써, 데이터 구동부(600)의 동작을 개시하는 수평 개시 신호, 두 개의 데이터 전압의 출력을 지시하는 로드 신호 등을 포함한다.
도 1 및 도 3을 참조하여 게이트 구동부(500)에 대하여 설명한다. 여기서 게이트 구동부(500)가 제1 내지 제n 스테이지를 포함하는 경우를 예로 든다.
게이트 구동부(500)는 액정 패널(300)의 비표시부(PA)에 형성되어, 제1 내지 제5 입력 패드(PAD)를 통해 외부로부터 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB), 게이트 오프 전압(Voff), 방전 신호(DCH), 스캔 개시 신호(STV)를 제공받는다. 예컨데, 스캔 개시 신호(STV)는 타이밍 컨트롤러(미도시)로부터 제공될 수 있고, 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB), 게이트 오프 전압(Voff), 방전 신호(DCH)는 타이밍 컨트롤러(미도시)로부터 제공된 스캔 개시 신호(STV), 게이트 신호의 주기를 결정하는 게이트 클럭 신호(CPV), 게이트 온 인에이블 신호를 이용하여 생성된 신호 일 수 있다.
또한, 게이트 구동부(500)는 제1 내지 제n 스테이지(ST1~STn)와, 제1 내지 제4 신호 라인(L1~L4), 스캔 개시 신호 라인(SL) 및 연결 신호 라인(CL)을 포함한다.
제1 내지 제4 신호 라인(L1~L4)은 제1 내지 제4 입력 패드(PAD_1~PAD_4)로부터 제1 내지 제n 스테이지(ST1~STn)를 따라 상기 일 방향으로 연장되고 각 스테이지(ST1~STn)와 전기적으로 연결되어, 각 스테이지(ST1~STn)에 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB), 게이트 오프 전압(Voff), 방전 신호(DCH)를 제공한다. 즉, 제1 신호 라인(L1)에는 제1 입력 패드(PAD_1)에 입력된 제1 클럭 신호(CKV)가 인가된다. 제2 신호 라인(L2)에는 제2 입력 패드(PAD_2)에 입력된 제2 클럭 신호(CKVB)가 인가된다. 제3 신호 라인(L3)에는 제3 입력 패드(PAD_3)에 입력된 게이트 오프 전압(Voff)이 인가된다. 제4 신호 라인(L4)에는 제4 입력 패드(PAD_4)로 입력된 방전 신호(DCH)가 인가된다.
스캔 개시 신호 라인(SL)은 제5 입력 패드(PAD_5)에 입력된 스캔 개시 신 호(STV)를 제1 스테이지(ST1)에 제공한다.
연결 신호 라인(CL)은, 이웃하는 상기 각 스테이지들(ST1~STn)을 전기적으로 연결하는 신호 라인으로서, 제1 연결 신호 라인(CLa)과 제2 연결 신호 라인(CLb)을 포함한다. 제1 연결 신호 라인(CLa)은 상기 제2 내지 제n 스테이지 각각에 전단 스테이지의 캐리 신호(Cout(1)~Cout(n-1))를 제공한다. 제2 연결 신호 라인(CLb)은 제1 내지 제n-1 스테이지 각각에 다음 스테이지의 게이트 신호(Gout(2)~Gout(n))를 제공한다.
좀더 구체적으로 설명하면, 먼저 다수의 스테이지(ST1~STn)는, 예컨데 n개의 스테이지(ST1~STn)가 일 방향으로 배열되어 있으며, 각 스테이지(ST1~STn)가 n개의 게이트 라인(도 1의 G1~Gn 참조)과 일대일로 대응되어 연결되어 순차적으로 게이트 신호(Gout(1)~Gout(n)) 및 캐리 신호(Cout(1)~Cout(n))를 출력한다.
각 스테이지(ST1~STn)는 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 셋 단자(S), 리셋 단자(R), 전원 전압 단자(GV), 프레임 리셋 단자(FR), 게이트 출력 단자(OUT1) 및 캐리 출력 단자(OUT2)를 가지고 있다.
제j 스테이지(STj)를 예로 들어 각 스테이지(ST1~STn)에 대해 자세히 설명하면, 셋 단자(S)에는 전단 스테이지(STj -1)의 캐리 신호(Cout(j-1))가 제1 연결 신호 라인(CLa)을 통해 제공된다. 리셋 단자(R)에는 다음 스테이지(STj +1)의 게이트 신 호(Gout(j+1))가 제2 연결 신호 라인(CLb)을 통해 제공된다. 제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)에는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)가 각각 제1 신호 라인(L1) 및 제2 신호 라인(L2)을 통해 제공된다. 전원 전압 단자(GV)에는 게이트 오프 전압(Voff)이 제3 신호 라인(L3)을 통해 제공된다. 프레임 리셋 단자(FR)에는 방전 신호(DCH)가 제4 신호 라인(L4)을 통해 제공된다. 게이트 출력 단자(OUT1)는 게이트 신호(Gout(j))를 출력하고, 캐리 출력 단자(OUT2)는 캐리 신호(Cout(j))를 출력한다.
단, 제1 스테이지(ST1)에는 전단 캐리 신호 대신 스캔 개시 신호(STV)가 스캔 개시 신호 라인(SL)을 통해 입력되며, 제n 스테이지(STn)에는 다음 게이트 신호 대신 방전 신호(DCH)가 제4 신호 라인(L4)을 통해 입력된다.
여기서 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)의 듀티비가 50%이고, 그 위상차는 180°일 수 있다.
방전 신호(DCH)는 제n 스테이지(STn)의 게이트 신호(Gout(n))가 풀 다운된 후 프레임 블랭크 구간에 제공되는 신호일 수 있다. 도 3 및 도 4를 참조하여 방전 신호에 대하여 좀더 자세히 설명한다.
먼저, 스캔 개시 신호(STV)가 제1 스테이지(ST1)에 제공되면, 제1 스테이지(ST1)의 게이트 신호(Gout(1))가 하이 레벨이 되고, 순차적으로 제2 내지 제n 스테 이지(ST2~STn)는 하이 레벨의 게이트 신호(Gout(2)~Gout(n))를 출력한다.
제n 스테이지(STn)가 n 번째 데이터 라인(도 1의 Gn)에 하이 레벨의 게이트 신호(Gout(n))를 제공한 후, 게이트 신호(Gout(n))가 게이트 오프 전압(Voff)으로 풀다운된다. 이때부터 프레임 블랭크 구간(Flame Blank) 내에, 제4 신호 라인(L4)을 통해 하이 레벨의 방전 신호(DCH)가 제공된다.
이러한 방전 신호(DCH)가 제4 신호 라인(L4)을 통해 각 스테이지(ST1~STn)에 제공되므로, 프레임 블랭크 구간(Flame Blank)에 각 스테이지(ST1~STn)의 게이트 신호(Gout)를 풀다운 시키는 별도의 더미 스테이지가 불필요하며, 또한, 더미 스테이지와 각 스테이지(ST1~STn)를 연결하는 신호 라인이 불필요하게 된다.
즉, 이러한 게이트 구동부(500)는 n개의 게이트 라인(G1~Gn)과 일대일로 대응하는 n개의 스테이지(ST1~STn)만을 필요로 한다. 또한, 제1 내지 제4 신호 라인(L1~L4)만이 스테이지(ST1~STn)와 인접하여 길게 연장되어 형성되므로, 신호 라인들간에 발생되는 기생 커패시터가 줄어들 수 있고, 정전기 불량의 발생이 줄어들 수 있다. 따라서 액정 표시 장치(10)의 불량율을 줄이고, 생산성을 향상시킬 수 있다.
이하 도 5 내지 도 7을 참조하여, 신호 라인들(L1~L4, SL, CL) 및 신호 라인들(L1~L4, SL, CL)과 연결된 각 스테이지(ST1~STn)의 구조 및 동작에 대하여 상세히 설명한다.
먼저 도 5를 참조하여 도 3의 j번째 스테이지(STj)에 대하여 상세히 설명한다.
도 5를 참조하면, j번째 스테이지(STj)는 버퍼부(710), 충전부(720), 풀업부(730), 캐리 신호 발생부(770), 풀다운부(740), 방전부(750) 및 홀딩부(760)를 포함한다.
버퍼부(710)는 트랜지스터(T4)의 드레인과 게이트가 공통되어 제1 연결 신호 라인(CLa)을 통해 입력된 전단 스테이지(STn -1)의 캐리 신호(Cout(j-1))를, 소스에 연결된 충전부(720), 캐리 신호 발생부(770), 방전부(750) 및 홀딩부(760)에 제공한다.
충전부(720)는 일단이 트랜지스터(T4)의 소스와 방전부(750)에 연결되고, 타단이 구동부(30)의 게이트 출력 단자(OUT1)에 연결된 캐패시터(C1)로 이루어진다. 충전부(720)는 제1 연결 신호 라인(CLa)을 통해 입력된 전단 스테이지(STn -1)의 캐리 신호(Cout(j-1))에 따라 전하가 충전된다.
풀업부(730)는 드레인이 제1 신호 라인(L1)에 연결되고, 게이트가 캐패시터(C1)의 일단에 연결되며, 소스가 캐패시터(C1)의 타단 및 게이트 출력 단자(OUT1)에 연결된 트랜지스터(T1)를 포함한다. 충전부(720)의 커패시터(C1)가 충전되면, 트랜지스터(T1)는 턴온되고, 제1 신호 라인(L1)을 통해 입력되는 제1 클럭 신호(CKV)를 게이트 출력 단자(OUT1)를 통해 게이트 신호(Gout(j))로 제공한다. 즉, 제1 클럭 신호(CKV)가 하이 레벨인 경우, 게이트 온 전압을 출력한다.
캐리 신호 발생부(770)는 드레인이 제1 신호 라인(L1)에 연결되고, 소스가 게이트 출력 단자(OUT1)에 연결되고, 게이트가 버퍼부(710)와 연결되어 있는 트랜지스터(T15)와 게이트와 소스에 연결된 커패시터(C2)를 포함한다. 커패시터(C2)는 충전부(720)와 동일하게 충전되고, 트랜지스터는 커패시터(C2)가 충전되면, 제1 클럭 신호(CKV)를 캐리 출력 단자(OUT2)를 통해 캐리 신호(Cout(j))로 출력한다.
풀다운부(740)는 드레인이 트랜지스터(T1)의 소스 및 캐패시터(C1)의 타단에 연결되고, 소스가 제3 신호 라인(L3)에 연결되고, 게이트가 제2 연결 신호 라인(CLb)에 연결된 트랜지스터(T2)를 포함한다. 풀다운부(740)는 제2 연결 신호 라인(CLb)을 통해 입력된 다음 스테이지(STj +1)의 게이트 신호(Gout(j+1))에 턴온되어 게이트 신호(Gout(j))를 게이트 오프 전압(Voff)으로 풀다운시킨다.
방전부(750)는, 게이트가 제2 연결 신호 라인(CLb)에 연결되고 드레인이 캐패시터(C1)의 일단에 연결되고 소스가 제3 신호 라인(L3)에 연결되어, 다음 스테이지(STj +1)의 게이트 신호(Gout(j+1))에 응답하여 충전부(720)를 방전시키는 트랜지시터(T9)와, 게이트가 제4 신호 라인(L4)에 연결되고 드레인이 캐패시터(C1)의 일단에 연결되고 소스가 제3 신호 라인(L3)에 연결되어, 방전 신호(DCH)에 응답하여 충전부(720)를 방전시키는 트랜지시터(T6)를 포함한다. 즉, 방전부(750)는 다음 스테이지(STj +1)의 게이트 신호(Gout(j+1)) 또는 방전 신호(DCH)에 응답하여 캐패시 터(C1)에 충전된 전하를 소스를 통해 게이트 오프 전압(Voff)으로 방전한다.
홀딩부(760)는 제1 내지 제3 신호 라인(L1~L3) 및 제1 연결 신호 라인(CLa)에 연결되어, 게이트 신호(Gout(j))가 하이 레벨일 때 트랜지스터(T3)가 오프 상태를 유지하여 홀드 동작을 수행하고, 게이트 신호(Gout(j))가 하이 레벨에서 로우 레벨로 변환된 후에는 트랜지스터(T3, T5)가 턴온되어 홀드 동작을 수행한다.
좀더 구체적으로 설명하면, 트랜지스터(T3)는 드레인이 게이트 출력 단자(OUT1)에 연결되고, 소스가 게이트 오프 전압(Voff)에 연결된다. 트랜지스터(T7, T8)는 게이트 출력 단자(OUT1)를 통해 출력되는 게이트 신호(Gout(j))가 하이 레벨일 때 턴온되어 트랜지스터(T3)의 게이트를 게이트 오프 전압(Voff)으로 풀다운시켜 턴 오프시키고, 따라서 게이트 신호(Gout(j))의 하이 레벨을 홀딩한다.
트랜지스터(T11)는 드레인이 제1 연결 신호 라인(CLa)에 연결되고, 게이트가 제2 신호 라인(L2)에 연결되며, 소스가 캐패시터(C1)의 일단에 연결된다. 트랜지스터(T10)는 드레인이 트랜지스터(T11)의 소스 및 캐패시터(C1)의 일단에 연결되고, 게이트가 제1 신호 라인(L1)에 연결되며, 소스가 게이트 출력 단자(OUT1)에 연결된다. 트랜지스터(T5)는 드레인이 게이트 출력 단자(OUT1)에 연결되고, 게이트가 트랜지스터(T11)의 게이트와 공통하여 제2 신호 라인(L2)에 연결되며, 소스가 제3 신호 라인(L3)에 연결된다.
제2 클럭 신호(CKVB)가 하이 레벨일 때 게이트 신호(Gout(j))는 로우 레벨이 고 트랜지스터(T5)는 턴온되어, 게이트 출력 단자(OUT1)를 게이트 오프 전압(Voff)으로 홀딩하는 동작을 수행한다.
도 6을 참조하여 제1 스테이지(ST1)를 설명한다. 도 5와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 해당 구성 요소에 대한 상세한 설명은 생략한다.
도 5를 참조하여 설명한 제j 스테이지(STj)와 다른 점은, 충전부(720)와 홀딩부(760)에 스캔 개시 신호 라인(SL)이 연결된다는 점이다. 즉, 스캔 개시 신호 라인(SL)은 제5 입력 패드(PAD_5)를 통해 입력된 스캔 개시 신호(STV)를 제1 스테이지(ST1)에만 제공한다.
제1 스테이지(ST1)의 방전부(750)는 제j 스테이지(STj)의 방전부(750)와 마찬가지로, 제3 신호 라인(L3), 제4 신호 라인(L4) 및 제2 연결 신호 라인(CLb)에 연결되어, 제2 스테이지(ST2)의 게이트 신호(Gout(2)) 또는 방전 신호(DCH)에 응답하여 충전부(720)를 방전한다.
도 7을 참조하여 제n 스테이지(STn)를 설명한다. 도 5와 동일한 기능을 하는 구성 요소에 대해서는 동일한 도면 부호를 사용하고, 설명의 편의상 해당 구성 요소에 대한 상세한 설명은 생략한다.
도 5를 참조하여 설명한 제j 스테이지(STj)와 다른 점은, 방전부(750)와 풀다운부(740)에 제4 신호 라인(L4)이 연결된다는 점이다. 즉, 방전 신호(DCH)에 응 답하여, 풀다운부(740)는 게이트 신호(Gout(n))를 풀다운 시키고, 방전부(750)는 충전부(720)를 방전시킨다.
즉, n개의 스테이지(ST1~STn) 및 제1 내지 제n 스테이지(ST1~STn)를 따라 연장된 제1 내지 제4 신호 라인(L1~L4)만으로 프레임 블랭크 구간에 각 스테이지(ST1~STn)의 게이트 신호(Gout)를 게이트 오프 전압으로 유지시킬 수 있다. 따라서, 제1 내지 제n 스테이지(ST1~STn)를 따라 길게 연장된 신호 라인은 4개만 필요하므로, 신호 라인들 간에 기생 커패시터가 줄어들게 되어 오동작이 줄어들고, 단락의 발생 및 정전기 발생이 줄어들게 되어 액정 표시 장치(도 1의 10 참조)의 불량율이 줄어든다. 다시 말해서 액정 표시 장치(도 1의 10 참조)의 생산성이 향상된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같은 본 발명에 실시예에 따른 액정 표시 장치에 의하면, 기생 커패시터에 의한 오동작이 줄어들고, 단락의 발생 및 정전기 발생이 줄어들게 되어 액정 표시 장치의 불량율을 줄이고, 생산성을 향상시킬 수 있다.

Claims (11)

  1. 게이트 출력 신호 및 캐리 신호를 순차적으로 제공하는 복수의 스테이지를 포함하는 게이트 구동부로서,
    상기 각 스테이지는,
    스캔 개시 신호 또는 전단 스테이지의 캐리 신호에 따라 전하가 충전되는 충전부와,
    상기 충전부가 충전된 경우, 제1 클럭 신호 또는 제2 클럭 신호에 응답하여 상기 게이트 신호를 제공하는 풀업부와,
    다음 스테이지의 게이트 출력 신호 또는 상기 방전 신호에 응답하여 상기 게이트 신호를 게이트 오프 전압으로 풀다운시키는 풀다운부와,
    상기 충전부에 충전된 전하를 방전하는 방전부로서, 상기 다음 스테이지의 게이트 신호에 응답하여 상기 충전부를 제1 방전하는 제1 트랜지스터와 방전 신호에 응답하여 상기 충전부를 제2 방전하는 제2 트랜지스터를 포함하는 방전부 및
    상기 게이트 신호를 홀드하는 홀딩부를 포함하는 게이트 구동부; 및
    상기 각 스테이지와 일대일로 대응되어 상기 게이트 출력 신호가 인가되는 다수의 게이트 라인 및 영상 데이터 전압이 인가되는 다수의 데이터 라인을 포함하여 영상을 표시하는 액정 패널을 포함하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 게이트 구동부는 제1 내지 제n 스테이지를 포함하고, 상기 다수의 게이트 라인은 n개인 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 방전 신호는 상기 제n 스테이지의 상기 게이트 신호가 상기 게이트 오프 전압으로 풀다운된 후에 각 스테이지에 제공되는 액정 표시 장치.
  4. 제 2항에 있어서,
    상기 제n 스테이지의 상기 풀다운부는 상기 방전 신호에 응답하여 상기 게이트 신호를 게이트 오프 전압으로 풀다운시키는 액정 표시 장치.
  5. 제 2항에 있어서,
    상기 스캔 개시 신호는 상기 다수의 스테이지들 중에서 상기 제1 스테이지에만 제공되는 액정 표시 장치.
  6. 영상이 표시되는 표시부와, 표시되지 않는 비표시부로 구분되는 액정 패널; 및
    상기 비표시부에 형성된 게이트 구동부로서,
    일 방향으로 배열되어 순차적으로 게이트 신호 및 캐리 신호를 출력하는 제1 내지 제n 스테이지와,
    제1 내지 제4 입력 패드로부터 상기 제1 내지 제n 스테이지를 따라 상기 일 방향으로 연장되고 상기 각 스테이지와 전기적으로 연결된 제1 내지 제4 신호 라인과,
    제5 입력 패드를 통해 입력된 스캔 개시 신호를 상기 제1 스테이지에 제공하는 스캔 개시 신호 라인과,
    이웃하는 상기 각 스테이지들을 전기적으로 연결하는 연결 신호 라인으로서, 상기 제2 내지 제n 스테이지 각각에 전단 스테이지의 캐리 신호를 제공하는 제1 연결 신호 라인과, 상기 제1 내지 제n-1 스테이지 각각에 다음 스테이지의 게이트 신호를 제공하는 제2 연결 신호 라인을 포함하는 연결 신호 라인을 구비하는 게이트 구동부를 포함하는 액정 표시 장치.
  7. 제 6항에 있어서,
    상기 액정 패널은 n개의 게이트 라인을 포함하고, 상기 각 게이트 라인은 상기 각 스테이지와 일대일로 대응되어 연결된 액정 표시 장치.
  8. 제 6항에 있어서,
    상기 제1 신호 라인은 상기 제1 입력 패드를 통해 입력된 제1 클럭 신호를 상기 각 스테이지에 제공하고, 상기 제2 신호 라인은 상기 제2 입력 패드를 통해 입력된 제2 클럭 신호를 상기 각 스테이지에 제공하고, 상기 제3 신호 라인은 상기 제3 입력 패드를 통해 입력된 게이트 오프 전압을 상기 각 스테이지에 제공하고, 상기 제4 신호 라인은 상기 제4 입력 패드를 통해 입력된 방전 신호를 상기 각 스테이지에 제공하는 액정 표시 장치.
  9. 제 8항에 있어서,
    상기 각 스테이지는,
    상기 스캔 개시 신호 라인 또는 제1 연결 신호 라인을 통해 입력된 상기 스캔 개시 신호 또는 전단 스테이지의 캐리 신호에 따라 전하가 충전되는 충전부와,
    상기 제1 신호 라인 또는 상기 제2 신호 라인에 연결되고, 상기 충전부가 충전된 경우, 상기 제1 클럭 신호 또는 상기 제2 클럭 신호에 응답하여 상기 게이트 신호를 제공하는 풀업부와,
    상기 제2 연결 신호 라인 또는 상기 제4 신호 라인에 연결되어, 다음 스테이지의 게이트 출력 신호 또는 상기 방전 신호에 응답하여 상기 게이트 신호를 상기 게이트 오프 전압으로 풀다운시키는 풀다운부와,
    상기 충전부에 충전된 전하를 방전하는 방전부로서, 상기 제2 연결 신호 라인에 연결되어 상기 다음 스테이지의 게이트 신호에 응답하여 상기 충전부를 제1 방전하는 제1 트랜지스터와, 상기 제4 신호 라인과 연결되어 상기 방전 신호에 응답하여 상기 충전부를 제2 방전하는 제2 트랜지스터를 포함하는 방전부 및
    상기 제1 내지 제3 신호 라인 및 상기 제1 연결 신호 라인에 연결되어 상기 게이트 신호를 홀드하는 홀딩부를 포함하는 액정 표시 장치.
  10. 제 9항에 있어서,
    상기 방전 신호는 상기 제n 스테이지의 상기 게이트 신호가 상기 게이트 오프 전압으로 풀다운된 후에 각 스테이지에 제공되는 액정 표시 장치.
  11. 제 9항에 있어서,
    상기 제n 스테이지의 상기 풀다운부는 상기 방전 신호에 응답하여 상기 게이트 신호를 상기 게이트 오프 전압으로 풀다운시키는 액정 표시 장치.
KR1020060101418A 2006-10-18 2006-10-18 액정 표시 장치 KR20080035146A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060101418A KR20080035146A (ko) 2006-10-18 2006-10-18 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101418A KR20080035146A (ko) 2006-10-18 2006-10-18 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20080035146A true KR20080035146A (ko) 2008-04-23

Family

ID=39574193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101418A KR20080035146A (ko) 2006-10-18 2006-10-18 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20080035146A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130113286A (ko) * 2012-04-05 2013-10-15 엘지디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 액정표시장치
KR101473795B1 (ko) * 2008-09-03 2014-12-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20160068081A (ko) * 2014-12-04 2016-06-15 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR20160069046A (ko) * 2014-12-05 2016-06-16 엘지디스플레이 주식회사 표시장치 구동방법
CN113470577A (zh) * 2021-06-30 2021-10-01 合肥维信诺科技有限公司 显示面板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473795B1 (ko) * 2008-09-03 2014-12-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20130113286A (ko) * 2012-04-05 2013-10-15 엘지디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 액정표시장치
KR20160068081A (ko) * 2014-12-04 2016-06-15 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR20160069046A (ko) * 2014-12-05 2016-06-16 엘지디스플레이 주식회사 표시장치 구동방법
CN113470577A (zh) * 2021-06-30 2021-10-01 合肥维信诺科技有限公司 显示面板及显示装置
CN113470577B (zh) * 2021-06-30 2022-11-22 合肥维信诺科技有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
US8289261B2 (en) Gate driving circuit and display device having the same
KR102536784B1 (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
KR101542509B1 (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
US8344991B2 (en) Display device and driving method thereof
KR101493276B1 (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
US10102793B2 (en) Built-in gate driver and display device using the same
US8643584B2 (en) Gate drive circuit and display apparatus having the same
CN107111981B (zh) 具有板内栅极电路的柔性显示装置
KR101617215B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR101605391B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
US20100085348A1 (en) Display device and method of driving the same
KR101329791B1 (ko) 액정 표시 장치
US20100238156A1 (en) Display device and method for driving display device
KR20080045498A (ko) 액정 표시 장치 및 그 구동 방법
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
JP5824014B2 (ja) 液晶表示装置
KR20080035146A (ko) 액정 표시 장치
KR20150030533A (ko) 디스플레이 장치와 이의 구동 방법
KR101504158B1 (ko) 액정 표시 장치
KR20080041894A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination