Nothing Special   »   [go: up one dir, main page]

CN101196661A - 液晶装置、有源矩阵基板和电子设备 - Google Patents

液晶装置、有源矩阵基板和电子设备 Download PDF

Info

Publication number
CN101196661A
CN101196661A CNA2007101928845A CN200710192884A CN101196661A CN 101196661 A CN101196661 A CN 101196661A CN A2007101928845 A CNA2007101928845 A CN A2007101928845A CN 200710192884 A CN200710192884 A CN 200710192884A CN 101196661 A CN101196661 A CN 101196661A
Authority
CN
China
Prior art keywords
voltage
liquid crystal
circuit
liquid
memory circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101928845A
Other languages
English (en)
Other versions
CN101196661B (zh
Inventor
渡边贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101196661A publication Critical patent/CN101196661A/zh
Application granted granted Critical
Publication of CN101196661B publication Critical patent/CN101196661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种液晶装置，通过简单的电路构成以及简单的控制，在抑制闪烁的同时，实现施加电压的高精度反相，防止图像保留，另外，在未向液晶施加电压时，在不产生直流偏置的情况下实现液晶的两极短路。积极采用横向电场方式的液晶(30)，减轻驱动负载，可以使液晶的两个电极的电压迅速发生变化。存储电路(10)作为电压供给源发挥功能，施加给液晶的电压的极性反相由施加电压反相电路(20)来实现。向施加电压反相电路(20)输入互为反相的互补时钟(CK、/CK)，在该互补时钟的电平发生反相的时刻，向液晶(30)供给电压的路径被高速切换。

Description

液晶装置、有源矩阵基板和电子设备
技术领域
本发明涉及液晶装置、有源矩阵基板和电子设备。
背景技术
反射型液晶装置例如被搭载于移动电话终端、笔记本型个人电脑、反射型投影仪等电子设备上。反射型液晶装置例如具备如下所述的构成，即在具备数据线、扫描线、晶体管等开关元件、电荷存储电容、以及铝等反射型的像素电极的玻璃或硅等的基板；和具备由透明导电膜构成的对置电极等的玻璃等基板之间夹持有液晶层。由于像素电极为反射型，所以可以在像素电极的下侧设置晶体管等开关元件，即便在提高分辨率的情况下，面板的开口率也不会降低，高分辨率和高亮度同时存在是比较容易实现的。
但是，在使用通过保持电容来保持像素电压的模拟方式像素电路的情况下，随着时间的经过，保持电容的电压值降低，所以可以发生显示图像的明亮度或对比度的变动。
为了解决该问题，提出了在各像素的反射型像素电极的下侧配设了1比特存储单元的液晶装置(例如，参照专利文献1)。在将这样的存储单元配置于各像素的液晶装置中，利用存储单元锁存来自数据线的图像信号，该信号被施加给各像素的液晶层。存储单元将信号保持至有新的信号写入为止。因此，例如可以简单且有效地进行如下所示的显示切换，即在将静止图像保存在存储器中之后，显示其他静止图像，然后再次显示已保存的静止图像。另外，通过将像素电压数字化，可以得到很难发生由串扰等导致的显示品质的劣化的效果。
另外，通过向液晶施加直流电压，防止产生所谓图像保留(液晶分子的取向在特定方向上一致而引起的显示图像的劣化现象)，所以周期性反相施加在液晶上的电压的极性是有效的(例如，参照专利文献2)。
另外，在各像素具备存储单元的液晶装置中的用于使施加在液晶上的电压反相的电路构成，例如被记载于专利文献3和专利文献4中。记载于这些专利文献中的技术，在使施加到液晶的一方电极的电压、和施加到对置电极(共用电极)的电压的极性周期性发生反相方面是共用的。其中，就专利文献3的技术而言，是利用晶体管的导通/截止来切换将从SRAM得到的互补信号的哪一个提供给液晶。另外，就专利文献4记载的技术而言，当使施加给液晶的电压发生反相时，如果产生偏移，则成为图像保留的原因，所以为了使从光传感器得到的响应波形在各场(field)相等，对施加给对置电极(共用电极)的电压的偏移电压进行微调节。
另外，作为液晶装置的一个形态，已知有向液晶层施加基板面方向的电场来进行液晶分子的取向控制的方式(以下称为横向电场方式)，根据向液晶施加电场的电极的形态，被称为IPS(In-Plane Switching)方式、FFS(Fringe-Field Switching)方式等(例如，参照专利文献5)。横向电场方式的液晶通过使水平的液晶分子横向旋转来控制光的透过状态。由于不发生液晶分子的垂直方向的偏斜，所以由视场角导致的亮度变化/颜色变化少。因此，在需要高视场角特性和高品质的显色性时利用横向电场方式的液晶。
专利文献1：特开平8-286170号公报
专利文献2：特开平5-303077号公报
专利文献3：特开2005-148453号公报
专利文献4：特开2005-25048号公报
专利文献5：特开2001-337339号公报
为了防止液晶的图像保留，需要防止长时间向液晶施加直流电压。图13是表示防止液晶装置中的图像保留所必需的动作的图，(A)是表示向液晶施加电压时的动作的图，(B)是表示未向液晶施加电压时的动作的图。在图13中，使用向液晶层施加垂直于基板面的电场的类型的液晶(例如，TN液晶)。
如图13(A)所示，当向液晶400施加电压时，为了防止图像保留，例如周期性地使施加给液晶的电压的极性发生反相。即，向图中的X1、X2的各端子施加的电压的极性被周期性地切换。其中，液晶400具有下部电极Lp和上部电极(共用电极)LCcom。
另外，如图13(B)所示，当在不向液晶400施加电压的情况下防止图像保留时，重要的是使下部电极Lp和上部电极(共用电极)LCcom短路成为等电位，不产生直流偏置。其中，在图13(B)中，为方便起见，使用开关SW1使得液晶的两个电极短路，但实际上通过向各电极施加相同电压，从而实现液晶400的两极的短路状态。
但是，在各像素具备存储电路的液晶装置中，现实中很难实现如图13(A)、(B)所示意记载的理想动作(用于防止图像保留的极性反相动作或两极的短路动作)。
图14(A)～(C)是用于说明在各像素电路具备存储电路的液晶装置中使液晶的两极的电压发生反相时的问题点的图。
作为使液晶的两极的电压反相的实施方式，有如图14(A)所示对对置电极(共用电极)LCcom的电压进行固定、将下部电极Lp的电压(Vp)的极性反相的方法、和如图14(B)所示同时变换下部电极Lp和共用电极LCcom的各电压(Vp和Vcom)的方法。其中，在图14(A)～(C)中，施加到液晶的电压为“5V”和“0V”。
如果采用如图14(A)所示的方法，因为没有必要改变对置电极(共用电极)LCcom的电位(Vcom＝0V)，所以比较便利，但由于需要使下部电极Lp的电压(Vp)相对于Vcom发生相对变化，结果需要使用负电源。用负电源使各像素所具备的各存储电路动作是不现实的，所以在使用存储电路的液晶装置中，不能采用图14(A)的方式。
因此，如图14(B)所示，不得不采用同时变换下部电极Lp和共用电极LCcom的各电压(Vp和Vcom)的方法。此时，成为问题的是，对置电极(共用电极)LCcom由于是液晶装置的所有像素通用的电极，所以在基板间夹持的全体液晶层作为负载电容发挥作用，因此，电压变化延迟。
也就是说，如图14(C)所示，就下部电极Lp而言，由于是1像素单位的电极，所以负载轻。因此，在液晶两极的电压发生反相时(时刻t1)，下部电极Lp的电压(Vp)迅速发生变化。与此相对，对置电极(共用电极)LCcom的电压(Vcom)的变换由于负载重而延迟，如图14(C)所示，经过过渡期间T1(时刻t1～t2)，电压发生转换。因此，结果在过渡期间T1内，施加到液晶的电压随着时间的经过而缓慢变化，与此相伴随的液晶的透过率的变化，由于该变化延迟，所以容易映入人的眼帘，由此容易发生闪烁(视觉闪烁)。
另外，为了进行如图14(B)那样的电压反相控制，Vp和Vcom需要由单独的控制电路分别控制，不能否认电路构成变得复杂。
图15(A)、(B)是用于说明在各像素电路具备存储电路的液晶装置中使液晶的两极为短路状态(相同电位状态)时的问题点的图。如图15(A)所示，从单独的电路(布线)向液晶400的两个电极(Lp、LCcom)施加接地电位(GND1、GND2)。但是，经由单独的电路(布线)施加给各电极的各接地电位(GND1、GND2)，由于各自独立地产生电压电平的变动，所以有时会产生相对差。
另外，液晶的各电极(Lp、LCcom)具有二维分散，所以其电压(Vp、Vcom)在面内具有偏差，由此，也会在各像素的两极产生直流偏置。
因此，结果如图15(B)所示，会在液晶400的各像素的两极产生直流偏置电压(ΔV)。其中，图中的Vgnd1、Vgnd2表示考虑面内偏差的各像素的两极的电压。这样的直流偏置电压ΔV成为图像保留的原因。
由此，在各像素具备存储电路的液晶装置中，很难不发生闪烁，也很难进行用于防止图像保留的施加电压的反相，以及很难实现不发生直流偏置的完全短路状态。另外，由于需要分开控制液晶的各电极(Lp、LCcom)的电压，所以用于控制的电路构成变得复杂。
发明内容
本发明正是鉴于如上所述的考察而完成的发明，其目的在于，通过简单的电路构成和简单的控制，在对闪烁进行抑制的同时实现施加电压的高精度的反相，并防止图像保留，另外，当不向液晶施加电压时，不产生直流偏置而实现两极的短路。
在本发明的液晶显示装置的一个实施方式中，包括：横向电场方式的液晶元件，其向液晶层施加基板面方向的电场，进行液晶分子的取向控制，且具备第一像素电极和第二像素电极；存储电路，其设置在各像素电路且作为第一电压和第二电压的供给源发挥功能；和施加电压反相电路，其设置于各像素电路且通过对分别将由上述存储电路供给的上述第一和第二电压提供给上述液晶元件的上述第一像素电极和上述第二像素电极的哪一个进行切换，从而使被施加给上述液晶元件的电压发生反相。
横向电场方式的液晶具有在夹持液晶的2个基板中的一个基板侧配置与1个像素相对应的2个电极的结构，像TN液晶那样，与使用所有像素共用的共用电极(LCcom)时相比，负载电容小(即，横向电场方式的液晶的各像素的负载电容仅是与一个像素相当的电容)。因此，在对施加给液晶的电压进行反相的情况下，各电极的电压都迅速发生变化。在本发明中，着眼于横向电场方式的液晶的这种特性，积极采用横向电场方式的液晶。另外，采用如下所示的将电压供给与电压反相的各功能完全分离的新的像素电路构成，即，使存储电路仅作为电压供给源发挥功能，施加给液晶的电压的反相由专用的施加电压反相电路来实现。施加电压反相电路以从存储电路供给的第一或第二电压(例如，与“1”或者“0”对应的“5V(VDD)”或“0V(GND)”的电压)作为电源电压进行动作。即，施加电压反相电路在从存储电路供给的电源电压(第一或者第二电压)、和基准电源电位(接地)之间进行动作，接着，对将从存储电路供给的电压(第一或者第二电压)以及基准电源电压(接地)分别提供给横向电场方式的液晶的第一以及第二像素电极的哪一个(即，各电压的供给路径)进行切换。也就是说，仅仅切换电压的供给路径，由于电压源自身是共用的，所以电压在反相前和反相后的电压值自身没有任何变动，正确的电压的极性反相得到实现。另外，通过液晶的面内偏差，即使各像素的电压电平有若干变动，如上所述各像素中的电压源自身是共用的，在该像素内电压在反相前和反相后的电压值自身没有任何变动，因此，在各像素中未发生直流偏置。另外，由于仅仅切换电压的供给路径，所以可以由简单的电路同时实现分别提供给第一和第二像素电极的电压电平的转换。没有必要像以往那样用单独的电路控制共用Vcom和下部电极的电压Vp，高精度地调整各电压，且采取各电压的切换定时的同步。横向电场方式的液晶如上所述迅速进行各电极的电压变化，可以实现高速响应，所以难以发生以前那样的在电压的过渡期间液晶的透过率逐渐变化的现象，闪烁得到抑制。另外，即使液晶的透过率随时间发生变化，其变化非常迅速，所以人眼难以辨识，即便在这一点上闪烁也被抑制。另外，施加电压反相电路的基准电源电压在例如为接地电平时，如果使从存储电路供给的电压为0V，被施加给液晶的两个电极的电压都准确地为0V，未向液晶施加电压时的短路状态得到实现，不会产生直流偏置。
另外，在本发明的液晶装置的其他实施方式中，上述施加电压反相电路包括：在上述存储电路的上述第一以及第二电压的供给端和基准电源电位之间串联连接的第一以及第二开关元件；同样在上述存储电路的上述第一以及第二电压的供给端和上述基准电源电位之间串联连接的第三以及第四开关元件，上述第一以及第二开关元件的共用连接点与上述第三以及第四开关元件的共用连接点分别和上述液晶元件的上述第一像素电极和第二像素电极连接，同时利用切换控制信号对是选择性使上述第一以及第四开关元件导通还是选择性使上述第二以及第三开关元件导通进行控制。
明确施加电压反相电路的具体电路构成例子。在存储电路的电压供给端和基准电源电位(通常为接地)之间串联连接2个开关元件，而且这样的2个开关元件的组有两组，各组并联设置，此外，各组的2个开关元件的共用连接点与液晶的第一以及第二像素电极电连接。此外，进行如下所示的控制，即当一组的一个开关元件导通将来自存储电路的电压提供给液晶时，另一组的一个开关元件导通，将基准电源电位(接地)提供给液晶；同样地，还进行如下所示的控制，即当另一组的另一个开关元件导通将来自存储电路的电压提供给液晶时，另一组的另一个开关元件导通，将基准电源电位(接地)提供给液晶。
这样的四个开关元件的同步切换控制可以使用切换控制信号简单实现。例如，如果使用反相的时钟信号，可以简单地进行导通一方的开关元件同时截止另一方的开关元件这样的控制。另外，因为是由最小限度的元件构成，所以实现了迄今为止无法简化的小型(compact)电路。
另外，在本发明的液晶装置的其他实施方式中，上述第一、第二、第三以及第四开关元件是由相同导电型的晶体管构成，上述切换控制信号是互为反相的时钟信号。
已经明确各开关元件由相同导电型的晶体管(包括MOS晶体管、双极晶体管)构成，第一～第四晶体管的导通/截止是由互补的时钟(互为反相的时钟)来控制。从存储电路供给的电压被直接施加给第一～第四的各MOS晶体管的源或漏极，但各MOS晶体管的源/漏极之间的耐压相当高，所以不会产生耐压的问题。另外，存储电路和施加电压反相电路直接连结(例如，如上述专利文献4所公开的那样，向液晶供给电压的通路不存在MOS晶体管的栅/源极路径)，所以存储电路和施加电压反相电路的高电压电平侧的电源电压的值可以相同，构成施加电压反相电路的4个晶体管的栅电位是由来自像素阵列外部的信号～CLK、/CLK供给，所以可以提供任意电压(从SRAM供给的VDD电压不会Vth损耗(drop)的称之为VDD+Vth的电压)。就专利文献4公开的技术而言，需要使来自SRAM的供给电压为VDD+Vth，所以需要构成SRAM的各晶体管由高耐压晶体管构成，与此相对，在本发明中，作为构成SRAM的晶体管，即便不使用高耐压晶体管，在能够借助构成施加电压反相电路的晶体管将Vdd电压施加给液晶这一点，是有优势的。其中，在本发明的情况下，向构成施加电压反相电路的晶体管的栅极，作为CLK、/CLK施加称之为(VDD+Vth)的高电压，但通常与晶体管的S/D(源/漏)耐压相比，栅极耐压的耐压性更出色，尤其没有问题。另外，在使晶体管S/D耐压为高耐压化的情况下，容易产生如下所属的问题：需要使晶体管的结构自身为适于高耐压的结构，而且晶体管的S/D尺寸增大。但在使栅极耐压为高耐压化的情况下，仅仅增厚栅极氧化膜厚度就可以实现高耐压化，其实现比较容易。另外，在施加电压反相电路中使用的4个晶体管以向液晶施加VDD或者GND电位为目的，所以晶体管的尺寸(W/L)可以为任意尺寸。但是，在使向液晶的充电时间、放电时间相等的情况下，优选使4个晶体管尺寸相等。如此，在本发明中，没有必要使构成存储电路的晶体管或构成施加电压反相电路晶体管为高耐压晶体管，可以形成小型的像素电路，不会使器件的制造工艺复杂化。另外，互补的时钟信号在数字电路中被广泛使用，其生成比较容易。
另外，在本发明的液晶装置的其他实施方式中，上述第一以及第二控制信号的电压电平被设定成使上述第一以及第三的各晶体管充分导通的足够的电压电平，由此，从上述存储电路供给的上述第一电压在不使电压值降低的情况下被施加给上述液晶元件的上述第一或第二像素电极。
从存储电路例如将5V(VDD)的电源电压提供给施加电压反相电路。在这里，如果在施加电压反相电路产生电压损耗，只能向液晶施加不满足5V(VDD)的不足的电压，电压的利用效率降低。但是，发挥向液晶提供来自存储电路的电压的功能的第一以及第三MOS晶体管如果充分导通，来自存储电路的电压(5V＝VDD)被直接提供给液晶，不会产生问题。这是在第一～第四的各晶体管例如为NMOS晶体管时，通过利用5V(VDD)+阈值电压(Vth)以上的电压电平的控制信号来驱动第一以及第三NMOS晶体管的栅极而得到实现。超过VDD的电压例如可以通过使用自举电路使电源电压升高而简单地获得，所以在实现如上所述的NMOS晶体管的栅极驱动方法时，尤其没有问题。
另外，在本发明的液晶装置的其他实施方式中，上述施加电压反相电路还具有在上述切换控制信号的电压电平发生变化的时刻将来自上述存储电路的电压供给切断的开关元件。
在构成施加电压反相电路的串联连接的2个晶体管的导通/截止进行切换的途中，出现各晶体管同时导通的状态，此时有贯通电流流过。因此，在产生贯通电流的时刻，截止开关元件，切断来自存储电路的电压(电流)的供给，可以确实可靠地防止贯通电流流过。
另外，在本发明的液晶装置的其他实施方式中，上述液晶装置是利用PWM(Pulse Width Modulation)驱动被灰度等级加权的数字驱动方式的液晶装置，上述互为反相的时钟信号可以基于上述数字驱动用的定时脉冲而得到。
在液晶的数字驱动方式(是PWM驱动方式，对1帧进行子场(subfield)分割，控制各子场中液晶的导通/截止，所以有时也称为子场驱动)中，为了确定各子场中液晶的导通/截止，必须生成基于定时电路的定时脉冲。由施加电压反相电路提供的控制信号(互补的时钟信号)，可以通过直接援用该定时脉冲或者对该定时脉冲进行分频或倍增而简单地生成。由此，在本发明中，不需要用于生成控制信号的特殊电路(专用的电路)，因此，可以使电路构成(系统构成)简洁化。
另外，在本发明的液晶装置的其他实施方式中，借助上述像素电路内的共用的电源布线提供上述存储电路和上述施加电压反相电路的上述基准电源电位。
当将液晶的两极短路时，将由存储电路提供的电压(例如0V)提供给液晶的一个电极，将施加电压反相电路的基准电源电位(例如0V)提供给液晶的另一个电极。此时，存储电路的接地布线和施加电压反相电路的接地布线如果在像素电路内是共用的，即使由于液晶的面内偏差等电压电平(0V)发生变动，双方的电位都同样发生变动，所以结果不会产生在液晶的两个电极施加的电压电平的相对电位差。由此，当未向液晶施加电压时，高精度的短路状态得到实现，不会产生直流偏置，因此不必担心出现图像保留。
另外，在本发明的其他实施方式中，上述存储电路是保持1比特数据的SRAM型的存储单元。
作为SRAM单元，包括以高电阻(例如以离子注入形成的电阻)形成触发器的负载的高电阻型SRAM元件、也包括负载且由MOS晶体管构成的全CMOS型元件，进而还包括使用多个变换器形成触发器的锁存型元件。
另外，在本发明的液晶装置的其他实施方式中，上述横向电场方式的液晶元件是IPS(In-Plane Switching)方式的液晶元件。
作为横向电场方式的液晶，使用有具有实际使用效果的IPS液晶。
另外，在本发明的液晶装置的其他实施方式中，上述液晶装置是反射型的液晶装置，上述存储电路和上述施加电压反相电路被配设在由将光反射的材料构成的上述第一以及第二像素电极下侧的元件形成区域。
在是反射型液晶的情况下，可以在像素电极的下部设置元件形成区域。本发明的施加电压反相电路可以成为简洁的构成，所以在像素电极下部的空间配置存储电路和施加电压反相电路是很容易的。因此，不会增大像素电路的占有面积，有可能形成本发明的像素电路。
另外，在本发明的液晶装置的其他实施方式中，上述施加电压反相电路在将图像显示于上述液晶元件时，在规定的时刻使上述液晶元件的上述第一以及第二电极的电压反相。
在何时使液晶的施加电压反相可以根据使用的液晶的特性而适当决定。为了防止图像保留，例如优选在每一帧(或者每数帧)对给液晶的两个电极施加的电压的极性进行反相。
另外，本发明的有源矩阵基板包括：第一像素电极和第二像素电极，用于向横向电场方式的液晶元件的液晶层施加电场；存储电路，其设置在各像素电路且作为第一电压和第二电压的供给源发挥功能；和施加电压反相电路，其设置于各像素电路，通过对分别将由上述存储电路供给的上述第一和第二电压提供给上述液晶元件的上述第一像素电极和上述第二像素电极的哪一个进行切换，从而使被施加给上述液晶元件的电压发生反相。
明确了连接液晶层之前的有源矩阵基板自身的构成。
另外，本发明的电子设备搭载本发明的液晶装置。
本发明的液晶装置例如可以搭载于移动电话的副面板、低耗电的笔记本型个人电脑、反射型投影仪等电子设备。由于伴随电压反相的静止画的闪烁得到抑制，可以显示高画质的图像。另外，由于直流偏置的产生降低，难以出现图像保留，所以显示图像的画质随时间推移的劣化也难以出现。
根据本发明，利用简单的电路构成以及简单的控制，可以在抑制闪烁的同时，实现施加电压的高精度反相，另外，在未向液晶施加电压时，可以实现不使直流偏置发生的短路状态。
附图说明
图1是表示本发明的液晶装置中1个像素的构成的图。
图2(A)～(C)是表示图1所示的存储电路(存储单元)10的电路构成例子的图。
图3是表示像素电路50的具体电路构成的一例的电路图。
图4(A)～(C)是用于说明由施加电压反相电路施加给液晶的电压的极性反相动作的图。
图5是表示图3的像素电路的动作时刻的时间图，(A)是表示存储电路的动作的时间图，(B)是表示施加电压反相电路的动作的时间图。
图6是表示本发明的液晶装置的总体构成的一例的框图。
图7是表示本发明的有源矩阵基板的主要部分的剖面结构的图。
图8是表示使用了图7所示的有源矩阵基板的液晶装置(横向电场方式的液晶装置)的剖面结构的剖视图。
图9是用于说明具有抑制贯通电流(Ipeak)的机构的施加电压反相电路的电路构成和动作的图，(A)是表示电路构成的电路图，(B)是表示(A)的电路的动作的时间图，(C)是表示不具有抑制贯通电流的机构的比较例的电路的动作的时间图。
图10是具备副面板的便携式终端(包括移动电话终端、PDA终端、可以移携带的个人电脑)的立体图。
图11是使用了本发明的液晶装置的便携式信息终端(包括PDA、个人电脑、文字处理器等)的立体图。
图12是表示将本发明的反射型液晶装置用作光调制器的投影仪(投射型显示装置)的主要部分的概略构成的图。
图13是表示为了防止液晶装置中的图像保留所必需的动作的图，(A)是表示向液晶施加电压时的动作的图，(B)是表示未向液晶施加电压时的动作的图。在图13中，使用向液晶层施加垂直于基板面的电场的类型的液晶(例如，TN液晶)。
图14(A)～(C)是用于说明在各像素电路中具备存储电路的液晶装置中使液晶的两极的电压反相时的问题点的图。
图15(A)、(B)是用于说明在各像素电路中具备存储电路的液晶装置中使液晶的两极为短路状态(相同电位状态)时的问题点的图。
图中：1-定时脉冲生成电路，2-扫描线驱动电路，3-数据线驱动电路，4-显示存储器，5-含有多个像素电路的图像显示区域，6-灰度等级存储器，10-存储电路(二值电压的电压供给源，例如SRAM)，20-施加电压反相电路(路径切换部)，30-横向电场方式的液晶元件(IPS液晶元件)，50-像素电路，VDD-高电平电源电位(高电平电源电压)，GND-基准电源电位(基准电源电压)，WL-扫描线，DL、/DL-数据线，M1、M2-传输门，M3～M6-构成触发器的晶体管，M7～M10-构成施加电压反相电路的晶体管，Q-存储电路的电压供给端，L2a、L2b、L2c-共用的基准电源电压(GND)布线，CK、/CK-用于使施加电压反相的互补时钟信号。
具体实施方式
接着，参照附图对本发明的实施方式进行说明。
(第一实施方式)
首先，对1个像素的基本构成进行说明。
(1个像素的基本构成)
图1是表示本发明的液晶装置中1个像素的构成的图。如图1所示，1个像素构成为包括像素电路50、和横向电场方式的液晶(在这里为IPS液晶。不过并不限于此)30。
横向电场方式的液晶是向液晶层施加基板面方向的电场进行液晶分子的取向控制的方式的液晶，已知根据向液晶施加电场的电极的形态被称为IPS(In-Plane Switching)方式、FFS(Fringe-Field Switching)方式等。横向电场方式的液晶具有在夹持液晶的2个基板的一个基板侧配置与1个像素对应的2个电极的结构，像TN液晶那样，与使用所有像素共用的共用电极(LCcom)的情况相比，负载电容小(即，横向电场方式的液晶的各像素的负载电容仅仅是与1个像素相当的电容)。因此，在使施加给液晶的电压反相的情况下，各电极的电压都迅速变化。在本发明中，着眼于横向电场方式的液晶的这种特性，为了减轻负载并加快两个电极的电压变化，积极采用横向电场方式的液晶。
其中，就IPS液晶装置的构造而言，使用图7和图8在后面叙述。从图8可以清楚地知道，IPS液晶装置邻近相同基板侧配置有第一以及第二像素电极(由光反射性的材料构成)218a、218b，而且电场E沿基板的面方向被水平施加。
另外，像素电路50包括：栅极与扫描线(WL)连接且一端(源极或者漏极)与数据线(DL)连接的像素选择晶体管(NMOS晶体管)M1、作为电压供给源发挥作用的存储电路10、用于使施加到液晶的两极的电压反相的施加电压反相电路(路径切换部)20。
存储电路10在借助第一电源布线(L1a)所施加的高电平侧电源电压(VDD：5V)和借助第二电源布线(L2a)所施加的接地电位(GND)之间动作。经由数据线(DL)向该存储电路10中写入与黑/白相对应二值电压(例如第一电压：VDD(5V)，第二电压：GND(0V))。该存储电路10起的作用是将写入的电压(VDD或者GND)作为电源电压提供给施加电压反相电路20，与施加给液晶的电压的反相没有关系。
施加电压反相电路(路径切换部)20连接于存储电路10的电压供给端(Q)和基准电源电位(GND)之间。施加电压反相电路20将由存储电路10供给的VDD(5V)作为高电平侧电源电压进行动作。低电平侧电源电压(GND)经由第二电源布线(L2a)被施加。向该施加电压反相电路20输入互为反相的互补时钟信号(用于路径切换的切换控制信号)CK、/CK，在该互补时钟信号CK、/CK的电压电平发生反相的时刻，向液晶供给的电压路径被切换。
在图1中，L1b是用于将第一电源布线(L1a)的电源电位VDD提供给存储电路10的布线。另外，L2b是用于将第二电源布线(L2a)的电源电位GND提供给施加电压反相电路20的布线。另外，L2c是用于将第二电源布线(L2a)的电源电位(GND)提供给存储电路10的布线。另外，L3是用于将由存储电路10的电压供给端Q输出的二值电压(VDD、GND)提供给施加电压反相电路20的布线。
向存储电路10提供接地电位的接地布线、和向施加电压反相电路20提供接地电位的接地布线在像素电路50内是共用的。即，接地布线(L2a、L2b、L2c)是共用的接地布线(即，不是其他系统的接地布线)，因此，由存储电路10提供的接地电位(0V)、和作为施加电压反相电路20的基准电源电位(GND)的接地电位(0V)始终一致，不会产生相对电位差(即，如果一方变动则另一方也同样变动，所以始终不会产生相对电位差)。这意味着当从施加电压反相电路20向液晶30的两极施加0V，使液晶30为短路状态时，未发生直流偏置。
(存储单元的构成例)
图2(A)～(C)是表示图1所示的存储电路(存储单元)10的电路构成例的图。都是SRAM(静态随机存取存储器)型的存储单元。
在图2(A)的存储单元(锁存型存储单元)中，由驱动能力大的变换器INV1和驱动能力小的变换器INV2构成用于保持1比特的数据的触发器。
图2(B)的存储单元(高电阻型存储单元)是由2个传输晶体管(作为像素选择晶体管发挥功能的NMOS晶体管)M1、M2，构成触发器的NMOS晶体管M4、M6，和负载电阻R1、R2构成。作为数据线，设置有供给互补信号的2根数据线(DL、/DL)。
图2(C)的存储单元是全CMOS构成的存储单元。与图2(B)的基本构成相同。但是，触发器的负载是由PMOS晶体管M3、M5构成。作为数据线，设置有供给互补信号的2根数据线(DL、/DL)。
(像素电路的构成)
图3是表示像素电路50的具体电路构成的一例的电路图。在图3中，作为存储电路10，使用图2(C)所示的全CMOS构成的存储单元。
另外，施加电压反相电路20是由如下所示的晶体管构成，即串联连接于存储电路10的电压供给端(Q)和基准电源电位(GND)之间且作为第一以及第二开关元件的NMOS晶体管(M7、M8)、和同样串联连接于存储电路10的电压供给端(Q)和基准电源电位(GND)之间且作为第三以及第四开关元件的NMOS晶体管(M9、M10)。
作为第一以及第二开关元件的NMOS晶体管(M7、M8)的共用连接点(c)、和作为第三以及第四开关元件的NMOS晶体管(M9、M10)的共用连接点(d)，分别与横向电场方式的液晶(IPS液晶元件)30的第一以及第二电极(图8的参照符号218a、218b)连接。
此外，向作为第一以及第四开关元件的NMOS晶体管(M7、M10)的栅极输入作为切换控制信号的时钟(CK)，根据该时钟(CK)，对NMOS晶体管(M7、M10)同步导通还是截止进行控制。
同样地，向作为第二以及第三开关元件的NMOS晶体管(M8、M9)的栅极输入作为切换控制信号且与CK反相的时钟(/CK)，根据该时钟(/CK)，对NMOS晶体管(M8、M9)同步导通还是截止进行控制。
即，NMOS晶体管(M7、M8)是串联连接于存储电路10的电压供给端(Q)和基准电源电位(GND)之间的一组晶体管。同样地，第三以及第四晶体管(M9、M10)是串联连接于存储电路10的电压供给端(Q)和基准电源电位(GND)之间的一组晶体管。此外，各组的晶体管(M7以及M8，M9和M10)具有并联连接于存储电路10的电压供给端(Q)和基准电源电位(GND)之间的关系。各组的2个NMOS晶体管的共用连接点(c、d)与液晶元件30的第一以及第二像素电极(图8的参照符号218a、218b)电连接。
此外，当一组的一个晶体管(在这里为第一NMOS晶体管M7)导通并将来自存储电路10的电压提供给液晶元件30的一个电极(图8的218a)时，另一组的另一个NMOS晶体管(在这里为第四NMOS晶体管M10)导通并将基准电源电位(接地)提供给液晶元件30的另一电极(图8的218b)。
同样地，当另一组的另一个晶体管(即第三NMOS晶体管(M9))导通并将来自存储电路10的电压提供给液晶元件30的一个电极(图8的218a)时，一组的另一个NMOS晶体管(即第二NMOS晶体管(M8))导通并将基准电源电位(接地)提供给液晶元件30的另一电极(图8的218b)。
另外，如先前说明的那样，存储电路10的接地电位和施加电压反相电路20的接地电位由共用的接地布线(L2(具体为L2a、L2b、L2c))提供。由此，当分别向液晶元件30的两个电极(218a、218b)提供接地电位时，其电压电平没有相对差，不会发生直流偏置，不必担心产生图像保留现象。
另外，在图3的电路中，从存储电路10供给的电压被直接施加给构成施加电压反相电路20的上侧的NMOS晶体管(M7、M9)的一端(源极或者漏极)。一般地，MOS晶体管的源极/漏极之间的耐压与栅极·源极间的耐压相比更高，所以尤其没有产生耐压的问题。
另外，在是图3的像素电路的情况下，存储电路10和施加电压反相电路20直接连结，例如，不会像上述专利文献4公开的那样，向液晶的电压供给通路存在MOS晶体管的栅极/源极路径那样的连接形态。由此，存储电路10和施加电压反相电路20的高电平侧的电源电压(VDD)的值可以相同(即VDD都是5V)，由此，可以使构成各电路(10、20)的MOS晶体管(M1～M10)的尺寸相同。例如，没有必要使构成存储电路10的晶体管(M1～M5)为高耐压晶体管。
另外，互补时钟信号(CK、/CK)在数字电路中被广泛使用，其生成比较容易。特别是基于在使用了PWM的数字灰度等级驱动中使用的定时脉冲，得到互补时钟信号(CK、/CK)是比较容易的。
另外，在图3的像素电路中，从存储电路10供给的VDD(5V)直接成为施加电压反相电路20的高电平侧的电源电压，此外，该VDD(5V)直接被提供给液晶元件30的一个电极(图8的218a)，这从电压的利用效率来看是需要的。为了实现这一点，在NMOS晶体管(M7、M9)的源·漏极间不发生电压损耗成为条件，为此，可以提供能使第一以及第三NMOS晶体管(M7、M9)充分导通的栅电压。
具体而言，可以通过(5V(VDD)+阈值电压(Vth))以上的电压电平的控制信号(CK或者/CK)来驱动第一以及第三NMOS晶体管(M7、M9)的栅极。将CK或者/CK升压到超过VDD的电压并非难事。例如，通过使用自举电路(bootstrap circuit)对电源电压(VDD)进行升压而可以简单地获得，所以在实现如上所述的NMOS晶体管的栅极驱动方法时，尤其没有问题。
(施加电压反相电路的基本动作)
图4(A)～(C)是用于说明基于施加电压反相电路的施加给液晶的电压的液晶反相动作的图。在图4中，为方便起见，液晶元件30表示为电容。
图4(A)表示施加电压反相电路20和液晶元件30连接的状态。在图4(B)中，第一以及第四NMOS晶体管(M7、M10)导通，利用粗线所示的路径向液晶元件30的两个电极施加电压。在图4(C)中，第二以及第三NMOS晶体管(M8、M9)导通，用粗线所示的路径向液晶元件30的两个电极施加电压。
在图4(B)所示的状态下，从存储电路10提供的电压被施加给液晶元件30的上侧的电极，基准电源电位(GND)被施加给液晶元件30的下侧的电极。与此相对，在图4(C)所示的状态下，从存储电路10提供的电压被施加给液晶元件30的下侧的电极，基准电源电位(GND)被施加给液晶元件30的上侧的电极。由此，通过切换电压施加路径，可以高速地施加给液晶元件30的电压。
另外，从图4(B)、(C)可以清楚地知道，仅仅是切换电压施加路径，施加给液晶元件30的电压的电压源(源极)没有任何变化。即，施加给液晶元件30的电压是从存储电路10供给的电压和施加电压反相电路20的基准电源电位(GND)，这在图4(A)、(B)的各状态下都是共通的。因此，在极性反相的前后电压值不会产生偏差，可以确保正确的极性反相，而且可以简单地进行这样的电压反相。
如前所述，分开控制下部电极和对置电极(共用电极)的电压(VP、Vcom)、高精度地调整两电压的电平、并且是各电压的施加时刻一致这样的复杂的控制，在本实施方式的电路并非必须。
(存储电路和施加电压反相电路的具体动作)
图5是表示图3的像素电路的动作时刻的时间图，(A)是表示存储电路的动作的时间图，(B)是表示施加电压反相电路的动作的时间图。
首先，参照图5(A)说明存储电路10的动作。在时刻t1，扫描线WL从低电平向高电平变化，在时刻t2，数据线DL的电位从高电平向低电平变化。与此相对，图3的a点(SRAM的输出点)从高电平向低电平变化，b点(SRAM的其他输出点：作为存储电路的电压供给端Q发挥功能)的电压从低电平向高电平变化。
在时刻t3，扫描线WL成为低电平，然后，在时刻t4再次向高电平变化，在时刻t5，数据线(/DL)的电位从高电平向低电平变化。与此相对，图3的a点(SRAM的输出点)从低电平向高电平变化，b点(SRAM的其他输出点：作为存储电路的电压供给端Q发挥功能)的电压从高电平向低电平变化。
接着，对施加电压反相电路20的动作进行说明。如图5(B)所示，互补时钟信号(CK、/CK)的电压电平发生周期性的电压电平反相。在时钟CK为高电平期间(t11～t12、t13～t14、t16～t17、t18～t19、t21～t22)，用图4(B)中粗线所示的路径向液晶元件30施加电压。此时，c点的电位成为b点(即，存储电路10的电压供给端Q)的电位，d点的电位成为基准电源电位(接地电位：GND)。
另一方面，在时钟(/CK)为高电平期间(t12～t13、t14～t16、t17～t18、t19～t21)，用图4(C)中粗线所示的路径向液晶元件30施加电压。此时，d点的电位成为b点(即，存储电路10的电压供给端Q)的电位，c点的电位成为基准电源电位(接地电位：GND)。
此外，b点(即，存储电路10的电压供给端Q)的电位如图5(B)所示，在时刻t15从高电平向低电平变化，在时刻t20从低电平向高电平变化。
如此，c点和d点的电位是由互补时钟(CK、/CK)的电压电平和此时的b点的电压电平来决定，因此，显示如图5(B)所示那样的变化。
(液晶装置的总体构成)
图6是表示本发明的液晶装置的总体构成的一例的框图。在图6的液晶装置中，作为数字灰度等级器驱动方式，采用等间隔子场驱动(将1个场期间分割成等间隔的子场而对各子场中的液晶元件20的导通/截止进行控制的方式)(不过，并不限于此)。
图6的液晶装置是利用使用了PWM的驱动进行256灰度等级的灰度等级显示的装置，像素数为1024×768，能够输送一次数据的每行的像素数为128，利用等间隔子场驱动显示面板。
如图所示，液晶装置包括：定时脉冲生成电路1、扫描线驱动电路2、数据线驱动电路3、显示存储器4、含有多个像素电路(50a、50b、…)的图像显示区域5、和灰度等级存储器6。
定时脉冲生成电路1根据基本时钟脉冲CLK1生成水平同步信号、垂直同步信号、子场定时脉冲、扫描线驱动脉冲等定时脉冲(CLK2、CLK3)，向扫描线驱动电路2和数据线驱动电路3输出。
扫描线驱动电路2在上述的扫描线驱动脉冲的时刻向各扫描线(WL)顺次输出“H(高)”电平的信号。另外，该扫描线驱动电路2也输出用于向各像素电路(50a、50b…)所含有的施加电压反相电路20提供的互补时钟信号(CK、/CK)。
显示存储器4是暂时存储从外部供给的显示数据的存储器，具有与图像显示区域5的像素数相同数量的存储槽(slot)，暂时存储一个场的量的显示数据。显示数据例如是显示表示亮度的灰度等级的8比特的灰度等级数据，取“0”～“255”的值。例如“0”表示黑色，“255”表示白色。从显示存储器4读取的显示数据VD被提供给数据线驱动电路3。
另外，灰度等级存储器6是预先存储与显示数据对应的子场编号的存储器，存储有与各显示数据对应的子场编号。从灰度等级存储器6读取的数据VS被提供给数据线驱动电路3。
数据线驱动电路3按照每根扫描线从显示存储器4读取显示数据VD，根据上述的灰度等级存储器6的内容将读取的显示数据VD变换成子场编号。此外，根据扫描线驱动脉冲、子场定时脉冲以及上述的子场编号来驱动各像素。
向各像素电路(50a、50b…)所包含的施加电压反相电路20提供的互补时钟信号(CK、/CK)，可以根据从定时脉冲生成电路1输出的各种定时脉冲(CLK2、CLK3)，即直接援用这些定时脉冲(CLK2、CLK3)，或者通过将该定时脉冲分频或倍增，由此来简单地生成。由此，在图6的液晶装置中，不需要用于生成控制信号(CK、/CK)的特殊电路(专用的电路)，因此，可以使电路构成(系统构成)简化。
(横向电场方式的液晶元件的器件结构)
图7是表示本发明的有源矩阵基板的主要部分的剖面结构的图。在图7中，主要记载了构成在阵列基板200上集成的施加电压反相电路20的4个晶体管(M7～M10)的剖面结构。但是，存储电路(SRAM)10也同样在阵列基板200上形成。其中，在图7中，省略了遮光膜或取向膜。
如图7所示，在阵列基板200上形成有图案化的多晶硅层204，通过向该多晶硅层204选择性地导入杂质，从而形成源极/漏极(202、206)。按照掩埋多晶硅层204的方式形成栅极绝缘膜210，在该栅极绝缘膜210上形成有由多晶硅形成的栅电极(208a～208d)。
向栅电极(208b、208d)提供时钟(CLK)，向栅电极(208a、208c)提供与时钟(CK)互为反相的时钟(/CK)。
在栅电极(208a～208d)上形成第一层间绝缘膜(212)，在该第一层间绝缘膜(212)上选择性地形成接触孔。由反射光的导电性材料(铝等金属材料)形成的电极(214a～214e)借助接触孔与源极/漏极(202、206)连接。
向电极(214a、214e)提供作为基准电源电位(基准电源电位)的接地电位(GND)。另外，电极214c与存储电路(SRAM)10连接。经由布线N5从存储电路(SRAM)10提供二值电压(第一以及第二电压：VDD和GND)。
在电极(214a～214e)上形成第二层间绝缘膜216，在该第二层间绝缘膜216上选择性地设置接触孔。第一以及第二像素电极(218a、218b)分别经由该接触孔与位于下侧的电极(214b、214d)连接。该第一以及第二像素电极(218a、218b)相当于图3的c点、d点，通过该第一以及第二电极(218a、218b)向液晶元件30施加电压。
图8是表示使用了图7所示的有源矩阵基板的液晶装置(横向电场方式的液晶装置)的剖面结构的剖视图。如图所示，由图7的有源矩阵基板和对置基板224夹持液晶层220。参考符号222是滤色器层，参考符号226是偏振片。
如图中的箭头所示，向液晶层200施加与基板面平行的电场E，液晶分子以与基板面平行的状态旋转，由此液晶层220的光透过率发生变化。图8所示的横向电场方式的液晶装置(IPS液晶装置)临近阵列基板200侧设置有2个像素电极(218a、218b)，因此，电极的引出比较容易，另外，因为不使用共用电极(LCcom)，所以负载电容小(仅有与1个像素相当的液晶电容成为负载)，像素电极(218a、218b)双方的电压迅速发生变化。因此，可以高速进行用于防止图像保留的、液晶的施加电压的反相动作，这有助于闪烁的减轻。
(第二实施方式)
在本实施方式中，对抑制施加电压反相电路20中贯通电流(Ipeak)的电路构成进行说明。
图9是用于说明具有抑制贯通电流(Ipeak)的机构的施加电压反相电路的电路构成和动作的图，(A)是表示电路构成的电路图，(B)是表示(A)的电路的动作的时间图，(C)是表示不具有抑制贯通电流的机构的比较例的电路的动作的时间图。在图9中，在与上述的图共用的部分附加相同的符号。
图3所示的施加电压反相电路20具有在存储电路20的电压供给端(Q)和基准电源电位之间串联连接有2个MOS晶体管(M7和M8、M9和M10)的构成，各MOS晶体管互补地导通/截止。在各MOS晶体管的导通/截止切换的过程中，产生各晶体管同时导通的状态，此时，不能否认有贯通电流流过。该贯通电流动摇基准电源电位(GND)，这有可能对电路动作造成不良影响。
即，如图9(C)所示，在互补时钟(CK、/CK)的电压电平发生变化的时刻(时刻t20、t21、t22)，2个MOS晶体管(M7和M8、M9和M10)成为同时导通状态，产生贯通电流(Ipeak)。
因此，在图9(A)的电路中，在存储电路10和串联连接的MOS晶体管(M7和M8、M9和M10)之间设置贯通电流防止晶体管(开关元件：MA)，通过定时信号(SEL)控制该贯通电流防止晶体管(MA)的导通/截止。在图9的电路中，贯通电流防止晶体管(MA)是NMOS晶体管。
通过在可以产生贯通电流的时刻(也就是说，互补时钟(CK、/CK)的电压电平发生变化的时刻)使贯通电流防止晶体管(MA)截止，来自存储电路10的电压(电流)的供给停止，因此可以确实可靠地防止贯通电流(Ipeak)流过。
即，如图9(B)所示，用于截止贯通电流防止晶体管(MA)的定时信号(SEL)在互补时钟(CK、/CK)的电压电平发生变化的时刻(时刻t21、t22、t23)成为低电平。因此，贯通电流防止晶体管(MA)截止，从存储电路10向4个晶体管(M7～M10)的电压(电流)的供给被阻断。由此，可以确实可靠地防止贯通电流(Ipeak)流过。
(第三实施方式)
接着，对搭载有本发明的液晶装置(使用了横向电场方式的液晶且带有SRAM的反射型液晶装置)的电子设备进行说明。
(具有副面板的移动终端)
图10是具备副面板的移动终端(包括移动电话终端、PDA终端、可以携带的个人电脑)的立体图。图10的移动终端1300是移动电话终端，如图所示，具备上部框体1304、设置在该上部框体1304的内面的副面板100、下部框体1306、和操作键1302。其中，在下部框体1306的外面设置有主面板，但在图10中，未图示主面板。
副面板100使用本发明的液晶装置(使用横向电场方式的液晶且带有SRAM的反射型液晶装置)而构成。由于SRAM可以保持图像，例如一旦结束负面板100的图像显示，移行至主面板(未图示)的显示，随后使副面板1的显示恢复，此时，只需读取保持的数据就可以进行图像的再显示。
另外，因为使用横向电场方式的液晶(IPS液晶)，可以进行显色性且高视场角的高画质的图像显示。另外，由于施加给液晶的电压的理想反相和未施加电压时的液晶的两极的理想短路，不会产生直流偏置，因此显示图像随时间推移的劣化降低。另外，施加给液晶的电压的极性反相通常是对称且高速地进行，所以还可以获得所谓不会发生闪烁、不会产生画质的降低的效果。另外，作为副面板，使用不需要背光灯的反射型液晶，所以可以延长电池寿命。
(低耗电的移动信息终端)
图11是使用了本发明的液晶装置的移动信息终端(包括PDA、个人电脑、文字处理器等)的立体图。图11的移动信息终端1200具备上部框体1206以及下部框体1204、键盘等的输入部1202、使用了本发明的反射型液晶装置的显示面板100。在该移动信息终端中，可以得到与上述的移动终端相同的效果。
(反射型投影仪)
图12是表示将本发明的反射型液晶装置用作光调制器的投影仪(投射型显示装置)的主要部分的概略构成的图。如图所示，投影仪1100具备偏振光照明装置1110、投影光学系统1160、偏振光束分离器1140(包括偏振光光束反射面1141)、分色镜1151、1152、和与RGB各颜色对应的作为光调制器的本发明的反射型液晶装置(100R、100G、100B)。
如图所示，偏振光照明装置1110是沿着系统光轴PL配置的。在该偏振光照明装置1110中，来自灯1112的射出光因基于反射器1114的反射成为大致平行的光束，入射到第一积分仪透镜1120。由此，来自灯1112的射出光被分割成多个中间光束。该被分割的中间光束被在光入射侧具有第二积分仪透镜的偏振光变换元件1130变换成偏振光方向大致一致的一种偏振光光束(s偏振光光束)，从偏振光照明装置1110射出。
从偏振光照明装置1110射出的s偏振光光束被偏振光束分离器1140的s偏振光光束反射面1141予以反射。在该反射光束当中，蓝色光(B)的光束被分色镜1151的蓝色光反射层予以反射，被反射型的液晶装置100B予以调制。另外，在透过分色镜1152的蓝色光反射层的光束当中，红色光(R)的光束被分色镜1152的红色光反射层予以反射，被反射型的液晶装置100R予以调制。
另一方面，在透过分色镜1151的蓝色光反射层的光束当中，绿色光(G)的光束透过分色镜1152的红色光反射层，被反射型的液晶装置100G予以调制。
由此，被液晶装置100R、100G、100B分别进行颜色光调制的红色、绿色、蓝色的光在被分色镜1152、1151、偏振光束分离器1140顺次合成之后，由投影光学系统1160投影到屏幕1170上。即便是该移动信息终端，也可以获得上述的效果。
综上，根据实施方式对本发明进行说明，但本发明并不限于实施方式，可以进行各种变形或应用。例如，作为构成施加电压反相电路的晶体管(开关元件)，还可以使用双极晶体管。作为存储电路，还可以使用SRAM以外的存储器。另外，本说明书中的“横向电场方式的液晶”广泛包括施加给液晶层的电场与基板面水平的各种驱动方式的液晶。
如上述的说明所示，根据本发明的各实施方式，例如可以得到以下的主要效果。但是，本发明的液晶装置无需同时产生以下记载的所有效果，下述效果的列举并非本发明的不当限定的根据。
(1)积极采用横向电场方式的液晶降低驱动负载，由此，液晶的两个电极的快速电压变化成为可能，另外，通过采用将电压供给和电压反相的各功能完全分离的新型像素电路构成，例如，通过互补时钟(CK、/CK)，可以实现高速且高精度的施加电压的反相。因此，闪烁得到抑制，可以进行高画质的图像显示。
(2)施加电压反相电路仅仅是对来自存储电路的电源电压(VDD、GND)以及施加电压反相电路自身的基准电源电压(GND)向液晶的供给路径进行切换。因此，施加给液晶的电压的电压源自身始终是共用的，电压在反相前和反相后的电压值自身没有任何变动，因此，正确的电压的极性反相得到实现。另外，通过液晶的面内偏差，即使各像素中的电压电平有若干变动，在该像素内也不会发生直流偏置。因此，不会产生图像保留，不会随时间推移产生图像劣化。
(3)另外，因为只切换电压的供给路径，所以可以由简单的电路同时实现分别向第一以及第二像素电极供给的电压电平的切换。没有必要像以往那样，用不同的电路控制共用Vcom和下部电极的电压Vp，对各电压进行高精度的调整，并且采取各电压的切换时刻的同步，因而控制方式简化。
(4)另外，施加电压反相电路的基准电源电压例如在是接地电平时，如果使从存储电路提供的电压为0V，施加给液晶的两个电极的电压都准确地为0V，实现未向液晶施加电压时的短路状态，此时，不会产生直流偏置。因此，不会产生图像保留，不会出现经时的图像劣化。
(5)另外，施加电压反相电路例如可以由在存储电路的电压供给端和基准电源电位之间设置的4个开关元件(第一～第四晶体管)构成，各开关元件的同步切换控制例如可以使用互补时钟(CK、/CK)简单实现。另外，施加电压反相电路是由最小限度的元件构成，所以以往无法简化的小型电路得到实现。
(6)另外，存储电路和施加电压反相电路在高电平侧的电源电压的值可以相同，由此可以使构成各电路的MOS晶体管的尺寸相同，例如没有必要使构成存储电路的晶体管为高耐压晶体管。
(7)另外，对施加电压反相电路进行驱动的互补时钟(CK、/CK)，在数字电路中被广泛使用，尤其可以通过对数字灰度等级驱动(PWM驱动)中的定时脉冲进行援用等而简单地获得。因此，不需要用于生成控制信号的特殊电路(专用的电路)，因此，可以使电路构成(系统构成)简化。
(8)另外，向起到将来自存储电路的电压提供给液晶的作用的第一以及第三MOS晶体管(M7、M9)的栅极，施加(VDD+阈值电压(Vth))以上的控制电压，使其充分导通，由此直接将来自存储电路的电压(5V＝VDD)提供给液晶，不会产生电压损耗。
(9)设置用于防止施加电压反相电路中的贯通电流的开关元件，在产生贯通电流的时刻截止开关元件，由此可以确实可靠地防止贯通电流的产生。
(10)另外，通过使存储电路的接地布线和施加电压反相电路的接地布线在像素电路内共用，即使由于液晶的面内偏差等使电压电平(0V)发生变动，双方的电位也同样发生变动，所以结果不会产生向液晶的两个电极施加的电压电平的相对电位差，在未向液晶施加电压时，实现高精度的短路状态，不会产生直流偏置，不必担心产生图像保留。
(11)另外，在是反射型液晶的情况下，可以在像素电极的下部设置元件形成区域。由于本发明的施加电压反相电路成为简化的构成，所以不难在像素电极的下部的空间设置存储电路和施加电压反相电路。因此，可以在不增大像素电路的占有面积的情况下，形成本发明的像素电路。
(12)本发明的液晶装置例如可以搭载于移动电话的副面板、低耗电的笔记本型个人电脑、反射型投影仪等电子设备，此时，伴随电压反相的静止图像的闪烁得到抑制，所以可以显示高画质的图像。另外，直流偏置的发生降低且难以生成图像保留，所以也难以产生显示图像的画质随时间推移的劣化。
本发明通过简单的电路构成以及简单的控制，可以在抑制闪烁的同时，实现施加电压的高精度反相，另外，在未向液晶施加电压时，获得所谓能实现不使直流偏置发生的短路状态的效果，因此作为经时变化少的高功能的液晶装置(特别是反射型的液晶装置)是有用的。另外，本发明的液晶装置能够搭载于例如移动电话的副面板、低耗电的移动信息设备(个人电脑等)、反射型的投影仪等电子设备，由此，可以实现电子设备的高功能化。

Claims (13)

1.一种液晶装置，包括：
横向电场方式的液晶元件，其向液晶层施加基板面方向的电场，进行液晶分子的取向控制，且具备第一像素电极和第二像素电极；
存储电路，其设置在各像素电路中，且作为第一电压和第二电压的供给源发挥功能；和
施加电压反相电路，其设置于各像素电路，通过对分别将由所述存储电路供给的所述第一和第二电压提供给所述液晶元件的所述第一像素电极和所述第二像素电极的哪一个进行切换，从而使被施加给所述液晶元件的电压发生反相。
2.如权利要求1所述的液晶装置，其特征在于，
所述施加电压反相电路包括：
在所述存储电路的所述第一以及第二电压的供给端和基准电源电位之间串联连接的第一以及第二开关元件，
在所述存储电路的所述第一以及第二电压的供给端和所述基准电源电位之间串联连接的第三以及第四开关元件；
所述第一以及第二开关元件的共用连接点与所述第三以及第四开关元件的共用连接点分别和所述液晶元件的所述第一像素电极和第二像素电极连接，
并且利用切换控制信号，对是选择性使所述第一以及第四开关元件导通还是选择性使所述第二以及第三开关元件导通进行控制。
3.如权利要求2所述的液晶装置，其特征在于，
所述第一、第二、第三以及第四开关元件分别由相同导电型的晶体管构成，
所述切换控制信号是互为反相的时钟信号。
4.如权利要求2或者3所述的液晶装置，其特征在于，
所述切换控制信号的电压电平被设定成使所述第一以及第三的各晶体管充分导通的足够的电压电平，由此，从所述存储电路供给的所述第一电压在不使电压值降低的情况下被施加给所述液晶元件的所述第一或第二像素电极。
5.如权利要求2～4中任意一项所述的液晶装置，其特征在于，
所述施加电压反相电路还具有开关元件，其在所述切换控制信号的电压电平发生变化的时刻将来自所述存储电路的电压供给切断。
6.如权利要求2～5中任意一项所述的液晶装置，其特征在于，
所述液晶装置是利用PWM驱动被灰度等级加权的数字驱动方式的液晶装置，
所述切换控制信号基于所述数字驱动用的定时脉冲而得到。
7.如权利要求1～6中任意一项所述的液晶装置，其特征在于，
通过所述像素电路内的共用的电源布线提供所述存储电路和所述施加电压反相电路的所述基准电源电位。
8.如权利要求1～7中任意一项所述的液晶装置，其特征在于，
所述存储电路是保持1比特数据的SRAM型的存储单元。
9.如权利要求1～8中任意一项所述的液晶装置，其特征在于，
所述横向电场方式的液晶元件是IPS方式的液晶元件。
10.如权利要求1～9中任意一项所述的液晶装置，其特征在于，
所述液晶装置是反射型的液晶装置，
所述存储电路和所述施加电压反相电路被配设在由将光反射的材料构成的所述第一以及第二像素电极下侧的元件形成区域内。
11.如权利要求1～10中任意一项所述的液晶装置，其特征在于，
所述施加电压反相电路在将图像显示于所述液晶元件时，在规定的时刻使所述液晶元件的所述第一以及第二电极的电压反相。
12.一种有源矩阵基板，包括：
第一像素电极和第二像素电极，用于向横向电场方式的液晶元件的液晶层施加电场；
存储电路，其设置在各像素电路，且作为第一电压和第二电压的供给源发挥功能；和
施加电压反相电路，其设置于各像素电路，通过对分别将由所述存储电路供给的所述第一和第二电压提供给所述液晶元件的所述第一像素电极和所述第二像素电极的哪一个进行切换，从而使被施加给所述液晶元件的电压发生反相。
13.一种电子设备，其搭载有权利要求1～11中任意一项所述的液晶装置。
CN2007101928845A 2006-12-05 2007-11-28 液晶装置、有源矩阵基板和电子设备 Active CN101196661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006328223A JP5019859B2 (ja) 2006-12-05 2006-12-05 液晶装置および電子機器
JP2006-328223 2006-12-05
JP2006328223 2006-12-05

Publications (2)

Publication Number Publication Date
CN101196661A true CN101196661A (zh) 2008-06-11
CN101196661B CN101196661B (zh) 2012-10-10

Family

ID=39475278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101928845A Active CN101196661B (zh) 2006-12-05 2007-11-28 液晶装置、有源矩阵基板和电子设备

Country Status (4)

Country Link
US (1) US8120562B2 (zh)
JP (1) JP5019859B2 (zh)
KR (1) KR101413872B1 (zh)
CN (1) CN101196661B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935212A (zh) * 2015-10-30 2017-07-07 株式会社日本显示器 显示装置的驱动电路及显示装置
CN107403611A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
CN109741707A (zh) * 2019-03-14 2019-05-10 昆山工研院新型平板显示技术中心有限公司 一种像素电路和显示面板
CN110060646A (zh) * 2019-05-08 2019-07-26 京东方科技集团股份有限公司 数据锁存电路、像素电路、阵列基板及液晶显示面板
CN112017597A (zh) * 2019-05-29 2020-12-01 云谷（固安）科技有限公司 像素电路以及显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008241832A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置、画素回路、アクティブマトリクス基板、および電子機器
WO2010082379A1 (ja) * 2009-01-16 2010-07-22 シャープ株式会社 表示装置および携帯端末
US20120033146A1 (en) * 2010-08-03 2012-02-09 Chimei Innolux Corporation Liquid crystal display device and electronic device using the same
JP2013130802A (ja) * 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
JP5801734B2 (ja) * 2012-03-01 2015-10-28 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP6732413B2 (ja) * 2015-07-09 2020-07-29 シチズン時計株式会社 液晶表示装置
CN105632440B (zh) * 2016-01-12 2018-10-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
US10553167B2 (en) * 2017-06-29 2020-02-04 Japan Display Inc. Display device
US10777153B1 (en) * 2019-05-16 2020-09-15 Himax Display, Inc. Method for calculating pixel voltage for liquid crystal on silicon display device
KR102137639B1 (ko) * 2020-01-23 2020-07-27 주식회사 사피엔반도체 소형화된 픽셀회로
KR102156270B1 (ko) * 2020-04-02 2020-09-15 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303077A (ja) 1992-04-27 1993-11-16 Toshiba Corp マトリクス型液晶表示装置
JP3630489B2 (ja) 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3638737B2 (ja) * 1995-11-07 2005-04-13 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置およびその駆動方法
KR100533802B1 (ko) * 1998-09-10 2005-12-06 세이코 엡슨 가부시키가이샤 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법
JP3805966B2 (ja) 1999-10-21 2006-08-09 松下電器産業株式会社 液晶表示装置
JP4754064B2 (ja) * 2000-12-06 2011-08-24 エーユー オプトロニクス コーポレイション 表示装置の駆動方法
KR100783695B1 (ko) * 2000-12-20 2007-12-07 삼성전자주식회사 저전력 액정 표시 장치
JP3649211B2 (ja) * 2002-06-20 2005-05-18 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
JP2004191574A (ja) * 2002-12-10 2004-07-08 Seiko Epson Corp 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法
JP2005025048A (ja) 2003-07-04 2005-01-27 Victor Co Of Japan Ltd 画像表示装置の駆動方法
JP2005148453A (ja) 2003-11-17 2005-06-09 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005258416A (ja) * 2004-02-09 2005-09-22 Advanced Lcd Technologies Development Center Co Ltd 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
US7425940B2 (en) * 2004-02-09 2008-09-16 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
KR100752366B1 (ko) * 2004-02-19 2007-08-28 삼성에스디아이 주식회사 액정표시장치 및 그의 구동방법
JP2008241832A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置、画素回路、アクティブマトリクス基板、および電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935212A (zh) * 2015-10-30 2017-07-07 株式会社日本显示器 显示装置的驱动电路及显示装置
CN106935212B (zh) * 2015-10-30 2019-09-27 株式会社日本显示器 显示装置的驱动电路及显示装置
CN107403611A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
US10762868B2 (en) 2017-09-25 2020-09-01 Boe Technology Group Co., Ltd. Memory-in-pixel circuit and driving method thereof, liquid crystal display panel and wearable device
CN109741707A (zh) * 2019-03-14 2019-05-10 昆山工研院新型平板显示技术中心有限公司 一种像素电路和显示面板
CN110060646A (zh) * 2019-05-08 2019-07-26 京东方科技集团股份有限公司 数据锁存电路、像素电路、阵列基板及液晶显示面板
CN112017597A (zh) * 2019-05-29 2020-12-01 云谷（固安）科技有限公司 像素电路以及显示装置
CN112017597B (zh) * 2019-05-29 2021-10-12 成都辰显光电有限公司 像素电路以及显示装置

Also Published As

Publication number Publication date
JP5019859B2 (ja) 2012-09-05
US20080129905A1 (en) 2008-06-05
JP2008139764A (ja) 2008-06-19
CN101196661B (zh) 2012-10-10
KR20080052406A (ko) 2008-06-11
KR101413872B1 (ko) 2014-06-30
US8120562B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
CN101196661B (zh) 液晶装置、有源矩阵基板和电子设备
CN101276110A (zh) 液晶装置、像素电路、有源矩阵基板及电子设备
TW533387B (en) Shift register, display device, image sensing element driving apparatus, and image sensing apparatus
TW554306B (en) Image display apparatus
US7193593B2 (en) Liquid crystal display device and method of driving a liquid crystal display device
US7268756B2 (en) Liquid crystal display device and method of driving a liquid crystal display device
US6965366B2 (en) System and method for driving an electro-optical device
KR100813453B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
CN100481194C (zh) 有源矩阵显示器件及其驱动方法
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US7684092B2 (en) Electro-optical device and writing circuit of electro-optical device
JP2015094766A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP3674321B2 (ja) 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JPS58143389A (ja) 画像表示装置
JPH0364791A (ja) Ｔｆｔ液晶表示装置
JPH07281648A (ja) 液晶ディスプレイ装置
JP2007147963A (ja) 電気光学装置、駆動方法および電子機器
JP2003140109A (ja) 液晶表示装置
JP2006235267A (ja) 半導体装置の駆動方法および駆動装置並びに半導体装置
JP2006330510A (ja) 電気光学装置、駆動方法および電子機器
JP2006267359A (ja) 電気光学装置および電子機器
JP2004354741A (ja) 液晶表示装置及びその駆動方法
JP2005227698A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2006267358A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: SEIKO EPSON CORP.

Effective date: 20110627

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110627

Address after: Tokyo, Japan

Applicant after: Sony Corp.

Address before: Tokyo, Japan

Applicant before: Seiko Epson Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121115

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121115

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right

Effective date of registration: 20211028

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Aichi

Patentee before: Japan display West Co.,Ltd.

TR01 Transfer of patent right