Nothing Special   »   [go: up one dir, main page]

CN107251189B - 基于第iii族元素氮化物的半导体载体的制造 - Google Patents

基于第iii族元素氮化物的半导体载体的制造 Download PDF

Info

Publication number
CN107251189B
CN107251189B CN201680009848.8A CN201680009848A CN107251189B CN 107251189 B CN107251189 B CN 107251189B CN 201680009848 A CN201680009848 A CN 201680009848A CN 107251189 B CN107251189 B CN 107251189B
Authority
CN
China
Prior art keywords
layer
nitride
group iii
crystalline
crystalline layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680009848.8A
Other languages
English (en)
Other versions
CN107251189A (zh
Inventor
F·赛蒙德
J·马希斯
E·弗雷西内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guo Jiakeyanzhongxin
Original Assignee
Guo Jiakeyanzhongxin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guo Jiakeyanzhongxin filed Critical Guo Jiakeyanzhongxin
Publication of CN107251189A publication Critical patent/CN107251189A/zh
Application granted granted Critical
Publication of CN107251189B publication Critical patent/CN107251189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及载体制造方法，所述载体用于制造基于第III族元素氮化物的半导体结构，其特征在于，该方法包括以下步骤：‑在衬底(10)上形成(100)缓冲层(20)，所述缓冲层包括基于第III族元素氮化物的上层，‑在缓冲层上沉积(200)结晶层(30)，所述结晶层由硅原子沉积以覆盖基于第III族元素氮化物的上层的整个表面。本发明还涉及通过该方法获得的载体以及基于该载体的半导体结构以及其制造方法。

Description

基于第III族元素氮化物的半导体载体的制造
技术领域
本发明涉及制造基于第III族元素氮化物的半导体结构的方法以及这种半导体结构。
背景技术
基于元素周期表第III族元素的氮化物的半导体材料(例如基于氮化镓GaN的材料)在电子和光电子领域中占有越来越重要的位置，尤其是用于制造发光二极管。
用于在衬底(例如由硅或蓝宝石制成的衬底)上制造基于第III族元素氮化物如氮化镓GaN的半导体结构的现有方法通常导致与主衬底和基于第III族元素氮化物的半导体材料之间的晶格参数的差异有关的大的穿透位错密度。这些穿透位错在形成基于第III族元素氮化物的半导体材料的发光器件的半导体结构的情况下是特别不利的，因为穿透位错提高了这些发光器件的泄漏电流并且损害了发光效率。
三维外延技术(例如侧向过生长(ELO，对应英文“epitaxial lateralovergrowth”)、从纳米柱开始的悬吊外延、抗表面活性剂物种的添加、生长条件的改变)已经证明了它们在基于第III族元素氮化物的半导体材料中降低穿透位错密度的效率。这些技术降低穿透位错密度所采用的方法在于启动三维生长模式(通过岛
Figure BDA0001375943550000011
)，然后促进岛的汇合以获得二维氮化镓GaN层。
用于降低穿透位错密度的流行的原位技术在于在GaN层之下插入氮化硅SiNx插入层。更具体地，氮化硅SiNx层原位沉积在第III族元素氮化物层上，然后氮化镓GaN层被沉积在氮化硅SiNx层上。这项技术已经证明了对于传统c-平面GaN以及对于半非极性取向来说其在降低穿透位错密度方面的效率。
已知的是，基于硅和氨的表面处理导致形成纳米孔氮化硅SiNx层，其充当了纳米掩模，使得能够启动GaN的三维生长模式。GaN的生长在氮化硅SiNx所处的区域中受到抑制。相反，该生长在纳米孔中发生，也就是说在纳米掩模的开口中发生。这些开口的密度和尺寸通过氮化硅SiNx的沉积时间进行控制并且它们在表面上的分布是随机的。
例如，下述文献探讨了这些主题：
●题为“A New Method of Reducing Dislocation Density in GaN LayerGrown on Sapphire Substrate by MOVPE”的文章，Sakai等人，J.Cryst.Growth，221，334(2000)，
●题为“Anti-Surfactant in III-Nitride Epitaxy–Quantum Dot Formationand Dislocation Termination”的文章，S.Tanaka等人，Jap.J.Appl.Phys.，39，L83 1(2000)，
●文章“Efficacy of single and double SiNx interlayers on defectreduction in GaN overlayers grown by organometallic vapor-phase epitaxy”，F.Yun等人，J.Appl.Phys.，98，123502(2005)，
●专利申请DE10151092A1，
●专利申请WO2007/133603A2。
例如，文献US 2004/0137732提出在衬底上沉积起到掩模功能的具有不连续性或开口的氮化硅膜，然后在进行热退火之前进行在低温下的薄氮化镓层的沉积。该退火使得能够将氮化镓定位在掩模的开口处以获得氮化镓后续生长所采用的氮化镓岛。
最近已经显示出，这种类型的处理也可导致形成标记为31/2x31/2R30°的晶体结构，尤其见于下述文章中：“Blocking Growth by Electrically Active Subsurface Layer:The Effects of Si as an Antisurfactant in the Growth of GaN”，T.Markurt等人，Physical Review Letters 110，036103(2013)。在这篇文章中，结晶层被制造以获得部分覆盖的表面，其具有多少有些大的被称作“开口”的未覆盖区域，并且这个层被称作“纳米孔的”。
在氮化镓GaN层的沉积步骤期间，外延的氮化镓优先在该纳米孔层的开口中生长，以形成岛。一旦形成岛，则调节生长参数以使得氮化镓GaN侧向发展以覆盖被SiNx覆盖的区域，并且汇合以形成氮化镓GaN层(3D生长)。氮化镓层的生长然后继续进行，一直到获得希望的氮化镓GaN的厚度(2D生长)。氮化镓GaN的汇合(coalescence)厚度被定义为获得在插入SiNx层之后完全汇合的GaN层所需的厚度。
读者将会理解，表面处理持续时间的增加以及因此的沉积SiNx的量的增加所具有的作用是提高SiNx层的覆盖比率并且因而降低氮化镓GaN岛的密度，这使得能够降低穿透位错密度。相反，氮化镓GaN岛的密度越低，实现汇合所需的氮化镓GaN的厚度越大。因而特别有利的是确定SiNx层的最佳覆盖比率以使得这种方法在工业上可用。
另外，制造基于衬底上的GaN的器件的现有方法通常包括沉积缓冲层的第一步骤，所述缓冲层可例如是对于硅衬底来说的氮化铝AlN，任选地之后是在氮化铝AlN缓冲层上沉积氮化铝镓AlGaN层的步骤。然后可将纳米掩模沉积在AlN或AlGaN层上。其它方法提出使用蓝宝石衬底并且在低温下沉积GaN层作为缓冲层，在该情况下纳米掩模被沉积在GaN缓冲层上。
所提及的利用SiNx的纳米掩模的生长技术的缺陷涉及以下的事实：氧化反应可在未被SiNx层覆盖的缓冲层的表面处发生。尤其是，该缓冲层可在由衬底、缓冲层和SiNx层构成的载体暴露于空气中时在开口处氧化。因此，在现有技术的方法中，上部(或最终)氮化镓GaN层在SiNx层形成之后立即在SiNx层上形成，而不可能在其上沉积氮化镓层之前储存载体。
这项技术的另一个缺陷涉及以下的事实：不存在任何措施能够定义SiNx纳米孔层的沉积步骤的最佳持续时间。与开口的尺寸及其密度相关的这个最佳持续时间随着用于生长的起始衬底、用于生长的反应器类型以及其它参数如气体前体密度等而变化。开口的尺寸及其密度是不可测的量，因而SiNx纳米孔层的沉积步骤的最佳持续时间的确定仅可通过进行逐次试验凭经验获得，所述试验必须在每次重复时改变生长参数(即衬底、反应器等)之一，这是耗时的并且尤其无法实现通用的方法，也即以通用的方式来应用。
发明内容
本发明的目的在于提出能够克服以上所述缺陷中的至少之一的方法。
为此，本发明提出一种载体制造方法，所述载体用于制造基于第III族元素氮化物的半导体结构，其特征在于，该方法包括以下步骤：
-在衬底上形成缓冲层，所述缓冲层包括基于第III族元素氮化物的上层，
-在缓冲层上沉积结晶层，所述结晶层由硅原子沉积以覆盖基于第III族元素氮化物的上层的整个表面，所述结晶层具有在晶体学方向[1-100]上的硅原子的三重周期性，使得通过在方向[1-100]上的掠入射电子衍射获得的所述结晶层的衍射图象包括：
-中心线(0，0)和整数阶线(0，-1)和(0，1)，
-中心线(0，0)和整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)，以及
-中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
沉积覆盖衬底上的缓冲层的整个表面的结晶层的事实使得能够使缓冲层的表面完全钝化并且因而防止缓冲层的任何氧化反应。这使得能够在沉积基于第III族元素氮化物的半导体结构之前储存由衬底、缓冲层和结晶层构成的载体。
覆盖整个表面的结晶层的沉积步骤还使得能够免除基于SiNx纳米孔层的沉积步骤的现有技术方法的开发和优化的凭经验阶段，尤其是确定纳米孔的最佳尺寸以及纳米孔的最佳密度。
基于硅的结晶层的沉积步骤还能够使其上的基于第III族元素氮化物的层的随后生长，而覆盖基于第III族元素氮化物的上层的无定形纳米孔层不会使得进行这种随后生长。所描述的衍射图象对应于相对于基于第III族元素氮化物的层的晶格(晶格参数比基于第III族元素氮化物的层的晶格的晶格参数大
Figure BDA0001375943550000051
倍)转动30°的六边形周期排列，这使得能够促进结晶层的这种随后生长。
在下文中要理解，当层A被提及在层B上时，其可以是直接在层B上，或者可以位于层B之上且与所述层B隔开一个或多个中间层。
还应当理解，当层A被提及在层B上时，其可覆盖层B的整个表面或者覆盖所述层B的一部分。
优选地，结晶层的沉积步骤在与在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度最大值对应的时刻被中断。
根据本发明的器件的优选但非限制性的方面如下所述：
-结晶层与第III族元素氮化物层是外延关系；
-结晶层由硅原子和例如由氨提供的氮原子来沉积；
-结晶层具有在晶体学方向[1-210]上的单一周期性，使得通过在方向[1-210]上的掠入射电子衍射获得的所述结晶层的衍射图象包括中心线(0，0)和整数阶线(0，-1)和(0，1)，而在它们之间没有非整数阶线；
-衬底基于硅并且形成缓冲层的步骤包括沉积氮化铝AlN层，其形成基于第III族元素氮化物的上表面层；
-衬底基于硅并且形成缓冲层的步骤包括：
-沉积氮化铝AlN层，并且
-沉积氮化铝镓AlGaN层，其形成在氮化铝AlN层上的基于第III族元素氮化物的上表面层；
-缓冲层在其形成结束时具有10-200nm的厚度；
-结晶层的沉积步骤在于超真空沉积；
-结晶层的沉积步骤在于通过分子束外延的沉积；
-该方法包括在结晶层的沉积步骤期间通过在晶体学方向[1-100]上的掠入射电子衍射测量结晶层的步骤，以获得所述结晶层的衍射图象，并且结晶层的沉积步骤的持续时间随着在晶体学方向[1-100]上的结晶层衍射图象的至少一个衍射线的强度而变化；
-晶体学方向[1-100]的结晶层的衍射图象包括：
-中心线(0，0)和整数阶线(0，-1)和(0，1)，
-在中心线(0，0)和整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)，以及
-在中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)；
结晶层的沉积步骤在所述非整数阶线的发光强度最大时被中断；
-结晶层的沉积步骤在于气相沉积；
-结晶层的沉积步骤在于通过有机金属气相外延的沉积；
-结晶层由硅原子和氨分子沉积。
本发明还涉及用于制造基于第III族元素氮化物的半导体结构的载体，其特征在于该载体包括：
-衬底，
-在衬底上的缓冲层，该缓冲层包括基于第III族元素氮化物的上层，
-在缓冲层上的结晶层，所述结晶层包括硅原子并且覆盖缓冲层的基于第III族元素氮化物的上层的整个表面，所述结晶层具有在方向[1-100]上的硅原子的三重周期性，使得通过在方向[1-100]上的掠入射电子衍射获得的所述结晶层的衍射图象包括：
-中心线(0，0)和整数阶线(0，-1)和(0，1)，
-在中心线(0，0)和整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)，以及
-在中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
优选地，结晶层的状态，尤其是其下层表面即缓冲层表面的覆盖比率对应于在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度最大值。
根据本发明的载体的优选但非限制性方面如下所述：
-结晶层与第III族元素氮化物层是外延关系；
-结晶层还包括氮原子；
-结晶层具有在晶体学方向[1-210]上的单一周期性，使得通过在方向[1-210]上的掠入射电子衍射获得的所述结晶层的衍射图象包括中心线(0，0)和整数阶线(0，-1)和(0，1)，而在它们之间没有非整数阶线；
-衬底基于蓝宝石Al2O3，硅Si，绝缘体上硅SOI，碳化硅SiC，氮化铝AlN，氧化锌ZnO或砷化镓GaAs；
-衬底基于硅并且缓冲层包括氮化铝AlN层和在氮化铝AlN层上的氮化铝镓AlGaN层；
-结晶层具有
Figure BDA0001375943550000071
的厚度；
-缓冲层具有10-200nm的厚度。
本发明还涉及制造基于第III族元素氮化物的半导体结构的方法，包括以下步骤:
-提供根据本发明的载体，
-在结晶层上生长基于第III族元素氮化物的半导体结构。
优选地，生长步骤在950-1200℃并且优选1000℃-1100℃的温度下进行。还优选地，生长步骤不包括退火步骤。再优选地，生长步骤包括在结晶层上生长基于第III族元素氮化物的层，其具有大于1μm并且优选大于2μm的厚度。
优选地，生长步骤包括在结晶层上沉积氮化镓GaN层的步骤。优选地，生长步骤在于通过有机金属气相外延的沉积。
本发明还涉及基于第III族元素氮化物的半导体结构，包括：
-根据本发明的载体
-在结晶层上的基于第III族元素氮化物的半导体材料。
优选地，在结晶层上的基于第III族元素氮化物的半导体材料包括氮化镓层。氮化镓GaN具有小于或等于5.108cm-2的穿透位错密度。优选地，在结晶层上的基于第III族元素氮化物的半导体材料包括基于铝的层。
本发明还涉及基于第III族元素氮化物的发光二极管，其特征在于它包括：
-根据本发明的半导体结构，
-在基于第III族元素氮化物的第一半导体层上布置的基于氮化镓的第一接触层，
-在基于氮化镓的第一接触层上布置的基于氮化镓的第二接触层，
-在基于氮化镓的第一接触层和基于氮化镓的第二接触层之间布置的配有多量子阱结构的活化层。
附图说明
根据本发明的方法及相关产品的其它优点和特性将通过以非限制性实施例方式给出的参考附图的多个可选实施方案的描述而变得更加清楚，在附图中：
-附图1显示用于制造基于第III族元素氮化物的半导体结构的方法的实施例；
-附图2示意性地显示通过实施在附图1中所示的方法获得的产品的实施例，
-附图3和4显示了根据本发明的结晶层分别在晶体学方向[1-100]和[1-210]上的两个衍射图象，
-附图5示出了具有台式结构的半导体结构；
-附图6示出了具有箱式结构的半导体结构；
-附图7示出了表示在结晶层沉积期间衍射图象的非整数阶线的强度随时间变化的曲线。
在各附图中，相同的标号表示类似的要素。
具体实施方式
现在将参考可制造发光二极管的载体上的氮化镓GaN层的生长来更详细地描述根据本发明的方法。基于第III族元素氮化物的层可以是厚层(英文为“template”)或者自支撑层，也被称作块状衬底(英文为“bulk substrate”)。基于第III族元素氮化物的半导体结构因而可以是GaN、AlN等的厚层，或者GaN、AlN等的块状衬底，或者还可以是外延结构(英文为“epiwafer”)。
不过，对于本领域技术人员来说显然的是，以下所述的方法可用于使得基于除氮化镓之外的其它第III族元素氮化物的材料生长，这种材料可被用来制造除发光二极管之外的其它半导体结构。例如，所获得的结构因而可具有发光二极管的配置，或者具有高电子迁移率晶体管(HEMT，对应英文“high electron mobility transistor”)的配置。
附图1示出了根据本发明方法的一种可选实施方案。该方法包括在于以下的步骤：
-在衬底上形成100缓冲层，所述缓冲层包括基于第III族元素氮化物的上表面层，
-在缓冲层上沉积200结晶层，
-使氮化镓层在结晶层上生长300，所述结晶层由硅原子沉积。
衬底
为了制造半导体结构，使用在其上实施不同沉积步骤的衬底10。
所用衬底10可以是蓝宝石Al2O3，硅Si，碳化硅SiC，氮化铝AlN，氧化锌ZnO或砷化镓GaAs。在一种实施方案中，该衬底是硅。
硅衬底的使用与蓝宝石衬底的使用相比具有众多优点；尤其是：
-硅衬底比蓝宝石衬底便宜；
-硅衬底的尺寸(通常达12英寸，即30.48cm)大于蓝宝石衬底的尺寸(通常达6英寸，即15.24cm)；因而可使用硅衬底制造具有更大表面积的氮化镓GaN层；
-与在蓝宝石衬底的情况下相比，在使用硅衬底的情况下在氮化镓GaN层生长之后的元件制造的不同生长后(post-croissance)步骤(抛光背面，转移前面，去除衬底等)更为简单且更为便宜。
因而，硅衬底的使用使得能够例如在低生产成本下制造发光二极管(LED)，这在照明领域中是特别有利的。
有利地，衬底10可以是具有图案的衬底，包括具有凸起的平台的形状并且通过蚀刻围绕着该平台的衬底的表面而获得的台式结构11(其尺寸可以是10x10μm至400x400μm)，就如附图5中所示的，或者包括如附图6所示的箱式结构，其中基于第III族元素氮化物的缓冲层20(在这种特定情况下由AlN和AlGaN制成)、完全覆盖其的结晶层30以及氮化镓层40位于在衬底10中设置的凹处12中。可有利地使用制造图案的另外的方法，例如通过由介电材料制成的掩模进行表面的部分掩蔽。
这种具有图案的衬底的使用使得能够限制在衬底10上外延的氮化镓层40产生裂纹，并且因而提高可在衬底10上沉积而不产生裂纹的氮化镓GaN的临界厚度。
例如，可使用包括200x200μm的台式结构的衬底来生产5μm厚的无裂纹的氮化镓GaN层，而未结构化的衬底的使用仅能够生产1μm厚的无裂纹的氮化镓GaN层。
缓冲层的形成
该方法包括形成100缓冲层20的步骤，所述缓冲层20包括基于第III族元素氮化物的上表面层。这个缓冲层可例如包括以下物质的层：氮化铝AlN，氮化铝镓AlGaN，氮化铝镓硼AlGaBN，AlN/AlGaN的叠堆(empilement)，梯级(graduel)AlGaN，氧化锌ZnO，或者氮化硼BN或碳化硅SiC。但是，在所有情况下，缓冲层具有基于第III族元素氮化物如氮化铝AlN、氮化铝镓AlGaN的上层。
在本说明的实施例的情况下，这个形成100的步骤包括在衬底10上沉积110氮化铝AlN层21。这个氮化铝AlN层21可构成缓冲层20的基于第III族元素氮化物的上表面层。
包括氮化铝AlN层21的缓冲层20的形成使得能够提高随后沉积的氮化镓GaN层40的质量。
例如，当使用的衬底10是硅Si时，氮化镓GaN在硅Si上的直接生长是非常困难的，这尤其归因于在高温下镓Ga、硅Si之间的高化学反应性。
包括氮化铝AlN层21的缓冲层20的形成使得能够克服这些困难，并且因而提高外延的氮化镓GaN层40的质量。
缓冲层20可具有10nm-500nm、优选10μm-200nm的厚度。厚度大于200nm的缓冲层使得能够获得缓冲层20的良好结晶质量，并且因而提高随后外延的第III族元素氮化物层的结晶质量。
不过，完全覆盖缓冲层的根据本发明的结晶层能够确保随后外延的第III族元素氮化物层的良好结晶质量，即使缓冲层的结晶质量并不是最高。因此，缓冲层20达到大于200nm的厚度是不必要的。因而，优选地，缓冲层20具有10-200nm或者50-100nm的厚度。
将缓冲层20的厚度限制到低于200nm的事实有利地能够减少该方法的持续时间，氮化铝AlN层21的生长时间是相对长的。另一个优点在于以下的事实：通过利用被结晶层完全覆盖的不太厚的缓冲层20，由结晶层30解决的此缓冲层中的位错问题更加快速地被解决，这防止了位错的蔓延和引起位错。
形成100缓冲层20的步骤还可包括在氮化铝AlN层21上沉积120氮化铝镓AlGaN层22的任选步骤。这个氮化铝镓AlGaN层22则形成缓冲层20的基于第III族元素氮化物的上表面层。
这使得能够获得氮化铝AlN和氮化铝镓AlGaN的复合缓冲层20。
氮化铝镓AlGaN层22使得能够降低在其上沉积结晶层的层的穿透位错密度。
有利地，缓冲层的厚度，以及因此任选地，氮化铝AlN和氮化铝镓AlGaN的层21、22的厚度之和可以是10nm-500nm，优选50-200nm，具有例如以下的分布：
-25-100nm的氮化铝AlN，
-25-400nm的氮化铝镓AlGaN。
这使得能够减少缓冲层的生长持续时间，同时受益于与氮化铝和氮化铝镓的层相关的优点。
优选地，其上将要沉积结晶层的缓冲层的表面(也即基于第III族元素氮化物的层的表面)尽可能光滑地形成。
为此有利的是，在小于950℃的温度下，在硅原子流和氮原子流如氨分子NH3流下，在分子束外延反应器中进行缓冲层20的表面处理。当这样做时，表面并不劣化并且保持光滑。
结晶层的沉积
该方法还包括在缓冲层20上沉积200外延的结晶层30的步骤。该结晶层由包含硅Si原子以及任选的氮原子的前体沉积。包含硅原子的前体可例如是硅烷SiH4，乙硅烷Si2H6或三甲基硅烷SiH(CH3)3。氮原子可被引入，例如通过氨分子NH3提供。
结晶层30被沉积以覆盖由基于第III族元素氮化物的层(如氮化铝层21或氮化镓层22)的上表面构成的缓冲层20的整个表面。结晶层30被沉积以与第III族元素氮化物层外延，即与第III族元素氮化物层是外延关系的。
结晶层30的沉积步骤对应于表面处理，该表面处理导致在缓冲层20的表面处沉积的原子的表面重建。
实际上，在将缓冲层20的表面暴露于硅Si原子并且任选地暴露于氨分子NH3之后，硅Si原子和任选的氮通过产生六边形排列结合到缓冲层的表面，所述六边形排列相对于在其上沉积原子的基于第III族元素氮化物的层的晶格(晶格参数比基于第III族元素氮化物的层的晶格的晶格参数大
Figure BDA0001375943550000121
倍)转动30°。
这个表面重建的形成通过电子衍射技术可测量并且可通过记录这个表面重建的特定衍射线的强度来量化其表面的覆盖比率。
电子衍射是一项用于研究物质的技术，其在于用电子轰击样品并且观察所产生的衍射图象。
可在本发明范围内使用以用于研究结晶层的结构的电子衍射技术的实例是反射高能电子衍射(英文为“reflection high energy electron diffraction”或者RHEED)，这是一项能够在超真空环境中确定表面的晶体结构的技术。
RHEED技术尤其使得能够确定表面重建，测量生长速率并且定性评价表面的平面性。RHEED装置由电子枪构成，所述电子枪使得能够产生聚焦于该表面的10-50keV能量的单能电子束。与所述电子相关的波长是大约
Figure BDA0001375943550000122
所述束以角度为1-2度的掠入射到达表面。在这种配置中，电子与表面的相互作用被限制到数个原子平面。通过表面原子反射和衍射的电子在荧光屏上收集，这使得能够将相应的衍射图案可视化并且这个图案然后可使用CCD照相机进行数字化。下述文献描述了这项技术：“Reflection High Energy ElectronDiffraction”，Ayahiko Ichimiya和Philip I.Cohen，Cambridge University Press，2004年。
参考附图3和4，它们示出了在相应晶体学方向[1-100]和[1-210]上的结晶层的两个衍射图象。
在附图4中，在方向[1-210]上的结晶层衍射图象独特地包括整数阶衍射线：中心线(0，0)42和在所述中心线42的两侧的两个整数阶线(0，-1)43和(0，1)44。因而，在整数阶线(0，-1)和(0，1)与中心线(0，0)之间没有非整数阶线。要指出，在整数阶衍射线之间的间隔与在该表面的平面中的晶格参数成反比。
相反地，在与在方向[1-100]上的结晶层衍射图象对应的附图3中，表面重建的存在导致存在另外的分数阶线，也就是说非整数阶线，在这种情况下是所谓1x3的重建的特征1/3阶线。在方向[1-100]上的结晶层衍射图象因而包括：
-中心线(0，0)以及整数阶线(0，-1)和(0，1)，
-在线(0，0)32和(0，-1)33之间的所谓(0，-1/3)和(0，-2/3)的两个非整数阶衍射线31，以及
-在线(0，0)32和(0，1)34之间的所谓(0，1/3)和(0，2/3)的两个非整数阶衍射线35。
因此，在方向[1-210]上的衍射图象在整数阶线之间仅具有一个空间，而在方向[1-100]上的衍射图象在整数阶线之间具有三个空间，这就是为什么这个结晶层被标注为1x3的原因。
因而，并且与现有技术方法(包括沉积其精确的结构和组成未知的SiNx纳米孔层的步骤)相反，根据本发明的方法提出所谓1x3的结晶层的沉积，所述结晶层具有完全限定的结构和组成并且其孔密度优选尽可能地低，或者甚至基本上为零。
因此，在现有技术的方法中，寻求避免基于第III族元素氮化物的层的表面的完全覆盖比率。而本发明人已经发现，当结晶层覆盖基于第III族元素氮化物的层的整个表面时，位错密度最小。
优选地，结晶层30的沉积200的步骤因而在与在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度最大值对应的时刻被中断。
附图7因而显示了在结晶层沉积期间在衍射图象中的非整数阶线的强度随时间变化的曲线的实例。可观察到，这个强度首先开始于在0-60秒之间的增加，然后在90秒之后降低。因而在60秒和90秒之间达到强度的最大水平。
在附图7的沉积条件下，因而可在与在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度最大值对应的时刻通过中断在其开始之后60-90秒之间的沉积来中断钝化结晶层的沉积步骤。
要指出，结晶层1x3可具有大约为硅原子单层(即大约
Figure BDA0001375943550000141
)的非常低的厚度。因此，为了保持结晶层1x3的结晶特性，其厚度优选小于
Figure BDA0001375943550000142
有利地，结晶层1x3的沉积引起缓冲层的表面的钝化。这种钝化能够使缓冲层对于向空气的暴露来说是惰性的并且防止任何氧化反应。
用于生长氮化镓GaN的载体的获得
在结晶层30的沉积200的步骤结束时，获得用于生长基于第III族元素氮化物的半导体结构如氮化镓GaN层的载体。
由于结晶层30钝化载体的表面，因此可从在其中已经形成结晶层30的反应器中取出所述载体，例如将其储存或者将其置于另一反应器中。由于表面被钝化，因此载体可被暴露于自由空气中而没有氧化的风险。
这个载体包括：
-衬底10，选自硅Si，碳化硅SiC，氮化铝AlN，氧化锌ZnO，蓝宝石或者砷化镓GaAs；
-缓冲层20，包括基于第III族元素氮化物的上层，其可例如具有100μm-200μm的厚度；
-结晶层30，其厚度可以是
Figure BDA0001375943550000151
优选
Figure BDA0001375943550000152
氮化镓层的生长
该方法还包括在结晶层30上生长基于第III族元素氮化物的半导体结构如生长氮化镓层的步骤。
因而提供先前获得的载体，例如通过将其引入到在其中将生长氮化镓层的反应器中来实施。
氮化镓GaN层在结晶层1x3上的生长原理如下。
结晶层1x3的沉积使得能够提高在结晶层上沉积的物种的扩散长度(即表征中子与给定同位素的相互作用的扩散幅度)。
外延结晶层形成在能量方面不利于第III族元素氮化物的二维生长的表面。这种抗表面活性剂效应导致形成岛，其尺寸和形状通过结晶层的表面能并且通过生长动力确定。
在氮化镓GaN层的沉积步骤期间，氮化镓GaN从岛开始侧向发展，通过汇合形成氮化镓GaN层(3D生长)。然后继续氮化镓层的生长，直到获得希望的氮化镓GaN厚度(2D生长)。
优选地，生长300的步骤包括在结晶层30上生长厚度大于1μm并且优选大于2μm的基于第III族元素氮化物的层40。
然后获得由衬底、缓冲层、结晶层和氮化镓层组成的层的叠堆。
优选地，生长300步骤在950-1200℃并且优选1000℃-1100℃的温度下进行。优选地，该生长步骤一次性进行，并且因而不包括退火步骤。
表面出现的穿透位错密度可通过透射电镜(MET或TEM，对应英文“TransmissionElectron Microscopy”)测量。该穿透位错密度小于或等于5.108cm-2。氮化镓GaN因而具有相比于根据现有技术方法(无结晶层1x3)形成的GaN层来说降低的穿透位错密度。
可注意到，在该处观察位错曲线的氮化镓层中的汇合区域从结晶层30的表面开始在小于2μm的厚度上延伸，正如可通过电子显微镜观察注意到的。
氮化镓GaN的汇合厚度被定义为获得完全汇合的GaN层(也就是说具有连续的表面平面)所需的厚度。不再能辨别出岛。
显然，氮化镓GaN层然后可与衬底分离并且与缓冲层分离，以例如用于获得自支撑氮化镓GaN层。
所使用的生长技术
有利地，以下的步骤可通过超真空沉积，优选通过分子束外延EJM(或“MBE”，英文表述“molecular beam epitaxy”的首字母缩写词)来进行：
-形成缓冲层20，和/或
-在缓冲层20上沉积结晶层30。
还可以的是，结晶层30和/或缓冲层20的沉积步骤在于气相沉积，更特别地是通过有机金属气相外延EPVOM(或“MOVPE”，英文表述“Metalorganic vapour phase epitaxy”的首字母缩写词)的沉积。
通过分子束外延(并且因而在超真空环境下)形成缓冲层的事实相比于通过有机金属气相外延形成缓冲层的技术来说具有众多优点。
尤其是，通过分子束外延的缓冲层20的形成使得能够：
-一方面，一旦形成缓冲层20则去除在衬底的环境中的任何痕量反应性气体并且因而限制衬底表面的氮化寄生反应的风险，
-另一方面，限制生长反应器结垢并且因而通过降低反应器维护操作的频率来提高生产率。
而且，通过分子束外延的缓冲层20的形成使得能够获得非常光滑的基于第III族元素氮化物的层的表面，由此改善结晶层30的形成。
此外，在EJM中超真空的使用还使得能够进行结晶层沉积的原位监测(例如通过电子衍射)。这使得能够精确监测结晶层的沉积步骤，以在结晶层的厚度完全覆盖该表面时停止这个步骤。
因而，该方法可包括在结晶层30的沉积步骤期间通过在方向[1-100]上的掠入射电子衍射测量结晶层30的覆盖比率的步骤，以获得所述结晶层30的衍射图象，其中结晶层的沉积步骤的持续时间随通过在晶体学方向[1-100]上的电子衍射所获得的结晶层衍射图象的至少一个非整数阶衍射线的强度而变化。
如前所指出的，在方向[1-100]上的结晶层30的衍射图象则包括：
-中心线(0，0)和整数阶线(0，-1)和(0，1)，
-在中心线(0，0)和整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)，以及
-在中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
优选地，在衍射图象(在晶体学方向[1-100]上)的中间非整数阶线的发光强度最大(这对应于由结晶层30对基于第III族元素氮化物的层的表面的完全覆盖比率)时，中断结晶层30的沉积步骤。
这种强度最大值是可容易识别的。实际上，通过使用CCD照相机，足以记录随着钝化层的沉积时间而变化的在方向[1-100]上的非整数阶衍射线之一的强度分布(profil)。首先非整数阶衍射线出现，然后其强度在沉积期间提高，以达到一个平台，然后再次降低并且通过消失结束。强度的最大值因而通过这个强度的稳定性可检测，所述稳定性可持续数分种或数十秒钟，这取决于所使用的技术。
同样，半导体结构(如氮化镓层)的生长步骤可通过气相沉积如通过MOVPE来进行。
制造方法的实施例
现在将描述根据本发明的方法的实施例。
在此的目的在于生产在硅Si衬底上的薄氮化镓GaN层，该氮化镓GaN层具有低位错密度(TDD<5.108cm-2，其中“TDD”是英文表述“Threading Dislocation Density”的首字母缩写词)。
所使用的硅衬底具有晶体学取向(111)。
氮化铝AlN缓冲层通过分子束外延在硅衬底上形成。缓冲层的形成在其厚度为10-200nm时被中断。
然后进行结晶层1x3的沉积步骤。通过分子束外延的缓冲层的表面处理使用硅原子和氨分子NH3来实施。这种表面处理导致形成新的明确限定的晶体结构，其通过电子衍射可测量且可识别。
在结晶层沉积期间，表面通过电子衍射技术进行观察，所述电子衍射技术在于掠入射发送单能电子束到正在形成的结晶层上，以观察所得衍射图象(在晶体学方向[1-100]上)。
结晶层1x3的有序周期性结构使得能够衍射电子并且因而获得特定的衍射图象。
结晶层的沉积步骤的持续时间随着在衍射图象上观察的至少一个非整数阶衍射线的强度而变化。
尤其是，当在衍射图中观察的衍射线的至少之一的强度最大(这通过这种强度的稳定性可检测)时，则中断结晶层的沉积步骤。
然后进行氮化镓GaN层的生长。结晶层使得能够启动氮化镓GaN的3D生长模式。氮化镓GaN的岛在结晶层的表面处形成。氮化镓GaN的岛变大并且通过形成最终大约2μm的汇合层而结束。
由此获得厚度为2μm且位错密度小于4.108cm-2的氮化镓GaN层。
通过其它方法获得的氮化镓层的实施例作为示例在下表中给出。
Figure BDA0001375943550000191
正如由上表可观察到的，使用用于氮化镓层生长的硅衬底的现有方法无法获得与根据本发明方法相当质量的氮化镓层。
而且可观察到，即使使用用于氮化镓层生长的蓝宝石衬底的方法能够获得具有与根据本发明的方法相当的位错密度的氮化镓层，外延的氮化镓GaN层的厚度也更大。
本领域技术人员将理解，在不实际上超出本文所述的新教导的情况下可以对以上所述的方法进行众多改变。
例如，在于形成缓冲层和沉积结晶层的步骤可通过MOVPE进行。此外，基于第III族元素氮化物的半导体结构的生长步骤可通过EJM来进行。
可获得基于第III族元素氮化物的发光二极管，其包括：
-如前所述的半导体结构，
-在基于第III族元素氮化物的第一半导体层上布置的基于氮化镓的第一接触层，
-在基于氮化镓的第一接触层上布置的基于氮化镓的第二接触层，
-在基于氮化镓的第一接触层和基于氮化镓的第二接触层之间布置的配有多量子阱结构的活化层。
因而显然，已经给出的实施例仅仅是特定的说明，其完全不是限制性的。

Claims (31)

1.载体制造方法，所述载体用于制造基于第III族元素氮化物的半导体结构，该方法包括以下步骤：
-在衬底(10)上形成(100)缓冲层(20)，所述缓冲层包括基于第III族元素氮化物的上层，
-在缓冲层上沉积(200)结晶层(30)，所述结晶层由硅原子沉积以覆盖基于第III族元素氮化物的上层的整个表面，所述结晶层(30)具有在晶体学方向[1-100]上的硅原子的三重周期性，使得通过在方向[1-100]上的掠入射电子衍射获得的所述结晶层的衍射图象包括：
-中心线(0，0)和整数阶线(0，-1)和(0，1)，
-中心线(0，0)和整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)，以及
-中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)，
结晶层(30)的沉积(200)步骤在与在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度最大值对应的时刻被中断。
2.根据权利要求1所述的方法，其中结晶层具有在晶体学方向[1-210]上的单一周期性，使得通过在方向[1-210]上的掠入射电子衍射获得的所述结晶层的衍射图象包括中心线(0，0)和整数阶线(0，-1)和(0，1)，而在它们之间没有非整数阶线。
3.根据权利要求1所述的方法，其中衬底基于硅并且形成(100)缓冲层(20)的步骤包括沉积(110)氮化铝AlN层(21)，其形成基于第III族元素氮化物的上表面层。
4.根据权利要求1所述的方法，其中衬底基于硅并且形成(100)缓冲层(20)的步骤包括：
-沉积(110)氮化铝AlN层(21)，并且
-沉积(120)氮化铝镓AlGaN层(22)，其形成在氮化铝AlN层(21)上的基于第III族元素氮化物的上表面层。
5.根据权利要求1所述的方法，其中缓冲层(20)在其形成结束时具有10-200nm的厚度。
6.根据权利要求1所述的方法，其中结晶层的沉积步骤在于超真空沉积。
7.根据权利要求1所述的方法，其中结晶层的沉积步骤在于通过分子束外延的沉积。
8.根据权利要求6所述的方法，包括在结晶层的沉积步骤期间通过在晶面[1-100]的掠入射电子衍射测量结晶层的步骤，以获得所述结晶层的衍射图象，并且结晶层(30)的沉积步骤的持续时间随着在晶体学方向[1-100]上的结晶层衍射图象的至少一个非整数阶衍射线的强度而变化。
9.根据权利要求1所述的方法，其中结晶层具有
Figure FDA0002606520290000021
的厚度。
10.根据权利要求1所述的方法，其中结晶层的沉积步骤在于气相沉积。
11.根据权利要求10所述的方法，其中结晶层的沉积步骤在于通过有机金属气相外延的沉积。
12.根据权利要求1所述的方法，其中结晶层由硅原子和氨分子沉积。
13.用于制造基于第III族元素氮化物的半导体结构的载体，所述载体包括：
-衬底(10)，
-在衬底上的缓冲层(20)，该缓冲层包括基于第III族元素氮化物的上层，
-在缓冲层上的结晶层(30)，所述结晶层包括硅原子并且覆盖缓冲层的基于第III族元素氮化物的上层的整个表面，所述结晶层(30)具有在方向[1-100]上的硅原子的三重周期性，使得通过在方向[1-100]上的掠入射电子衍射获得的所述结晶层的衍射图象包括：
-中心线(0，0)和整数阶线(0，-1)和(0，1)，
-在中心线(0，0)和整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)，以及
-在中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)，
其中结晶层具有适于最大化在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度的厚度。
14.根据权利要求13所述的载体，其中结晶层(30)的状态对应于在晶体学方向[1-100]上的衍射图象的中间非整数阶线的发光强度最大值。
15.根据权利要求13所述的载体，其中结晶层具有在晶体学方向[1-210]上的单一周期性，使得通过在方向[1-210]上的掠入射电子衍射获得的所述结晶层的衍射图象包括中心线(0，0)和整数阶线(0，-1)和(0，1)，而在它们之间没有非整数阶线。
16.根据权利要求13所述的载体，其中衬底(10)基于蓝宝石Al2O3，硅Si，绝缘体上硅SOI，碳化硅SiC，氮化铝AlN，氧化锌ZnO或砷化镓GaAs。
17.根据权利要求13所述的载体，其中衬底(10)基于硅并且缓冲层包括氮化铝AlN层(21)和在氮化铝AlN层(21)上的氮化铝镓AlGaN层(22)。
18.根据权利要求13所述的载体，其中结晶层具有
Figure FDA0002606520290000041
的厚度。
19.根据权利要求13所述的载体，其中缓冲层(20)具有10-200nm的厚度。
20.制造基于第III族元素氮化物的半导体结构的方法，包括以下步骤:
-提供根据权利要求13所述的载体，
-在结晶层(30)上生长(300)基于第III族元素氮化物的半导体结构。
21.根据权利要求20所述的方法，其中生长(300)步骤在950-1200℃的温度下进行。
22.根据权利要求20所述的方法，其中生长(300)步骤不包括退火步骤。
23.根据权利要求20所述的方法，其中生长(300)步骤包括在结晶层(30)上生长基于第III族元素氮化物的层，其具有大于1μm的厚度。
24.根据权利要求20所述的方法，其中生长(300)步骤包括在结晶层(30)上生长基于第III族元素氮化物的层，其具有大于2μm的厚度。
25.根据权利要求20所述的方法，其中生长(300)步骤包括在结晶层(30)上沉积氮化镓GaN层的步骤。
26.根据权利要求20所述的方法，其中生长(300)步骤在于通过有机金属气相外延的沉积。
27.基于第III族元素氮化物的半导体结构，其中所述结构包括：
-根据权利要求13所述的载体，
-在结晶层(30)上的基于第III族元素氮化物的半导体材料。
28.根据权利要求27所述的结构，其中在结晶层(30)上的基于第III族元素氮化物的半导体材料包括氮化镓层。
29.根据权利要求28所述的结构，其中氮化镓GaN具有小于或等于5.108cm-2的穿透位错密度。
30.根据权利要求29所述的结构，其中在结晶层(30)上的基于第III族元素氮化物的半导体材料包括基于铝的层。
31.基于第III族元素氮化物的发光二极管，包括：
-根据权利要求27所述的半导体结构，
-在基于第III族元素氮化物的第一半导体层上布置的基于氮化镓的第一接触层，
-在基于氮化镓的第一接触层上布置的基于氮化镓的第二接触层，
-在基于氮化镓的第一接触层和基于氮化镓的第二接触层之间布置的配有多量子阱结构的活化层。
CN201680009848.8A 2015-01-21 2016-01-21 基于第iii族元素氮化物的半导体载体的制造 Active CN107251189B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1550462 2015-01-21
FR1550462A FR3031834B1 (fr) 2015-01-21 2015-01-21 Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
PCT/FR2016/050126 WO2016116715A1 (fr) 2015-01-21 2016-01-21 Fabrication d'un support semi-conducteur à base de nitrures d'éléments iii

Publications (2)

Publication Number Publication Date
CN107251189A CN107251189A (zh) 2017-10-13
CN107251189B true CN107251189B (zh) 2020-11-20

Family

ID=52807991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680009848.8A Active CN107251189B (zh) 2015-01-21 2016-01-21 基于第iii族元素氮化物的半导体载体的制造

Country Status (7)

Country Link
US (1) US10522346B2 (zh)
EP (1) EP3248213B1 (zh)
JP (1) JP6666353B2 (zh)
KR (1) KR102585608B1 (zh)
CN (1) CN107251189B (zh)
FR (1) FR3031834B1 (zh)
WO (1) WO2016116715A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
US10510582B2 (en) 2016-06-14 2019-12-17 QROMIS, Inc. Engineered substrate structure
FR3059147B1 (fr) * 2016-11-18 2019-01-25 Centre National De La Recherche Scientifique Heterostructures semi-conductrices avec structure de type wurtzite sur substrat en zno
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
JP7132156B2 (ja) 2019-03-07 2022-09-06 株式会社東芝 半導体装置
US20240355619A1 (en) * 2021-09-03 2024-10-24 Macom Technology Solutions Holdings, Inc. Semiconductor material wafers optimized for linear amplifiers
CN118186577A (zh) * 2024-03-15 2024-06-14 华厦半导体(宁波)有限公司 一种氮化镓外延结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057241A1 (de) * 2007-11-28 2009-06-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtenstapels auf einem kristallinen Substrat und Anordnung umfassend einen auf einem Substrat angeordneten Schichtenstapel
JP2009135532A (ja) * 2009-03-13 2009-06-18 Toshiba Corp 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
WO2001043174A2 (en) * 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP2005005658A (ja) 2003-06-11 2005-01-06 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
US7687827B2 (en) 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP4963816B2 (ja) * 2005-04-21 2012-06-27 シャープ株式会社 窒化物系半導体素子の製造方法および発光素子
JP2009536606A (ja) 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
EP2532022B1 (en) * 2010-02-04 2015-05-27 LG Siltron Inc. Method for manufacturing gallium nitride wafer
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
JP5767015B2 (ja) * 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057241A1 (de) * 2007-11-28 2009-06-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtenstapels auf einem kristallinen Substrat und Anordnung umfassend einen auf einem Substrat angeordneten Schichtenstapel
JP2009135532A (ja) * 2009-03-13 2009-06-18 Toshiba Corp 半導体基板、半導体素子、半導体素子の製造方法及び半導体基板の製造方法

Also Published As

Publication number Publication date
JP6666353B2 (ja) 2020-03-13
EP3248213B1 (fr) 2023-09-06
CN107251189A (zh) 2017-10-13
FR3031834B1 (fr) 2018-10-05
WO2016116715A1 (fr) 2016-07-28
EP3248213A1 (fr) 2017-11-29
US10522346B2 (en) 2019-12-31
EP3248213C0 (fr) 2023-09-06
JP2018509755A (ja) 2018-04-05
FR3031834A1 (fr) 2016-07-22
KR102585608B1 (ko) 2023-10-06
KR20170102022A (ko) 2017-09-06
US20180019120A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
CN107251189B (zh) 基于第iii族元素氮化物的半导体载体的制造
CN102694087B (zh) 电子器件及其制造方法
KR100897589B1 (ko) 갈륨 나이트라이드층 형성방법
CN102064091B (zh) 氮化物半导体部件及其制造工艺
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
CN101427391B (zh) 氮化物半导体部件及其制造工艺
US8349633B1 (en) Aluminum nitride transitional layer for reducing dislocation density and cracking of AlGaN epitaxial films
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
TWI442455B (zh) Iii-v族半導體結構及其形成方法
US7776636B2 (en) Method for significant reduction of dislocations for a very high A1 composition A1GaN layer
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
CN104272430A (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
Pasayat et al. Method of growing elastically relaxed crack-free AlGaN on GaN as substrates for ultra-wide bandgap devices using porous GaN
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
Katona et al. Maskless lateral epitaxial overgrowth of high-aluminum-content Al x Ga 1− x N
Pristovsek et al. Low defect large area semi‐polar (11 2) GaN grown on patterned (113) silicon
CN107408492B (zh) 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构
CN107075729B (zh) 氮化物半导体模板的制造方法
CN107078033B (zh) 氮化物半导体模板的制造方法
JP2023092803A (ja) 結晶成長用基板、窒化ガリウム基板、半導体基板、および窒化ガリウム基板の製造方法
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant