Nothing Special   »   [go: up one dir, main page]

JP4301592B2 - 窒化物半導体層付き基板の製造方法 - Google Patents

窒化物半導体層付き基板の製造方法 Download PDF

Info

Publication number
JP4301592B2
JP4301592B2 JP14032198A JP14032198A JP4301592B2 JP 4301592 B2 JP4301592 B2 JP 4301592B2 JP 14032198 A JP14032198 A JP 14032198A JP 14032198 A JP14032198 A JP 14032198A JP 4301592 B2 JP4301592 B2 JP 4301592B2
Authority
JP
Japan
Prior art keywords
layer
nitride layer
silicon nitride
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14032198A
Other languages
English (en)
Other versions
JPH11265853A (ja
Inventor
嘉信 中田
元 奥村
アクセノフ イゴ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Mitsubishi Materials Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Mitsubishi Materials Corp
Priority to JP14032198A priority Critical patent/JP4301592B2/ja
Publication of JPH11265853A publication Critical patent/JPH11265853A/ja
Application granted granted Critical
Publication of JP4301592B2 publication Critical patent/JP4301592B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は光電子デバイスや半導体発光素子に用いられる窒化物半導体層付き基板の製造方法に関する。更に詳しくは単結晶シリコン基板上に窒化物半導体層を形成した窒化物半導体層付き基板の製造方法に関するものである。
【0002】
【従来の技術】
従来より、単結晶シリコン基板上にGaN、InN、AlN等の窒化物半導体層を形成する方法として、単結晶シリコン基板上に窒化物半導体層を直接形成する第1の方法が知られている。この方法には低温で窒化物半導体バッファ層を形成してこのバッファ層上に高温で窒化物半導体層を形成する方法が含まれる。
また別の第2の方法として、単結晶シリコン基板上にシリコンカーバイド(SiC)やヒ素化ガリウム(GaAs)からなる中間層を形成し、その上に窒化物半導体層を形成する方法が知られている。
【0003】
しかし上記第1の方法では、図18に示すように単結晶シリコン基板1上に例えばGaN層2を直接形成した場合、GaN層2の形成時にシリコン基板1表面の一部にランダムにアモルファス窒化シリコン層3が形成される。このアモルファス窒化シリコン層3は、シリコン基板1とGaN層2の界面の平坦度を悪化させ、GaN層2に結晶欠陥を生じさせ、更にはGaN層の多結晶化の原因となる等の問題がある。このように形成されたGaN層2の発光特性を示すフォトルミネッセンスを測定した場合には、3.4eVにフォトルミネッセンスのピークは現れるが、強度が低く、またそのピークの半値幅が広いため、発光特性が劣る。
また上記第2の方法では窒化物半導体層を構成する元素以外の元素の原料ソースが必要となり、窒化物半導体層を連続的に成長させることが困難である。また上記原料ソースからの元素が窒化物半導体層中に不純物として混入する問題が生じる。それを防ぐためにはSiCやGaAs等からなる中間層を形成した後、製造装置の内部を十分にクリーニングすることが必要になる。
【0004】
この点を解決するために、単結晶シリコン基板上に窒化シリコン膜のような絶縁膜を介して窒化ガリウム系化合物半導体層を形成する窒化物半導体発光素子の製造方法が開示されている(特開平8−64913)。この窒化シリコン膜は、基板表面の自然酸化膜を除去した単結晶シリコン基板を窒素雰囲気中で500〜900℃で熱処理を行って、基板表面のシリコンを窒化して形成される。
【0005】
【発明が解決しようとする課題】
しかし、一般的に窒素による直接の熱窒化では、1100〜1300℃の高温で安定相の窒化シリコンとなる(志村史夫著、"半導体シリコン結晶工学"、丸善、平成5年9月30日発行、第200〜206頁)ことから、上記特開平8−64913号公報に示される500〜900℃の低い温度での窒素による熱窒化では、安定な窒化シリコンは形成されていないことが十分に考えられる。そのため、窒化シリコン膜が平坦に形成されず、窒化シリコン膜上に平坦な窒化ガリウム系化合物半導体層が形成されない恐れがあった。また一方、上記窒化シリコン膜は部分的に膜が形成されない箇所を生じ易く、絶縁膜としての機能を十分果せない問題点もあった。
【0006】
本発明の目的は、完全に単結晶化した、結晶欠陥が極めて少ない、高品質で平坦な窒化物半導体層を比較的簡便に形成する窒化物半導体層付き基板の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
請求項に係る発明は、図1に示すように、単結晶シリコン基板11上に窒化シリコン層12を形成する工程と、この窒化シリコン層12上に窒化物半導体層13を形成する工程とを含む窒化物半導体層付き基板10の製造方法において、窒化シリコン層12を基板11の表面全体にRF−分子線エピタキシャル成長法により100〜700℃の温度で0.05〜20nmの厚さで均一にアモルファス窒化シリコン薄膜を形成することを特徴とする窒化物半導体層付き基板の製造方法である
シリコン基板11上に窒化シリコン層12をエピタキシャル成長して形成することにより、基板の表面全体に均一な厚さの平坦なアモルファス窒化シリコン薄膜からなる窒化シリコン層12を形成し、基板と窒化物半導体層の間にこの窒化シリコン層を介装することにより、シリコン基板と窒化物半導体層の界面における格子定数の差が緩和され、窒化シリコン層上により高品質で平坦な窒化物半導体層を形成することができる。
【0008】
請求項に係る発明は、請求項に係る発明であって、窒化シリコン層12の形成とこの窒化シリコン層12に続く窒化物半導体層13の形成をRFプラズマ(radio frequency plasma)−分子線エピタキシャル成長(以下、RF−MBEという)法により一連に行い、かつ窒化シリコン層12及び窒化物半導体層13を形成するときの窒素源が主に励起状態の中性窒素原子又は分子である窒化物半導体層付き基板の製造方法である。
窒化シリコン層12のエピタキシャル成長をRF−MBE法で行い、このときの窒素源として励起状態の中性窒素原子又は分子を用いることにより、反応性窒素となってシリコン基板上に平坦な結晶性の窒化シリコン層が形成される。この窒素源にクヌーセンセルからのGa,In,Al等の原料ソースを加えて、引き続き窒化物半導体層を形成すれば、より高品質で平坦な単結晶窒化物半導体層を窒化シリコン層上に簡便に形成することができる。
【0009】
【発明の実施の形態】
本発明の窒化物半導体層は、GaN(窒化ガリウム系化合物半導体)、InN(窒化インジウム系化合物半導体)又はAlN(窒化アルミニウム系化合物半導体)からなる層である。単結晶シリコン基板とこの窒化物半導体層との間に介装される窒化シリコン層の厚さは0.05〜2000nmである。0.05nm未満では窒化シリコン層が均一でなく、部分的にシリコン基板上に形成されて、基板表面が露出する恐れがある。また2000nmを超えると窒化シリコン層に剥離やクラックを生じる不都合がある。窒化シリコン層を均一な厚さにし、かつ単結晶シリコン基板の結晶方位を保ったままの単結晶窒化物半導体層を作り出すためには、窒化シリコン層の厚さは0.15〜50nmが好ましい。特に窒化シリコン層においてアモルファスの割合が高い場合にはその厚さはシリコン基板の結晶方位を窒化物半導体層に引継ぐために0.15〜20nm程度に薄い方が好ましい。反対に窒化シリコン層において結晶の割合が高い場合にはその厚さは20〜2000nm程度に厚くてもよい。
【0010】
本発明の窒化物半導体層付き基板はシリコン基板の表面全体に均一な厚さで形成された窒化シリコン層の上にエピタキシャル成長で作られる。このエピタキシャル成長法としては、MBE(分子線エピタキシャル成長)法、MOCVD(有機金属気相成長)法、ALE(原子層エピタキシャル成長)法等が挙げられる。特に成膜に十分な量の励起状態の中性窒素原子又は分子(反応性窒素)が得られ、かつ平坦な窒化シリコン層が得られるRF−MBE法が好ましい。これらのエピタキシャル成長法は窒化シリコン層に続く窒化物半導体層の形成にも適用できる。従って、本発明の製造方法は、窒化シリコン層と窒化物半導体層とを一連に形成することができる利点がある。
窒化シリコン層のエピタキシャル成長時の温度は100〜1300℃の範囲から選ばれるこの温度の高低により、アモルファス窒化シリコン層又は結晶性窒化シリコン層、或いはアモルファス窒化シリコンと結晶性窒化シリコンが混在したエピタキシャル層のいずれかが形成され、また同時に窒化シリコン層の組成が変化する。温度が低いほどアモルファス窒化シリコンの割合が増加し、温度が高いほど結晶性窒化シリコンの割合が増加する。アモルファス窒化シリコンのエピタキシャル層を形成するためには100〜700℃程度が、アモルファス窒化シリコンと結晶性窒化シリコンが混在したエピタキシャル層を形成するためには700〜950℃程度が、更に結晶性窒化シリコンのエピタキシャル層を形成するためには950〜1300℃程度がそれぞれ好ましい。窒化シリコン層の組成をSiXYで表した場合に、本発明の窒化シリコン層の組成は、次式(1)の関係を満たす範囲にある。
0.8≦Y/X≦1.6 …… (1)
例えば、窒化シリコン層の形成時の温度が700℃の場合には、Si34が生成し、950℃の場合にはSi11が生成する。
単結晶シリコンの格子定数と単結晶窒化物半導体の格子定数とは大きな差が存在するが、本発明の製造方法により得られる窒化物半導体層付き基板では、シリコン基板を構成するシリコンと窒化物半導体層を構成する窒素を含む窒化シリコン層を基板と窒化物半導体層との間に介装することにより、基板と窒化物半導体層との界面における格子定数の差が大幅に緩和され、シリコン基板と窒化物半導体層との間の化学的親和性は向上する。特に窒化シリコン層が基板の表面全体に均一な厚さで平坦化されて成膜されたエピタキシャル層であると、この窒化シリコン層上に高品質で平坦な窒化物半導体層が形成される。
従って、本発明の製造方法により得られる窒化物半導体層付き基板は、発光強度の高い発光素子及び光電子デバイスを作り出すことができる。
【0011】
【実施例】
次に本発明の実施例を図面を参照して説明する。
<実施例1>
先ず、自然酸化膜を除去した結晶方位が(111)のp型シリコンウェーハをRF−MBE装置の基板ホルダ(図示せず)に保持した後、窒素源として主に励起状態の中性窒素原子又は分子を用い、RFプラズマソースの出力を250W、窒素ガス流量を1.5CCMにして、650℃で2分間窒化処理することにより、シリコンウェーハ上に窒化シリコン層をエピタキシャル成長させた。
この窒化シリコン層を形成したシリコンウェーハを同一の基板ホルダに保持したまま、700℃で励起状態の中性窒素原子又は分子とクヌーセンセルからのGaを3時間照射して、窒化シリコン層上に窒化ガリウム層を形成した。
【0012】
参考例1
窒化シリコン層のエピタキシャル成長時の温度を950℃にした以外は、実施例1と同様にしてシリコンウェーハ上に窒化シリコン層を介して窒化ガリウム層を形成した。
参考例2
窒化シリコン層のエピタキシャル成長時の温度を800℃、時間を3分にした以外は、実施例1と同様にしてシリコンウェーハ上に窒化シリコン層を介して窒化ガリウム層を形成した。
<比較例1>
窒化シリコン層を設けない以外は実施例1と同様にしてシリコンウェーハ上に直接窒化ガリウム層を形成した。
【0013】
<比較評価>
(a) RHEED像の観察
RF−MBE装置の真空容器内に反射型高速電子回折装置(RHEED)を挿入して、実施例1、参考例1,2及び比較例1のエピタキシャル成長過程をその場(in situ)観察した。
図2は実施例1、参考例1,2及び比較例1に共通する窒化シリコン層又は窒化ガリウム層をエピタキシャル成長させる前のシリコンウェーハのRHEED像(反射型高速電子線回折像)である。図2にはシリコンの再配列構造に起因する7×7構造が現れ、このことからシリコンウェーハの表面酸化層は完全に除去され、この表面が清浄で平坦であることがわかる。
【0014】
(1) 実施例1(アモルファス窒化シリコン層)のRHEED像の観察
図3は窒化シリコン層を形成した直後の窒化ガリウム層を形成する前のRHEED像である。図3よりアモルファス窒化シリコンからなる窒化シリコン層が形成されていることがわかる。図4はアモルファス窒化シリコン層上に窒化ガリウム層を形成し始めて15秒後のRHEED像、図5は30秒後のRHEED像、図6は60秒後のRHEED像、図7は3時間後のRHEED像である。図4から窒化ガリウムの結晶化を示すスポットが現れ始め、図5から単結晶状のスポットが現れ始め、図6から単結晶窒化ガリウムのスポットが明瞭になってきたことがそれぞれわかる。窒化ガリウム層を3時間かけて成長させた後の図7からはスポットがほぼ消失し、ストリーク状になっていることが見られ、このことから非常に平坦で結晶性の良い窒化ガリウムが次式(2)の方位関係を保って成長していることがわかる。
【0015】
【数1】
【0016】
(2) 参考例1(アモルファスと結晶が混在した窒化シリコン層)のRHEED像の観察
図8は窒化シリコン層を形成した直後の窒化ガリウム層を形成する前のRHEED像である。図8より下地のシリコン基板との格子の整合性を示す単結晶状の窒化シリコン層が形成されており、その格子定数はシリコンより約29%小さく、窒化ガリウムの格子定数との差は約9%になり、その差が小さくなっていることがわかる。しかし、それらのストリークは十分明瞭であるとは言えず、背景がぼけていることからアモルファス状窒化シリコンが存在していると考えられる。
図9は窒化ガリウム層の成長開始から5分後の窒化ガリウム層のRHEED像であって、図9からは窒化ガリウムのスポットが明瞭になっていて、ウルツ鉱型単結晶窒化ガリウム層が窒化シリコン層上に連続的にエピタキシャル成長していることがわかる。図10は窒化ガリウム層を3時間かけて成長させた後のRHEED像であって、図10からは図7と同様にスポットがほぼ消失し、ストリーク状になっているのが見られ、このことから非常に平坦で結晶性の良い窒化ガリウムが形成できたことがわかる。
【0017】
(3) 参考例2(結晶性窒化シリコン層)のRHEED像の観察
図11は窒化シリコン層を形成した直後の窒化ガリウム層を形成する前のRHEED像である。図11より単結晶状の窒化シリコンからなる窒化シリコン層が形成されており、その格子定数はシリコンより約26%小さく、窒化ガリウムの格子定数との差は約6%になり、その差が小さくなっていることがわかる。図12は結晶性窒化シリコン層上に窒化ガリウム層を形成し始めて60秒後のRHEED像、図13は3時間後のRHEED像である。図12から単結晶窒化ガリウムのスポットが明瞭になり、図13からは図7及び図10と同様にスポットがほぼ消失し、ストリーク状になっていることが見られ、このことから非常に平坦で結晶性の良い窒化ガリウムが形成できたことがわかる。
【0018】
(4) 比較例1(窒化シリコン層なし)のRHEED像の観察
図14はシリコンウェーハ上に窒化ガリウム層を成長させてから30秒後の窒化ガリウム層のRHEED像、図15は3時間後のRHEED像である。図14からアモルファス状の窒化ガリウムが成長し始め、図15からはリングパターンが現れ、多結晶状の窒化ガリウムが形成されていることがわかる。
【0019】
(b) フォトルミネッセンス強度
窒化ガリウム層を3時間かけて成長させた後の参考例1及び比較例1のフォトルミネッセンス強度を測定した。その結果を図16に示す。図16から明らかなように比較例1では3.43eV(361nm)でのピーク強度が低いの対して、参考例1では3.47eV(358.8nm)で非常に高いピーク強度が現れ、しかもそれ以外のピークが観察されていないことから紫外領域に強い発光をもつ高品質の窒化ガリウム層が成長していることがわかる。
【0020】
(c) 窒化シリコン層及び窒化ガリウム層の平坦度及び厚さ
実施例1、参考例1,2の窒化シリコン層及び窒化ガリウム層の平坦度と厚さ、並びに比較例1の窒化ガリウム層の平坦度と厚さを透過電子顕微鏡を用いて各層の断面を観察することにより測定した。平坦度に関して、比較例1の窒化ガリウム層が平坦でないのに対して、実施例1、参考例1,2の窒化シリコン層及び窒化ガリウム層はともに平坦であった。厚さに関して、その結果を表1に示す。
【0021】
【表1】
【0022】
(d) オージェ分析結果
参考例1の窒化シリコン層上に窒化ガリウム層を形成する前の窒化シリコン層についてそれぞれ表面分析法であるオージェ分析により窒化シリコン層の表面から深さ方向の組成を調べた。その結果を図17に示す。図17において、横軸はオージェ電子エネルギを、縦軸はオージェ電子により検出される各元素の信号強度をそれぞれ示す。図17において1612eVのピークはシリコンウェーハに由来するSi−KLLのオージェ遷移を、1607eVのピークは窒化シリコンに由来するSi−KLLのオージェ遷移を、また377eVのピークは窒化シリコンに由来するN−KLLオージェ遷移をそれぞれ示している。これらの結果から窒化シリコン層のSiと窒素の組成比(原子数)、即ち前述した式(1)のX/Yは、0.97であった。
同様に実施例1の窒化シリコン層のSiと窒素の組成比(原子数)をオージェ分析したところ、X/Y=1.4であった。
【0023】
【発明の効果】
以上述べたように、本発明によれば、シリコン基板上にアモルファス窒化シリコンからなるエピタキシャル層を基板表面全体に均一な厚さで形成し、その上に窒化物半導体を成長するようにしたので、窒化物半導体層中に格子欠陥が少なく、シリコン基板上に単結晶で高品質で平坦な窒化物半導体層が得られる。
特に本発明のエピタキシャル成長した窒化シリコン層に引続いて窒化物半導体層を同一のエピタキシャル装置で積層できる利点がある。
【図面の簡単な説明】
【図1】 本発明の窒化物半導体層付き基板の断面構成図。
【図2】 シリコン基板上に窒化ガリウム層を成長させる前のシリコン基板表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図3】 実施例1のアモルファス窒化シリコン層を形成した直後の窒化ガリウム層形成前の窒化シリコン層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図4】 実施例1の窒化ガリウム層の成長開始して15秒後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図5】 実施例1の窒化ガリウム層の成長開始して30秒後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図6】 実施例1の窒化ガリウム層の成長開始して60秒後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図7】 実施例1の窒化ガリウム層の成長開始して3時間後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図8】 参考例1のアモルファスと結晶が混在した窒化シリコン層を形成した直後の窒化ガリウム層形成前の窒化シリコン層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図9】 参考例1の窒化ガリウム層の成長開始して5分後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図10】 参考例1の窒化ガリウム層の成長開始して3時間後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図11】 参考例2の結晶性窒化シリコン層を形成した直後の窒化ガリウム層形成前の窒化シリコン層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図12】 参考例2の窒化ガリウム層の成長開始して60秒後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図13】 参考例2の窒化ガリウム層の成長開始して3時間後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図14】 比較例1の窒化ガリウム層の成長開始して60秒後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図15】 比較例1の窒化ガリウム層の成長開始して3時間後の窒化ガリウム層表面の結晶構造を示す反射型高速電子線回折像の写真図。
【図16】 参考例1及び比較例1の窒化物半導体層付き基板から作製した発光素子のフォトルミネッセンス強度を示す図。
【図17】 参考例1の窒化シリコン層のオージェ分析結果を示す図。
【図18】 従来の窒化物半導体層付き基板の断面構成図。
【符号の説明】
10 窒化物半導体層付き基板
11 単結晶シリコン基板
12 窒化シリコン層
13 窒化物半導体層

Claims (2)

  1. 単結晶シリコン基板(11)上に窒化シリコン層(12)を形成する工程と、前記窒化シリコン層(12)上に窒化物半導体層(13)を形成する工程とを含む窒化物半導体層付き基板(10)の製造方法において、
    前記窒化シリコン層(12)を前記基板(11)の表面全体にRF−分子線エピタキシャル成長法により100〜700℃の温度で0.05〜20nmの厚さで均一にアモルファス窒化シリコン薄膜を形成することを特徴とする窒化物半導体層付き基板の製造方法
  2. 窒化シリコン層(12)の形成とこの窒化シリコン層(12)に続く窒化物半導体層(13)の形成をRF−分子線エピタキシャル成長法により一連に行い、かつ前記窒化シリコン層(12)及び前記窒化物半導体層(13)を形成するときの窒素源が主に励起状態の中性窒素原子又は分子である請求項記載の製造方法。
JP14032198A 1998-01-16 1998-05-22 窒化物半導体層付き基板の製造方法 Expired - Lifetime JP4301592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14032198A JP4301592B2 (ja) 1998-01-16 1998-05-22 窒化物半導体層付き基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1831698 1998-01-16
JP10-18316 1998-01-16
JP14032198A JP4301592B2 (ja) 1998-01-16 1998-05-22 窒化物半導体層付き基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009037272A Division JP4981079B2 (ja) 1998-01-16 2009-02-20 窒化物半導体層付き基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11265853A JPH11265853A (ja) 1999-09-28
JP4301592B2 true JP4301592B2 (ja) 2009-07-22

Family

ID=26354982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14032198A Expired - Lifetime JP4301592B2 (ja) 1998-01-16 1998-05-22 窒化物半導体層付き基板の製造方法

Country Status (1)

Country Link
JP (1) JP4301592B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692287B2 (en) 2011-05-16 2014-04-08 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784012B2 (ja) * 2001-07-27 2011-09-28 日亜化学工業株式会社 窒化物半導体基板、及びその製造方法
TW574762B (en) * 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
KR100507610B1 (ko) * 2002-11-15 2005-08-10 광주과학기술원 질화물 반도체 나노상 광전소자 및 그 제조방법
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
TWI300632B (en) 2006-05-25 2008-09-01 Ind Tech Res Inst Group-iii nitride vertical-rods substrate
JP5513763B2 (ja) * 2009-03-27 2014-06-04 学校法人同志社 シリコン基板上にSi3N4へテロエピタキシャルバッファ層を有する窒化シリコン基板の作製方法および装置
JP5746544B2 (ja) * 2011-04-05 2015-07-08 日本放送協会 窒化物半導体用基板および窒化物半導体用基板の製造方法
KR102072099B1 (ko) * 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
JP6185398B2 (ja) 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
FR3031833B1 (fr) * 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
FR3031834B1 (fr) * 2015-01-21 2018-10-05 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur a base de nitrures d'elements iii
JP6909191B2 (ja) 2018-09-27 2021-07-28 信越化学工業株式会社 積層体、半導体装置及び積層体の製造方法
JP7224325B2 (ja) * 2019-10-24 2023-02-17 信越半導体株式会社 半導体基板の製造方法及び半導体基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692287B2 (en) 2011-05-16 2014-04-08 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer

Also Published As

Publication number Publication date
JPH11265853A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US6440823B1 (en) Low defect density (Ga, Al, In)N and HVPE process for making same
US7485484B2 (en) Group III-V crystal
JP4301592B2 (ja) 窒化物半導体層付き基板の製造方法
US8142566B2 (en) Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US20050106849A1 (en) Method for growing group-III nitride semiconductor heterostructure on silicon substrate
JP2005320237A (ja) 非極性a面窒化物半導体単結晶基板およびその製造方法
TW200912054A (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP4981079B2 (ja) 窒化物半導体層付き基板の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
US6946370B2 (en) Semiconductor crystal producing method
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
JP2927768B1 (ja) 半導体装置およびその製造方法
JP2004269313A (ja) 窒化ガリウム結晶基板の製造方法
JP3508356B2 (ja) 半導体結晶成長方法及び半導体薄膜
US6031252A (en) Epitaxial wafer and method of preparing the same
JP2023532799A (ja) 窒化された界面層を有する半導体基板
JP3504851B2 (ja) 化合物半導体膜の製造方法
JP2005001928A (ja) 自立基板およびその製造方法
JP2004051446A (ja) 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP3956343B2 (ja) 半導体装置の製造方法
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term