Iee 233 - Pll-Cap5 PDF
Iee 233 - Pll-Cap5 PDF
Iee 233 - Pll-Cap5 PDF
Qu es un PLL?
Lazos de Enganche por Fase
PLL: Phase-locked loop
Ing. Hugo Pratt
Estado sincronizado
Tambin denominado:
Aplicaciones
En aparatos de televisin
Estado enganchado
Locked state
El error de fase es cero o constante.
Error de =
Fase de
fase
seal de salida
Fase de
seal de entrada
http://yesteryearremembered.com/wpcontent/uploads/2011/06/televisi
on-vertical-hold.jpg
12706/2013
http://antiqueradio.org/art/Sony8-301WFirstPicture.jpg
12/06/2013
04/06/2014
PLL en uP y uC
Aplicaciones
En comunicaciones:
para demodular seales con modulacin FSK
Como parte del circuito para identificacin de
llamadas.
Demodulador FM
Modulacin digital
Software
radio
04/06/2014
Historia
Tipos de PLL
LPLL
DPLL
ADPLL
PLL por software (software PLL)
Los ms utilizados actualmente:
LPLL
DPLL
Tipo de sistema
PLL lineal y de seal mixta (LPPL, DPLL)
Sistemas de tiempo continuo
Ref.: http://moodle.insa-toulouse.fr/file.php/60/content/rfc_phase_lock.html
acceso: 14/11/2011
Ref.: http://moodle.insa-toulouse.fr/file.php/60/content/rfc_phase_lock.html
acceso: 14/11/2011
04/06/2014
PLL
PLL
salida de
voltaje
Seal de
entrada
Detector
de Fase
(phase detector)
u1(t)
1, 1
u2(t)
2, 2
ud(t)
1 2,
e= 1 -2
salida FM
Seal de
entrada
uf
Filtro
de lazo
(loop filter)
Oscilador
Controlado
por voltaje
VCO
u1(t)
1, 1
Filtro
de lazo
(loop filter)
u2(t)
2, 2
u2(t)
2, 2
Filtro
de lazo
(loop filter)
Detector de Fase
phase detector
salida de
voltaje o
corriente
ud(t)
1 2,
e= 1 -2
Detector
de Fase
(phase detector)
Detector
de Fase
(phase detector)
salida FM
Oscilador
Controlado
por corriente
CCO
salida de
corriente
Filtro de Lazo
loop filter
la seal a la salida del detector de fase
consta de:
Una componente continua
Una componente alterna.
04/06/2014
Ref.: R. Best,
"Phase-Locked loop",
5th. Ed., 2003,
McGraw-Hill
Terminologa de PLL's
Rango de enganche
lock range
Rango de frecuencias en las cuales el PLL, si
estaba enganchado, permanece enganchado.
Puede seguir a la seal de entrada.
Rango de enganche
lock range
Limitado por:
El rango de error de voltaje que se puede
generar.
La ganancia del VCO (desviacin de
frecuencia por unidad de voltaje).
Es un parmetro DC o esttico.
Pues la seal de error ser un voltaje DC una
vez enganchado.
No depende del ancho de banda del filtro.
04/06/2014
Rango de captura
capture range
Rango de frecuencias en las que el PLL, si no
est enganchado, o pierde la sincrona, llega a
engancharse.
Tambin denominado:
Rango de adquisicin (acquisition range).
Rango de captura
capture range
Puede ser cualquier intervalo dentro del
rango de enganche (centrado en 0).
Depende principalmente de:
La selectividad del filtro
Ancho de banda y pendiente en banda de
transicin y de rechazo.
Tiempo de enganche
lock-up time
El tiempo transitorio requerido por un PLL que
est oscilando a su frecuencia central f0 para
engancharse.
Depende principalmente de la selectividad del
filtro (ancho de banda):
Es inversamente proporcional a la selectividad del
filtro.
Pull-in time:
El tiempo transitorio requerido por un PLL que est
oscilando a su frecuencia central f0 para
engancharse, cuando el proceso de adquisicin es
lento.
hold-in range
rango de enganche
pull-in range
pull-in range
rango de captura
04/06/2014
LPLL vs DPLL
LPLL
Detector de fase, filtro de
lazo y VCO son lineales
(analgicos)
Su analoga es el
OPAMP
Diseado para tener una
relacin E/S lineal.
Utilizado normalmente con
realimentacin negativa
para mejorar la linealidad.
DPLL
El detector de fase es
digital. Filtro de lazo y
VCO lineales.
Su analoga es el
comparador.
Diseado para tener dos
estados a la salida (no
lineal). Aplicaciones
digitales.
Utilizado normalmente en
lazo abierto. Rara vez se
intenta mejorar linealidad.
DPLL
Sincronizacin de seales digitales
Recuperacin de seales de reloj
A partir de la trama de datos digital codificada.
Detector de Fase
La parte ms importante del PLL.
Pues aqu se comparan las fases de la seal
de entrada y del VCO.
LPLL
Multiplicador lineal (linear multiplier)
DPLL
Compuerta O exclusivo (exclusive or)
Denominado EXOR o XOR
Flip-flop JK
Detector de fase y frecuencia (phase and
frequency detector)
Denominado PFD
04/06/2014
e=0
ud: onda cuadrada
con f=2f1
e > 0
ud: onda rectangular
con f = 2f1
y ciclo de trabajo > 50%
Obtencin de KD
La zona
sombreada es el
tiempo extra que
est ud en nivel
alto, respecto a
e=0
e >0
T
e, TH
T = 2 = TH + TL
TH = + 2 e
TL = 2 e
04/06/2014
Si:
VOH voltaje de salida en nivel alto
VOL voltaje de salida en nivel bajo
ud =
ud =
Entonces:
ud =
TH VOH + TL VOL
TH + TL
( + 2 e ) VOH + ( 2 e ) VOL
V
V
ud = CC + CC e
Bajo: VOL 0V
Alto: VOH VCC
Diferencia de
fase: 90
e=0
Es mximo cuando e = 90
Es mnimo cuando e = -90
04/06/2014
EXOR
Limitaciones
Si una o ambas seales de entrada no tienen
forma de onda cuadrada:
El rango de variacin de ud disminuye.
Ocurre enclavamiento en los lmites superior e
inferior.
Curva de transferencia tiene forma triangular recortada.
"1"
u1
u'2
"1"
Ref.: Fig. 2.11, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
Ref.: Fig. 2.12, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
Ref.: Fig. 2.13a, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
Ref.: Fig. 2.13b, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
10
04/06/2014
Ref.: Fig. 2.13, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
Ref.: Fig. 2.14, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
VREF
R2
VCOIN
I2 =
R1
I1 =
VCO
Ref.: Fig. 2.15, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
Inicialmente:
C1 descargado
Q1, Q4 conducen
Q2, Q3 abiertos
VCO habilitado
(INH = 0)
Q1
Q3
Q2
Q4
11
04/06/2014
Funcin de transferencia
Salida VCO
I3
Detector de fase
1
Q1
Q3
0
Q2
ud(t)=Kde
Ud(s)=Kd
Vlido slo para:
Q4
Multiplicador de 4 cuadrantes
XOR
J-K
Filtro:
F(s)=UF(s)/Ud(s)
Diagrama de Bloques
Funcin de transferencia
Detector de
Fase
VCO:
u2(t)=rect(2t)
Pero: 2t = 0t+2= (0+K0uf)t
Entonces: 2=K0uft , => d(2)/dt=K0uf
2(s)/UF(s)=K0/s
Filtro
entrada
1(s)
+
UF(s)
UD(s)
Kd
VCO
F(s)
2(s)
K0
s
2(s)
Funcin de Transferencia
K
K d F ( s) 0
2
s
H (s) =
=
1 1 + K F ( s ) K 0
d
s
Funcin de error
e = 1 2
He =
e (s)
s
=
1 ( s ) s + K 0 K d F ( s)
H e = 1 H (s)
12
04/06/2014
F ( s) =
R1
Vs
Ve
F ( s) =
1 / 1
A este Filtro se le
conoce como filtro
adelanto-atraso
(lead-lag filter)
R2
1
1 + s 1
1 + s 2
1 + s( 1 + 2 )
1 / 1
Kd K0
1 + s 2
*
1 + 2 s 2 + 2 n s + n2
K K
1 + s 2
H ( s) = d 0
1 + 2 2s 2 + n + 2
n
Q
n2
Entonces tenemos:
Kd Ko
1 + 2
(Ec. 5)
n
2
( 2 +
s 2 + 2 n s + n2
(Ec. 2)
(Ec. 3)
Donde:
Funcin de transferencia en
funcin de n y
PLL con filtro atraso-adelanto
Reemplazando Ec.5, Ec.6 en Ec. 2
2s 2 +
n
Q
+ n
Haciendo 2 = 0
n =
1
)
Kd Ko
tambin:
n =
s =
1
2
H (s) =
=
K
K
1
+
s
1 1 + K F ( s ) 0 1 + K
2
0
d
d
s
1 + s( 1 + 2 ) s
K K
1 + s 2
H ( s) = d o *
1 + 2 s 2 + s 1 + K d K o 2 + K d K o (Ec. 1)
1 + 2
1 + 2
Kd Ko
1
1
2 1K d K o
2 = R2C
1 = R1C
(Ec. 6)
Cortesa: Prof. Miguel Catao
2n s + n
H (s) = 2
2
s + 2n s + n
2
n
+ n 2
sn 2
K 0 K d
H ( s) =
2
s 2 + 2 n s + n
Si K0Kd >> n
Se dice que el PLL es de alta ganancia de
lazo (lo ms comn)
y He a:
H e (s)
s2
s 2 + 2 n s + n
13
04/06/2014
Ref.: Fig. 2.14, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
Ref.: Fig. 2.14, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
1 (t ) = u (t )
1 ( s ) =
2 ( s) = H (s)
2 (t ) = L1 H ( s)
2 (t ) = L1 H ( s)
Respuesta a un escaln de
frecuencia
1 (t ) = u (t ) t
1 ( s) =
s2
s2
2 (t ) = L1 H ( s ) 2
s
2 ( s) = H ( s )
14
04/06/2014
S1
VSWITCH
U1(CLK)
R1
U1
VDD
CLK
SET
RESET
D
U1(Q)
C1
10nF
!Q
U3
DTFF
S2
VSWITCH
B
U2(CLK)
VDD
AND
U2
CLK
SET
RESET
D
C1(1)
10k
U2(Q)
!Q
DTFF
VCC
U4
Q
EN
VIN
DVCO
Ref.: Fig. 2.14, R. Best, "Phase-Locked loop" , 5th. Ed., 2003, McGraw-Hill
PLL Lineal
15
04/06/2014
u 2 (t ) =
n =0
4 V2
( 2n + 1)
cos[(2n + 1)0t ]
La salida del
multiplicador
sera:
2 KV2 Vi
sen[( 2n + 1)0t i t i ]
n = 0 2n + 1
V
i sen[(2n + 1)0t + i t + i ]
n = 0 2n + 1
+
n =0
n =0
Vk
sen[(2n + 1)0t k t k ]
2n + 1
Vk
sen[(2n + 1)0t + k t + i ]
2n + 1
Si 0 est cercano a i:
ud (t ) = K u1 (t ) u2 (t ) =
2 K V2 Vi
sen[( 2n + 1)0t it i ]
n=0 2n + 1
ud (t ) = K u1 (t ) u2 (t ) =
Vi
sen[( 2n + 1)0t + it + i ]
n =0 2 n + 1
Para n>0:
Todas las armnicas
estn alejadas ms
de 20 de i
ud (t ) = K u1 (t ) u2 (t ) =
2 K V2 Vi
sen[( 2n + 1)0t it i ]
n=0 2n + 1
n =0
Vi
sen[( 2n + 1)0t + it + i ]
2n + 1
En la primera sumatoria:
Se obtiene un valor constante si:
i = 0
i = (2n+1)0
En la segunda sumatoria:
Nunca hay una componente continua.
16
04/06/2014
En estado de enganche
La componente continua a la salida del
detector de fase es:
Cuando i = 0:
Habr una componente continua y una
alterna (C.A.):
ud (t ) =
2 K V2 Vi
ud =
ud =
sen[ i ]
sen[ i ] + C. A.
2 K V2 Vi
2 K V2 Vi
sen[ i ]
Haciendo: K d =
Entonces:
ud
2 K V2 Vi
Entonces:
2 K V2 Vi
ud = K d e
Donde:
e Error de fase
Vi Amplitud pico de la componente espectral de inters
de la seal de entrada.
V2 Amplitud pico de la onda cuadrada generada por el
VCO.
PLL Lineal
Multiplicador
de 4
cuadrantes
Seal de
entrada
u1(t)
1, 1
Detector
de Fase
(phase detector)
u2(t)
2, 2
Filtro
de lazo
(loop filter)
salida FM
uf
Oscilador
Controlado
por voltaje
VCO
2 = 0 + K 0 u f
e Error de fase
Kd ganancia del detector de fase (V/rad), cuando el
PLL est enganchado.
Precisiones
ud = K d e
ud(t)
Donde:
17
04/06/2014
18