Nothing Special   »   [go: up one dir, main page]

WO2011027624A1 - Ｉｉｉ－ｖ族化合物半導体受光素子、ｉｉｉ－ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ - Google Patents

Ｉｉｉ－ｖ族化合物半導体受光素子、ｉｉｉ－ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ Download PDF

Info

Publication number
WO2011027624A1
WO2011027624A1 PCT/JP2010/062228 JP2010062228W WO2011027624A1 WO 2011027624 A1 WO2011027624 A1 WO 2011027624A1 JP 2010062228 W JP2010062228 W JP 2010062228W WO 2011027624 A1 WO2011027624 A1 WO 2011027624A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light receiving
inp
iii
concentration distribution
Prior art date
Application number
PCT/JP2010/062228
Other languages
English (en)
French (fr)
Inventor
秋田　勝史
貴司 石塚
慧 藤井
永井　陽一
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009206288A external-priority patent/JP4702474B2/ja
Priority claimed from JP2009206310A external-priority patent/JP5391945B2/ja
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to KR1020117010094A priority Critical patent/KR101308761B1/ko
Priority to CN201080005491.9A priority patent/CN102292833B/zh
Priority to US13/394,650 priority patent/US8866199B2/en
Priority to EP10813575.7A priority patent/EP2477234B1/en
Publication of WO2011027624A1 publication Critical patent/WO2011027624A1/ja
Priority to US14/072,636 priority patent/US9159853B2/en
Priority to US14/490,128 priority patent/US20150001466A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a group III-V compound semiconductor light-receiving element, a method for producing a group III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer.
  • Non-Patent Document 1 describes the production of a photodiode having a cutoff wavelength of 2.39 microns.
  • the light receiving element includes a light receiving layer provided on the InP substrate and a p-type InGaAs window layer.
  • the light receiving layer includes an InGaAs / GaAsSb type II quantum well structure. After the mesa etching, a SiO2 passivation film is formed on the p-type InGaAs window layer.
  • an InP window layer is used as the uppermost layer of this film structure.
  • the InP window layer does not absorb near infrared light that should reach the light receiving layer.
  • the InP window layer is also effective in suppressing dark current, as already described.
  • the epitaxial stack of this photodiode is grown by metal organic vapor phase epitaxy.
  • the epitaxial stack includes a light receiving layer.
  • this light-receiving layer is made of a III-V compound semiconductor containing Sb as a group V constituent element, such as an InGaAs / GaAsSb type II quantum well structure, in the growth of this epitaxial stack, III- containing Sb as a group V constituent element.
  • crystal growth of the InP window layer is performed. Thereafter, an anode region is selectively formed in a part of the epitaxial stack to form a pn junction.
  • the inventors encountered unexpected electrical characteristics (increase in dark current) when measuring the characteristics of the photodiodes thus fabricated. According to a further investigation of this unexpected characteristic, an InP window layer that originally exhibits n-type exhibits p-type conductivity. When the InP window layer exhibits p-type conductivity, a pn junction is formed even in a region other than the selectively formed anode region. Therefore, an increase in the pn junction region and surface leakage current due to exposure of the pn junction to the surface. There is a problem that dark current increases due to the increase. The inventors have found that there are the following cases in investigating this factor. For example, it has been found that antimony not supplied during the growth of the InP window layer is mixed in InP as impurities in an amount exceeding the background level. According to the study by the inventors, antimony contamination is unique to InP.
  • the present invention has been made in view of such circumstances, and has a light-receiving layer having a III-V compound semiconductor layer containing Sb as a group V constituent element and an n-type InP window layer, and has a dark current.
  • An object of the present invention is to provide a III-V group compound semiconductor light-receiving device capable of reducing the current and a method for producing the same, and to provide a light-receiving device capable of reducing dark current and an epitaxial wafer.
  • a group III-V compound semiconductor light-receiving device includes: (a) a semiconductor substrate having a main surface; (b) a light-receiving layer provided on the main surface of the semiconductor substrate; An InP layer provided on the light receiving layer and having first and second portions; and (d) an anode region made of a p-type semiconductor extending from the surface of the first portion of the InP layer toward the light receiving layer.
  • a band gap of the light receiving layer is smaller than a band gap of InP
  • an n-type dopant is added to the InP layer, majority carriers in the second portion of the InP layer are electrons, The electron concentration in the second portion is 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the antimony supplied during the growth of the group III-V compound semiconductor layer of the light-receiving layer remains in the growth furnace (that is, the memory effect).
  • the InP layer grown in this manner contains antimony as an impurity.
  • the antimony impurity in the InP layer generates holes.
  • the n-type dopant added in the InP layer compensates for the generated carriers, and the majority carriers in the second portion of the InP layer are converted to electrons. Since the electron concentration is 1 ⁇ 10 16 cm ⁇ 3 or more, the second portion of the InP layer exhibits sufficient n conductivity. For this reason, since regions other than the selectively formed anode region become n-conductive, it becomes possible to form a selective pn junction, thereby reducing dark current.
  • a group III-V compound semiconductor light-receiving device includes: (a) a semiconductor substrate having a main surface; (b) a light-receiving layer provided on the main surface of the semiconductor substrate; And an InP layer provided on the light receiving layer.
  • the bandgap of the light receiving layer is smaller than the bandgap of InP, a donor is added to the InP layer, and the donor density of the InP layer is 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the antimony supplied during the growth of the group III-V compound semiconductor layer of the light-receiving layer remains in the growth furnace (that is, the memory effect).
  • the InP layer grown in this manner contains antimony as an impurity.
  • the antimony impurity in the InP layer generates holes.
  • the donor in the InP layer compensates for this generated carrier, and the majority carriers in the second portion of the InP layer are converted to electrons. Since the donor density is 1 ⁇ 10 16 cm ⁇ 3 or more, the second portion of the InP layer exhibits sufficient n conductivity. For this reason, since regions other than the selectively formed anode region become n-conductive, it becomes possible to form a selective pn junction, thereby reducing dark current.
  • the donor density in the InP layer can be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the donor in the InP layer can be silicon.
  • the light-receiving layer may have a group III-V compound semiconductor layer containing at least antimony as a group V element.
  • the InP layer may contain antimony as an impurity.
  • the electron concentration in the second portion of the InP layer can be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the III-V compound semiconductor light-receiving element when the second portion of the InP layer has an electron concentration not exceeding 1 ⁇ 10 19 cm ⁇ 3 , appropriate characteristics can be given to the anode region.
  • the antimony concentration in the InP layer may be 1 ⁇ 10 17 cm ⁇ 3 or more, and the antimony concentration in the InP layer may be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the concentration of antimony mixed in the InP layer is in the above range, and a part of the antimony impurity in this concentration range acts to provide holes.
  • the addition of silicon compensates for the provided hole carriers, and further functions to convert majority carriers into electrons, and the regions other than the selectively formed anode region become n-conducting, thereby making it selective. Since it becomes possible to form a pn junction, dark current can be reduced.
  • This III-V compound semiconductor light-receiving element can further include an undoped InGaAs layer provided between the light-receiving layer and the InP layer.
  • the antimony concentration of the InP layer is higher than the antimony concentration of the InGaAs layer.
  • the InGaAs layer is useful for adjusting the position of the anode region with respect to the light receiving layer.
  • this InGaAs layer also contains antimony as an impurity, the antimony concentration of the InP layer is higher than the antimony concentration of the InGaAs layer. Hence, the InGaAs layer can be undoped.
  • the III-V compound semiconductor light-receiving element can further include a passivation film made of an insulator that covers the surface of the second portion of the InP layer.
  • the III-V compound semiconductor light-receiving element dark current due to the material of the window layer can be reduced, and surface leakage current can also be reduced.
  • the light-receiving layer has at least one of a multiple quantum well structure including an InGaAs layer and a GaAsSb layer and a multiple quantum well structure including a GaInNAs layer and a GaAsSb layer.
  • the layer can include a GaAsSb layer.
  • a light receiving layer having a desired wavelength sensitivity can be obtained.
  • the semiconductor substrate may be made of conductive InP, and the III-V compound semiconductor light receiving element may further include a cathode electrode provided on the back surface of the semiconductor substrate.
  • the InP substrate can provide a light-receiving layer with good light-receiving sensitivity. Also, favorable light receiving characteristics can be provided by the anode region made of a p-type semiconductor selectively reaching the light receiving layer from the surface and the cathode of the InP substrate, which is selectively formed in the first portion of the InP layer.
  • Another aspect of the present invention is a method of fabricating a III-V compound semiconductor light receiving element.
  • the method includes (a) a step of placing a substrate in a growth furnace, and (b) a step of growing a semiconductor stack for the III-V compound semiconductor light-receiving element in the growth furnace to form an epitaxial substrate. (C) a step of removing the epitaxial substrate from the growth furnace after forming an InP layer on the light receiving layer; and (d) a p-type from the surface of the InP layer after removing the epitaxial substrate from the growth furnace.
  • the step of growing the semiconductor stack has (b1) a III-V compound semiconductor layer containing at least antimony as a group V constituent element by supplying a source gas containing an antimony source and a group V source to the growth reactor.
  • a source gas containing an n-type dopant, an indium material and a phosphorus material is added to the growth furnace.
  • a source gas containing an n-type dopant, an indium material and a phosphorus material is added to the growth furnace.
  • the light receiving layer has a band gap smaller than that of InP, the InP layer contains antimony as an impurity, and the electron concentration
  • the antimony impurity in the InP layer generates holes.
  • the n-type dopant added in the InP layer compensates for this generated carrier, and the majority carriers in the second portion of the InP layer become electrons. Since the electron concentration is 1 ⁇ 10 16 cm ⁇ 3 or more, the second portion of the InP layer exhibits sufficient n conductivity.
  • Another aspect of the present invention is a method of fabricating a III-V compound semiconductor light receiving element.
  • the method includes (a) a step of placing a substrate in a growth furnace, and (b) a step of growing a semiconductor stack for the III-V compound semiconductor light-receiving element in the growth furnace to form an epitaxial substrate. (C) a step of removing the epitaxial substrate from the growth furnace after forming an InP layer on the light receiving layer; and (d) a p-type from the surface of the InP layer after removing the epitaxial substrate from the growth furnace.
  • the step of growing the semiconductor stack includes (b1) a step of forming the light receiving layer on the main surface of the substrate, and (b2) a source gas containing an n-type dopant, an indium source and a phosphorus source in the growth furnace. And supplying the n-type conductive InP layer on the light receiving layer.
  • the band gap of the light receiving layer is smaller than the band gap of InP, and the donor density in the InP layer is 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the antimony impurity in the InP layer generates holes.
  • the donor in the InP layer compensates for this generated carrier, and the majority carriers in the second portion of the InP layer become electrons. Since the donor density is 1 ⁇ 10 16 cm ⁇ 3 or more, the second portion of the InP layer exhibits sufficient n conductivity.
  • the donor density in the InP layer may be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the donor in the InP layer can be silicon.
  • This method includes a step of supplying a source gas containing an antimony source and a group V source to the growth furnace, and the light receiving layer may have a III-V group compound semiconductor layer containing at least antimony as a group V element. .
  • the InP layer may contain antimony as an impurity.
  • the electron concentration in the second portion of the InP layer may be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the antimony concentration in the InP layer may be 1 ⁇ 10 17 cm ⁇ 3 or more, and the antimony concentration in the InP layer may be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the mixed antimony concentration in the InP layer is in the above range, and a part of the antimony impurity in this concentration range acts to provide holes.
  • This method may further include a step of supplying a source gas containing a group III source material and a group V source material to the growth furnace and growing an InGaAs layer on the light receiving layer before the InP layer is grown.
  • the antimony concentration of the InGaAs layer is lower than the antimony concentration of the InP layer.
  • the InGaAs layer is useful for adjusting the position of the anode region with respect to the light receiving layer.
  • this InGaAs layer also contains antimony as an impurity, the antimony concentration of the InP layer is higher than the antimony concentration of the InGaAs layer. Therefore, the InGaAs layer is undoped.
  • the light receiving layer has at least one of a multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a multiple quantum well structure including a GaInNAs layer and a GaAsSb layer, and the light receiving layer includes a GaAsSb layer. be able to.
  • a light receiving layer having a desired wavelength sensitivity can be formed.
  • the light-receiving layer and the InP layer can be grown by metal organic vapor phase epitaxy. According to this method, although a light-receiving layer and an InP layer having good characteristics can be grown, an antimony memory effect is produced in the growth of InP.
  • a light receiving element includes a substrate made of a III-V group semiconductor, a light receiving layer provided on the substrate, and a diffusion concentration formed in contact with the light receiving layer and made of a III-V group semiconductor.
  • a light distribution layer comprising: a distribution adjustment layer; and a window layer provided in contact with the diffusion concentration distribution adjustment layer and having a larger band gap energy than the diffusion concentration distribution adjustment layer and made of a group III-V semiconductor. Is provided between the substrate and the diffusion concentration distribution adjustment layer, and the diffusion concentration distribution adjustment layer is provided between the light receiving layer and the window layer, and the window layer and the diffusion concentration distribution adjustment layer.
  • the semiconductor region is made up of first and second regions arranged in order along the bonding surface with the light receiving layer, and the first region includes a predetermined impurity element and is in contact with the second region.
  • the conductivity type of the first region is A maximum n-type carrier concentration in a predetermined region extending in the window region or in the diffusion concentration distribution adjusting layer in the second region from the joint surface between the window layer and the diffusion concentration distribution adjusting layer. The value is characterized by being in the range of 5 ⁇ 10 15 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the carrier concentration is less than 5 ⁇ 10 15 cm ⁇ 3 or more than 1 ⁇ 10 19 cm ⁇ 3 , when two light receiving elements are adjacent as pixels, a good pnp junction is not formed between the adjacent pixels. The current leaks to the pixel and the dark current increases.
  • the junction surface between the diffusion concentration distribution adjustment layer and the window layer interface between the diffusion concentration distribution adjustment layer and the window layer
  • a good pnp junction may not be formed, and current may leak to adjacent pixels and dark current may increase.
  • the light receiving element according to one aspect of the present invention increases the n-type carrier concentration at the junction surface between the diffusion concentration distribution adjusting layer and the window layer, so that the dark current is reduced. Can be reduced.
  • the maximum value of the n-type carrier concentration in the predetermined region is the n-type carrier concentration in the window layer or the diffusion concentration distribution adjusting layer and in another region in contact with the predetermined region. Can be greater than the maximum value.
  • the dark current can be particularly reduced by increasing the carrier concentration only in the vicinity of the junction surface between the diffusion concentration distribution adjusting layer and the window layer.
  • a light receiving element includes a substrate made of a III-V group semiconductor, a light receiving layer provided on the substrate, and a diffusion concentration formed in contact with the light receiving layer and made of a III-V group semiconductor.
  • a light distribution layer comprising: a distribution adjustment layer; and a window layer provided in contact with the diffusion concentration distribution adjustment layer and having a larger band gap energy than the diffusion concentration distribution adjustment layer and made of a group III-V semiconductor. Is provided between the substrate and the diffusion concentration distribution adjustment layer, and the diffusion concentration distribution adjustment layer is provided between the light receiving layer and the window layer, and the window layer and the diffusion concentration distribution adjustment layer.
  • the semiconductor region is made up of first and second regions arranged in order along the bonding surface with the light receiving layer, and the first region includes a predetermined impurity element and is in contact with the second region.
  • the conductivity type of the first region is A mold, the maximum value of the concentration of the donor in a predetermined area of the junction surface extending in the window layer or the diffusion concentration distribution control layer and the diffusion concentration distribution control layer and the window layer, 5 ⁇ 10 15 cm -3 or more and 1 ⁇ 10 19 cm -3 or less.
  • the carrier concentration is less than 5 ⁇ 10 15 cm ⁇ 3 or more than 1 ⁇ 10 19 cm ⁇ 3 , when two light receiving elements are adjacent as pixels, a good pnp junction is not formed between the adjacent pixels. The current leaks to the pixel and the dark current increases. Also, at the junction surface between the diffusion concentration distribution adjusting layer and the window layer, a good pnp junction is not formed between adjacent pixels due to generation of hole defects or carrier depletion due to band discontinuity. There is a concern that current leaks and dark current increases.
  • the light receiving element according to one aspect of the present invention increases the n-type carrier concentration at the junction surface between the diffusion concentration distribution adjusting layer and the window layer, so that the dark current is reduced. Can be reduced.
  • the carrier concentration as described above can be realized by adding a donor impurity.
  • the maximum value of the donor concentration in the predetermined region is greater than the maximum value of the donor concentration in the window layer or the diffusion concentration distribution adjusting layer and in other regions in contact with the predetermined region. Can also be great. As described above, the dark current can be particularly reduced by increasing the donor concentration only in the vicinity of the junction surface between the diffusion concentration distribution adjusting layer and the window layer.
  • the thickness of the predetermined region may be 0.02 ⁇ m or more and 0.2 ⁇ m or less. When the thickness of the predetermined region is less than 0.02 ⁇ m, it is not possible to compensate for the generation of Hall defects and carrier depletion due to band discontinuity, and dark current cannot be reduced. When the thickness of the predetermined region exceeds 0.2 ⁇ m, dark current increases due to excessive n-type carriers.
  • the donor may be Si.
  • Si By using Si, it is possible to easily control the n-type carrier concentration and the donor concentration.
  • the impurity element may be Zn. Since the p-type region is formed by doping Zn as an impurity element, a plurality of light receiving elements arranged in an array on the epitaxial wafer are formed.
  • the diffusion concentration distribution adjusting layer can be made of InGaAs. Since the diffusion rate of Zn is slower in InGaAs than in InP, the controllability of the Zn diffusion depth is improved.
  • the window layer can be made of InP.
  • the technique for forming the passivation film on the InP crystal surface has more accumulation than the technique for forming the passivation film on the InGaAs surface, and the dark current leakage on the surface can be easily suppressed.
  • the window layer made of InP has a structure in which the epitaxial layer is on the incident surface side, the window layer effectively acts on the suppression of dark current while preventing absorption of near-infrared light on the incident side from the light receiving layer.
  • the light receiving layer may have a type II multiple quantum well structure. Therefore, a light receiving element having light receiving sensitivity on the long wavelength side (wavelength> 2 ⁇ m) in the near infrared region can be manufactured.
  • the multiple quantum well structure includes In x Ga 1-x As (0.38 ⁇ x ⁇ 0.68) and GaAs 1-y Sb y (0.36 ⁇ y ⁇ 0.62). Pair or Ga 1-t In t N u As 1-u (0.4 ⁇ t ⁇ 0.8, 0 ⁇ u ⁇ 0.2) and GaAs 1-v Sb v (0.36 ⁇ v ⁇ 0) .62).
  • the multiple quantum well structure includes In x Ga 1-x As (0.38 ⁇ x ⁇ 0.68) and GaAs 1-y Sb y (0.36 ⁇ y ⁇ 0.62). Pair or Ga 1-t In t N u As 1-u (0.4 ⁇ t ⁇ 0.8, 0 ⁇ u ⁇ 0.2) and GaAs 1-v Sb v (0.36 ⁇ v ⁇ 0) .62).
  • An epitaxial wafer includes a substrate made of a group III-V semiconductor, a light receiving layer provided on the substrate, and a diffusion concentration formed in contact with the light receiving layer and made of a group III-V semiconductor.
  • a light distribution layer comprising: a distribution adjustment layer; and a window layer provided in contact with the diffusion concentration distribution adjustment layer and having a larger band gap energy than the diffusion concentration distribution adjustment layer and made of a group III-V semiconductor. Is provided between the substrate and the diffusion concentration distribution adjusting layer, and the diffusion concentration distribution adjusting layer is provided between the light receiving layer and the window layer, and the window layer and the diffusion concentration distribution adjusting layer.
  • the maximum value of the n-type carrier concentration in a predetermined region extending from the bonding surface to the window layer or the diffusion concentration distribution adjusting layer is 5 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less. Be within range It is characterized by.
  • the carrier concentration is less than 5 ⁇ 10 15 cm ⁇ 3 or more than 1 ⁇ 10 19 cm ⁇ 3 , a good pnp junction is formed between adjacent pixels when two light receiving elements are adjacent in the epitaxial wafer as pixels. As a result, current leaks to adjacent pixels and dark current increases. Also, at the junction surface between the diffusion concentration distribution adjusting layer and the window layer, a good pnp junction is not formed between adjacent pixels due to generation of hole defects or carrier depletion due to band discontinuity. There is a concern that current leaks and dark current increases.
  • the epitaxial wafer according to one aspect of the present invention increases the n-type carrier concentration at the junction surface between the diffusion concentration distribution adjusting layer and the window layer, so that the dark current can be increased. Can be reduced.
  • the maximum value of the n-type carrier concentration in the predetermined region of the window layer is n in the window layer or in the diffusion concentration distribution adjusting layer and in other regions in contact with the predetermined region. It can be greater than the maximum carrier concentration of the mold. As described above, the dark current can be particularly reduced by increasing the carrier concentration only in the vicinity of the junction surface between the diffusion concentration distribution adjusting layer and the window layer.
  • An epitaxial wafer includes a substrate made of a group III-V semiconductor, a light receiving layer provided on the substrate, and a diffusion concentration formed in contact with the light receiving layer and made of a group III-V semiconductor.
  • a light distribution layer comprising: a distribution adjustment layer; and a window layer provided in contact with the diffusion concentration distribution adjustment layer and having a larger band gap energy than the diffusion concentration distribution adjustment layer and made of a group III-V semiconductor. Is provided between the substrate and the diffusion concentration distribution adjusting layer, and the diffusion concentration distribution adjusting layer is provided between the light receiving layer and the window layer, and the window layer and the diffusion concentration distribution adjusting layer.
  • the maximum value of the donor concentration in the predetermined region extending from the bonding surface to the window layer or the diffusion concentration distribution adjusting layer is in the range of 5 ⁇ 10 15 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 . It is characterized by And
  • the carrier concentration is less than 5 ⁇ 10 15 cm ⁇ 3 or more than 1 ⁇ 10 19 cm ⁇ 3 .
  • a good pnp junction is formed between adjacent pixels when two light receiving elements are adjacent in the epitaxial wafer as pixels.
  • current leaks to adjacent pixels and dark current increases.
  • a good pnp junction is not formed between adjacent pixels due to generation of hole defects or carrier depletion due to band discontinuity. There is a concern that current leaks and dark current increases.
  • the epitaxial wafer according to one aspect of the present invention increases the n-type carrier concentration at the junction surface between the diffusion concentration distribution adjusting layer and the window layer, so that the dark current can be increased. Can be reduced.
  • the carrier concentration as described above can be realized by adding a donor impurity.
  • the maximum value of the donor concentration in the predetermined region of the window layer is the donor concentration in the window layer or in the diffusion concentration distribution adjusting layer and in other regions in contact with the predetermined region. Can be greater than the maximum value.
  • the dark current can be particularly reduced by increasing the donor concentration only in the vicinity of the junction surface between the diffusion concentration distribution adjusting layer and the window layer.
  • the donor can be Si.
  • Si silicon
  • the thickness of the predetermined region may be 0.02 ⁇ m or more and 0.2 ⁇ m or less.
  • the thickness of the predetermined region is less than 0.02 ⁇ m, it is not possible to compensate for the generation of Hall defects and carrier depletion due to band discontinuity, and dark current cannot be reduced.
  • the thickness of the predetermined region exceeds 0.2 ⁇ m, dark current increases due to excessive n-type carriers.
  • a dark current can be reduced by including a light-receiving layer having an III-V compound semiconductor layer containing Sb as a group V constituent element and an n-type InP window layer.
  • a III-V compound semiconductor light-receiving element is provided.
  • a method for fabricating a III-V compound semiconductor light receiving element is provided.
  • FIG. 1 is a drawing showing the structure of a III-V compound semiconductor light receiving element according to the present embodiment.
  • FIG. 2 is a drawing showing the main steps in the method for fabricating a III-V compound semiconductor light receiving element according to the present embodiment.
  • FIG. 3 is a drawing showing the main steps in the method for producing a III-V compound semiconductor light-receiving element according to the present embodiment.
  • FIG. 4 is a drawing showing the main steps in the method for fabricating a III-V compound semiconductor light receiving element according to the present embodiment.
  • FIG. 5 shows the structure of two types of epitaxial substrates.
  • FIG. 6 is a view showing Sb concentrations measured by secondary ion mass spectrometry for the second InGaAs layer and the InP window layer of the two types of epitaxial substrates shown in FIG.
  • FIG. 7 is a drawing showing the structure of the photodiode shown in the first embodiment.
  • FIG. 8 is a graph showing the relationship among silicon concentration, electron or hole concentration, and dark current in Example 1.
  • FIG. 9 is a diagram for explaining the configuration of the light receiving element according to the present embodiment.
  • FIG. 10 is a diagram for explaining the effect of the light receiving element according to the present embodiment.
  • FIG. 11 is a diagram for explaining the configuration of the epitaxial wafer according to the present embodiment.
  • FIG. 12 is a diagram illustrating an example and a comparative example of the light receiving element according to the present embodiment.
  • FIG. 13 is a diagram illustrating an example and a comparative example of the light receiving element according to the present embodiment.
  • FIG. 1 is a drawing showing a III-V compound semiconductor light receiving element according to the present embodiment.
  • the III-V compound semiconductor light receiving element is, for example, a photodiode. Referring to FIG. 1, an orthogonal coordinate system S is shown.
  • the III-V compound semiconductor light receiving element 11 includes a semiconductor substrate 13, a semiconductor stack 15, and an anode region 17.
  • the semiconductor stack 15 is provided on the semiconductor substrate 13 and includes a light receiving layer 21 and an InP layer 23.
  • the semiconductor layers (for example, the light receiving layer 21 and the InP layer 23) in the semiconductor stack 15 are stacked in the direction of the normal axis Ax of the main surface 13a of the semiconductor substrate 13.
  • the semiconductor substrate 13 has a main surface 13a and a back surface 13b.
  • the main surface 13a includes first and second areas 13c and 13d, and the second area 13d surrounds the first area 13c.
  • the light receiving layer 21 is provided on the main surface 13 a of the semiconductor substrate 13 and is provided between the semiconductor substrate 13 and the InP layer 23.
  • the light receiving layer 21 includes a III-V group compound semiconductor layer containing at least antimony as a group V constituent element.
  • the group III-V compound semiconductor layer is made of, for example, GaAsSb.
  • the light receiving layer 21 can have a bulk structure, a quantum well structure, or the like.
  • the band gap Eabsp of the group III-V compound semiconductor layer is smaller than the band gap EInP of InP, and the group III-V compound semiconductor layer is incident on the main surface 15a of the semiconductor stack 15 and enters the light receiving layer 21 via the InP layer 23. Electron / hole pairs are generated from the light that arrives.
  • the light receiving layer 21 has first and second portions 21c and 21d, and the first and second portions 21c and 21d are provided on the first and second areas 13c and 13d, respectively. .
  • the InP layer 23 is provided on the light receiving layer 21 and includes first and second portions 23c and 23d. The first and second portions 23c and 23d are provided on the first and second areas 13c and 13d, respectively.
  • the first portion 21c is provided between the first portion 23c and the first area 13c.
  • the second portion 21d is provided between the second portion 23d and the second area 13d.
  • the anode region 17 is made of a p-type semiconductor that reaches the light receiving layer 21 from the surface of the first portion 23 c of the InP layer 23.
  • a p-type dopant is added to the anode region 17.
  • As the p-type dopant for example, zinc (Zn) or the like is used.
  • the InP layer 23 contains antimony as an impurity, and an n-type dopant is added to the InP layer 23.
  • an n-type dopant is added to the InP layer 23.
  • silicon, sulfur, or the like can be used as the n-type dopant.
  • the majority carriers in the second portion 23d of the InP layer 23 are electrons, and the electron concentration in the second portion 23d of the InP layer 23 is 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the light-receiving layer 21 is caused by the residual of antimony (that is, the memory effect) supplied to the growth furnace when the III-V compound semiconductor layer of the light-receiving layer 21 is grown.
  • the InP layer 23 grown on top contains antimony that is not supplied during the growth as an impurity.
  • the antimony impurity in the InP layer 23 generates holes.
  • the generated carriers are compensated by the n-type dopant added to the InP layer 23.
  • majority carriers in the second portion 23d of the InP layer 23 become electrons. Since the electron concentration is 1 ⁇ 10 16 cm ⁇ 3 or more, the second portion 23 d of the InP layer 23 exhibits sufficient n conductivity.
  • the antimony concentration in the InP layer 23 can be 1 ⁇ 10 17 cm ⁇ 3 or more, and the antimony concentration in the InP layer 23 can be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the concentration of the mixed antimony in the InP layer 23 is in the above range, and at least a part of the antimony impurity in this concentration range acts to provide holes.
  • the electron concentration in the second portion 23d of the InP layer 23 can be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the anode region 17 has appropriate electrical characteristics without increasing the amount of p-type dopant for forming the anode region. be able to.
  • the silicon concentration of the InP layer 23 is, for example, 1 ⁇ 10 16 cm ⁇ 3 or more and can be 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the light receiving layer 21 has at least one of a multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a multiple quantum well structure including a GaInNAs layer and a GaAsSb layer, and the III-V compound semiconductor layer includes a GaAsSb layer. Can do. According to the light receiving element 11, the light receiving layer 21 having a desired wavelength sensitivity can be obtained.
  • the semiconductor stack 15 can further include an InGaAs layer 25.
  • the InGaAs layer 25 is provided between the light receiving layer 21 and the InP layer 23.
  • Antimony may be measured as an impurity in the InGaAs layer 25, and the antimony concentration of the InP layer 23 is higher than the antimony concentration of the InGaAs layer 25.
  • the InGaAs layer 25 serves to adjust the position of the anode region 17 with respect to the light receiving layer 21.
  • the InGaAs layer 25 may also contain antimony as an impurity, the antimony concentration of the InP layer 23 is higher than the antimony concentration of the InGaAs layer 25. Therefore, the InGaAs layer 25 can be undoped. Further, the thickness of the InGaAs layer 25 may be larger than the thickness of the InP layer 23.
  • the InGaAs layer 25 has first and second portions 25c and 25d, and the first and second portions 25c and 25d are provided on the first and second areas 13c and 13d, respectively.
  • the anode region 17 includes a first portion 25c and a first portion 23c, and is located on the first portion 21c.
  • the bottom surface of the anode region 17 forms the pn junction 29a with the first portion 21c, and the side surface of the anode region 17 forms the pn junctions 29b and 29c with the second portion 25d and the second portion 23d.
  • the semiconductor stack 15 can further include another InGaAs layer 27.
  • the InGaAs layer 27 is provided between the light receiving layer 21 and the semiconductor substrate 13.
  • the InGaAs layer 27 does not substantially contain antimony as an impurity.
  • the band gap of the InGaAs layer 27 is larger than the band gap of the III-V compound semiconductor layer of the light receiving layer 21.
  • An n-type dopant is added to the InGaAs layer 27.
  • the n-type dopant for example, silicon (Si) is used.
  • the silicon concentration of the InGaAs layer 27 can be, for example, 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the InGaAs layer 27 has first and second portions 27c and 27d, and the first and second portions 27c and 27d are provided on the first and second areas 13c and 13d, respectively. .
  • the InGaAs layer 27 is in contact with the InP semiconductor region.
  • the semiconductor substrate 13 can be made of InP, for example. This InP exhibits conductivity. If necessary, a buffer layer can be provided on the main surface 13a of the semiconductor substrate 13, and this buffer layer is made of, for example, InP.
  • the InP substrate can provide a light receiving layer with good light receiving sensitivity. Further, good light receiving characteristics can be provided by the anode region 17 made of a p-type semiconductor reaching the light receiving layer from the surface of the first portion 23c of the InP layer 23 and the cathode of the InP substrate.
  • the receivable wavelength of the light receiving layer 21 can be 1.0 micrometer or more, and can be 3.0 micrometers or less.
  • the III-V compound semiconductor light-receiving element 11 can include an anode electrode 33 that is in contact with the main surface 15 a of the semiconductor stack 15.
  • the edge 33a of the anode electrode 33 is located inside a columnar virtual drawing that passes through the boundary of the first area 13c and extends in the direction of the normal axis Ax, and the pn junctions 29b and 29c are substantially on the side surfaces of the virtual drawing.
  • a reference plane that passes through the axis Ax is defined. On any reference plane, the X and Y coordinates of the edge 33a of the anode electrode 33 are smaller than the X and Y coordinates of the first area 13c.
  • the III-V compound semiconductor light-receiving element 11 can further include a cathode electrode 35 provided on the back surface 13 b of the semiconductor substrate 13.
  • the cathode electrode 35 covers the back surface 13b of the semiconductor substrate 13 and makes contact with the back surface 13b.
  • the III-V compound semiconductor light-receiving element 11 can further include an insulating film 37 that covers the surface of the second portion 23d of the InP layer 23, and the insulating film 37 functions as a passivation film.
  • the insulating film 37 has an opening 37 a, and the opening 37 a provides a path for the anode electrode 33 to contact the InP layer 23. According to the light receiving element 11, dark current due to the material of the window layer 23 can be reduced, and surface leakage current can also be reduced.
  • the edge 37b of the opening 37a of the insulating film 37 is located inside a columnar virtual drawing that passes through the boundary of the first area 13c and extends in the direction of the normal axis Ax.
  • the X coordinate of the edge 33a of the anode electrode 33 can be between the X coordinate of the edge 37b of the opening 37a of the insulating film 37 and the X coordinate of the pn junctions 29b and 29c, respectively.
  • the Y coordinate of the edge 33a of the anode electrode 33 can be between the Y coordinate of the edge 37b of the opening 37a of the insulating film 37 and the Y coordinate of the pn junctions 29b and 29c, respectively.
  • step S101 the substrate 41 is placed in the growth furnace 10a.
  • the substrate 41 can be, for example, an InP substrate.
  • step S102 a semiconductor stacked layer Epi for the III-V compound semiconductor light receiving element is grown using the growth furnace 10a. Subsequent crystal growth is performed, for example, by metal organic vapor phase epitaxy.
  • Gallium (Ga) source Indium (In) source, Arsenic (As) source, Phosphorus (P) source and Antimony (Sb source, TEGa, TMIn, TBAs, TBP, TMSb, respectively) for metal organic chemical vapor deposition Can be used.
  • Ga Gallium
  • Indium (In) source Arsenic (As) source
  • Phosphorus (P) source Phosphorus (P) source
  • Sb source TEGa, TMIn, TBAs, TBP, TMSb, respectively
  • TeESi is used for n-type doping.
  • the first raw material is supplied to the growth reactor 10a, and the first InGaAs layer 43 is grown on the main surface 41a of the substrate 41.
  • the first raw material G1 includes a gallium raw material, an indium raw material, and an arsenic raw material, and can include TeESi as an n-type dopant.
  • the second raw material G2 is supplied to the growth furnace 10a, and the light receiving layer 45 is grown on the main surface 41a of the substrate 41.
  • the light receiving layer 45 includes a group III-V compound semiconductor layer containing at least antimony as a group V element.
  • the band gap of the III-V compound semiconductor layer is smaller than the band gap of InP grown as a window layer in a later process.
  • the second raw material G2 includes, for example, a gallium raw material, an arsenic raw material, and an antimony raw material, and, for example, a single GaAsSb layer is grown on the main surface of the first InGaAs layer 43.
  • the GaAsSb layer is undoped, for example, and the majority carriers in this layer are electrons.
  • the light receiving layer 45 may have at least one of a single or multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a single or multiple quantum well structure including a GaInNAs layer and a GaAsSb layer. With this structure, a light receiving layer having a desired wavelength sensitivity can be formed.
  • the Sb-containing III-V compound semiconductor layer may include a GaAsSb layer.
  • the light-receiving layer 45 may have, for example, a type II type quantum well structure.
  • X Ga 1-X As (0.38 ⁇ X ⁇ 0.68) and GaAs 1-Y Sb Y (0. 36 ⁇ Y ⁇ 0.62), or Ga 1-U In U N V As 1-V (0.4 ⁇ U ⁇ 0.8, 0 ⁇ V ⁇ 0.2) and GaAs 1-Z Sb
  • Z (0.36 ⁇ Z ⁇ 0.62) is exemplified.
  • a process for interrupting the growth can be provided while supplying the arsenic raw material to the growth reactor, for example.
  • step S102-3 after the supply of the antimony material to the growth furnace 10a is stopped, as shown in FIG. 3A, the third material G3 is supplied to the growth furnace 10a to form the second InGaAs layer. 47 is grown on the light-receiving layer 45.
  • the third raw material G3 includes a gallium raw material, an indium raw material, and an arsenic raw material.
  • the InGaAs layer 47 is undoped, for example, and majority carriers in this layer are electrons.
  • step S102-4 as shown in FIG. 3B, the antimony raw material is not supplied to the growth furnace 10a.
  • the fourth raw material G4 is supplied to the growth furnace 10a, and the n-type conductive InP layer 49 is grown on the light receiving layer 45 and the second InGaAs layer 47.
  • the fourth source gas G4 includes, for example, an n-type dopant, an indium source, and a phosphorus source.
  • the InP layer 49 includes antimony as an impurity and an n-type dopant (for example, silicon).
  • the majority carriers in the InP layer 49 are electrons, and the electron concentration in the InP layer 49 is 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the epitaxial substrate E is produced by these steps. After the InP layer 49 is formed on the substrate 41, the epitaxial substrate E is taken out from the growth furnace 10a in step S103.
  • an anode region 51 made of a p-type semiconductor is formed on the epitaxial substrate E.
  • the anode region 51 is formed by introducing a p-type dopant.
  • the introduction of the p-type dopant uses, for example, thermal diffusion.
  • an insulating film 53 is formed on the epitaxial substrate E.
  • the insulating film 53 has an opening 53a aligned with the position of the anode region 51.
  • a p-type dopant is introduced from the surface 49a of the InP layer 49 in a zinc atmosphere using the heat treatment apparatus 10b, and the light receiving layer 45 is introduced. A reaching anode region 51 is formed.
  • the thickness of the InGaAs layer 47 can be determined so as to adjust the position of the anode region 51 with respect to the light receiving layer 45.
  • an electrode is formed on the substrate product P.
  • the anode electrode 55 that contacts the anode region 51 is formed, and the cathode electrode 57 that contacts the back surface of the substrate 41 is formed.
  • antimony is not supplied to the growth reactor 10a when the InP layer 49 is grown on the light receiving layer 45, but is supplied when the Sb-containing III-V compound semiconductor layer of the light receiving layer 45 is grown.
  • Antimony is mixed into the InP layer 49 as an impurity due to the antimony remaining in the growth furnace 10a (that is, the memory effect).
  • the antimony impurity in the InP layer 49 generates holes.
  • the generated carriers are compensated by the n-type added dopant in the InP layer 49, and the majority carriers in the InP layer 49 are converted to electrons. Since the electron concentration is 1 ⁇ 10 16 cm ⁇ 3 or more, the InP layer 49 exhibits sufficient n conductivity.
  • the electron concentration in the InP layer 49 can be 1 ⁇ 10 19 cm ⁇ 3 or less. At this time, appropriate electrical characteristics can be imparted to the anode region 51 without increasing the amount of p-type dopant for forming the anode region 51.
  • the antimony concentration in the InP layer 49 is 1 ⁇ 10 17 cm ⁇ 3 or more, and the antimony concentration is 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the mixed antimony concentration in the InP layer 49 is in the above range, and a part of the antimony impurity in this concentration range acts to provide holes.
  • the InGaAs layer 47 contains antimony as an impurity, and the antimony concentration of the InGaAs layer 47 is lower than the antimony concentration of the InP layer 49.
  • the InGaAs layer 47 also contains antimony as an impurity, the antimony concentration of the InP layer 49 is higher than the antimony concentration of the InGaAs layer 47. Therefore, the InGaAs layer 47 can be undoped, and if necessary, a slight n-type dopant can be added.
  • the growth from the light receiving layer 45 to the InP layer 49 is performed by a metal organic chemical vapor deposition method. According to this method, although the light-receiving layer 45 and the InP layer 49 having good characteristics can be grown, the memory effect of antimony cannot be avoided in the growth of InP. However, the inventors have been able to avoid the problem of p-type conversion due to the antimony memory effect by adding an n-type dopant to InP.
  • FIG. 5 shows the structures of two types of epitaxial substrates.
  • FIG. 5A uses a multiple quantum well structure including an InGaAs layer and a GaAsSb layer as a light receiving layer.
  • FIG. 5B uses a GaAsSb layer as the light receiving layer.
  • FIG. 6 shows Sb concentrations measured by secondary ion mass spectrometry for the second InGaAs layer and the InP window layer of the two types of epitaxial substrates shown in FIG. Referring to FIGS. 5A and 6, in the structure A, the InP window layer contains about 1 ⁇ 10 18 cm ⁇ 3 of antimony.
  • the antimony amount of the second InGaAs layer between the GaAsSb light receiving layer and the InP window layer is less than 1 ⁇ 10 16 cm ⁇ 3 below the detection limit of secondary ion mass spectrometry.
  • the hole concentration was 1 ⁇ 10 16 cm ⁇ 3 .
  • the InP window layer contains about 1 ⁇ 10 19 cm ⁇ 3 of antimony.
  • the antimony amount of the second InGaAs layer between the GaAsSb light receiving layer and the InP window layer is less than 1 ⁇ 10 16 cm ⁇ 3 below the detection limit of secondary ion mass spectrometry.
  • the hole concentration was 2 ⁇ 10 17 cm ⁇ 3 .
  • the antimony profile Sb once decreases in the second InGaAs layer, but when the InP layer is grown after the growth of the InGaAs layer, the antimony profile Sb increases again in the InP layer.
  • Example 1 A photodiode having the structure shown in FIG. 7 was produced.
  • An n-type InP substrate was prepared.
  • TMIn trimethylindium
  • TBP tertiary butylphosphine
  • the thickness of the buffer layer is 10 nm, for example, and TeESi was used for n-type doping of the buffer layer.
  • TMIn trimethylindium
  • TEGa triethylgallium
  • TBA tertiary butylarsine
  • the thickness of the InGaAs layer and the GaAsSb layer forming the unit quantum well structure was 5 nm, and 50 pairs (the number of repeating unit quantum wells) were grown. TMSb was used as the Sb raw material.
  • an InGaAs layer having a thickness of 1 ⁇ m was grown at 500 degrees Celsius on the light receiving layer as a diffusion concentration distribution adjusting layer when Zn diffusion was introduced.
  • an n-type InP window layer having a thickness of 1 ⁇ m was grown at 500 degrees Celsius. Silicon was added to the n-type InP window layer, and photodiodes A2 to A7 (referred to as Examples A1 to A7) having different silicon concentrations were produced as shown in FIG.
  • a photodiode A1 in which an InP window layer including silicon and not intentionally added with a dopant was grown was also produced.
  • the silicon concentration was measured by secondary ion mass spectrometry, and the carrier type and electron or hole concentration were measured by CV measurement.
  • the silicon concentration is 5 ⁇ 10 15 (cm ⁇ 3 ) to 5 ⁇ 10 19 (cm ⁇ 3 ), and in Example A1, the silicon concentration is below the detection limit of secondary ion mass spectrometry. Of less than 1 ⁇ 10 15 cm ⁇ 3 .
  • the carrier type of Examples A1 and A2 was p-type, and the hole concentration was 1 ⁇ 10 16 (cm ⁇ 3 ) for A1 and 5 ⁇ 10 15 (cm ⁇ 3 ) for A2.
  • the carrier type of Examples A3 to A7 is n-type, and the electron concentration is 5 ⁇ 10 15 (cm ⁇ 3 ) for A3, 1 ⁇ 10 16 (cm ⁇ 3 ) for A4, and 1 ⁇ 10 17 (A5).
  • A6 was 1 ⁇ 10 19 (cm ⁇ 3 )
  • A7 was 5 ⁇ 10 19 (cm ⁇ 3 ).
  • a (GaInNAs / GaAsSb) multiple quantum well structure light-receiving layer was formed instead of the (InGaAs / GaAsSb) light-receiving layer.
  • the thickness of the GaInNAs layer or GaAsSb layer forming the unit quantum well structure was 5 nm, and 50 pairs (the number of repetitions of the unit quantum well) were grown. TMSb was used as the Sb raw material.
  • the reverse current-voltage characteristics of the fabricated photodiode at room temperature were examined.
  • the light receiving diameter of this photodiode is 100 micrometers.
  • the leakage current at room temperature of the photodiodes of Examples A1 and A2 was 20 microamperes at an applied voltage of minus 5 volts.
  • the leakage current at room temperature of the photodiode of Example A3 was 10 microamperes at an applied voltage of minus 5 volts.
  • the leakage current at room temperature of the photodiodes of Examples A4 to A6 was 2 microamperes at an applied voltage of minus 5 volts.
  • the leakage current at room temperature of the photodiode of Example A7 was 200 microamperes at an applied voltage of minus 5 volts.
  • the dark current can be reduced by about one digit.
  • Non-patent document 2 a strain compensation structure is required to further increase the cut-off wavelength, and a cut-off using an InGaAs-GaAsSb strain-compensated quantum well structure. Proposals of photodiodes having a wavelength (2 micrometers ( ⁇ m) to 5 micrometers ( ⁇ m)) have been made.
  • Non-Patent Document 2 an electrode and a passivation film are formed on InGaAs, and a relatively large dark current is expected to be generated.
  • a technique for forming a passivation film on the crystal surface of InGaAs is under development and has not yet reached a point where dark current is reduced.
  • the second embodiment provides a light receiving element and an epitaxial wafer made of a III-V group semiconductor and having reduced dark current.
  • FIG. 9 is a diagram showing a configuration of the light receiving element 1_1 according to the second embodiment.
  • the light receiving element 1_1 includes a substrate 1_3, a semiconductor layer 1_5, a light receiving layer 1_7, a diffusion concentration distribution adjusting layer 1_9, a window layer 1_11, an insulating film 1_13, a p-type electrode 1_15, and an n-type electrode 1_17.
  • the semiconductor layer 1_5 is provided on the substrate 1_3 with a buffer layer (not shown) made of n-type InP interposed therebetween, and the buffer layer and the back surface of the semiconductor layer 1_5 are in contact with each other.
  • the light receiving layer 7 is provided on the surface of the semiconductor layer 1_5, and the diffusion concentration distribution adjusting layer 1_9 is provided on the light receiving layer 1_7.
  • the back surface of the diffusion concentration distribution adjusting layer 1_9 is in contact with the light receiving layer 1_7.
  • the light receiving layer 1_7 is provided between the semiconductor layer 1_5 and the diffusion concentration distribution adjusting layer 1_9 (in other words, the light receiving layer 1_7 is provided between the substrate 1_3 and the diffusion concentration distribution adjusting layer 1_9).
  • the light receiving layer 1_7 has a multiple quantum well structure in which a plurality of quantum well layers and a plurality of barrier layers are alternately stacked.
  • the diffusion concentration distribution adjusting layer 1_9 is provided between the light receiving layer 1_7 and the window layer 1_11.
  • the window layer 1_11 is provided on the diffusion concentration distribution adjustment layer 1_9, and the front surface of the diffusion concentration distribution adjustment layer 1_9 and the back surface of the window layer 1_11 are in contact with each other.
  • An insulating film 1_13 is provided on the surface of the window layer 1_11, and the insulating film 1_13 has an opening.
  • a p-type electrode 1_15 is provided on the surface of the window layer 1_11 and is in contact with the surface of the window layer 1_11.
  • the semiconductor region composed of the diffusion concentration distribution adjusting layer 1_9 and the window layer 1_11 is composed of the second region 1_19 and the first region 1_21.
  • the first region 1_21 has a surface in contact with the second region 1_19.
  • the first region 1_21 is an impurity diffusion region 1_25, and the impurity diffusion region 1_25 contains (doped) a predetermined impurity element (Zn in this embodiment).
  • the p-type electrode 1_15 is disposed in the opening of the insulating film 1_13.
  • the connection between the p-type electrode 1_15 and the window layer 1_11 is an ohmic connection.
  • the n-type electrode 1_17 is provided on the back surface of the substrate 1_3 and is in contact with the back surface.
  • the connection between the n-type electrode 1_17 and the substrate 1_3 is an ohmic connection.
  • the substrate 1_3 is made of InP which is a III-V group semiconductor.
  • the substrate 1_3 is S-doped and has an n-type conductivity type.
  • the buffer layer (not shown) on the substrate 1_3 is made of n-type InP and has a thickness of about 10 nm.
  • the semiconductor layer 1_5 is made of n-type InGaAs and has a thickness of about 150 nm.
  • the light receiving layer 1_7 has a type II multiple quantum well structure in which a plurality of InGaAs layers and a plurality of GaAsSb layers included in the light receiving layer 1_7 are alternately stacked.
  • the light receiving layer 1_7 includes, for example, 50 pairs (pairs) of InGaAs layers and GaAsSb layers.
  • the thickness of the InGaAs layer is about 5 nm, and the thickness of the GaAsSb layer is also about 5 nm.
  • Specific compositions of the InGaAs layer and the GaAsSb layer of the light receiving layer 1_7 are In x Ga 1-x As (0.38 ⁇ x ⁇ 0.68) and GaAs 1-y Sb y (0.36 ⁇ y ⁇ ). 0.62).
  • the light-receiving layer 1_7 includes Ga 1-t In t N u As 1-u (0.4 ⁇ t ⁇ 0.8, 0 ⁇ u ⁇ 0.2) and GaAs 1-v Sb v (0.36 ⁇
  • the structure may include 50 sets of v ⁇ 0.62).
  • the diffusion concentration distribution adjusting layer 1_9 is made of InGaAs, which is a III-V group semiconductor, and has a thickness of about 1.0 ⁇ m.
  • the diffusion concentration distribution adjusting layer 1_9 is not doped.
  • the window layer 1_11 is made of InP, which is a group III-V semiconductor, and has a thickness of about 0.8 ⁇ m.
  • the window layer 1_11 has a larger band gap energy than the diffusion concentration distribution adjustment layer 1_9.
  • the window layer 1_11 is doped with Si that is an n-type dopant. Note that the portion included in the first region 1_21 of the diffusion concentration distribution adjustment layer 1_9 and the portion included in the first region 1_21 of the window layer 1_11 are both p-type, and the portion of the window layer 1_11 Of these, the second region 1_19 is n-type. As described above, the second region 1_19 has a conductivity type different from that of the first region 1_21.
  • the window layer 1_11 from the joint surface between the window layer 1_11 and the diffusion concentration distribution adjustment layer 1_9 (the back surface of the window layer 1_11 or the surface of the diffusion concentration distribution adjustment layer 1_9, and the interface between the window layer 1_11 and the diffusion concentration distribution adjustment layer 1_9).
  • the n-type carrier concentration or donor (Si) concentration in the predetermined region 1_26 extending inward is in the range of 5 ⁇ 10 15 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • the region 1_26 illustrated in FIG. 9 extends only in the window layer 1_11, the region 1_26 may extend not only in the window layer 1_11 but also in the diffusion concentration distribution adjustment layer 1_9.
  • the thickness L of this region 1_26 (the width of the region 1_26 in the direction from the bonding surface between the window layer 1_11 and the diffusion concentration distribution adjustment layer 1_9 to the inside of the window layer 1_11 or the inside of the diffusion concentration distribution adjustment layer 1_9) is 0.02 to It is about 0.2 ⁇ m.
  • the thickness L of the region 1_26 is less than 0.02 ⁇ m, generation of Hall defects and carrier depletion due to band discontinuity cannot be compensated, and dark current cannot be reduced.
  • the thickness L of the region 1_26 exceeds 0.2 ⁇ m, the dark current increases due to excessive n-type carriers.
  • TEGa, TMIn, TBAs, TBP, and TMSb are used as raw materials for Ga, In, As, P, and Sb, respectively.
  • TeESi is used for n-type doping.
  • the epitaxial wafer 1_27 shown in FIG. 11 is manufactured by the MOVPE method.
  • An S-doped substrate 1_3b is prepared.
  • a buffer layer (not shown) made of n-type doped InP is grown to 10 nm on the S-doped substrate 1_3b, and a semiconductor layer 1_5b made of n-type doped InGaAs is grown to 0.15 micron on the buffer layer.
  • a light-receiving layer 1_7b composed of an InGaAs-GaAsSb type II multiple quantum well structure is grown on the semiconductor layer 1_5b.
  • this multiple quantum well structure an undoped InGaAs layer 5 nm and an undoped GaAsSb layer 5 nm are alternately stacked from the substrate side, and 50 pairs of this two-layer structure are repeated.
  • the crystal growth temperature of all the layers up to the formation of the light receiving layer is set to 500 degrees Celsius.
  • TEGa, TBAs and TMSb are applied to GaAsSb
  • TEGa, TMIn and TBAs are applied to InGaAs
  • TMIn and TBP are applied to InP, Each is used as a source gas.
  • a diffusion concentration distribution adjustment layer 1_9b made of InGaAs is grown on the light receiving layer 1_7b at a temperature of 500 degrees Celsius, and a window layer 1_11 made of InP is grown on the diffusion concentration distribution adjustment layer 1_9b. To do.
  • the supply amount of TeESi is adjusted so as to be the n-type carrier concentration in any of Examples A8 to A11 described later. .
  • light receiving element 1_1 is manufactured using this epitaxial wafer 1_27.
  • a p-type region (corresponding to the impurity diffusion region 1_25 of the light-receiving element 1_1) extending from the front surface of the window layer 1_11b to the back surface side of the light-receiving layer 1_7b is selectively diffused from the opening of the selective diffusion mask pattern of the SiN film.
  • a p-type electrode 1_15 made of AuZn is provided on the surface of the window layer 1_11b belonging to the p-type region, and an n-type electrode 1_17 made of AuGeNi is provided on the back surface of the substrate 1_3b so as to make ohmic contact.
  • An antireflection film of a SiON film is further provided on the back surface side of the substrate 1_3b, and reflection on the back surface side (substrate 1_3b side) of the epitaxial wafer 1_27 when the front surface side (window layer 1_11b side) of the epitaxial wafer 1_27 is the incident surface. Prevent crosstalk and the like.
  • the light receiving element 1_1 is manufactured using the epitaxial wafer 1_27.
  • the n-type electrode 1_17 has a ring shape or a frame shape, and an antireflection film of a SiON film is provided at the center portion to measure the light to be measured. Increase the entrance efficiency.
  • the substrate 1_3 of the light receiving element 1_1 is a part of the substrate 1_3b of the epitaxial wafer 1_27
  • the semiconductor layer 1_5 of the light receiving element 1_1 is a part of the semiconductor layer 1_5b of the epitaxial wafer 1_27
  • the light receiving layer 1_7 of the light receiving element 1_1 is
  • the light receiving layer 1_7b of the epitaxial wafer 1_27 is a part
  • the diffusion concentration distribution adjusting layer 1_9 of the light receiving element 1_1 is a part of the diffusion concentration distribution adjusting layer 1_9b of the epitaxial wafer 1_27
  • the window layer 1_11 of the light receiving element 1_1 is the epitaxial wafer. It is a part of 1_27 window layer 1_11b.
  • the light receiving element 1_1a includes a substrate 1_3a, a semiconductor layer 1_5a, a light receiving layer 1_7a, a diffusion concentration distribution adjusting layer 1_9a, a window layer 1_11a, a p-type electrode 1_15a, an n-type electrode 1_17a, and an impurity diffusion region 1_25a.
  • FIG. 12 shows the maximum value of the n-type carrier concentration in the window layer 1_11 or the window layer 1_11a, the region 1_26 or the region 1_26a (in the window layer 1_11 and the diffusion from the bonding surface between the window layer 1_11 and the diffusion concentration distribution adjusting layer 1_9).
  • Each region extending 0.1 ⁇ m in the concentration distribution adjusting layer 1_9, or 0.1 ⁇ m in each of the window layer 1_11a and the diffusion concentration distribution adjusting layer 1_9a from the joint surface between the window layer 1_11a and the diffusion concentration distribution adjusting layer 1_9a.
  • the diffusion concentration distribution adjustment layer 1_9a and the window layer 1_11a is a value in a region excluding the impurity diffusion region 1_25a.
  • FIG. 13 shows the maximum value of the donor concentration in the window layer 1_11 or the window layer 1_11a, the region 1_26 or the region 1_26a (from the bonding surface between the window layer 1_11 and the diffusion concentration distribution adjusting layer 1_9 to the window layer 1_11 and the diffusion concentration distribution adjustment).
  • the layer 1_9 both extend by 0.1 ⁇ m, or from the joint surface between the window layer 1_11a and the diffusion concentration distribution adjusting layer 1_9a, both extend in the window layer 1_11a and the diffusion concentration distribution adjusting layer 1_9a by 0.1 ⁇ m.
  • the value is in the range of 5 ⁇ 10 15 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 and is relatively higher than the n-type carrier concentration in the vicinity of the bonding surface (near the region 1_26).
  • the maximum value of the donor concentration (donor concentration in the region 1_26) at the junction surface between the diffusion concentration distribution adjusting layer 1_9 and the window layer 1_11 is also 5 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less. The donor concentration in the vicinity of the junction surface (in the vicinity of the region 1_26) is relatively higher.
  • the maximum value of the n-type carrier concentration at the junction surface between the diffusion concentration distribution adjusting layer 1_9a and the window layer 1_11a is within the junction surface. Is equal to or less than the n-type carrier concentration in the vicinity of (region 1_26a), and the donor concentration (donor concentration in region 1_26a) at the junction surface between diffusion concentration distribution adjusting layer 1_9a and window layer 1_11a is also The donor concentration in the vicinity of the junction surface (in the vicinity of the region 1_26a) is equal to or lower than that.
  • the maximum value of the n-type carrier concentration is 5 ⁇ 10 15 cm at the junction surface between the diffusion concentration distribution adjusting layer 1_9a and the window layer 1_11a (in the region 1_26a).
  • ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 and the donor concentration (donor concentration in the region 1_26a) at the junction surface between the diffusion concentration distribution adjusting layer 1_9a and the window layer 1_11a is also 5 ⁇ 10. It is outside the range of 15 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • the diffusion concentration distribution adjusting layer 1_9 and the window layer 1_11 Since the n-type carrier concentration and the donor concentration (Si) are relatively high (5 ⁇ 10 15 cm ⁇ 3 or more) at the junction surface (in the region 1_26), p-type conversion as in the case of the light receiving element 1_1a is suppressed. Thus, the dark current is reduced. Therefore, as shown in FIG. 10B, in the case of the light receiving element 1_1 according to the second embodiment, a pnp junction is formed at the interface between the two adjacent light receiving elements 1, so Generation of leakage current is reduced on the light receiving element 1_1 side (lateral direction).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

　Ｖ族構成元素としてＳｂを含むＩＩＩ－Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なＩＩＩ－Ｖ族化合物半導体受光素子を提供する。受光層２１のＧａＡｓＳｂ層の成長の際に供給されたアンチモンのメモリ効果により、受光層２３上に成長されるＩｎＰ層２３に、不純物としてアンチモンが含まれる。ＩＩＩ－Ｖ族化合物半導体受光素子１１では、ＩｎＰ層２３は不純物としてアンチモンを含むと共に、ＩｎＰ層２３にはｎ型ドーパントとしてシリコンが添加されている。ＩｎＰ層２３中のアンチモン不純物は正孔を生成するように作用するけれども、この生成キャリアをＩｎＰ層２３中に添加されたシリコンが補償して、ＩｎＰ層２３の第２の部分２３ｄは十分なｎ導電性を示す。

Description

ＩＩＩ－Ｖ族化合物半導体受光素子、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ
　本発明は、ＩＩＩ－Ｖ族化合物半導体受光素子、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハに関する。
　非特許文献１では、カットオフ波長２．３９ミクロンのフォトダイオードの作製が記載されている。受光素子は、ＩｎＰ基板上に設けられた受光層と、ｐ型ＩｎＧａＡｓ窓層とを含む。この受光層は、ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプII型量子井戸構造を含む。メサエッエッチングの後に、ｐ型ＩｎＧａＡｓ窓層上にＳｉＯ２パッシベーション膜を形成する。
R.Sidhu, "Long-wavelength Photodiode on InP Using Lattice-MatchedGaInAs-GaAsSb Type-II Quantum Wells" IEEE Photonics Technology Letters, Vol.17,No.12(2005), pp.2715-2717
　発明者らの知見によれば、ＩｎＧａＡｓ窓層を用いるとき、ＩｎＰ窓層に比べて暗電流が増加する。これ故に、ＩｎＰ基板上へ受光層を有する受光素子のためのエピタキシャル膜構造では、この膜構造の最上層はＩｎＰ窓層を用いる。エピタキシャル層を入射面とする表面入射型フォトダイオードでは、ＩｎＰ窓層は、受光層に到達すべき近赤外光を吸収しない。また、ＩｎＰ窓層は、既に述べたように、暗電流の抑制にも有効である。
　このフォトダイオードのエピタキシャル積層は、有機金属気相成長法で成長される。エピタキシャル積層は受光層を含む。この受光層が、ＩｎＧａＡｓ／ＧａＡｓＳｂタイプII型量子井戸構造といった、Ｖ族構成元素としてＳｂを含むＩＩＩ－Ｖ化合物半導体からなるとき、このエピタキシャル積層の成長では、Ｖ族構成元素としてＳｂを含むＩＩＩ－Ｖ化合物半導体層を成長した後に、ＩｎＰ窓層の結晶成長を行う。この後に、エピタキシャル積層の一部分に選択的にアノード領域を形成してｐｎ接合を形成する。
　このように作製されたフォトダイオードの特性測定の際に、発明者らは、予期せぬ電気的特性（暗電流の増加）に遭遇した。この予期せぬ特性の更なる調査によれば、本来ｎ型を示すＩｎＰ窓層がｐ型導電性を示している。ＩｎＰ窓層がｐ型導電を示すと、選択的に形成したアノード領域以外の領域でもｐｎ接合が形成されるため、ｐｎ接合領域の拡大と、ｐｎ接合が表面に露出することによる表面リーク電流の増大により、暗電流が増大するという問題点がある。そして、発明者らは、この要因を調査する中で、次のようなケースがあることを見出した。例えばＩｎＰ窓層の成長中に供給していないアンチモンがバックグラウンドレベルを超える量で不純物としてＩｎＰに混入していることを見出した。発明者らの検討によれば、アンチモンの混入はＩｎＰに特有である。
　本発明は、このような事情を鑑みて為されたものであり、Ｖ族構成元素としてＳｂを含むＩＩＩ－Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なＩＩＩ－Ｖ族化合物半導体受光素子及びこの作成方法を提供することを目的とし、また、暗電流を低減可能な受光素子、及び、エピタキシャルウェハを提供することを目的とする。
　本発明の一側面に係るＩＩＩ－Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層上に設けられ、第１及び第２の部分を有するＩｎＰ層と、（ｄ）前記ＩｎＰ層の前記第１の部分の表面から前記受光層の方向に伸びるｐ型半導体からなるアノード領域とを備える。前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層にはｎ型ドーパントが添加されており、前記ＩｎＰ層の前記第２の部分における多数キャリアは電子であり、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０１６ｃｍ－３以上である。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、受光層のＩＩＩ－Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、受光層上に成長されるＩｎＰ層に不純物としてアンチモンが含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成している。ＩｎＰ層中に添加されたｎ型ドーパントがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子にしている。電子濃度が１×１０１６ｃｍ－３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。このため、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流が低減される。
　本発明の一側面に係るＩＩＩ－Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層上に設けられたＩｎＰ層とを備える。前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層にはドナーが添加されており、前記ＩｎＰ層のドナー密度は１×１０１６ｃｍ－３以上である。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、受光層のＩＩＩ－Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、受光層上に成長されるＩｎＰ層に不純物としてアンチモンが含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成している。ＩｎＰ層中のドナーがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子にしている。ドナー密度が１×１０１６ｃｍ－３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。このため、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流が低減される。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるドナー密度は１×１０１９ｃｍ－３以下であることができる。また、このＩＩＩ－Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるドナーがシリコンであることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記受光層はＶ族元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を有していることができる。また、このＩＩＩ－Ｖ族化合物半導体受光素子では、前記ＩｎＰ層は不純物としてアンチモンを含むことができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０１９ｃｍ－３以下であることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、ＩｎＰ層の第２の部分が１×１０１９ｃｍ－３を超えない電子濃度を有するとき、アノード領域に適切な特性を与えることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるアンチモン濃度は１×１０１７ｃｍ－３以上であり、前記ＩｎＰ層におけるアンチモン濃度は１×１０１９ｃｍ－３以下であることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、ＩｎＰ層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。シリコンの添加は、この提供された正孔キャリアを補償して、さらに、多数キャリアを電子にする働きがあり、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流の低減を可能にする。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記受光層と前記ＩｎＰ層との間に設けられたアンドープのＩｎＧａＡｓ層を更に備えることができる。前記ＩｎＰ層の前記アンチモン濃度は前記ＩｎＧａＡｓ層のアンチモン濃度より高い。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、ＩｎＧａＡｓ層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層も不純物としてアンチモンを含むけれども、ＩｎＰ層のアンチモン濃度はＩｎＧａＡｓ層のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層がアンドープであることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記ＩｎＰ層の前記第２の部分の表面を覆う絶縁体からなるパッシベーション膜を更に備えることができる。
　ＩＩＩ－Ｖ族化合物半導体受光素子によれば、窓層の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、前記受光層はＧａＡｓＳｂ層を含むことができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、所望の波長感度の受光層を得ることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子では、前記半導体基板は導電性ＩｎＰからなり、当該ＩＩＩ－Ｖ族化合物半導体受光素子は前記半導体基板の裏面に設けられたカソード電極を更に備えることができる。
　このＩＩＩ－Ｖ族化合物半導体受光素子によれば、ＩｎＰ基板は良好な受光感度の受光層を提供できる。また、ＩｎＰ層の第１の部分に選択的に形成された、表面から受光層に到達するｐ型半導体からなるアノード領域と、ＩｎＰ基板のカソードとにより、良好な受光特性を提供できる。
　本発明の別の側面は、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法である。この方法は、（ａ）成長炉に基板を配置する工程と、（ｂ）前記成長炉において、前記ＩＩＩ－Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、（ｃ）ＩｎＰ層を受光層上に形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、（ｄ）前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程とを備える。前記半導体積層を成長する前記工程は、（ｂ１）アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給して、Ｖ族構成元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を有する前記受光層を前記基板の主面上に形成する工程と、（ｂ２）前記成長炉へのアンチモン原料の供給を停止した後に、ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性の前記ＩｎＰ層を前記受光層上に形成する工程とを含む。前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層は不純物としてアンチモンを含み、前記ＩｎＰ層における電子濃度は１×１０１６ｃｍ－３以上である。
　この方法によれば、受光層上にＩｎＰ層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のＩＩＩ－Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層に含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成する。ＩｎＰ層中に添加されたｎ型ドーパントがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子になる。電子濃度が１×１０１６ｃｍ－３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。
　本発明の別の側面は、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法である。この方法は、（ａ）成長炉に基板を配置する工程と、（ｂ）前記成長炉において、前記ＩＩＩ－Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、（ｃ）ＩｎＰ層を受光層上に形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、（ｄ）前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程とを備える。前記半導体積層を成長する前記工程は、（ｂ１）前記受光層を前記基板の主面上に形成する工程と、（ｂ２）ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性の前記ＩｎＰ層を前記受光層上に形成する工程と含む。前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層におけるドナー密度は１×１０１６ｃｍ－３以上である。
　この方法によれば、受光層上にＩｎＰ層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のＩＩＩ－Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層に含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成する。ＩｎＰ層中のドナーがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子になる。ドナー密度が１×１０１６ｃｍ－３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。
　この方法では、前記ＩｎＰ層におけるドナー密度は１×１０１９ｃｍ－３以下であることができる。また、この方法では、前記ＩｎＰ層におけるドナーがシリコンであることができる。
　この方法は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備え、前記受光層は、Ｖ族元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を有することができる。また、この方法では、前記ＩｎＰ層は不純物としてアンチモンを含んでいることができる。
　この方法では、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０１９ｃｍ－３以下であることができる。
　この方法によれば、ＩｎＰ層が１×１０１９ｃｍ－３を超えない電子濃度を有するとき、アノード領域を形成するためのｐ型ドーパント量を増加せずに、アノード領域に適切な特性を与えることができる。
　この方法では、前記ＩｎＰ層におけるアンチモン濃度は１×１０１７ｃｍ－３以上であり、前記ＩｎＰ層におけるアンチモン濃度は１×１０１９ｃｍ－３以下であることができる。
　この方法によれば、ＩｎＰ層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。
　この方法では、前記ＩｎＰ層を成長する前に、ＩＩＩ族原料及びＶ族原料を含む原料ガスを前記成長炉に供給してＩｎＧａＡｓ層を前記受光層上に成長する工程を更に備えることができる。前記ＩｎＧａＡｓ層のアンチモン濃度は前記ＩｎＰ層の前記アンチモン濃度より低い。
　この方法によれば、ＩｎＧａＡｓ層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層も不純物としてアンチモンを含むけれども、ＩｎＰ層のアンチモン濃度はＩｎＧａＡｓ層のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層がアンドープである。
　この方法では、前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、前記受光層は、ＧａＡｓＳｂ層を含むことができる。
　この方法によれば、所望の波長感度の受光層を形成できる。
　この方法では、前記受光層及び前記ＩｎＰ層の成長は、有機金属気相成長法で行われることができる。この方法によれば、良好な特性の受光層及びＩｎＰ層を成長できるけれども、ＩｎＰの成長においてアンチモンのメモリ効果を生じる。
　本発明の一側面に係る受光素子は、ＩＩＩ－Ｖ族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第１と第２の領域からなり、前記第１の領域は、所定の不純物元素を含み前記第２の領域に接しており、前記第１の領域の導電型はｐ型であり、前記窓層と前記拡散濃度分布調整層との接合面から前記第２の領域において前記窓層内または前記拡散濃度分布調整層内に延びる所定領域内のｎ型のキャリア濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とする。
　キャリア濃度が５×１０１５ｃｍ－３未満や１×１０１９ｃｍ－３を超えると、受光素子が画素として二つ隣接する場合に、この隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面（拡散濃度分布調整層と窓層の界面）では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明の一側面に係る受光素子は、拡散濃度分布調整層と窓層との接合面のｎ型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。
　この受光素子では、前記所定領域内のｎ型のキャリア濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のｎ型のキャリア濃度の最大値よりも大きいことができる。このように、拡散濃度分布調整層と窓層との接合面近傍のみキャリア濃度を高くする方が特に暗電流を低減できる。
　本発明の一側面に係る受光素子は、ＩＩＩ－Ｖ族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第１と第２の領域からなり、前記第１の領域は、所定の不純物元素を含み前記第２の領域に接しており、前記第１の領域の導電型はｐ型であり、前記窓層と前記拡散濃度分布調整層との接合面から前記窓層内または前記拡散濃度分布調整層内に延びる所定領域内のドナーの濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とする。
　キャリア濃度が５×１０１５ｃｍ－３未満や１×１０１９ｃｍ－３を超えると、受光素子が画素として二つ隣接する場合に、この隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明の一側面に係る受光素子は、拡散濃度分布調整層と窓層との接合面のｎ型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。そして、ドナー不純物の添加により、上記のようなキャリア濃度を実現できる。
　この受光素子では、前記所定領域内のドナーの濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きいことができる。このように、拡散濃度分布調整層と窓層との接合面近傍のみドナーの濃度を高くする方が特に暗電流を低減できる。更に、前記所定領域の厚みは０．０２μｍ以上０．２μｍ以下であることができる。所定領域の厚みが０．０２μｍを下回るとホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化を補償することができず、暗電流を低減できない。所定領域の厚みが０．２μｍを上回ると過剰なｎ型キャリアによって、暗電流が増大する。
　この受光素子では、前記ドナーはＳｉであることができる。Ｓｉを用いることによって、ｎ型のキャリア濃度やドナー濃度の制御を容易に行うことができる。
　この受光素子では、前記不純物元素はＺｎであることができる。Ｚｎが不純物元素としてドープされることによりｐ型領域が形成されているので、エピタキシャルウェハにおいてアレイ状に配列される複数の受光素子が形成される。
　この受光素子では、前記拡散濃度分布調整層はＩｎＧａＡｓからなることができる。ＩｎＰ中よりもＩｎＧａＡｓ中の方がＺｎの拡散速度が遅いため、Ｚｎの拡散深さの制御性が向上する。
　この受光素子では、前記窓層はＩｎＰからなることができる。ＩｎＰの結晶表面にパッシベーション膜を形成する技術は、ＩｎＧａＡｓの表面にパッシベーション膜を形成する技術よりも蓄積があり、表面での暗電流リークを容易に抑制可能となる。ＩｎＰからなる窓層は、エピタキシャル層を入射面側とする構造とした場合、受光層より入射側での近赤外光の吸収などを防止しながら、暗電流の抑制に有効に作用する。
　この受光素子では、前記受光層はタイプＩＩの多重量子井戸構造であることができる。従って、近赤外域の長波長側（波長＞２μｍ）に受光感度を持つ受光素子を作製できる。
　この受光素子では、前記多重量子井戸構造は、ＩｎｘＧａ１－ｘＡｓ（０．３８≦ｘ≦０．６８）とＧａＡｓ１－ｙＳｂｙ（０．３６≦ｙ≦０．６２）とのペア、又は、Ｇａ１－ｔＩｎｔＮｕＡｓ１－ｕ（０．４≦ｔ≦０．８，０＜ｕ≦０．２）とＧａＡｓ１－ｖＳｂｖ（０．３６≦ｖ≦０．６２）とのペアから成ることができる。これによって、近赤外域に受光感度を持つフォトダイオード等を、良好な結晶性を保持した上で、能率良く、大量に製造することができる。
　本発明の一側面に係るエピタキシャルウェハは、ＩＩＩ－Ｖ族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層と前記拡散濃度分布調整層との接合面から該窓層内または前記拡散濃度分布調整層内に延びる所定領域内のｎ型のキャリア濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とする。
　キャリア濃度が５×１０１５ｃｍ－３未満や１×１０１９ｃｍ－３を超えると、受光素子が画素としてエピタキシャルウェハ内に二つ隣接する場合に、この隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明の一側面に係るエピタキシャルウェハは、拡散濃度分布調整層と窓層との接合面のｎ型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。
　このエピタキシャルウェハでは、前記窓層の前記所定領域内のｎ型のキャリア濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のｎ型のキャリア濃度の最大値よりも大きいことができる。このように、拡散濃度分布調整層と窓層との接合面近傍のみキャリア濃度を高くする方が特に暗電流を低減できる。
　本発明の一側面に係るエピタキシャルウェハは、ＩＩＩ－Ｖ族半導体からなる基板と、前記基板上に設けられた受光層と、前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、を備え、前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、前記窓層と前記拡散濃度分布調整層との接合面から該窓層内または前記拡散濃度分布調整層内に延びる所定領域内のドナーの濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とする。
　キャリア濃度が５×１０１５ｃｍ－３未満や１×１０１９ｃｍ－３を超えると、受光素子が画素としてエピタキシャルウェハ内に二つ隣接する場合に、この隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する。また、拡散濃度分布調整層と窓層との接合面では、ホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化によって、隣接画素間で良好なｐｎｐ接合が形成されなくなり、隣接画素に電流がリークして暗電流が増加する虞がある。これに対し本発明の一側面に係るエピタキシャルウェハは、拡散濃度分布調整層と窓層との接合面のｎ型のキャリア濃度を拡散濃度分布調整層及び窓層よりも上げることによって、暗電流を低減できる。そして、ドナー不純物の添加により、上記のようなキャリア濃度を実現できる。
　このエピタキシャルウェハでは、前記窓層の前記所定領域内のドナーの濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きいことができる。このように、拡散濃度分布調整層と窓層との接合面近傍のみドナーの濃度を高くする方が特に暗電流を低減できる。
　このエピタキシャルウェハでは、前記ドナーはＳｉであることができる。Ｓｉを用いることによって、ｎ型のキャリア濃度やドナー濃度の制御を容易に行うことができる。更に、前記所定領域の厚みは０．０２μｍ以上０．２μｍ以下であることができる。所定領域の厚みが０．０２μｍを下回るとホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化を補償することができず、暗電流を低減できない。所定領域の厚みが０．２μｍを上回ると過剰なｎ型キャリアによって、暗電流が増大する。
　従って、ＩＩＩ－Ｖ族半導体から成り、暗電流の低減された受光素子及びエピタキシャルウェハを提供することができる。
　本発明の各側面に係る上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
　以上説明したように、本発明の一側面によれば、Ｖ族構成元素としてＳｂを含むＩＩＩ－Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なＩＩＩ－Ｖ族化合物半導体受光素子が提供される。また、本発明の一側面によれば、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法が提供される。
図１は、本実施の形態に係るＩＩＩ－Ｖ族化合物半導体受光素子の構造を示す図面である。 図２は、本実施の形態に係るＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。 図３は、本実施の形態に係るＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。 図４は、本実施の形態に係るＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。 図５は、２種類のエピタキシャル基板の構造を示す図面である。 図６は、図５で示した２種類のエピタキシャル基板の第２ＩｎＧａＡｓ層、及びＩｎＰ窓層について、二次イオン質量分析法で測定したＳｂ濃度を示す図面である。 図７は、実施例１に示されるフォトダイオードの構造を示す図面である。 図８は、実施例１におけるシリコン濃度、電子又は正孔濃度、暗電流の関係を示す図である。 図９は、本実施の形態に係る受光素子の構成を説明するための図である。 図１０は、本実施の形態に係る受光素子の効果を説明するための図である。 図１１は、本実施の形態に係るエピタキシャルウェハの構成を説明するための図である。 図１２は、本実施の形態に係る受光素子の実施例と比較例を示す図である。 図１３は、本実施の形態に係る受光素子の実施例と比較例を示す図である。
　本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のＩＩＩ－Ｖ族化合物半導体受光素子、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
（第１の実施形態）
　図１は、本実施の形態に係るＩＩＩ－Ｖ族化合物半導体受光素子を示す図面である。ＩＩＩ－Ｖ族化合物半導体受光素子は例えばフォトダイオードである。図１を参照すると、直交座標系Ｓが示されている。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１は、半導体基板１３と、半導体積層１５、アノード領域１７とを備える。半導体積層１５は、半導体基板１３上に設けられ、また受光層２１及びＩｎＰ層２３を含む。半導体積層１５内の半導体層（例えば受光層２１及びＩｎＰ層２３）は、半導体基板１３の主面１３ａの法線軸Ａｘの方向に積層される。半導体基板１３は主面１３ａ及び裏面１３ｂを有する。また、主面１３ａは第１及び第２のエリア１３ｃ、１３ｄを含み、第２のエリア１３ｄは第１のエリア１３ｃを囲む。受光層２１は、半導体基板１３の主面１３ａ上に設けられており、また半導体基板１３とＩｎＰ層２３との間に設けられている。受光層２１は、Ｖ族構成元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を有する。ＩＩＩ－Ｖ族化合物半導体層は、例えばＧａＡｓＳｂ等からなる。受光層２１は、バルク構造、量子井戸構造等からなることができる。ＩＩＩ－Ｖ族化合物半導体層のバンドギャップＥａｂｓｐはＩｎＰのバンドギャップＥＩｎＰより小さく、ＩＩＩ－Ｖ族化合物半導体層は、半導体積層１５の主面１５ａから入射してＩｎＰ層２３を介して受光層２１に到達した光から電子・正孔対を生成する。受光層２１は第１及び第２の部分２１ｃ、２１ｄを有しており、第１及び第２の部分２１ｃ、２１ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。ＩｎＰ層２３は受光層２１上に設けられ、また第１及び第２の部分２３ｃ、２３ｄを有する。第１及び第２の部分２３ｃ、２３ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。第１の部分２１ｃは、第１の部分２３ｃと第１のエリア１３ｃとの間に設けられている。第２の部分２１ｄは、第２の部分２３ｄと第２のエリア１３ｄとの間に設けられている。アノード領域１７は、ＩｎＰ層２３の第１の部分２３ｃの表面から受光層２１に到達するｐ型半導体からなる。アノード領域１７にはｐ型ドーパントが添加されており、ｐ型ドーパントとしては、例えば亜鉛（Ｚｎ）等が使用される。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１では、ＩｎＰ層２３は不純物としてアンチモンを含むと共に、ＩｎＰ層２３にはｎ型ドーパントが添加されている。ｎ型ドーパントは、例えばシリコン、硫黄等を用いることができる。ＩｎＰ層２３の第２の部分２３ｄにおける多数キャリアは電子であり、ＩｎＰ層２３の第２の部分２３ｄにおける電子濃度は１×１０１６ｃｍ－３以上である。
　このＩＩＩ－Ｖ族化合物半導体受光素子１１によれば、受光層２１のＩＩＩ－Ｖ族化合物半導体層の成長の際に成長炉に供給されたアンチモンの残留（つまり、メモリ効果）により、受光層２１上に成長されるＩｎＰ層２３に、その成長中に供給していないアンチモンが不純物として含まれる。発明者らの調査によれば、ＩｎＰ層２３中のアンチモン不純物は正孔を生成する。この生成キャリアは、ＩｎＰ層２３中に添加されたｎ型ドーパントによって補償されて、この結果、ＩｎＰ層２３の第２の部分２３ｄにおける多数キャリアが電子となる。電子濃度が１×１０１６ｃｍ－３以上であるので、ＩｎＰ層２３の第２の部分２３ｄは十分なｎ導電性を示す。
　発明者らの調査によれば、ＩｎＰ層２３におけるアンチモン濃度は１×１０１７ｃｍ－３以上であり、ＩｎＰ層２３におけるアンチモン濃度は１×１０１９ｃｍ－３以下であることができる。ＩｎＰ層２３における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の少なくとも一部分が、正孔を提供するように作用する。
　ＩｎＰ層２３の第２の部分２３ｄにおける電子濃度は１×１０１９ｃｍ－３以下であることができる。この第２の部分２３ｄが１×１０１９ｃｍ－３以下の電子濃度を有するとき、アノード領域を形成するためのｐ型ドーパント量を増加せずに、アノード領域１７が適切な電気的特性を有することができる。ＩｎＰ層２３のシリコン濃度は例えば１×１０１６ｃｍ－３以上であり、また１×１０１９ｃｍ－３以下であることができる。
　受光層２１は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、ＩＩＩ－Ｖ族化合物半導体層はＧａＡｓＳｂ層を含むことができる。この受光素子１１によれば、所望の波長感度の受光層２１を得ることができる。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１では、半導体積層１５は、ＩｎＧａＡｓ層２５を更に備えることができる。ＩｎＧａＡｓ層２５は、受光層２１とＩｎＰ層２３との間に設けられている。ＩｎＧａＡｓ層２５には不純物としてアンチモンが測定されることがあり、ＩｎＰ層２３のアンチモン濃度はＩｎＧａＡｓ層２５のアンチモン濃度より高い。ＩｎＧａＡｓ層２５は、受光層２１に対してアノード領域１７の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層２５も不純物としてアンチモンを含むことがあるけれども、ＩｎＰ層２３のアンチモン濃度はＩｎＧａＡｓ層２５のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層２５がアンドープであることができる。また、ＩｎＧａＡｓ層２５の厚さがＩｎＰ層２３の厚さより大きくてもよい。
　ＩｎＧａＡｓ層２５は第１及び第２の部分２５ｃ、２５ｄを有しており、第１及び第２の部分２５ｃ、２５ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。アノード領域１７は第１の部分２５ｃ及び第１の部分２３ｃを含み、第１の部分２１ｃ上に位置する。アノード領域１７の底面は第１の部分２１ｃとｐｎ接合２９ａを成しており、アノード領域１７の側面は第２の部分２５ｄ及び第２の部分２３ｄとｐｎ接合２９ｂ、２９ｃを成している。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１では、半導体積層１５は、別のＩｎＧａＡｓ層２７を更に備えることができる。ＩｎＧａＡｓ層２７は、受光層２１と半導体基板１３との間に設けられている。ＩｎＧａＡｓ層２７は不純物としてアンチモンを実質的に含まない。ＩｎＧａＡｓ層２７のバンドギャップは、受光層２１のＩＩＩ－Ｖ族化合物半導体層のバンドギャップよりも大きい。このＩｎＧａＡｓ層２７にはｎ型ドーパントが添加されており、ｎ型ドーパントとしては例えばシリコン（Ｓｉ）等が使用される。ＩｎＧａＡｓ層２７のシリコン濃度は例えば１×１０１６ｃｍ－３以上であり、また１×１０１９ｃｍ－３以下であることができる。ＩｎＧａＡｓ層２７は第１及び第２の部分２７ｃ、２７ｄを有しており、第１及び第２の部分２７ｃ、２７ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。ＩｎＧａＡｓ層２７はＩｎＰ半導体領域に接触を成す。
　半導体基板１３は例えばＩｎＰからなることができる。このＩｎＰは導電性を示す。必要な場合には、半導体基板１３の主面１３ａ上にバッファ層を設けることができ、このバッファ層は例えばＩｎＰからなる。
　ＩｎＰ基板は良好な受光感度の受光層を提供できる。また、ＩｎＰ層２３の第１の部分２３ｃの表面から受光層に到達するｐ型半導体からなるアノード領域１７とＩｎＰ基板のカソードとにより、良好な受光特性を提供できる。受光層２１の受光可能波長は、１．０マイクロメートル以上であることができ、また３．０マイクロメートル以下であることができる。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１は、半導体積層１５の主面１５ａに接触を成すアノード電極３３を含むことができる。アノード電極３３のエッジ３３ａは、第１のエリア１３ｃの境界を通過し法線軸Ａｘの方向に延びる柱状の仮想図面の内側に位置しており、またｐｎ接合２９ｂ、２９ｃは仮想図面のほぼ側面に沿って位置する。アノード電極３３の中央を通過する軸Ａｘ上のＺ軸を有する座標系Ｓにおいて、軸Aｘを通過する基準平面を規定する。任意の基準平面上において、アノード電極３３のエッジ３３ａのＸ座標及びＹ座標は、第１のエリア１３ｃのＸ座標及びＹ座標より小さい。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１は、半導体基板１３の裏面１３ｂに設けられたカソード電極３５を更に備えることができる。カソード電極３５は半導体基板１３の裏面１３ｂを覆い、また裏面１３ｂに接触を成す。
　ＩＩＩ－Ｖ族化合物半導体受光素子１１は、ＩｎＰ層２３の第２の部分２３ｄの表面を覆う絶縁膜３７を更に備えることができ、この絶縁膜３７はパッシベーション膜として働く。絶縁膜３７は開口３７ａを有しており、開口３７ａは、アノード電極３３がＩｎＰ層２３に接触を成すための経路を提供する。この受光素子１１によれば、窓層２３の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。
　絶縁膜３７の開口３７ａのエッジ３７ｂは、第１のエリア１３ｃの境界を通過し法線軸Ａｘの方向に延びる柱状の仮想図面の内側に位置する。上記の基準平面において、アノード電極３３のエッジ３３ａのＸ座標は、それぞれ、絶縁膜３７の開口３７ａのエッジ３７ｂのＸ座標とｐｎ接合２９ｂ、２９ｃのＸ座標との間にあることができる。また、アノード電極３３のエッジ３３ａのＹ座標は、それぞれ、絶縁膜３７の開口３７ａのエッジ３７ｂのＹ座標とｐｎ接合２９ｂ、２９ｃのＹ座標との間にあることができる。
　図２、図３、図４は、本実施の形態に係るＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図２～図４を参照しながら、ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法を説明する。工程Ｓ１０１では、成長炉１０ａに基板４１を配置する。基板４１は例えばＩｎＰ基板であることができる。工程Ｓ１０２では、成長炉１０ａを用いてＩＩＩ－Ｖ族化合物半導体受光素子のための半導体積層Ｅｐｉを成長する。引き続く結晶成長は、例えば有機金属気相成長法で行われる。有機金属気相成長のためのガリウム（Ｇａ）原料、インジウム（Ｉｎ）原料、ヒ素（Ａｓ）原料、リン（Ｐ）原料及びアンチモン（Ｓｂ原料として、それぞれ、ＴＥＧａ、ＴＭＩｎ、ＴＢＡｓ、ＴＢＰ、ＴＭSｂ）を用いることができる。ｎ型のドーピングには例えばＴｅＥＳｉが使用される。
　まず、工程Ｓ１０２－１では、第１の原料を成長炉１０ａに供給して、第１のＩｎＧａＡｓ層４３を基板４１の主４１ａ面上に成長する。第１の原料Ｇ１は、ガリウム原料、インジウム原料及びヒ素原料を含み、ｎ型ドーパントとしてＴｅＥＳｉを含むことができる。
　続けて、工程Ｓ１０２－２では、図２（ｂ）に示されるように、第２の原料Ｇ２を成長炉１０ａに供給して、受光層４５を基板４１の主面４１ａ上に成長する。受光層４５は、Ｖ族元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を含む。このＩＩＩ－Ｖ族化合物半導体層のバンドギャップは、後に工程で窓層として成長されるＩｎＰのバンドギャップより小さい。本実施形態では、第２の原料Ｇ２は、例えばガリウム原料、ヒ素原料及びアンチモン原料を含み、例えば単一のＧａＡｓＳｂ層を第１のＩｎＧａＡｓ層４３の主面上に成長する。ＧａＡｓＳｂ層は例えばアンドープであり、この層の多数キャリアは電子である。
　受光層４５は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む単一又は多重量子井戸構造、並びにＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む単一又は多重の量子井戸構造の少なくともいずれかを有することができる。この構造により、所望の波長感度の受光層を形成できる。Ｓｂ含有ＩＩＩ－Ｖ族化合物半導体層は、ＧａＡｓＳｂ層を含むことができる。
　受光層４５は、例えばタイプII型の量子井戸構造を有することができ、このとき、ＩｎＸＧａ１－ＸＡｓ（０．３８≦Ｘ≦０．６８）とＧａＡｓ１－ＹＳｂＹ（０．３６≦Ｙ≦０．６２）のペア、または、Ｇａ１－ＵＩｎＵＮＶＡｓ１－Ｖ（０．４≦Ｕ≦０．８、０＜Ｖ≦０．２）とＧａＡｓ１－ＺＳｂＺ（０．３６≦Ｚ≦０．６２）のペアが例示される。
　必要な場合には、例えば、ガリウム原料及びアンチモン原料の供給を停止した後に例えばヒ素原料を成長炉に供給しながら、成長の中断のための工程を設けることができる。
　工程Ｓ１０２－３では、アンチモン原料の成長炉１０ａへの供給を停止した後に、図３（ａ）に示されるように、第３の原料Ｇ３を成長炉１０ａに供給して、第２のＩｎＧａＡｓ層４７を受光層４５上に成長する。第３の原料Ｇ３は、ガリウム原料、インジウム原料及びヒ素原料を含む。ＩｎＧａＡｓ層４７は例えばアンドープであり、この層の多数キャリアは電子である。
　工程Ｓ１０２－４では、図３（ｂ）に示されるように、アンチモン原料は成長炉１０ａに供給されていない。第４の原料Ｇ４を成長炉１０ａに供給して、ｎ型導電性のＩｎＰ層４９を受光層４５及び第２のＩｎＧａＡｓ層４７上に成長する。第４の原料ガスＧ４は、例えばｎ型ドーパント、インジウム原料及びリン原料を含む。
　ＩｎＰ層４９は不純物としてアンチモンを含むと共に、ｎ型ドーパント（例えばシリコン）を含む。ＩｎＰ層４９の多数キャリアは電子であり、ＩｎＰ層４９における電子濃度は１×１０１６ｃｍ－３以上である。
　これらの工程により、エピタキシャル基板Ｅが作製される。ＩｎＰ層４９を基板４１上に形成した後に、工程Ｓ１０３において成長炉１０ａからエピタキシャル基板Ｅを取り出す。
　工程Ｓ１０４では、ｐ型半導体からなるアノード領域５１をエピタキシャル基板Ｅに形成する。本実施形態では、アノード領域５１の形成をｐ型ドーパントの導入により行う。ｐ型ドーパントの導入は、例えば熱拡散を利用する。成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、絶縁膜５３をエピタキシャル基板Ｅ上に形成する。絶縁膜５３は、アノード領域５１の位置に合わせた開口５３ａを有しており、熱処理装置１０ｂを用いて亜鉛雰囲気中でＩｎＰ層４９の表面４９ａからｐ型ドーパントを導入して、受光層４５に到達するアノード領域５１を形成する。熱処理により、開口５３ａから導入されたＺｎは、基板に向けて拡散すると共に、横方向にも拡散する。この結果、アノード領域５１は、絶縁膜５３の下にも拡がる。この工程により、基板生産物Ｐが作製される。熱拡散を用いたアノード領域５１の形成においては、必要な場合には、ＩｎＧａＡｓ層４７の厚さは、受光層４５に対してアノード領域５１の位置を調整するように決定できる。
　Ｓ１０５では、基板生産物Ｐ上に電極を形成する。例えば、アノード領域５１に接触を成すアノード電極５５を形成すると共に、基板４１の裏面に接触を成すカソード電極５７を形成する。
　この方法によれば、ＩｎＰ層４９を受光層４５上に成長するときにアンチモンを成長炉１０ａに供給しないけれども、受光層４５のＳｂ含有ＩＩＩ－Ｖ族化合物半導体層の成長の際に供給されたアンチモンの成長炉１０ａへの残留（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層４９に混入する。発明者らの調査によれば、ＩｎＰ層４９中のアンチモン不純物は正孔を生成している。この生成キャリアを、ＩｎＰ層４９中のｎ型添加ドーパントが補償して、ＩｎＰ層４９における多数キャリアを電子にしている。電子濃度が１×１０１６ｃｍ－３以上であるので、ＩｎＰ層４９は十分なｎ導電性を示す。また、ＩｎＰ層４９における電子濃度は１×１０１９ｃｍ－３以下であることができる。このとき、アノード領域５１を形成するためのｐ型ドーパント量を増加せずに、アノード領域５１に適切な電気的特性を付与できる。
　発明者らの見積もりによれば、ＩｎＰ層４９におけるアンチモン濃度は１×１０１７ｃｍ－３以上であり、またアンチモン濃度は１×１０１９ｃｍ－３以下である。ＩｎＰ層４９における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。
　一方、ＩｎＧａＡｓ層４７は不純物としてアンチモンを含み、ＩｎＧａＡｓ層４７のアンチモン濃度はＩｎＰ層４９のアンチモン濃度より低い。ＩｎＧａＡｓ層４７も不純物としてアンチモンを含むけれども、ＩｎＰ層４９のアンチモン濃度はＩｎＧａＡｓ層４７のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層４７はアンドープであることができ、必要な場合はわずかにｎ型ドーパントを添加できる。
　以上説明したように、受光層４５からＩｎＰ層４９までの成長は、有機金属気相成長法で行われる。この方法によれば、良好な特性の受光層４５及びＩｎＰ層４９を成長できるけれども、ＩｎＰの成長においてアンチモンのメモリ効果が避けられない。しかしながら、発明者らの検討によって、アンチモンのメモリ効果によるｐ型化の問題を、ｎ型ドーパントをＩｎＰに添加することによって回避可能である。
　図５に、２種類のエピタキシャル基板の構造を示す。図５（ａ）は受光層にＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造を用いている。図５（ｂ）は受光層にＧａＡｓＳｂ層を用いている。図６に、図５で示した２種類のエピタキシャル基板の第２ＩｎＧａＡｓ層、及びＩｎＰ窓層について、二次イオン質量分析法で測定したＳｂ濃度を示す。図５（ａ）及び図６を参照すると、構造Ａにおいては、ＩｎＰ窓層には１×１０１８ｃｍ－３程度のアンチモンが含まれている。しかしながら、ＧａＡｓＳｂ受光層とＩｎＰ窓層との間の第２ＩｎＧａＡｓ層のアンチモン量は、二次イオン質量分析法の検出限界以下の１×１０１６ｃｍ－３未満である。構造ＡのＩｎＰ窓層のキャリア濃度をＣＶ測定により求めたところ、正孔濃度は１×１０１６ｃｍ－３となった。図５（ｂ）及び図６を参照すると、構造Ｂにおいては、ＩｎＰ窓層には１×１０１９ｃｍ－３程度のアンチモンが含まれている。しかしながら、ＧａＡｓＳｂ受光層とＩｎＰ窓層との間の第２ＩｎＧａＡｓ層のアンチモン量は、二次イオン質量分析法の検出限界以下の１×１０１６ｃｍ－３未満である。構造ＢのＩｎＰ窓層のキャリア濃度をＣＶ測定により求めたところ、正孔濃度は２×１０１７ｃｍ－３となった。図５及び図６に示されるように、第２ＩｎＧａＡｓ層ではアンチモンプロファイルＳｂは一旦低くなるけれども、ＩｎＧａＡｓ層の成長の後にＩｎＰ層を成長するとき、ＩｎＰ層ではアンチモンプロファイルＳｂは再び高くなる。
（実施例１）
　図７に示される構造のフォトダイオードを作製した。ｎ型ＩｎＰ基板を準備した。このＩｎＰ基板上に、ＴＭＩｎ（トリメチルインジウム）およびＴＢＰ（ターシャリーブチルホスフィン）を成長炉に供給して、ｎ型ＩｎＰバッファ層を摂氏５００度の基板温度で成長した。バッファ層の厚みは例えば１０ｎｍであり、バッファ層のｎ型ドーピングには、ＴｅＥＳｉを用いた。次に、ｎ型ＩｎＰバッファ層の上に、ＴＭＩｎ（トリメチルインジウム）およびＴＥＧａ（トリエチルガリウム）、ＴＢＡ（ターシャリーブチルアルシン）を成長炉に供給してｎ型ＩｎＧａＡｓ層を摂氏５００度で成長した。ＩｎＧａＡｓ層の厚みは例えば１５０ｎｍであった。多重量子井戸構造の受光層を作製した。この実施例１では、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するＩｎＧａＡｓ層、ＧａＡｓＳｂ層の厚みは５ｎｍであり、５０ペア数（単位量子井戸の繰り返し数）を成長した。Ｓｂ原料にはＴＭＳｂを用いた。次に、受光層の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層として、厚み１μｍのＩｎＧａＡｓ層を摂氏５００度で成長した。最後に、厚み１μｍのｎ型ＩｎＰ窓層を摂氏５００度で成長した。ｎ型ＩｎＰ窓層にはシリコンが添加されており、図８に示すように、シリコン濃度の異なるフォトダイオードＡ２～Ａ７（実施例Ａ１～Ａ７という）をそれぞれ作製した。また、シリコンが添加されたｎ型ＩｎＰ窓層に替えて、シリコンを含め意図的にドーパントを添加していないＩｎＰ窓層を成長したフォトダイオードＡ１も作製した。この実施例Ａ１～Ａ７について二次イオン質量分析法によってシリコンの濃度を、ＣＶ測定によってキャリアタイプと電子又は正孔濃度を測定した。実施例Ａ２～Ａ７では、シリコンの濃度は５×１０１５（ｃｍ－３）から５×１０１９（ｃｍ－３）であり、実施例Ａ１ではシリコン濃度は二次イオン質量分析法の検出限界以下の１×１０１５ｃｍ－３未満であった。実施例Ａ１、Ａ２のキャリアタイプはｐ型であり、正孔濃度はＡ１では１×１０１６（ｃｍ－３）、Ａ２では５×１０１５（ｃｍ－３）であった。一方、実施例Ａ３～Ａ７のキャリアタイプはｎ型であり、電子濃度はＡ３では５×１０１５（ｃｍ－３）、Ａ４では１×１０１６（ｃｍ－３）、Ａ５では１×１０１７（ｃｍ－３）、Ａ６では１×１０１９（ｃｍ－３）、Ａ７では５×１０１９（ｃｍ－３）であった。
　実施例Ａ１～Ａ７のＩｎＰ窓層の表面にＳｉＮ膜を成長した後に、ＳｉＮ膜にパターン形成を行って開口部を形成した。この後に、開口部からＺｎを選択拡散して（ＩｎＧａＡｓ／ＧａＡｓＳｂ）多重量子井戸構造の受光層内に向けてｐ型領域を形成した。Ｚｎを選択拡散してアノード領域を形成した後に、ＡｕＺｎからなるｐ側電極をＩｎＰ窓層の表面に形成すると共に、ＡｕＧｅＮｉからなるｎ側電極を基板裏面に形成した。
　別の実施例では、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の受光層に替えて、（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するＧａＩｎＮＡｓ層またはＧａＡｓＳｂ層の厚みは５ｎｍであり、５０ペア数（単位量子井戸の繰り返し数）を成長した。Ｓｂ原料にはＴＭＳｂを用いた。
　作製したフォトダイオードの室温における逆方向電流電圧特性を調べた。このフォトダイオードの受光径は１００マイクロメートルである。実施例Ａ１、Ａ２のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２０マイクロアンペアであった。実施例Ａ３のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で１０マイクロアンペアであった。一方、実施例Ａ４～Ａ６のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２マイクロアンペアであった。また、実施例Ａ７のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２００マイクロアンペアであった。このように、ＩｎＰ窓層にシリコンをドーピング（電子濃度１×１０１６ｃｍ－３～１×１０１９ｃｍ－３）してｎ型に制御することによって、暗電流は１桁程度小さくできる。
（第２の実施形態）
　近時では、ＩｎＰ基板を用いたＩＩＩ－Ｖ系化合物半導体については、バンドギャップエネルギーが近赤外領域に対応することから、多数の研究開発が行われている。非特許文献（R.Sidhu, “Long-wavelength Photodiode onInP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells”, IEEE PhotonicsTechnology Letters, Vol.17, No.12(2005), pp.2715-2717）には、ＩｎＧａＡｓ－ＧａＡｓＳｂのタイプＩＩの量子井戸構造の受光層がＩｎＰ基板上に形成され、ｐ型またはｎ型のエピタキシャル層によるｐｎ接合が形成された２．３９マイクロメートルのカットオフ波長のフォトダイオードについて報告されている。この非特許文献（非特許文献２という）には、更に、カットオフ波長を更に長波長化するには歪補償構造が必要であるとして、ＩｎＧａＡｓ－ＧａＡｓＳｂの歪補償量子井戸構造を用いたカットオフ波長（２マイクロメートル（μｍ）～５マイクロメートル（μｍ））のフォトダイオードの提案がなされている。しかし、上記の非特許文献２の場合、ＩｎＧａＡｓに電極及びパッシベーション膜を形成することとなり、比較的大きな暗電流の発生が予想される。特に、ＩｎＧａＡｓの結晶表面にパッシベーション膜を形成する技術については開発の途上にあり、暗電流を低減させるところまでには至っていない。本第２の実施形態では、ＩＩＩ－Ｖ族半導体から成り暗電流の低減された受光素子及びエピタキシャルウェハを提供する。
　図９は、本第２の実施形態に係る受光素子１＿１の構成を示す図である。受光素子１＿１は、基板１＿３、半導体層１＿５、受光層１＿７、拡散濃度分布調整層１＿９、窓層１＿１１、絶縁膜１＿１３、ｐ型電極１＿１５及びｎ型電極１＿１７を備える。半導体層１＿５は、ｎ型のＩｎＰからなる図示しないバッファ層を挟んで基板１＿３上に設けられ、このバッファ層と半導体層１＿５の裏面とが接している。
　受光層７は半導体層１＿５の表面に設けられ、拡散濃度分布調整層１＿９は受光層１＿７上に設けられている。拡散濃度分布調整層１＿９の裏面は受光層１＿７に接している。受光層１＿７は、半導体層１＿５と拡散濃度分布調整層１＿９との間（換言すれば、受光層１＿７は、基板１＿３と拡散濃度分布調整層１＿９との間）に設けられている。受光層１＿７は、複数の量子井戸層と複数のバリア層とが交互に積層された多重量子井戸構造を有する。
　拡散濃度分布調整層１＿９は、受光層１＿７と窓層１＿１１との間に設けられている。拡散濃度分布調整層１＿９上に窓層１＿１１が設けられ、拡散濃度分布調整層１＿９の表面と窓層１＿１１の裏面とが接している。窓層１＿１１の表面には絶縁膜１＿１３が設けられ、絶縁膜１＿１３は開口を有する。窓層１＿１１の表面にはｐ型電極１＿１５が設けられ、窓層１＿１１の表面に接している。
　拡散濃度分布調整層１＿９及び窓層１＿１１から成る半導体領域は、第２の領域１＿１９及び第１の領域１＿２１からなる。第１の領域１＿２１は、第２の領域１＿１９に接する面を有する。第１の領域１＿２１は不純物拡散領域１＿２５となっており、不純物拡散領域１＿２５には、所定の不純物元素（本実施形態においてはＺｎ）を含む（ドープされている）。
　ｐ型電極１＿１５は、絶縁膜１＿１３の開口内に配置されている。ｐ型電極１＿１５と窓層１＿１１との接続はオーミック接続である。ｎ型電極１＿１７は、基板１＿３の裏面に設けられ、この裏面に接している。ｎ型電極１＿１７と基板１＿３との接続はオーミック接続である。
　基板１＿３は、ＩＩＩ－Ｖ族半導体であるＩｎＰからなる。基板１＿３は、Ｓドープされておりｎ型の導電型を有する。基板１＿３上のバッファ層（不図示）は、ｎ型のＩｎＰからなり、１０ｎｍ程度の厚みを有する。半導体層１＿５は、ｎ型のＩｎＧａＡｓからなり、１５０ｎｍ程度の厚みを有する。受光層１＿７は、受光層１＿７に含まれる複数のＩｎＧａＡｓ層と複数のＧａＡｓＳｂ層とが交互に積層されたタイプＩＩの多重量子井戸構造を有する。受光層１＿７には、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層が例えば５０組（ペア）含まれている。ＩｎＧａＡｓ層の厚みは５ｎｍ程度であり、ＧａＡｓＳｂ層の厚みも５ｎｍ程度である。受光層１＿７のＩｎＧａＡｓ層及びＧａＡｓＳｂ層の具体的な組成は、ＩｎｘＧａ１－ｘＡｓ（０．３８≦ｘ≦０．６８）、及び、ＧａＡｓ１－ｙＳｂｙ（０．３６≦ｙ≦０．６２）である。なお、受光層１＿７は、Ｇａ１－ｔＩｎｔＮｕＡｓ１－ｕ（０．４≦ｔ≦０．８，０＜ｕ≦０．２）とＧａＡｓ１－ｖＳｂｖ（０．３６≦ｖ≦０．６２）とを５０組含む構成であってもよい。
　拡散濃度分布調整層１＿９は、ＩＩＩ－Ｖ族半導体であるＩｎＧａＡｓから成り、１．０μｍ程度の厚みを有する。拡散濃度分布調整層１＿９はドープされていない。
　窓層１＿１１は、ＩＩＩ－Ｖ族半導体であるＩｎＰからなり、０．８μｍ程度の厚みを有する。窓層１＿１１は、拡散濃度分布調整層１＿９よりも大きいバンドギャップエネルギーを有する。窓層１＿１１にはｎ型ドーパントであるＳｉがドープされている。なお、拡散濃度分布調整層１＿９のうち第１の領域１＿２１に含まれる部分と、窓層１＿１１のうち第１の領域１＿２１に含まれる部分とは何れもｐ型になっており、窓層１＿１１のうち第２の領域１＿１９はｎ型になっている。このように、第２の領域１＿１９は、第１の領域１＿２１とは異なった導電型を有している。窓層１＿１１と拡散濃度分布調整層１＿９との接合面（窓層１＿１１の裏面又は拡散濃度分布調整層１＿９の表面であり、窓層１＿１１と拡散濃度分布調整層１＿９の界面）から少なくとも窓層１＿１１内に延びる所定の領域１＿２６内のｎ型のキャリア濃度又はドナー（Ｓｉ）濃度は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある。図９に記載の領域１＿２６は、窓層１＿１１内にのみ拡がっているものであるが、領域１＿２６は、窓層１＿１１内だけでなく拡散濃度分布調整層１＿９内にも拡がっている場合もある。この領域１＿２６の厚みＬ（窓層１＿１１と拡散濃度分布調整層１＿９との接合面から窓層１＿１１の内側または拡散濃度分布調整層１＿９の内側に向かう方向の領域１＿２６の幅）は０．０２～０．２μｍ程度である。領域１＿２６の厚みＬが０．０２μｍを下回るとホール性の欠陥の発生や、バンド不連続によるキャリアの空乏化を補償することができず、暗電流を低減できない。領域１＿２６の厚みＬが０．２μｍを上回ると過剰なｎ型キャリアによって、暗電流が増大する。
　次に、受光素子１＿１の製造方法について説明する。Ｇａ、Ｉｎ、Ａｓ、Ｐ、Ｓｂの原料として、それぞれＴＥＧａ、ＴＭＩｎ、ＴＢＡｓ、ＴＢＰ、ＴＭＳｂを用いる。ｎ型のドーピングにはＴｅＥＳｉを用いる。まず、図１１に示すエピタキシャルウェハ１＿２７をＭＯＶＰＥ法により作製する。Ｓドープした基板１＿３ｂを用意する。このＳドープされた基板１＿３ｂ上に、ｎ型ドープされたＩｎＰからなるバッファ層（不図示）を１０ｎｍ成長し、このバッファ層上にｎ型ドープされたＩｎＧａＡｓからなる半導体層１＿５ｂを０．１５マイクロメートル成長し、この半導体層１＿５ｂ上にＩｎＧａＡｓ－ＧａＡｓＳｂのタイプＩＩの多重量子井戸構造で構成される受光層１＿７ｂを成長する。この多重量子井戸構造は、基板側からアンドープＩｎＧａＡｓ層５ｎｍ、アンドープＧａＡｓＳｂ層５ｎｍが交互に積層されており、この二層構造が５０ペア繰り返された構造である。以上の受光層の形成までのすべての層の結晶成長温度を摂氏５００度とする。以上の受光層の形成までのすべての層の結晶成長において、ＧａＡｓＳｂに対してはＴＥＧａ、ＴＢＡｓ及びＴＭＳｂを、ＩｎＧａＡｓに対してはＴＥＧａ、ＴＭＩｎ及びＴＢＡｓを、ＩｎＰに対してはＴＭＩｎ及びＴＢＰを、それぞれ原料ガスとして用いる。
　次に、摂氏５００度のもとで、受光層１＿７ｂの上にＩｎＧａＡｓからなる拡散濃度分布調整層１＿９ｂを成長し、更に、この拡散濃度分布調整層１＿９ｂの上にＩｎＰからなる窓層１＿１１を成長する。拡散濃度分布調整層１＿９ｂと窓層１＿１１ｂとの接合面から拡散濃度分布調整層１＿９ｂ内に０．０５マイクロメートルの厚みを有する部分と、拡散濃度分布調整層１＿９ｂと窓層１＿１１ｂとの接合面から窓層１＿１１ｂ内に０．０５マイクロメートルの厚みを有する部分との形成時には、何れもＴｅＥＳｉの供給量を、後述する実施例Ａ８～Ａ１１の何れかのｎ型のキャリア濃度となるように調整する。
　以上によってエピタキシャルウェハ１＿２７を作製した後、このエピタキシャルウェハ１＿２７を用いて受光素子１＿１の作製を行う。窓層１＿１１ｂの表面から受光層１＿７ｂの裏面側に延びるｐ型領域（受光素子１＿１の不純物拡散領域１＿２５に対応）を、ＳｉＮ膜の選択拡散マスクパターンの開口部からｐ型不純物のＺｎを選択拡散させることによって形成する。このｐ型領域に属する窓層１＿１１ｂの表面にはＡｕＺｎからなるｐ型電極１＿１５を、更に、基板１＿３ｂの裏面にはＡｕＧｅＮｉからなるｎ型電極１＿１７を、それぞれオーミック接触するように設ける。基板１＿３ｂの裏面側には、更にＳｉＯＮ膜の反射防止膜を設け、エピタキシャルウェハ１＿２７の表面側（窓層１＿１１ｂ側）を入射面とする場合にエピタキシャルウェハ１＿２７の裏面側（基板１＿３ｂ側）における反射を防止し、クロストーク等を低減させる。以上のようにして受光素子１＿１がエピタキシャルウェハ１＿２７を用いて作製される。エピタキシャルウェハ１＿２７の裏面側（基板１＿３側）を入射面とする場合には、ｎ型電極１＿１７はリング状または枠状とし、この中央部分にＳｉＯＮ膜の反射防止膜を設け、測定対象とする光の進入効率を高める。
　なお、受光素子１＿１の基板１＿３はエピタキシャルウェハ１＿２７の基板１＿３ｂの一部であり、受光素子１＿１の半導体層１＿５はエピタキシャルウェハ１＿２７の半導体層１＿５ｂの一部であり、受光素子１＿１の受光層１＿７はエピタキシャルウェハ１＿２７の受光層１＿７ｂの一部であり、受光素子１＿１の拡散濃度分布調整層１＿９はエピタキシャルウェハ１＿２７の拡散濃度分布調整層１＿９ｂの一部であり、受光素子１＿１の窓層１＿１１はエピタキシャルウェハ１＿２７の窓層１＿１１ｂの一部である。
　次に、受光素子１＿１の実施例Ａ８～Ａ１１、及び、実施例Ａ８～Ａ１１に対する比較例１～３、のそれぞれのｎ型のキャリア濃度及びドナー濃度を図１２及び図１３にそれぞれ示す。また、比較例１～３に係る受光素子１＿１ａを図１０（ａ）に示す。受光素子１＿１ａは、基板１＿３ａ、半導体層１＿５ａ、受光層１＿７ａ、拡散濃度分布調整層１＿９ａ、窓層１＿１１ａ、ｐ型電極１＿１５ａ、ｎ型電極１＿１７ａ及び不純物拡散領域１＿２５ａを備え、これらは、それぞれ、受光素子１＿１の基板１＿３、半導体層１＿５、受光層１＿７、拡散濃度分布調整層１＿９、窓層１＿１１、ｐ型電極１＿１５、ｎ型電極１＿１７及び不純物拡散領域１＿２５ａに対応している。また、受光素子１＿１の領域１＿２６に対応する領域１＿２６ａ（不図示）を有する。
　図１２には、窓層１＿１１又は窓層１＿１１ａ内のｎ型のキャリア濃度の最大値、領域１＿２６又は領域１＿２６ａ（窓層１＿１１と拡散濃度分布調整層１＿９との接合面から窓層１＿１１内及び拡散濃度分布調整層１＿９内にそれぞれ０．１μｍ延びている領域、又は、窓層１＿１１ａと拡散濃度分布調整層１＿９ａとの接合面から窓層１＿１１ａ内及び拡散濃度分布調整層１＿９ａ内にそれぞれ０．１μｍ延びている領域）内のｎ型のキャリア濃度の最大値、拡散濃度分布調整層１＿９又は拡散濃度分布調整層１＿９ａ内のｎ型のキャリア濃度の最大値、及び、－５Ｖ（Volts）での暗電流（受光径１５μｍφ換算）、のそれぞれの実測値が、実施例Ａ８～Ａ１１及び比較例１～比較例３のそれぞれについて示されている。なお、図１２に示すｎ型のキャリア濃度は、拡散濃度分布調整層１＿９及び窓層１＿１１において不純物拡散領域１＿２５を除いた領域内の値であって、更に、拡散濃度分布調整層１＿９ａ及び窓層１＿１１ａにおいて不純物拡散領域１＿２５ａを除いた領域内の値である。
　更に、実施例Ａ８～Ａ１１、及び、比較例１～３、のそれぞれのドナー濃度を図１３に示す。図１３には、窓層１＿１１又は窓層１＿１１ａ内のドナー濃度の最大値、領域１＿２６又は領域１＿２６ａ（窓層１＿１１と拡散濃度分布調整層１＿９との接合面から窓層１＿１１内及び拡散濃度分布調整層１＿９内において共に０．１μｍ延びている領域、又は、窓層１＿１１ａと拡散濃度分布調整層１＿９ａとの接合面から窓層１＿１１ａ内及び拡散濃度分布調整層１＿９ａ内において共に０．１μｍ延びている領域）内のドナー濃度の最大値、拡散濃度分布調整層１＿９又は拡散濃度分布調整層１＿９ａ内のドナー濃度の最大値、及び、－５Ｖ（Volts）での暗電流（受光径１５μｍφ換算）、のそれぞれの実測値が、実施例Ａ８～Ａ１１及び比較例１～比較例３のそれぞれについて示されている。
　以上説明した構成の受光素子１＿１（実施例Ａ８～Ａ１１）において、拡散濃度分布調整層１＿９と窓層１＿１１との接合面におけるｎ型のキャリア濃度（領域１＿２６内のｎ型のキャリア濃度）の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内であって、当該接合面の近傍（領域１＿２６の近傍）のｎ型のキャリア濃度よりも比較的高くなっており、更に、拡散濃度分布調整層１＿９と窓層１＿１１との接合面におけるドナー濃度（領域１＿２６内のドナー濃度）の最大値も、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内であって、当該接合面の近傍（領域１＿２６の近傍）のドナー濃度よりも比較的高くなっている。
　これに対し、比較例１に係る受光素子１＿１ａの場合、拡散濃度分布調整層１＿９ａと窓層１＿１１ａとの接合面において（領域１＿２６ａ内において）、ｎ型のキャリア濃度の最大値は、当該接合面の近傍（領域１＿２６ａの近傍）のｎ型のキャリア濃度と同等かそれ以下であり、更に、拡散濃度分布調整層１＿９ａと窓層１＿１１ａとの接合面におけるドナー濃度（領域１＿２６ａ内のドナー濃度）も、当該接合面の近傍（領域１＿２６ａの近傍）のドナー濃度と同等かそれ以下となっている。このため、拡散濃度分布調整層１＿９ａと窓層１＿１１ａとの接合面（領域１＿２６ａ内）において、空乏化やホール性の欠陥１＿３１（ｐ型化）が生じる等によって、暗電流が増大する虞がある。
　比較例２～３に係る受光素子１＿１ａの場合、拡散濃度分布調整層１＿９ａと窓層１＿１１ａとの接合面において（領域１＿２６ａ内において）、ｎ型のキャリア濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲外であって、更に、拡散濃度分布調整層１＿９ａと窓層１＿１１ａとの接合面におけるドナー濃度（領域１＿２６ａ内のドナー濃度）も、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲外である。このため、拡散濃度分布調整層１＿９ａと窓層１＿１１ａとの接合面（領域１＿２６ａ内）において、空乏化やホール性の欠陥１＿３１（ｐ型化）が生じる等によって、暗電流が増大する虞がある。
　従って、受光素子１＿１ａ同士が隣接する場合には、隣接する受光素子１＿１ａの一方から他方に暗電流がリークする虞があるが、受光素子１＿１の場合、拡散濃度分布調整層１＿９と窓層１＿１１との接合面（領域１＿２６内）において、ｎ型のキャリア濃度及びドナー濃度（Ｓｉ）が比較的高い（５×１０１５ｃｍ－３以上）ので、受光素子１＿１ａの場合のようなｐ型化が抑制され、よって、暗電流が低減される。よって、図１０（ｂ）に示すように、本第２の実施形態に係る受光素子１＿１の場合、隣接する二つの受光素子１の間の界面にｐｎｐ接合が形成されるので、隣接する一方の受光素子１＿１側（横方向）においてリーク電流の発生が低減される。
　好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
　ＩＩＩ－Ｖ族半導体から成り、Ｖ族構成元素としてＳｂを含むIII－Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており、カットオフ波長が２μｍ以上３μｍ以下の暗電流を低減可能な受光素子である。
　１１…ＩＩＩ－Ｖ族化合物半導体受光素子、１３…半導体基板、１３ａ…半導体基板主面、１３ｂ…半導体基板裏面、１３ｃ、１３ｄ…半導体基板主面のエリア、１５…半導体積層、１５ａ…半導体積層主面、１７…アノード領域、２１…受光層、２１ｃ、２１ｄ…受光層の部分、２３…ＩｎＰ層、２３ｃ、２３ｄ…ＩｎＰ層の部分、２５…ＩｎＧａＡｓ層、２５ｃ、２５ｄ…ＩｎＧａＡｓ層の部分、２９ａ、２９ｂ、２９ｃ…ｐｎ接合、２７…ＩｎＧａＡｓ層、２７ｃ、２７ｄ…ＩｎＧａＡｓ層の部分、３３…アノード電極、３５…カソード電極、３７…絶縁膜、１＿１，１＿１ａ…受光素子、１＿１１，１＿１１ａ，１＿１１ｂ…窓層、１＿１３…絶縁膜、１＿１５ａ，１＿１５…ｐ型電極、１＿１７，１＿１７ａ…ｎ型電極、１＿１９…第２の領域、１＿２１…第１の領域、１＿２５，１＿２５ａ…不純物拡散領域、１＿２６…領域、１＿２７…エピタキシャルウェハ、１＿３，１＿３ａ，１＿３ｂ…基板、１＿５，１＿５ａ，１＿５ｂ…半導体層、１＿７，１＿７ａ，１＿７ｂ…受光層、１＿９，１＿９ａ，１＿９ｂ…拡散濃度分布調整層。

Claims (40)

  1. 　ＩＩＩ－Ｖ族化合物半導体受光素子であって、
    　主面を有する半導体基板と、
    　前記半導体基板の前記主面上に設けられた受光層と、
    　前記受光層上に設けられ、第１及び第２の部分を有するＩｎＰ層と、
    　前記ＩｎＰ層の前記第１の部分の表面から前記受光層の方向に伸びるｐ型半導体からなるアノード領域と
    を備え、
    　前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、
    　前記ＩｎＰ層にはｎ型ドーパントが添加されており、
    　前記ＩｎＰ層の前記第２の部分における多数キャリアは電子であり、
    　前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０１６ｃｍ－３以上である、
    ことを特徴とするＩＩＩ－Ｖ族化合物半導体受光素子。
  2. 　前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０１９ｃｍ－３以下である、
    ことを特徴とする請求項１に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  3. 　ＩＩＩ－Ｖ族化合物半導体受光素子であって、
    　主面を有する半導体基板と、
    　前記半導体基板の前記主面上に設けられた受光層と、
    　前記受光層上に設けられたＩｎＰ層と、
    を備え、
    　前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、
    　前記ＩｎＰ層にはドナーが添加されており、
    　前記ＩｎＰ層のドナー密度は１×１０１６ｃｍ－３以上である、ことを特徴とするＩＩＩ－Ｖ族化合物半導体受光素子。
  4. 　前記ＩｎＰ層におけるドナー密度は１×１０１９ｃｍ－３以下である、ことを特徴とする請求項３に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  5. 　前記ＩｎＰ層におけるドナーがシリコンである、ことを特徴とする請求項３または４記載のＩＩＩ－Ｖ族化合物半導体受光素子。
  6. 　前記受光層はＶ族元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を有していることを特徴とする請求項１～請求項５のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  7. 　前記ＩｎＰ層は不純物としてアンチモンを含んでいることを特徴とする請求項１～請求項６のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  8. 　前記ＩｎＰ層におけるアンチモン濃度は１×１０１７ｃｍ－３以上であり、
    　前記ＩｎＰ層におけるアンチモン濃度は１×１０１９ｃｍ－３以下である、ことを特徴とする請求項１～請求項７のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  9. 　前記受光層と前記ＩｎＰ層との間に設けられたアンドープのＩｎＧａＡｓ層を更に備え、
    　前記ＩｎＰ層の前記アンチモン濃度は前記ＩｎＧａＡｓ層のアンチモン濃度より高い、ことを特徴とする請求項１～請求項８のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  10. 　前記ＩｎＰ層の前記第２の部分の表面を覆う絶縁体からなるパッシベーション膜を更に備える、ことを特徴とする請求項１～請求項９のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  11. 　前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、
    　前記受光層はＧａＡｓＳｂ層を含む、ことを特徴とする請求項１～請求項１０のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  12. 　前記半導体基板は導電性ＩｎＰからなり、
    　当該ＩＩＩ－Ｖ族化合物半導体受光素子は前記半導体基板の裏面に設けられたカソード電極を更に備える、ことを特徴とする請求項１～請求項１１のいずれか一項に記載されたＩＩＩ－Ｖ族化合物半導体受光素子。
  13. 　ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法であって、
    　成長炉に基板を配置する工程と、
    　前記成長炉において、前記ＩＩＩ－Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、
    　ＩｎＰ層を受光層上に形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、
    　前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程と
    を備え、
    　前記半導体積層を成長する前記工程は、
    　前記受光層を前記基板の主面上に形成する工程と、
    　ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性の前記ＩｎＰ層を前記受光層上に形成する工程と、
    を含み、
    　前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、
    　前記ＩｎＰ層における電子濃度は１×１０１６ｃｍ－３以上である、ことを特徴とする方法。
  14. 　前記ＩｎＰ層における電子濃度は１×１０１９ｃｍ－３以下である、ことを特徴とする請求項１３に記載された方法。
  15. 　ＩＩＩ－Ｖ族化合物半導体受光素子を作製する方法であって、
    　成長炉に基板を配置する工程と、
    　前記成長炉において、前記ＩＩＩ－Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、
    　ＩｎＰ層を受光層上に形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、
    　前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程と
    を備え、
    　前記半導体積層を成長する前記工程は、
    　前記受光層を前記基板の主面上に形成する工程と、
    　ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性の前記ＩｎＰ層を前記受光層上に形成する工程と、
    を含み、
    　前記受光層のバンドギャップはＩｎＰのバンドギャップより小さく、
    　前記ＩｎＰ層におけるドナー密度は１×１０１６ｃｍ－３以上である、ことを特徴とする方法。
  16. 　前記ＩｎＰ層におけるドナー密度は１×１０１９ｃｍ－３以下である、ことを特徴とする請求項１５に記載された方法。
  17. 　前記ＩｎＰ層におけるドナーがシリコンである、ことを特徴とする請求項１５又は請求項１６に記載された方法。
  18. 　アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備え、
    　前記受光層は、Ｖ族元素として少なくともアンチモンを含むＩＩＩ－Ｖ族化合物半導体層を有する、ことを特徴とする請求項１３～請求項１７のいずれか一項に記載された方法。
  19. 　前記ＩｎＰ層は不純物としてアンチモンを含んでいる、ことを特徴とする請求項１３～請求項１８のいずれか一項に記載された方法。
  20. 　前記ＩｎＰ層におけるアンチモン濃度は１×１０１７ｃｍ－３以上であり、
    　前記ＩｎＰ層におけるアンチモン濃度は１×１０１９ｃｍ－３以下である、ことを特徴とする請求項１３～請求項１９のいずれか一項に記載された方法。
  21. 　前記ＩｎＰ層を成長する前に、ＩＩＩ族原料及びＶ族原料を含む原料ガスを前記成長炉に供給してＩｎＧａＡｓ層を前記受光層上に成長する工程を更に備え、
    　前記ＩｎＧａＡｓ層のアンチモン濃度は前記ＩｎＰ層の前記アンチモン濃度より低い、ことを特徴とする請求項１３～請求項２０のいずれか一項に記載された方法。
  22. 　前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、
    　前記受光層は、ＧａＡｓＳｂ層を含む、ことを特徴とする請求項１３～請求項２１のいずれか一項に記載された方法。
  23. 　前記受光層及び前記ＩｎＰ層の成長は、有機金属気相成長法で行われる、ことを特徴とする請求項１３～請求項２２のいずれか一項に記載された方法。
  24. 　ＩＩＩ－Ｖ族半導体からなる基板と、
    　前記基板上に設けられた受光層と、
    　前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、
    　前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、
    　を備え、
    　前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    　前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    　前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第１と第２の領域からなり、
    　前記第１の領域は、所定の不純物元素を含み前記第２の領域に接しており、
    　前記第１の領域の導電型はｐ型であり、
    　前記窓層と前記拡散濃度分布調整層との接合面から前記第２の領域において前記窓層内または前記拡散濃度分布調整層内に延びる所定領域内のｎ型のキャリア濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とする受光素子。
  25. 　前記所定領域内のｎ型のキャリア濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のｎ型のキャリア濃度の最大値よりも大きい、ことを特徴とする請求項２４に記載の受光素子。
  26. 　ＩＩＩ－Ｖ族半導体からなる基板と、
    　前記基板上に設けられた受光層と、
    　前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、
    　前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、
    　を備え、
    　前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    　前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    　前記窓層及び前記拡散濃度分布調整層からなる半導体領域は、前記受光層との接合面に沿って順に配置された第１と第２の領域からなり、
    　前記第１の領域は、所定の不純物元素を含み前記第２の領域に接しており、
    　前記第１の領域の導電型はｐ型であり、
    　前記窓層と前記拡散濃度分布調整層との接合面から前記窓層内または前記拡散濃度分布調整層内に延びる所定領域内のドナーの濃度は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とする受光素子。
  27. 　前記所定領域内のドナーの濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きい、ことを特徴とする請求項２６に記載の受光素子。
  28. 　前記所定領域の厚みは０．０２μｍ以上０．２μｍ以下である、ことを特徴とする請求項２４～請求項２７のうち何れか一項に記載の受光素子。
  29. 　前記ドナーはＳｉである、ことを特徴とする請求項２６～請求項２８に記載の受光素子。
  30. 　前記不純物元素はＺｎである、ことを特徴とする請求項２４～請求項２９のうち何れか一項に記載の受光素子。
  31. 　前記拡散濃度分布調整層はＩｎＧａＡｓからなる、ことを特徴とする請求項２４～請求項３０のうち何れか一項に記載の受光素子。
  32. 　前記窓層はＩｎＰからなる、ことを特徴とする請求項２４～請求項３１のうち何れか一項に記載の受光素子。
  33. 　前記受光層はタイプＩＩの多重量子井戸構造である、ことを特徴とする請求項２４～請求項３２のうち何れか一項に記載の受光素子。
  34. 　前記多重量子井戸構造は、ＩｎｘＧａ１－ｘＡｓ（０．３８≦ｘ≦０．６８）とＧａＡｓ１－ｙＳｂｙ（０．３６≦ｙ≦０．６２）とのペア、又は、Ｇａ１－ｔＩｎｔＮｕＡｓ１－ｕ（０．４≦ｔ≦０．８，０＜ｕ≦０．２）とＧａＡｓ１－ｖＳｂｖ（０．３６≦ｖ≦０．６２）とのペアから成る、ことを特徴とする請求項３３に記載の受光素子。
  35. 　ＩＩＩ－Ｖ族半導体からなる基板と、
    　前記基板上に設けられた受光層と、
    　前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、
    　前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、
    　を備え、
    　前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    　前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    　前記窓層と前記拡散濃度分布調整層との接合面から該窓層内または前記拡散濃度分布調整層内に延びる所定領域内のｎ型のキャリア濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とするエピタキシャルウェハ。
  36. 　前記窓層の前記所定領域内のｎ型のキャリア濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のｎ型のキャリア濃度の最大値よりも大きい、ことを特徴とする請求項３５に記載のエピタキシャルウェハ。
  37. 　ＩＩＩ－Ｖ族半導体からなる基板と、
    　前記基板上に設けられた受光層と、
    　前記受光層に接して設けられ、ＩＩＩ－Ｖ族半導体からなる拡散濃度分布調整層と、
    　前記拡散濃度分布調整層に接して設けられ、前記拡散濃度分布調整層よりも大きいバンドギャップエネルギーを有し、ＩＩＩ－Ｖ族半導体からなる窓層と、
    　を備え、
    　前記受光層は、前記基板と前記拡散濃度分布調整層との間に設けられ、
    　前記拡散濃度分布調整層は、前記受光層と前記窓層との間に設けられ、
    　前記窓層と前記拡散濃度分布調整層との接合面から該窓層内または前記拡散濃度分布調整層内に延びる所定領域内のドナーの濃度の最大値は、５×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の範囲内にある、ことを特徴とするエピタキシャルウェハ。
  38. 　前記窓層の前記所定領域内のドナーの濃度の最大値は、前記窓層内又は前記拡散濃度分布調整層内にあって前記所定領域に接する他の領域内のドナーの濃度の最大値よりも大きい、ことを特徴とする請求項３７に記載のエピタキシャルウェハ。
  39. 　前記ドナーはＳｉである、ことを特徴とする請求項３７又は請求項３８に記載のエピタキシャルウェハ。
  40. 　前記所定領域の厚みは０．０２μｍ以上０．２μｍ以下である、ことを特徴とする請求項３５～請求項３９のうち何れか一項に記載のエピタキシャルウェハ。
PCT/JP2010/062228 2009-09-07 2010-07-21 Ｉｉｉ－ｖ族化合物半導体受光素子、ｉｉｉ－ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ WO2011027624A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020117010094A KR101308761B1 (ko) 2009-09-07 2010-07-21 Ⅲ-ⅴ족 화합물 반도체 수광 소자, ⅲ-ⅴ족 화합물 반도체 수광 소자를 제작하는 방법, 수광 소자 및 에피택셜 웨이퍼
CN201080005491.9A CN102292833B (zh) 2009-09-07 2010-07-21 Iii-v族化合物半导体受光元件
US13/394,650 US8866199B2 (en) 2009-09-07 2010-07-21 Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer
EP10813575.7A EP2477234B1 (en) 2009-09-07 2010-07-21 Group iii-v compound semiconductor light receiving element, method for manufacturing group iii-v compound semiconductor light receiving element, light receiving element, and epitaxial wafer
US14/072,636 US9159853B2 (en) 2009-09-07 2013-11-05 Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer
US14/490,128 US20150001466A1 (en) 2009-09-07 2014-09-18 Group iii-v compound semiconductor photo detector, method of fabricating group iii-v compound semiconductor photo detector, photo detector, and epitaxial wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009206288A JP4702474B2 (ja) 2009-09-07 2009-09-07 Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
JP2009-206288 2009-09-07
JP2009-206310 2009-09-07
JP2009206310A JP5391945B2 (ja) 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US13/394,650 A-371-Of-International US8866199B2 (en) 2009-09-07 2010-07-21 Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer
US14/072,636 Division US9159853B2 (en) 2009-09-07 2013-11-05 Group III-V compound semiconductor photo detector, method of fabricating group III-V compound semiconductor photo detector, photo detector, and epitaxial wafer
US14/490,128 Division US20150001466A1 (en) 2009-09-07 2014-09-18 Group iii-v compound semiconductor photo detector, method of fabricating group iii-v compound semiconductor photo detector, photo detector, and epitaxial wafer

Publications (1)

Publication Number Publication Date
WO2011027624A1 true WO2011027624A1 (ja) 2011-03-10

Family

ID=43649172

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062228 WO2011027624A1 (ja) 2009-09-07 2010-07-21 Ｉｉｉ－ｖ族化合物半導体受光素子、ｉｉｉ－ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ

Country Status (6)

Country Link
US (3) US8866199B2 (ja)
EP (1) EP2477234B1 (ja)
KR (1) KR101308761B1 (ja)
CN (2) CN102292833B (ja)
TW (1) TWI552371B (ja)
WO (1) WO2011027624A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054545A1 (en) * 2011-11-01 2014-02-27 Sumitomo Electric Industries, Ltd. Photodetector, epitaxial wafer and method for producing the same
WO2014175128A1 (ja) * 2013-04-23 2014-10-30 住友電気工業株式会社 半導体素子およびその製造方法
JP2014216382A (ja) * 2013-04-23 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327892B2 (ja) * 2010-09-02 2013-10-30 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
EA201201245A1 (ru) * 2012-09-14 2013-07-30 Ооо "Лед Микросенсор Нт" Способ изготовления гетероструктур (варианты) для среднего ик-диапазона, гетероструктура (варианты) и светодиод и фотодиод на основе этой гетероструктуры
JP2014127499A (ja) * 2012-12-25 2014-07-07 Sumitomo Electric Ind Ltd 受光デバイス、その製造法、およびセンシング装置
US8963274B2 (en) * 2013-03-15 2015-02-24 Sensors Unlimited, Inc. Epitaxial structure for vertically integrated charge transfer gate technology in optoelectronic materials
CN103337556A (zh) * 2013-06-13 2013-10-02 中国科学院上海微系统与信息技术研究所 晶格匹配体系上裁剪带隙波长提高光电探测器性能的方法
CN105720130B (zh) * 2015-07-10 2018-01-30 中国科学院物理研究所 基于量子阱带间跃迁的光电探测器
GB2606960B (en) 2017-05-05 2023-02-22 Karsten Mfg Corp Golf club head with adjustable resting face angle
JP6881027B2 (ja) * 2017-05-24 2021-06-02 住友電気工業株式会社 半導体受光素子、及び半導体受光素子の製造方法
WO2019044686A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
WO2020123161A1 (en) 2018-12-14 2020-06-18 Flir Commercial Systems, Inc. Superlattice-based detector systems and methods
TWI772587B (zh) 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件
US20210104638A1 (en) 2019-10-04 2021-04-08 Sensors Unlimited, Inc. Visible-swir hyper spectral photodetectors with reduced dark current
CN113363341A (zh) * 2021-06-24 2021-09-07 湖南汇思光电科技有限公司 一种PIN型InGaAsSb探测器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160426A (ja) * 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JPH05206497A (ja) * 1992-01-24 1993-08-13 Nec Corp 半導体受光素子
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
JP2005260118A (ja) * 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP2006270060A (ja) * 2005-02-23 2006-10-05 Sumitomo Electric Ind Ltd 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
WO2009014076A1 (ja) * 2007-07-23 2009-01-29 Sumitomo Electric Industries, Ltd. 受光デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680179A (en) 1979-12-05 1981-07-01 Nec Corp Planar type hetero-junction light detector
JPS61172381A (ja) * 1984-12-22 1986-08-04 Fujitsu Ltd ＩｎＰ系化合物半導体装置
JP2708409B2 (ja) 1986-06-20 1998-02-04 株式会社日立製作所 半導体受光素子およびその製造方法
US5185272A (en) * 1990-04-16 1993-02-09 Fujitsu Limited Method of producing semiconductor device having light receiving element with capacitance
JPH0547692A (ja) 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
US6645302B2 (en) * 2000-04-26 2003-11-11 Showa Denko Kabushiki Kaisha Vapor phase deposition system
JP3421306B2 (ja) * 2000-07-19 2003-06-30 富士通カンタムデバイス株式会社 化合物半導体装置
US6831309B2 (en) * 2002-12-18 2004-12-14 Agilent Technologies, Inc. Unipolar photodiode having a schottky junction contact
JP2005044844A (ja) * 2003-07-23 2005-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7049640B2 (en) * 2004-06-30 2006-05-23 The Boeing Company Low capacitance avalanche photodiode
JP4956944B2 (ja) * 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
JP2007324572A (ja) 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法、および光計測システム
JP5050925B2 (ja) * 2008-02-28 2012-10-17 三菱電機株式会社 半導体受光素子
JP4840451B2 (ja) 2009-01-22 2011-12-21 住友電気工業株式会社 近赤外イメージセンサ
US7968963B2 (en) * 2009-04-08 2011-06-28 Sumitomo Electric Industries, Ltd. Photodiode array and image pickup device using the same
EP2454760A2 (en) * 2009-07-17 2012-05-23 Lockheed Martin Corporation Strain-balanced extended-wavelength barrier photodetector

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160426A (ja) * 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JPH05206497A (ja) * 1992-01-24 1993-08-13 Nec Corp 半導体受光素子
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
JP2005260118A (ja) * 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP2006270060A (ja) * 2005-02-23 2006-10-05 Sumitomo Electric Ind Ltd 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
WO2009014076A1 (ja) * 2007-07-23 2009-01-29 Sumitomo Electric Industries, Ltd. 受光デバイス

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R. SIDHU: "Long-wavelength Photo detector on InP Using Lattice-Matched GaInAs-GaAsSb Type-11 Quantum Wells", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 17, no. 12, 2005, pages 2715 - 2717
R. SIDHU: "Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells", IEEE PHOTONICS TECHNOLOGY LETTERS, vol. 17, no. 12, 2005, pages 2715 - 2717, XP008146947, DOI: doi:10.1109/LPT.2005.859163

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054545A1 (en) * 2011-11-01 2014-02-27 Sumitomo Electric Industries, Ltd. Photodetector, epitaxial wafer and method for producing the same
WO2014175128A1 (ja) * 2013-04-23 2014-10-30 住友電気工業株式会社 半導体素子およびその製造方法
JP2014216382A (ja) * 2013-04-23 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法
US9680040B2 (en) 2013-04-23 2017-06-13 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法

Also Published As

Publication number Publication date
CN102292833B (zh) 2015-07-29
US9159853B2 (en) 2015-10-13
KR20110081264A (ko) 2011-07-13
KR101308761B1 (ko) 2013-09-17
US20140061588A1 (en) 2014-03-06
TWI552371B (zh) 2016-10-01
US8866199B2 (en) 2014-10-21
EP2477234B1 (en) 2021-06-23
CN103426966A (zh) 2013-12-04
CN102292833A (zh) 2011-12-21
US20150001466A1 (en) 2015-01-01
TW201133908A (en) 2011-10-01
EP2477234A4 (en) 2018-05-09
EP2477234A1 (en) 2012-07-18
US20120168720A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
WO2011027624A1 (ja) Ｉｉｉ－ｖ族化合物半導体受光素子、ｉｉｉ－ｖ族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ
US8729527B2 (en) Light-receiving element, light-receiving element array, method for manufacturing light-receiving element and method for manufacturing light-receiving element array
US9105804B2 (en) Method for manufacturing light-receiving device and light-receiving device
US9773932B2 (en) Epitaxial wafer and method for manufacturing same
JP5691154B2 (ja) 受光素子アレイ及びエピタキシャルウェハ
US20140054545A1 (en) Photodetector, epitaxial wafer and method for producing the same
US9040955B2 (en) Semiconductor device, optical sensor device and semiconductor device manufacturing method
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP4702474B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
US20160380137A1 (en) Light-receiving device
JP4941525B2 (ja) 半導体素子の製造方法
JP5659864B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5983716B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5391945B2 (ja) 受光素子及びエピタキシャルウェハ
JP5794288B2 (ja) 受光素子アレイ及びエピタキシャルウェハ
JP5776745B2 (ja) 受光素子及びエピタキシャルウェハ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080005491.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10813575

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117010094

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13394650

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010813575

Country of ref document: EP